JPWO2015111753A1 - パッケージ形成方法及びｍｅｍｓ用パッケージ - Google Patents

パッケージ形成方法及びｍｅｍｓ用パッケージ Download PDF

Info

Publication number
JPWO2015111753A1
JPWO2015111753A1 JP2015559162A JP2015559162A JPWO2015111753A1 JP WO2015111753 A1 JPWO2015111753 A1 JP WO2015111753A1 JP 2015559162 A JP2015559162 A JP 2015559162A JP 2015559162 A JP2015559162 A JP 2015559162A JP WO2015111753 A1 JPWO2015111753 A1 JP WO2015111753A1
Authority
JP
Japan
Prior art keywords
thin film
substrate
package
bonding
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015559162A
Other languages
English (en)
Other versions
JP6281883B2 (ja
Inventor
優一 倉島
優一 倉島
高木　秀樹
秀樹 高木
敦彦 前田
敦彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2015111753A1 publication Critical patent/JPWO2015111753A1/ja
Application granted granted Critical
Publication of JP6281883B2 publication Critical patent/JP6281883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

中空封止された内部空間に微小電気機械システム(ＭＥＭＳ)のような精密機構物を収容するのに適したパッケージ及びその形成方法の提供。易研磨材料からなる仮基板を化学的機械研磨しこの平滑研磨面に沿ってスパッタリングによって金属薄膜を与える犠牲薄膜形成ステップと、この金属薄膜の上に少なくとも貴金属を接触させてなる封止枠を形成しこの上に基板を接合させる第１の接合ステップと、を含む。その上で、金属薄膜を仮基板とともに除去して封止枠の先端に新生面を露出させる仮基板除去ステップと、機械基板における精密機械素子の周囲にスパッタリングによって貴金属薄膜を与えこの上に封止枠の新生面を密着させて常温接合させる第２の接合ステップと、を含む。かかる方法で得られるパッケージは、少なくとも１０−４Ｐａのその内部の真空状態を６ヶ月間に亘って維持し得る。

Description

本発明は、素子における中空封止のためのパッケージ及びその形成方法に関し、特に、中空封止された内部空間に微小電気機械システム(ＭＥＭＳ)のような精密機構物を収容するのに適したパッケージ及びその形成方法に関する。
微細な機械要素に電子回路要素を組み合わせた微小電気機械システム(ＭＥＭＳ：Micro Electro Mechanical Systems)では、微細な可動部を外部環境から物理的に保護するための中空パッケージが与えられる。このようなパッケージの１つの形成方法として、封止基板上に金属メッキによって数マイクロメートルから数十マイクロメートル程度の高さの封止枠(封止パターン)やバンプ電極を形成しておき、ＭＥＭＳ基板上にこれを被せて熱圧着させて接合させる方法が知られている。封止枠やバンプ電極の材料には、高い電気伝導性と、高い変形能、高い耐腐食性などの優れた物理特性を有するとともに、施工容易性にも優れる金(Ａｕ)が多く用いられている。
例えば、特許文献１では、パッケージの形成方法として、各種の接合方法の利点と欠点を挙げた上で、熱圧着を接合材料の融解温度よりも低い温度で行って、液相を生じさせることなく軟化させて接合させる方法を開示している。かかる方法では、接合表面を高度に平滑化させ(粗度を下げること)、あるいは接合表面を極めて純度高く洗浄し脱酸素させる工程などを不要とできて、比較的低圧力で熱圧着できるとしている。接合のための材料としては、Ａｕ、Ｓｎ、Ｃｕ、Ａｌなどの純粋な金属、及び、例えば、ＡｕＳｎ、Ａｕ５Ｓｎ、ＡｕＩｎなどの合金の単一相、又は、これらの混合相について接合界面を挟むそれぞれの材料に選択し得ることを述べている。
更に、非特許文献１では、シリコン又はガラスからなるウェハの上にチタン及び金のスパッタ薄膜をそれぞれ５０ｎｍ及び２００ｎｍの厚さで与えて、フォトレジストにより所定の封止枠を形成した後に、封止枠の上にスクリーンマスクを用いて金粒子からなるシール材を与えてかかるウェハ同士を熱圧着するパッケージの形成方法を開示している。２枚のウェハは、真空チャンバ内で３００度に加熱され、押しつけ圧７３ＭＰａ、３０分で接合されると述べている。シール材に金粒子を使うことで、ポーラス状であって接合時に変形し易くなるため、押しつけ圧を低減できるとしている。
また、非特許文献２では、シリコン基板上の金薄膜の上に金スタッドバンプを形成し、シリコンチップでコイニングして平滑な頂面を有する金バンプを得た上で、この平滑面を窒素大気プラズマで表面活性化し、同様に表面活性化した金薄膜電極を重ね合わせることで接合させる低温接合方法を開示している。かかる方法では、大気中で１５０度に加熱し、押しつけ圧３２０ＭＰａで、３０秒ほどで接合されると述べている。コイニングにおいて、バンプ先端を先鋭化させておくことで応力集中によって変形し易くなり、低温且つ低押しつけ圧でも平滑な頂面を形成できるのである。
特開２０１２−００９８６２号公報
S.Ishizuka, N.Akiyama, T.Ogashiwa, T.Nishimori, H.Ishida, S.Shoji, J.Mizuno、Low-temperature wafer bonding for MEMS packaging utilizing screen-printed sub-micron size Au particle patterns、Microelectronic Engineering Volume 88, Issue 8, August 2011, pp2275-2277 山本道貴、日暮栄治、須賀唯知、澤田廉士、「Ｎ２大気圧プラズマによる表面活性化を用いた光素子の低温接合」、２０１３年度精密工学会春季大会学術講演会講演論文集
上記したように、熱圧着法では、接合界面での密着性を上げるために加熱・加圧が必要となり、接合界面に変形が与えられる。ここで、加熱工程では、基板上の異種材料同士の接合部に熱応力を生じさせ、基板を変形又は破壊させてしまうことがある。また、デバイスとしての特性の劣化や、アライメント精度の低下を生じさせ得るといったことも指摘される。更に、かかる工程に必要な時間が比較的長くなるといったことも問題となる。
本発明は、以上のような状況に鑑みてなされたものであって、その目的とするところは、素子における中空封止のためのパッケージの形成方法に関し、特に、中空封止された内部空間に微小電気機械システム(ＭＥＭＳ)のような精密機構物を収容するのに適したパッケージ及びその形成方法にある。
本発明は、機械基板上に精密機械素子を中空封止するためのパッケージ形成方法であって、易研磨材料からなる仮基板を化学的機械研磨しこの平滑研磨面に沿ってスパッタリングによって金属薄膜を与える犠牲薄膜形成ステップと、前記金属薄膜の上に少なくとも貴金属を接触させてなる封止枠を形成しこの上に基板を接合させる第１の接合ステップと、前記金属薄膜を前記仮基板とともに除去して前記封止枠の先端に新生面を露出させる仮基板除去ステップと、前記機械基板における前記精密機械素子の周囲に貴金属薄膜を与えこの上に前記封止枠の前記新生面を密着させて常温接合させる第２の接合ステップと、を含むことを特徴とする。
かかる発明によれば、封止枠の一端面に仮基板の平滑面を転写した貴金属からなる平滑な新生面を容易に形成でき、機械基板の貴金属からなる平滑面と常温接合可能である。これにより、過度な加熱や加圧を必要とせず機械基板のパッケージを形成できるから、例えば、中空封止された内部空間に微小電気機械システムのような精密機構物(機械素子)を収容するのに適したパッケージを可能とさせる。
上記した発明において、前記第１の接合ステップは、めっき法によって前記封止枠を形成するステップを含み、更に、前記犠牲薄膜形成ステップにおいて、前記金属薄膜はチタン又はクロムからなり、前記金属薄膜の表面に貴金属からなるシード金属薄膜を付与するステップを含むことを特徴とするとしてもよい。かかる発明によれば、封止枠の先端の新生面に影響を与えることなく、封止枠を金属メッキによって効率よく形成できるのである。
上記した発明において、前記貴金属は金であることを特徴としてもよい。また、前記第２の接合ステップは、プラズマアッシングによって接合面を活性化させるステップを含むことを特徴としてもよい。かかる発明によれば、常温接合をより確実に出来て、中空封止された内部空間に微小電気機械システムのような精密機構物(機械素子)を収容するのにより適したパッケージを形成できるのである。
上記した発明において、前記常温接合は少なくとも２００度以下で行われることを特徴としてもよい。かかる発明によれば、機械基板の熱変形を防止でき中空封止された内部空間により精密な精密機構物を収容するのにより適したパッケージを形成できるのである。
上記した製造方法によって得られるＭＥＭＳ用パッケージでは、少なくとも１０−４Ｐａのその内部の真空状態を６ヶ月間に亘って維持し得ることを特徴とする。かかるパッケージによれば、この内部のＭＥＭＳの動作を長期間に亘って維持し得るのである。
本発明によるパッケージ形成方法の工程図である。 本発明によるパッケージ形成方法のメッキ膜形成ステップまでの断面図である。 本発明によるパッケージ形成方法の転写ステップの断面図である。 本発明によるパッケージ形成方法の金属接合封止ステップの断面図である。 本発明による他のパッケージ形成方法における金属接合封止ステップ後の断面図である。 表面粗さの測定結果を示すグラフである。 封止性能評価のための実験方法を示す図である。 封止性能評価の結果を示すグラフである。
以下に、本発明によるパッケージ形成方法の１つの実施例について、パッケージ工程のフローを示す図１に沿って、適宜、図２乃至４を参照しながら説明する。
［平滑基板準備ステップ：Ｓ１］
図２(ａ)に示すように、易研磨材料からなる基板１を用意し、ナノメートルオーダーで超平滑な面１ａを一面に与える。詳細には、ＣＭＰ(化学的機械研磨：Chemical Mechanical Polishing)などによって基板１を高精度に原子レベルで平滑となるまでに研磨し、超平滑面１ａを与える。後述するように、基板１は最終的なパッケージ構造(図４(ｂ)参照)には残存しないから、特にパッケージ構造の材料としての限定はないが、上記した研磨を良好にできる易研磨材料、例えば、Ｓｉやサファイア基板，石英基板，ガラスであることが好ましい。
［メッキ膜形成ステップ：Ｓ２］
図２(ｂ)に示すように、基板１の超平滑面１ａの上には、厚さにおいて数十ｎｍ程度の犠牲薄膜１１をスパッタ(例えば、蒸着やイオンビームスパッタなどを含む。以下、同じ。)で成膜する。かかる犠牲薄膜１１は基板１の超平滑面１ａを転写した平滑な上面を有し、超平滑面１ａを転写できるよう、島状となり又ピンホールを発生させることで薄膜としての機能を失わない限り、なるべく薄いことが好ましい。一方で、犠牲薄膜１１は、この上に形成されるシード薄膜１２及びメッキ膜１４と反応しにくく、且つ、後述するような化学的選択エッチングによりシード薄膜１２及びメッキ膜１４を剥離させやすい材料及び厚さなどを選択される。例えば、後述する転写ステップＳ４において、Ａｕからなるシード薄膜１２及びメッキ膜１４とともにフッ酸含有水溶液によって選択的にエッチングされるＴｉなどであることが好ましい。また、犠牲薄膜１１にＣｒを用い、これを選択的にエッチングし得るエッチャントを組合せてもよい。
犠牲薄膜１１の上には、メッキ膜１４の電着面を与えるシード薄膜１２をスパッタで成膜する。シード薄膜１２は、導電性材料としての貴金属、例えば、Ａｕの如きからなる。
図２(ｃ)に示すように、犠牲薄膜１１の上には、所望の封止枠パターンを反転して象るようにレジスト１３を与える。その上で、図２(ｄ)に示すように、レジスト１３の窓部を介してシード薄膜１２の上に貴金属からなるメッキ膜１４を与える。典型的には、メッキ膜１４は、電解メッキによって与えられるＡｕメッキである。なお、犠牲薄膜１１が導電性材料からなる場合にこの上に直接、メッキ膜１４を形成できればシード薄膜１２を省略できる場合もある。
［エッチングステップ：Ｓ３］
更に、図２(ｅ)に示すように、レジスト１３をアセトンなどで溶解し、更に所定の溶液やガスを用いてメッキ膜１４の下部を除いてシード薄膜１２を除去する。これにより、犠牲薄膜１１及びメッキ膜１４の間のシード薄膜１２とメッキ膜１４とからなる封止枠パターンを基板１の上に形成できる。
［転写ステップ：Ｓ４］
図３(ａ)に示すように、例えば、Ａｕからなる金属薄膜１４’を一面に与えられたＳｉからなる封止基板２１を用意し、この金属薄膜１４’側を基板１上のメッキ膜１４の上に配置する。そして、図３(ｂ)に示すように、加熱しながら互いを圧着させる。なお、金属薄膜１４’は封止基板２１の一面全体に与えられていても良いが、封止枠パターンと対応するような形で与えられていても良い。
図３(ｃ)に示すように、シード薄膜１２及びメッキ膜１４を侵さず、犠牲薄膜１１だけを化学的に選択エッチングすると、基板１上のシード薄膜１２及びメッキ膜１４と封止基板２１上の金属薄膜１４’が一体となった封止カバー１４ａが形成される。ここで、封止カバー１４ａの壁部の先端面１４ａ１には、犠牲薄膜１１の上面の平滑面、すなわち、基板１の超平滑面１ａを転写した平滑な新生面が出現する。
［金属接合封止ステップ：Ｓ５］
図４(ａ)に示すように、ＭＥＭＳデバイス３１ａの形成されたＭＥＭＳ基板３１において、基板１の超平滑面１ａと同程度に平滑な表面を形成し、この上に、例えば、Ａｕからなる金属薄膜３１ｂを与える。かかる金属薄膜３１ｂは、ＭＥＭＳ基板３１の一面全体に与えられていても良いが、封止枠パターンと対応するような形で与えられていても良い。なお、ＭＥＭＳ基板３１と金属薄膜３１ｂとの間には図示しない接着層などを与えても良い。
封止カバー１４ａの先端面１４ａ１及び金属薄膜３１ｂについて、酸素又はアルゴンなどのプラズマアッシングにより表面の有機物等を取り除き、それぞれの面を表面活性化させる。
図４(ｂ)に示すように、封止基板２１とＭＥＭＳ基板３１とを突き合わせ、２００度以下の常温域で保持すると、封止カバー１４ａの先端面１４ａ１及び金属薄膜３１ｂの活性化された面同士が金属接合し、一体化した封止壁１４ｂを含む強固なパッケージ構造体を得られるのである。
以上のようなパッケージ工程では、従来の方法よりも、より低温且つ低圧で施工が可能であり、精密機構物を含むＭＥＭＳデバイスの動作信頼性を損なうことを抑制でき、しかもコストをも抑制できるのである。
なお、図５に示すように、封止壁１４ｂ(図４参照)は、活性化された面同士の金属接合部１４ｄのみをＡｕとし、それ以外の部分１４ｃを他の材料によるものとしてもよい。つまり、図２(ｄ)に示す工程において、レジスト１３の窓部を介してシード薄膜１２の上に他の材料を与える、若しくは、Ａｕからなるシード薄膜１２の上に直接、Ａｕ以外の他の材料からなるメッキ膜１４を与えるのである。かかる場合、高価なＡｕの使用量を抑制できて、材料コストを低減でき得る。
［平滑性評価］
図６には、封止カバー１４ａの壁部の先端面１４ａ１の表面粗さを原子間力顕微鏡により測定した結果を示した。
詳細には、図２乃至図４を参照しつつ説明すると、Ｓｉからなる基板１にコロイダルシリカからなる砥粒を用いて平滑研磨し、その超平滑面１ａにＴｉからなる犠牲薄膜１１を３０ｎｍ、さらにＡｕからなるシード薄膜１２を５０ｎｍ、Ａｕからなるメッキ膜１４を１０μｍ与えた。その後、シード薄膜１２を残し、犠牲薄膜１１だけを１０％ＨＦにより化学的に選択エッチングした。これにより得られる封止カバー１４ａの壁部の先端面１４ａ１に対応する部分について、その表面粗さを原子間力顕微鏡で観察した。
まず、図６(ａ)は、３μｍ角の範囲を測定した結果である。これによると、Ｓｑ＝０.８４ｎｍであって優れた平滑性を有していた。この時の超平滑面１ａはＳｑ＝０.２ｎｍであり、ここに犠牲層薄膜１１を施したところＳｑ＝０.６ｎｍであった。
一方、図６(ｂ)には、通常のＳｉからなる基板１の上にシード薄膜１２及びメッキ膜１４を施した際のその表面の測定結果である。ここでは、表面粗さはＳｑ＝１６．２ｎｍであり、平滑性が実施例と比べ大幅に劣っていることが判る。
［接合性評価］
次に、封止基板２１とＭＥＭＳ基板３１の接合性を引っ張り試験によって評価した。
詳細には、上記した平滑性評価と同様に製作した３ｍｍ角の正方形枠(幅０.１ｍｍ)試片について、ＭＥＭＳ基板３１を模した基板に接合し引っ張り試験片を作成した。これをインストロン型引っ張り試験器(島津製作所製；ＡＧＳ−１０ｋＮ)に取付け、０.５(ｍｍ／分)の引っ張り速度で接合強度を測定した。
このときの破断強度は、平均で３１８Ｎであり、封止基板２１とＭＥＭＳ基板３１とを熱圧着法で接合した場合とほぼ同程度の接合強度を得られた。一方、通常のＳｉ基板にＡｕメッキを与えた比較例としての引っ張り試験片では、同様の試験において平均３３Ｎと１／１０の強度しか得られなかった。
［封止性能評価］
次に、ＳＯＩ(Silicon On Insulator)基板を封止基板として用いてパッケージ全体の気密封止の性能を評価した。
図７に示すように、ＳＯＩ基板２１は周囲を支持された厚さ１０μｍ程度の薄い膜部２１’を有し、内部空間を真空にしたときに膜部２１’に生じた弾性変形の経時変化を測定することでパッケージ全体の気密封止の性能を評価できる。つまり、ＳＯＩ基板２１の支持部及びＭＥＭＳ基板(Ｓｉ基板)３１にそれぞれ封止枠１４ａ及び金属薄膜３１ｂを与える。これらの表面を上記実施例と同様にアルゴンプラズマにて活性化後、真空中で接合させ、これを大気中に放置する。
このとき、パッケージ全体の気密性が高ければ、内部空間の真空が維持され、膜部２１’に生じたへこみ変形量は経時変化しない。しかし、パッケージ全体の気密性が低い場合にあっては、パッケージ外部から大気が内部空間に侵入するため、外部の大気圧と内部空間の気圧との差が時間とともに減少し、それに従って生じていた膜部２１’のへこみ変形量も減少していくのである。
詳細には、ＳＯＩ基板２１は、縦横６ｍｍ角、厚さ５００μｍの板状体であり、これに上記したような犠牲薄膜１１を用いた仮基板形状転写法によって幅１００μｍ、高さ１０μｍのＡｕからなる封止枠１４ａを与えた。一方、ＭＥＭＳ基板(Ｓｉ基板)３１上の平滑面にはイオンビームスパッタで厚さ５０ｎｍのＡｕからなる薄膜３１ｂを与えた。その上で、表面をアルゴンプラズマにて活性化後、真空中(１０−４Ｐａ)で接合させた。ここでは、上記したような実施例としての接合試験片とともに、比較例１として封止枠１４ａをメッキそのまま(荒れた表面を有する)で室温且つ真空中(１０−４Ｐａ)で接合した比較試験片、比較例２として比較例１と同様の封止枠１４ａを高温且つ真空中(１０−４Ｐａ)で高い押付圧力(２００℃で基板全体への圧力５ＭＰａ)をもって平滑基板に押しつけて平滑化し接合させた比較試験片の３種類を用意した。
図８に示すように、比較例１では、膜部２１’が真空封止直後に最大３５μｍ程度の深さだけへこみ変形し、徐々にへこみが解放され１０日後にはへこみ変形が解消していた。また比較例２では、真空封止直後には変形量が３０μｍであったが、５日後には１３μｍまでへこみ量が減少していた。これに対して、実施例では、真空封止後６ヶ月経てもへこみを解消しておらず、少なくとも１０−４Ｐａ程度の真空状態の気密性を当該期間にあっても確保できていた。このことは、パッケージ内部に乾燥大気や不活性ガスなどのガス類を封止した場合にあっても、これを長期間安定的に維持できることを示している。
以上、本発明による実施例及びこれに基づく変形例を説明したが、本発明は必ずしもこれに限定されるものではなく、当業者であれば、本発明の主旨又は添付した特許請求の範囲を逸脱することなく、様々な代替実施例及び改変例を見出すことができるであろう。
１ 基板
１１ 犠牲薄膜
１２ シード薄膜
１３ レジスト
１４ メッキ膜
２１ 封止基板
３１ ＭＥＭＳ基板
３１ａ ＭＥＭＳデバイス
３１ｂ 金属薄膜

Claims (6)

  1. 機械基板上に精密機械素子を中空封止するためのパッケージ形成方法であって、
    易研磨材料からなる仮基板を化学的機械研磨しこの平滑研磨面に沿ってスパッタリングによって金属薄膜を与える犠牲薄膜形成ステップと、
    前記金属薄膜の上に少なくとも貴金属を接触させてなる封止枠を形成しこの上に基板を接合させる第１の接合ステップと、
    前記金属薄膜を前記仮基板とともに除去して前記封止枠の先端に新生面を露出させる仮基板除去ステップと、
    前記機械基板における前記精密機械素子の周囲に貴金属薄膜を与えこの上に前記封止枠の前記新生面を密着させて常温接合させる第２の接合ステップと、を含むことを特徴とするパッケージ形成方法。
  2. 前記第１の接合ステップはめっき法によって前記封止枠を形成するステップを含み、
    更に、前記犠牲薄膜形成ステップにおいて、前記金属薄膜はチタン又はクロムからなり、前記金属薄膜の表面に貴金属からなるシード金属薄膜を付与するステップを含むことを特徴とする請求項１記載のパッケージ形成方法。
  3. 前記貴金属は金であることを特徴とする請求項２記載のパッケージ形成方法。
  4. 前記第２の接合ステップは、プラズマアッシングによって接合面を活性化させるステップを含むことを特徴とする請求項３記載のパッケージ形成方法。
  5. 前記常温接合は少なくとも２００度以下で行われることを特徴とする請求項４記載のパッケージ形成方法。
  6. 請求項１乃至５のうちの１つの製造方法によって得られるＭＥＭＳ用パッケージであって、少なくとも１０−４Ｐａのその内部の真空状態を６ヶ月間に亘って維持し得ることを特徴とするＭＥＭＳ用パッケージ。
JP2015559162A 2014-01-27 2015-01-27 パッケージ形成方法 Active JP6281883B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014012308 2014-01-27
JP2014012308 2014-01-27
PCT/JP2015/052181 WO2015111753A1 (ja) 2014-01-27 2015-01-27 パッケージ形成方法及びｍｅｍｓ用パッケージ

Publications (2)

Publication Number Publication Date
JPWO2015111753A1 true JPWO2015111753A1 (ja) 2017-03-23
JP6281883B2 JP6281883B2 (ja) 2018-02-21

Family

ID=53681549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015559162A Active JP6281883B2 (ja) 2014-01-27 2015-01-27 パッケージ形成方法

Country Status (6)

Country Link
US (1) US9751754B2 (ja)
EP (1) EP3101687B1 (ja)
JP (1) JP6281883B2 (ja)
KR (1) KR101907907B1 (ja)
CN (1) CN105934820B (ja)
WO (1) WO2015111753A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3028007A4 (en) 2013-08-02 2017-07-12 Motion Engine Inc. Mems motion sensor and method of manufacturing
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
WO2018135650A1 (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 電子部品及び電子部品の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0910963A (ja) * 1995-06-27 1997-01-14 Mitsubishi Heavy Ind Ltd 常温接合方法
JPH0964544A (ja) * 1995-08-24 1997-03-07 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP2002071720A (ja) * 2000-09-01 2002-03-12 Kobe Steel Ltd 接続装置の製造方法
JP2005276910A (ja) * 2004-03-23 2005-10-06 Kyocera Corp セラミック基板および電子部品収納用パッケージならびに電子装置
JP2009170445A (ja) * 2008-01-10 2009-07-30 Nissan Motor Co Ltd 半導体装置の製造方法および半導体装置
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2014003106A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板および複合基板の製造方法
JP2014003105A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US20050077342A1 (en) * 2003-10-10 2005-04-14 Chien-Hua Chen Securing a cover for a device
WO2005122217A1 (en) 2004-06-09 2005-12-22 The Regents Of The University Of California Thermosetting polymer bonding for micro electro-mechanical systems
KR100661350B1 (ko) * 2004-12-27 2006-12-27 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
FR2961945B1 (fr) 2010-06-23 2012-08-17 Commissariat Energie Atomique Procede de scellement de deux elements par thermocompression a basse temperature

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0910963A (ja) * 1995-06-27 1997-01-14 Mitsubishi Heavy Ind Ltd 常温接合方法
JPH0964544A (ja) * 1995-08-24 1997-03-07 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP2002071720A (ja) * 2000-09-01 2002-03-12 Kobe Steel Ltd 接続装置の製造方法
JP2005276910A (ja) * 2004-03-23 2005-10-06 Kyocera Corp セラミック基板および電子部品収納用パッケージならびに電子装置
JP2009170445A (ja) * 2008-01-10 2009-07-30 Nissan Motor Co Ltd 半導体装置の製造方法および半導体装置
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2014003106A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板および複合基板の製造方法
JP2014003105A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. ISHIDA ET AL.: "Low-temperature, surface-compliant wafer bonding using sub-micron gold particles for wafer-level MEM", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC), 2012 IEEE 62ND, JPN6015016280, 29 May 2012 (2012-05-29), US, pages 1140 - 1145, XP032210732, ISSN: 0003509981, DOI: 10.1109/ECTC.2012.6248979 *
Y. KURASHIMA ET AL.: "Room temperature wafer bonding of metal films using flattening by thermal imprint process", MICROELECTRONIC ENGINEERING, vol. 112, JPN6015016281, 10 June 2013 (2013-06-10), NL, pages 52 - 56, ISSN: 0003714425 *

Also Published As

Publication number Publication date
KR101907907B1 (ko) 2018-10-15
US20160332870A1 (en) 2016-11-17
EP3101687A4 (en) 2017-11-22
WO2015111753A1 (ja) 2015-07-30
JP6281883B2 (ja) 2018-02-21
CN105934820B (zh) 2018-08-31
KR20160087830A (ko) 2016-07-22
US9751754B2 (en) 2017-09-05
EP3101687A1 (en) 2016-12-07
CN105934820A (zh) 2016-09-07
EP3101687B1 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
JP6281883B2 (ja) パッケージ形成方法
JP5270104B2 (ja) マイクロ電子コンポジット特にｍｅｍｓの密閉キャビティ内の被包構造
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
US20230357002A1 (en) Packaging method and associated packaging structure
TWI700238B (zh) 藉由將表面粗糙化而改良靜摩擦之方法
US9761557B2 (en) CMOS-MEMS integration by sequential bonding method
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
KR20160145801A (ko) 관통-유리 비아의 제조를 위한 본딩 재료의 엣칭 백 공정
JP2018157159A (ja) パッケージ及びパッケージの製造方法
Farrens et al. Wafer level packaging: Balancing device requirements and materials properties
US10011478B2 (en) Thermocompression bonding with raised feature
Gao et al. Patterned Al-Ge wafer bonding for reducing in-process side leakage of eutectic
Yufeng et al. MEMS vacuum packaging technology and applications
Okada et al. Room temperature vacuum sealing using surfaced activated bonding with Au thin films [microresonator example]
Malik et al. Al-Al thermocompression bonding for wafer-level MEMS packaging
Kurashima et al. Room temperature wafer scale bonding of electroplated Au patterns processed by surface planarization
EP3469625A1 (en) Thermocompression bonding with raised feature
Rabold et al. Low Temperature Wafer Bonding: Plasma Assisted Silicon Direct Bonding vs. Silicon-Gold Eutectic Bonding
TW200924189A (en) Composite element consisting of at least two semiconductor substrates, and production method
US20160343684A1 (en) Thermocompression bonding with raised feature
Takigawa et al. Room-temperature hermetic packaging using ultrasonic cu–cu bonding with compliant rim
Knechtel Wafer bonding technologies in industrial MEMS processing-potentials and challenges
JP6085757B2 (ja) 微小構造体の作製方法
Puebla-Hellmann et al. Ultraflat nanopores for wafer-scale molecular-electronic applications
Haubold et al. Low temperature wafer bonding technologies

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6281883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250