JP6085757B2 - 微小構造体の作製方法 - Google Patents

微小構造体の作製方法 Download PDF

Info

Publication number
JP6085757B2
JP6085757B2 JP2013050595A JP2013050595A JP6085757B2 JP 6085757 B2 JP6085757 B2 JP 6085757B2 JP 2013050595 A JP2013050595 A JP 2013050595A JP 2013050595 A JP2013050595 A JP 2013050595A JP 6085757 B2 JP6085757 B2 JP 6085757B2
Authority
JP
Japan
Prior art keywords
release
cavity
dry etching
release hole
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013050595A
Other languages
English (en)
Other versions
JP2014176904A (ja
Inventor
健 魯
健 魯
嵐 張
嵐 張
高木 秀樹
秀樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013050595A priority Critical patent/JP6085757B2/ja
Publication of JP2014176904A publication Critical patent/JP2014176904A/ja
Application granted granted Critical
Publication of JP6085757B2 publication Critical patent/JP6085757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Description

本発明は、シリコン−オン−インシュレータ(SOI)ウエハ上にリリースMEMS構造体を作製する方法に関する。
MEMSデバイスは通常、自立構造または可動部を有しており、これら自立構造または可動部はウエットまたはドライエッチングによって基板からリリース(release)される必要がある。この目的のために、SOIウエハが使用されてきた。SOIウエハは、基板の前面からのMEMSデバイスの容易な製作を可能にし、Si基板を除去するためのDRIEドライエッチングと、SiOBOX(Burried Oxide:埋め込み酸化物)層を除去するためのBHFウエットエッチングとによってウエハの背面から最終的に構造をリリースする。この背面リリース(backside release)プロセスを図1に示す。図1(a)はSOIウエハを、(b)(c)プロセスの実行とMEMS構成要素の作製、(d)はウエハの背面から構造をリリースする様子を示している。しかしながら、このプロセスは、数百μmもの厚いシリコン基板を除去するための、高コストなDRIEでの長時間のプロセスが必要である。加えて、このプロセスは、背面のリリースパターンと、前面のデバイスパターンとのアライメントを必要とする。これは、複雑な両面アライメント器具を要求する。
上記の背景に基づき、ウエハの前面からのデバイスリリースは、ほとんどのMEMS製造工程における主流となっている。図2はSOIウエハの前面からのデバイスリリースの例を示している。図2(a)はSOIウエハを、(b)はプロセスの実行とMEMS構成要素の作製、(c)は保護膜(CYTOP)12の設置およびリリースホール13の作製、(d)はウエハの前面から構造をリリースする様子を示している。図2において、リリースホールは、全てのほかのプロセスを終了した後に、DRIEドライエッチングによってデバイスの形状とともに製作され、次に、構造をリリースするために活性シリコン層の下のSiOBOX層を除去するためにBHFまたはHFエッチングが使用されることができる。このプロセスにおいて、リリース構造が基板に凝着するのを防ぐため、BHFウエットエッチングの代わりに蒸気HFドライエッチングがしばしば使用される(特許文献1)。しかしながら、蒸気HFの粒子サイズはきわめて小さく(<1μm)フォトレジストまたは他の保護膜の内部に容易に侵入するため、このステップにおいて、MEMSデバイスとCMOSコンポーネントは蒸気HFによって損傷を受ける高リスクを有する。よって、蒸気HFドライエッチング中に他のコンポーネントを保護することは困難な問題である。
1)リリースMEMS構造を作製するための、ウエハ接合による空洞ウエハの方法
密閉空洞プロセスを使用したリリースMEMS構造の製造は1991年から1994年の間に発表された(非特許文献1)。図3はこのプロセスの模式図である。この方法では、最初に一方のウエハ(ウエハA)15内に溝部が作製され(図3(d))、次に他のウェハ(ウェハB)16が接合され、密閉空洞14が作られる(図3(e))。接合されたウエハにおいて、デバイスを作製するために、ウエハAは基板ウエハとして使用され、ウエハBは活性層として使用される。接合後、研削および研磨プロセスを使用してウエハBの厚さを数100μmから数十μmまで減少させる(図3(f))。空洞を有する接合ウエハは、その後CMOSおよびリリースMEMS構造の作製のために使用されることができる。デバイス作製の最終ステップにおいて、DRIEドライエッチングを使用してMEMSがリリースされる。
このプロセスはOKMETICによって商品化されている。しかしながら、以下のような問題点がある。
(1)空洞を有する2枚のウエハの接合:ウエハA(図3(d))を作製後、ウエハAの表面粗さは、損傷と汚染によって悪化する。よって接合欠陥なしに接合プロセスを行うことが困難である。
(2)ウエハ研削および研磨:空洞部のシリコンのゆがみによって、活性シリコンの厚さ均一性が保証されない。その上、空洞部にかかる高い応力によって、研削および研磨中に、シリコンはしばしば破壊される(特許文献2)。
(3)空洞内部の密閉された空気が上部のシリコンを破壊することがあるため、真空プロセス内で空洞ウエハを扱うことが困難である。
2)真空密閉空洞を有する微細構造の作製方法が開示されている(特許文献3、特許文献4)。
真空チャンバー内でカプセル化により形成された空洞は、キャッピング層によってシールされる。真空チャンバーをベントして大気圧にする前に、引張応力を有する堅い保護層をキャッピング層上に堆積させる。キャッピング層はアルミニウムまたはアルミニウム合金であることが望ましく、保護層は適切な高ヤング率を有するδ-TiNであることが望ましい。この方法は複雑な膜堆積とエッチングプロセスを必要とする。
米国特許第5423944号明細書 米国特許第6551851号明細書 米国特許出願公開第2003/0217915号明細書 米国特許第6902656号明細書
M.A.Huff, A.D.Nikolich, M.A.Schmidt, "Design of Sealed Cavity Microstructures Formed by Silicon Wafer Bonding", J.Microelectromech.Syst., vol.2, pp.74-81, 1993. T.Suni, K.Henttinen, J.Dekker, H.Luoto, M.Kulawski, J.Makinen, R.Mutikainen, "Silicon-on-Insulator Wafers with Buried Cavities", Journal of the Electrochemical Society, vol.153, pp.G299-G303, 2006. W.I.Jang, C.A.Choi, M.Lae.Lee, C.H.Jun, Y.T.Kim, "Fabrication of MEMS Devices by Using Anhydrous HF Gas-phase Etching with Alcoholic Vapor", J. Micromechan. Microeng., vol.12, pp.297-306, 2002
本発明は、気体HFドライエッチングを用いた空洞ファーストプロセスにより、SOIウエハ内にリリースMEMS構造を作製する方法を提供する。
本発明では、最初にDRIEドライエッチングによって活性シリコン層にリリーススルーホールを作製し、次に蒸気HFドライエッチングを使用してこれらのリリーススルーホールの下のSiOBOX層を除去することにより空洞が形成され、最後にこれらのリリーススルーホールは酸化SiO層またはフッ素樹脂によって、空洞に入ることなく、またウエハの平坦性に影響を与えることなく、覆われ、充填される。その後、他のCMOSまたはMEMSプロセスが、通常通りSOIウエハの表面上で実施されることができる。最終ステップにおいて、DRIEを使用して、活性シリコン層のドライエッチングによって構造をリリースする。リリースホールに充填されたフッ素樹脂は、数分で酸素プラズマによって完全に除去されることができる。
本発明の作製方法によると、シリコン−オン−インシュレータ(SOI)ウエハ上にCMOS回路を有するMEMSデバイスのフレキシブルな作製と容易なパッケージングを可能にし、ウエットケミカルエッチングまたは時間を浪費するDRIEによるウエハの背面からのデバイスのリリースを不要とし、HFによる金属またはSiOの損傷のリスクを低減する。ウエハの直接接合とウエハ研削を用いた埋め込み空洞(非特許文献1、非特許文献2)と比較すると、本発明の方法は、より良い厚み均一性とより少ないMEMS構造内の残留ストレスとともに、プロセスが容易であり、高い生産性を実現する。
従来の背面リリースプロセスを示す模式図である。 従来のウエハの前面からのリリースプロセスを示す模式図である。 従来の密閉空洞プロセスを使用したリリースプロセスを示す模式図である。 本発明のリリースプロセスを示す模式図である。 本発明のリリースプロセスを示す模式図であり、リリースホールをフッ素樹脂で充填した場合と、熱酸化SiO層によって充填した場合とを比較した模式図である。 異なるピッチサイズを有するリリースホールを示すSEMとIR画像である。 異なる直径を有するリリースホールをフッ素樹脂で充填したことを示すSEM画像である。 本発明の空洞の断面SEM画像である。 本発明のプロセスによって作製したMEMS振動センサのSEM画像である。
図4は本発明の方法のフローチャートを示す。図4(a)はSOIウエハである。標準的なプロセスによってCMOS回路17を作製したのち(図4(a)と図4(b)の間)、DRIEによって活性シリコン層内にリリースホール13が生成され、次に気体HFドライエッチングによりSiOBOX層2に空洞14が形成される(図4(b))。次に、ウエハのパッシベーションのために、100nm厚のSiO2を堆積する(図4(c))。1μm厚のフッ素樹脂18が塗布することにより、リリースホールが充填される(図4(d))。フッ素樹脂は他の耐薬品性物質であっても良い。樹脂の粘度を調整することと、毛細管力と空洞内の密閉された気体とを釣り合わせるアニールプロセスによって、フッ素樹脂はスルーホールの底まで到達しない、したがって空洞内に侵入しないことがわれわれの結果から証明されている。このときの樹脂の粘度は10〜10mPa・s、樹脂の塗布プロセスは500rpm/30sec、樹脂のアニールは、室温で30分、次に80℃で45分、次に220℃で45分行った。この場合、ウエハのゆがみは1mmの大きさの空洞の場合数nmに抑えることが出来る。加えて、圧力下で気体はフッ素樹脂を通り抜けることができるため、リリースホールの充填後に真空プロセスを実行することができる。その後、気体HFドライエッチングにより容易に損傷を受けるMEMS構成部材の作製および、MEMSとCMOS回路を相互接続するプロセスなどが実行される(図4(d)と図4(e)の間)。気体HFドライエッチングにより容易に損傷を受けるコンポーネントおよびプロセスを図4(d)と図4(e)の間にフレキシブルに配置することができる。最終的に、MEMS構造はSi−DRIEおよびSiO−RIEによってリリースされる(図4(e))。最後に、Oプラズマアッシングにより、フォトレジストとフッ素樹脂が除去される(図4(f))。空洞ラストプロセス(非特許文献3)と比較すると、本発明の方法は、空洞の形成後にこれらのプロセスを行うことによって、MEMS構成部材へのHF損傷を防ぐ。
リリースホールをフッ素樹脂で充填する代わりに、リリースホールの半径と同じ厚さの熱酸化SiO層によって充填することができる。この場合、ウエハは、リリースホールをフッ素樹脂で充填すると比べて、大きなゆがみを示すことがある(1mmの空洞に対して1.25μm)。リリースホールを充填したあとのプロセスにおいて1.25μmのゆがみが許容範囲である場合に使用することができる。
図5に、リリースホールをフッ素樹脂で充填した場合と、熱酸化SiO層によって充填した場合とを比較した模式図を示す。図5(a)はSOIウエハである。気体HFドライエッチングにより容易に損傷を受けないコンポーネントおよびプロセスを行った(図5(b))のち、ウエハのパッシベーションのためにSiO2を堆積し(図5(c))、DRIEによって活性シリコン層内にリリースホール13を形成し(図5(d))、気体HFドライエッチングによりSiOBOX層2に空洞14を形成する(図5(e))。次に、図5(f)ではリリースホールを熱酸化SiO層21によって充填している。気体HFドライエッチングにより容易に損傷を受けるコンポーネントおよびプロセスを行ったのち、MEMS構造をSi−DRIEおよびSiO−RIEによってリリースする(図5(h))。一方、図5(i)では、リリースホールをフッ素樹脂18によって充填している。リリースホールを熱酸化SiO層によって充填した場合を、フッ素樹脂で充填した場合と比較すると、プロセスが容易であるという利点がある。しかし、フッ素樹脂で充填した場合と比較して、空洞の高さが小さくなる、リリースホールのサイズが限定される(典型的に、1μm以下)、ウエハのゆがみが大きくなる、熱プロセスの損傷を受ける、という欠点がある。これに対して、リリースホールをフッ素樹脂で充填した場合、熱酸化SiO層によって充填した場合と比較すると、ウエハのゆがみが小さく、真空プロセスを実行することができ、空洞の高さは大きく(SiOBOX層の高さに等しい)、高温プロセスを必要としない、といった利点がある。
図6のSEMとIR画像により、直径2μm、ピッチ5、10、15μmのリリースホールが、10μm厚の活性シリコン層の下の2μm厚のSiOBOX層をエッチングするのに効果的であることが明らかになった。このサイズのリリースホールでは、リリース構造を形成したことによる質量のロスは数%以下になるという結果になる。その上、均一に分散されたリリースホールを通り、反応生成物HOが素早く排出されるおかげで、空洞内に凝着は観察されなかった。
空洞形成後のウエハの平坦性はCMOSプロセスにとって必要不可欠である。表1は、表面形状測定装置によって測定されたSiのひずみを示している。直径が1μmまたは2μm、ピッチサイズが15μmのときにひずみは無視してよく、CMOSプロセスと適合する。活性シリコン層内の残留応力はSiOパッシベーション層の残留応力よりずっと小さいため、パッシベーションプロセスを最適化することによりひずみはさらに減少するものと予想される。
図7は直径1μmおよび2μmのリリースホールが1μm厚のフッ素樹脂によく充填されることができることを示すSEM画像である。直径3μmのリリースホールを充填するには、より厚いフッ素樹脂が必要であった。よってウエハは空洞およびフッ素樹脂にいかなる損傷もなく真空下で加工されることができる。さらに、図7(d)のSEM画像は、ウエハの表面とリリースホール中のフッ素樹脂はOプラズマによって完全に除去されることができることを立証した。図8は空洞の断面SEM画像であり、活性シリコン層と基板シリコンの間の均一なギャップと、いかなるポリマー残渣もないことが確認できる。
提案した本発明の空洞ファーストプロセスを使用することにより、図9に示すように、円の扇形のプルーフマスを有するMEMS振動センサがうまく作製された。プルーフマスの下にはstictionは観られなかった。加えて、図9の挿入図は、プルーフマスの背面には汚染物質がなかったことを示している。
1 Si層
2 SiO
3 B拡散層
4 PZT層
5 上部電極
6 下部電極
7 Au/Cr層
8 Si(n)層
9 酸化物層
10 P+
11 Al−Si−Cu
12 保護膜(CYTOP)
13 リリースホール
14 空洞
15 ウエハA
16 ウエハB
17 デバイス
18 フッ素樹脂
19 フォトレジスト
20 リリース構造
21 熱酸化SiO

Claims (7)

  1. リリースMEMS構造を作製する方法であって、
    シリコン−オン−インシュレータ(SOI)基板に、
    DRIEによって、活性シリコン層にリリースホールを形成するステップと、
    気体HFドライエッチングによって前記リリースホールの下部のSiO2BOX層に空洞を形成するステップと、
    前記SOI基板に気体HFドライエッチングによって損傷を受けるコンポーネントを作製するステップと、
    Si−DRIEによって前記SOI基板のMEMS構造をリリースするステップと
    を備えたことを特徴とする方法。
  2. 請求項1のリリースMEMS構造を作製する方法において、
    気体HFドライエッチングによって前記リリースホールの下部の前記SiO2BOX層に前記空洞を形成するステップの前に、
    前記SOI基板に、気体HFドライエッチングによって損傷を受けないコンポーネントを作製するステップ
    をさらに備えたことを特徴とする方法。
  3. 請求項1または2のリリースMEMS構造を作製する方法において、
    気体HFドライエッチングによって前記リリースホールの下部の前記SiO2BOX層に前記空洞を形成するステップ後に、
    前記SOI基板に、SiO2を堆積するステップ
    をさらに備えたことを特徴とする方法。
  4. 請求項1乃至3のいずれかのリリースMEMS構造を作製する方法において、
    前記リリースホールの直径が、1μmから2μmの間にあり、前記リリースホールのピッチサイズが15μmであることを特徴とする方法。
  5. 請求項のリリースMEMS構造を作製する方法において、
    前記堆積するステップと前記気体HFドライエッチングによって損傷を受けるコンポーネントを作製するステップとの間に、前記リリースホールを前記リリースホールの半径と同じ厚さの熱酸化SiO2層によって充填するステップをさらに備えたことを特徴とする方法。
  6. 請求項のリリースMEMS構造を作製する方法において、
    前記堆積するステップと前記気体HFドライエッチングによって損傷を受けるコンポーネントを作製するステップとの間に、前記リリースホールを耐薬品性物質によって充填するステップと、
    前記MEMS構造をリリースするステップのあとに、O2プラズマによって前記耐薬品性物質を除去するステップと
    をさらに備え、前記耐薬品性物質の粘度を調節し、毛細管力によって前記耐薬品性物質が前記リリースホールに侵入する圧力と、前記空洞内の密閉された気体の圧力を、アニールすることにより釣り合わせることによって、前記耐薬品性物質が前記リリースホール内にとどまり、前記空洞内には入らないことを特徴とする方法。
  7. 請求項6のリリースMEMS構造を作製する方法において、前記耐薬品性物質はフッ素樹脂であることを特徴とする方法。
JP2013050595A 2013-03-13 2013-03-13 微小構造体の作製方法 Expired - Fee Related JP6085757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013050595A JP6085757B2 (ja) 2013-03-13 2013-03-13 微小構造体の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013050595A JP6085757B2 (ja) 2013-03-13 2013-03-13 微小構造体の作製方法

Publications (2)

Publication Number Publication Date
JP2014176904A JP2014176904A (ja) 2014-09-25
JP6085757B2 true JP6085757B2 (ja) 2017-03-01

Family

ID=51697405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050595A Expired - Fee Related JP6085757B2 (ja) 2013-03-13 2013-03-13 微小構造体の作製方法

Country Status (1)

Country Link
JP (1) JP6085757B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241118A (ja) * 2002-02-19 2003-08-27 Sumitomo Electric Ind Ltd 光スイッチの製造方法
US7273762B2 (en) * 2004-11-09 2007-09-25 Freescale Semiconductor, Inc. Microelectromechanical (MEM) device including a spring release bridge and method of making the same
US7976714B2 (en) * 2008-01-04 2011-07-12 Honeywell International Inc. Single SOI wafer accelerometer fabrication process
FR2954505B1 (fr) * 2009-12-22 2012-08-03 Commissariat Energie Atomique Structure micromecanique comportant une partie mobile presentant des butees pour des deplacements hors plan de la structure et son procede de realisation
JP5505340B2 (ja) * 2011-03-11 2014-05-28 大日本印刷株式会社 力学量センサ及びその製造方法

Also Published As

Publication number Publication date
JP2014176904A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6793208B2 (ja) Memsマイクロホンおよびその準備方法
JP6063475B2 (ja) パッケージングに適合する、memsデバイスのウェハレベルキャッピング
JP5848205B2 (ja) 逆に装着されたデバイスウェーハーをキャリヤー基板から分離する方法
JP5345404B2 (ja) 集積回路の製造方法
US8178935B2 (en) MEMS chip and package method thereof
JP2017520906A (ja) 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス
TW201134749A (en) Method for manufacturing a micro-electromechanical structure
JP6281883B2 (ja) パッケージ形成方法
JP6085757B2 (ja) 微小構造体の作製方法
Sharma et al. A robust bilayer cap in thin film encapsulation for MEMS device application
JP2009253240A5 (ja)
TWI829795B (zh) 製造具多層膜片的半導體傳感器裝置之方法及具多層膜片的半導體傳感器裝置
CN107799386B (zh) 半导体装置及其制造方法
JP2010517258A (ja) 粗界面を形成し制御するための方法
EP3029725B1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same
Lu et al. A novel cavity-first process for flexible fabrication of MEMS on silicon on insulator (SOI) wafer
JP2022001403A (ja) キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法
WO2014161462A1 (zh) 微机电系统器件在制造过程中的加固方法
TWI647795B (zh) 半導體器件及其製造方法
JP2017030258A (ja) シリコン基板の加工方法
TW201811660A (zh) 用於製造具有裸露的壓力感測裝置的微機械構件之方法及微機械構件
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
WO2020158188A1 (ja) キャビティsoi基板
JP5236712B2 (ja) 半導体容量式加速度センサの製造方法
CN114148987A (zh) 微机电系统装置的制造方法、微机电系统装置和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161213

R150 Certificate of patent or registration of utility model

Ref document number: 6085757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees