TWI647795B - 半導體器件及其製造方法 - Google Patents

半導體器件及其製造方法 Download PDF

Info

Publication number
TWI647795B
TWI647795B TW106117273A TW106117273A TWI647795B TW I647795 B TWI647795 B TW I647795B TW 106117273 A TW106117273 A TW 106117273A TW 106117273 A TW106117273 A TW 106117273A TW I647795 B TWI647795 B TW I647795B
Authority
TW
Taiwan
Prior art keywords
end structure
cavity
semiconductor device
passive
wall
Prior art date
Application number
TW106117273A
Other languages
English (en)
Other versions
TW201838099A (zh
Inventor
梁凱智
Original Assignee
上海新微技術研發中心有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海新微技術研發中心有限公司 filed Critical 上海新微技術研發中心有限公司
Publication of TW201838099A publication Critical patent/TW201838099A/zh
Application granted granted Critical
Publication of TWI647795B publication Critical patent/TWI647795B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

一種半導體器件及其製造方法，半導體器件具有由導電材料圍合而成的腔體，腔體能夠緩衝主動端結構體和被動端結構體彼此接觸時的作用力，並且，導電材料能夠將接觸產生的靜電導走，避免靜電效應產生，由此，避免碰觸與撞擊所導致的粘黏和產品失效問題。

Description

半導體器件及其製造方法
本發明是一種半導體製造技術領域，尤其是一種半導體器件及其製造方法。
採用半導體製造工藝所開發製造的微型化機械式感測器，例如加速度計、陀螺儀、震盪器、矽麥、壓力計等，在受到外在物理量擾動時，例如受到振動、跌落、衝擊等，微結構體在立體空間中運動，將產生結構體的形變，有時結構體的表面會彼此接觸。
其中，存在兩者或兩者以上的微結構體之間碰撞而接觸到彼此表面時，其中一者稱主動端結構體，另一者稱被動端結構體。因為在微觀尺度內，除了存在著接觸時間內所產生的摩擦作用力之外，彼此間還存在著相互吸引的范德華力(van der Waals' force)。
對於摩擦作用力而言，將潛在因磨耗而產生表面剝離，而剝離下來的粒子，將造成日後操作環境與電性上的干擾源，甚至造成器件短暫性或永久性的失效，進而影響產品的品質與壽命。為改善磨耗情境，除了透過結構體的設計，盡可能將結構剛性設計更具強韌，以減少碰撞到另一結構體的表面，但失去的卻是感測器的靈敏度。除此之外，接觸面的材質選擇，選擇強硬度與非脆性材料亦是另一種方式。
對於范德華力而言，由於在微觀尺度下，是不可避免的作用力，當碰觸時間長久時，因表面能的提升，而產生微焊接行為，使得兩者結構體之間形成永久鍵結，即為粘黏的背後主因，導致最終器件永久失效。
一般做法，多採取介面改質方式，將兩者存在碰觸的表面上，塗布上一層疏水性及低表面能的有機材質，以大幅降低表面能在兩者碰撞過程時，長時間接觸下而產生的共價鍵結，而黏附一起。除此之外，減少兩者碰撞的接觸表面積，采小凸塊設計，以大幅降低碰撞的接觸面積，亦可大幅降低共價鍵結的接觸面積範圍。與此同時，結構體的彈簧回復力大於表面能的鍵結力，亦可避免粘黏失效的情境，但直接將影響到感測器靈敏度與動態範圍設計之限度。摩擦力與表面能的存在是不可避免的基本物理能量，除了透過結構體的設計、接觸面材質的選擇與表面改質等方式。另外，透過軟彈簧的設計概念於被動端結構體之上及碰觸機率高的地方處，設計一組或一組以上的彈簧結構，作為緩衝與吸收能量之用途等。
應該注意，上面對技術背景的介紹只是為了方便對本發明的技術方案進行清楚、完整的說明，並方便本領域技術人員的理解而闡述的。不能僅僅因為這些方案在本發明的背景技術部分進行了闡述而認為上述技術方案為本領域技術人員所公知。
在現有技術中，儘管採用了多種方法，仍然難以避免機械結構體因長時間碰觸與撞擊所導致的粘黏，進而導致產品永久失效問題。
本發明提供一種半導體器件及其製造方法，該半導體器件具有由導電材料圍合而成的腔體，該腔體能夠緩衝主動端結構體和被動端結構體彼此接觸時的作用力，並且，該導電材料能夠將接觸產生的靜電導走，避免靜電效應產生，由此，避免碰觸與撞擊所導致的粘黏和產品失效問題。
根據本發明實施例的一個方面，提供一種半導體器件，其具有主動端結構體和被動端結構體，該主動端結構體和該被動端結構體能夠相對運動並彼此接觸，包括：該主動端結構體和該被動端結構體的至少一者具有腔體，該腔體內形成為容置空間，該腔體由底部和外壁圍合而成，該外壁相對於該底部而向該相對運動的方向突起，該外壁和該底部均為導電材料，該主動端結構體和該被動端結構體由於該相對運動而接觸的部分位於該外壁的外表面。
根據本發明實施例的一個方面，其中，該導電材料為金屬材料。
根據本發明實施例的一個方面，其中，該腔體為密封腔體或與外部連通。
根據本發明實施例的一個方面，其中，該容置空間內為真空或填充有介質。
根據本發明實施例的一個方面，其中，該介質為氣體和/或高分子材料。
根據本發明實施例的一個方面，其中，該相對運動的方向平行或垂直於該半導體器件的基底表面。
根據本發明實施例的一個方面，提供一種半導體器件的製造方法，該半導體器件具有主動端結構體和被動端結構體，該主動端結構體和該被動端結構體能夠相對運動並彼此接觸，該製造方法包括：形成主動端結構體和被動端結構體；以及形成腔體，其中，該腔體形成於該主動端結構體和該被動端結構體的至少一者，該腔體內形成為容置空間，該腔體由底部和外壁圍合而成，該外壁相對於該底部而向該相對運動的方向突起，該外壁和該底部均為導電材料，該主動端結構體和該被動端結構體由於該相對運動而接觸的部分位於該外壁的外表面。
根據本發明實施例的一個方面，其中，在形成主動端結構體和被動端結構體之後，形成該腔體，並且，形成該腔體的步驟包括：（對應於垂直方向的相對運動）在該主動端結構體和/或該被動端結構體的表面形成圖形化的第一導電材料層，以作為該底部；在該底部的表面形成介質層；以及在該介質層表面形成圖形化的第二導電材料層，以作為該外壁；其中，該外壁和該底部圍合以形成該腔體。
根據本發明實施例的一個方面，其中，在形成主動端結構體和被動端結構體之前，形成該腔體，並且，形成該腔體的步驟包括：（對應於水平方向的相對運動）在與該主動端結構體和/或該被動端結構體對應的導電材料的區域中形成孔洞，該孔洞內部作為該腔體。
根據本發明實施例的一個方面，其中，形成該腔體的步驟還包括：在該孔洞中填充介質材料；以及在該孔洞的開口處覆蓋絕緣介質層。
本發明的有益效果在於：能夠緩衝主動端結構體和被動端結構體彼此接觸時的作用力，並且，能夠將接觸產生的靜電導走，避免靜電效應產生，由此，避免碰觸與撞擊所導致的粘黏和產品失效問題。
參照後文的說明和圖式，詳細公開了本發明的特定實施方式，指明了本發明的原理可以被採用的方式。應該理解，本發明的實施方式在範圍上並不因而受到限制。在所附權利要求的精神和條款的範圍內，本發明的實施方式包括許多改變、修改和等同。
針對一種實施方式描述和/或示出的特徵可以以相同或類似的方式在一個或更多個其它實施方式中使用，與其它實施方式中的特徵相組合，或替代其它實施方式中的特徵。
應該強調，術語“包括/包含”在本文使用時指特徵、整件、步驟或元件的存在，但並不排除一個或更多個其它特徵、整件、步驟或元件的存在或附加。
以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。
參照圖式，通過下面的說明書，本發明的前述以及其它特徵將變得明顯。在說明書和圖式中，具體公開了本發明的特定實施方式，其表明了其中可以採用本發明的原則的部分實施方式，應瞭解的是，本發明不限於所描述的實施方式，相反，本發明包括落入所附權利要求的範圍內的全部修改、變型以及等同物。
在本發明中，半導體器件的基片可以是半導體製造領域中常用的晶圓，例如矽晶圓、絕緣體上的矽（Silicon-On-Insulator，SOI）晶圓、鍺矽晶圓、鍺晶圓、玻璃晶圓(Quartz)或氮化鎵（Gallium Nitride，GaN）晶圓等；並且，該晶圓可以是沒有進行過半導體工藝處理的晶圓，也可以是已經進行過處理的晶圓，例如進行過離子注入、蝕刻和/或擴散等工藝處理過的晶圓，本發明對此並不限制或是在軟性可撓性基材上，采半導體相關制程設備所進行的加工方式等等。
在本發明中，主動端結構體和/或被動端結構體可以在垂直方向(Z)和/或水平方向(X-Y)運動。
本發明實施例1提供一種半導體器件，圖1是本實施例的半導體器件的一個示意圖。
如圖1所示，該半導體器件可以具有主動端結構體和被動端結構體，該主動端結構體和該被動端結構體能夠相對運動並彼此接觸。
在本實施例中，如圖1所示，主動端結構體和該被動端結構體的至少一者具有腔體1，腔體內形成為容置空間，該腔體可以由底部和外壁圍合而成，外壁和底部均為導電材料，其中，該外壁為圖中的上導電層，該底部為圖中的下導電層。其中，外壁相對於底部而向相對運動的方向突起，主動端結構體和被動端結構體由於該相對運動而接觸的部分位於該外壁的外表面。
根據本實施例，該腔體能夠緩衝主動端結構體和被動端結構體彼此接觸時的作用力，並且，該導電材料能夠將接觸產生的靜電導走，避免靜電效應產生，由此，避免碰觸與撞擊所導致的粘黏和產品失效問題。
在本實施例中，該導電材料可以為金屬材料。
在本實施例中，腔體可以為密封腔體或與外部連通。
在本實施例中，容置空間內可以是真空或填充有介質，其中，填充的該介質可以為氣體和/或高分子材料，該高分子材料如圖1該。
在本實施例中，如圖1所示，相對運動的方向為箭頭所示，該方向可以垂直於半導體器件的襯底表面。
但是，本實施例並不限於此，相對運動的方向也可以平行於半導體器件的基底表面。
圖2是本實施例的半導體器件的另一個示意圖，圖3是本實施例的半導體器件的又一個示意圖。如圖2和圖3所示，相對運動的方向（箭頭方向）平行於半導體器件的襯底表面。在圖2和圖3中，被動端結構體的導電體構成腔體1的外壁和底部，並且腔體中可以填充有高分子材料。此外，主動端結構體也可以具有導電體；襯底表面可以設置有無導電介質。此外，在圖3中，腔體1的開口處可以覆蓋有無導電介質2。
下面，對本實施例的半導體器件的製造方法進行說明。
在本實施例中，可以先形成主動端結構體和被動端結構體，然後將腔體形成於主動端結構體和/或被動端結構體。
例如，該形成腔體的步驟可以包括：
步驟101、在該主動端結構體和/或該被動端結構體的表面形成圖形化的第一導電材料層，以作為該底部；
步驟102、在該底部的表面形成介質層；以及
步驟103、在該介質層表面形成圖形化的第二導電材料層，以作為該外壁，其中，該外壁和該底部圍合以形成該腔體。
圖4是本實施例的在被動端結構體形成腔體的方法一個示意圖，與圖1對應，圖4中各圖案所代表的材料與圖1相同。如圖4所示，該方法包括：
（1）在襯底上形成圖形化的下導電層：在該襯底之上，可以具備有CMOS前段電晶體與後段金屬拉線等先前工藝流程；在本步驟中，可以以蒸鍍或濺鍍等方式，進行下導電層的鋪設與圖形化，下導電層可以為氮化鈦(TiN)或碳化矽(SiC)或氮化鈦(TiN)與鋁銅合金的(AlCu)複合等金屬材質等，厚度可在50至1000埃等級。
（2）形成介質層，該介質層例如可以是高分子層。例如，可以以塗布或氣項化實行高分子塗布，如對光敏感的高分子材料，可以是高黏滯係數光阻等，經一般塗布、曝光、顯影、紫外光再加以修護及烘烤等一系列制程步驟，定義出高分子圖形，其面積尺寸可以在1微米平方至10000微米平方不等。
（3）形成外壁。例如，實施上導電層覆蓋於高分子材料之上並加以圖形化。
（4）使用常用的半導體光刻與刻蝕定義洞口以方便進行下一步驟將高分子材料釋放出。
（5）以電漿刻蝕方式，將高分子材料釋放出來，成為一個薄膜體空腔。
（6）後續可接連一連串之表面微加工或體面微加工等方式，形成主動端結構體，該主動端結構體例如可以至少含有一個或一個以上可動結構體、彈簧以及固定端點。
在上述步驟中，（4）和（5）是可選的步驟。
在本實施例中，也可以採用其他方式來製造半導體器件。例如，可以在主動端結構體和被動端結構體形成之前，在主動端結構體和被動端結構體所對應的區域先形成腔體，然後形成主動端結構體和被動端結構體，其中，形成該腔體的步驟可以包括：在與該主動端結構體和/或該被動端結構體對應的導電材料的區域中形成孔洞，該孔洞內部作為該腔體。
圖5是本實施例的形成半導體器件的方法的一個示意圖，與圖3對應，圖5中各圖案所代表的材料與圖3相同。如圖5所示，該方法包括：
（1）始於襯底定義主結構體厚度，其厚度可以為1微米至100微米，依照微感測器件應用而有所厚度上的調變。其主結構體厚度可以是表面微加工或是體型微加工等工藝所預先制定完成。
（2）以光刻刻蝕定義一個或一個以上的孔洞並設計於靠近日後側壁結構體碰撞處之邊緣，約2微米至10微米處。其孔洞，直徑落於5微米至100微米，但刻蝕深度並未到穿底。
（3）高分子材料填充，如對光敏感的高分子材料，可於一般塗布、曝光、顯影、紫外光再加以修護及烘烤等一系列制程步驟。
（4）進行上層無導電介質沉積與圖形化，將高分子材質之頂層覆蓋，該無導電介質可以為氧化矽與氮化矽之複合材料或氮化矽，其厚度約500-3000埃，依照最後步驟進行釋放為感測器元件時之刻蝕選擇比來進行調整。
（5）將上層無導電介質至少開一個孔洞，以利後續釋放高分子材料的工藝需求。
（6）以電漿啟動方式，將高分子材料釋放。
（7）形成主動端結構體，該主動端結構體至少含有一個或一個以上可動結構體、彈簧以及固定端點。
（8）以氣化幹法將主動端結構體和被動端結構體下方的無導電介質去除，使得主動端結構體得以釋放；或者，主動端結構體對應的區域中預先有定義好的前溝槽，由此，無須步驟（8）。
在本實施例中，步驟（3）-（6）可以是可選的步驟。
雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧腔體
2‧‧‧無導電介質
[圖1] 係本實施例的半導體器件的一個示意圖。 [圖2] 係本實施例的半導體器件的另一個示意圖。 [圖3] 係本實施例的半導體器件的又一個示意圖。 [圖4] 係本實施例的在被動端結構體形成腔體的方法一個示意圖。 [圖5] 係本實施例的形成半導體器件的方法的一個示意圖。

Claims (10)

  1. 一種半導體器件，其具有一主動端結構體和一被動端結構體，該主動端結構體和該被動端結構體能夠相對運動並彼此接觸，包括： 該主動端結構體和該被動端結構體的至少一者具有一腔體，該腔體內形成為一容置空間，該腔體由一底部和一外壁圍合而成，該外壁相對於該底部而向該相對運動的方向突起，該外壁和該底部均為一導電材料，該主動端結構體和該被動端結構體由於相對運動而接觸的部分位於該外壁的外表面。
  2. 如請求項1所述之半導體器件，其中，該導電材料為金屬材料。
  3. 如請求項1所述之半導體器件，其中，該腔體為密封腔體或與外部連通。
  4. 如請求項1所述之半導體器件，其中，該容置空間內為真空或填充有一介質。
  5. 如請求項4所述之半導體器件，其中，該介質為氣體和/或高分子材料。
  6. 如請求項1所述之半導體器件，其中，相對運動的方向平行或垂直於一基底表面。
  7. 一種半導體器件的製造方法，一半導體器件具有一主動端結構體和一被動端結構體，該主動端結構體和該被動端結構體能夠相對運動並彼此接觸，包括： 形成主動端結構體和被動端結構體；以及 形成一腔體，其中，該腔體形成於該主動端結構體和該被動端結構體的至少一者，該腔體內形成為一容置空間，該腔體由一底部和一外壁圍合而成，該外壁相對於該底部而向相對運動的方向突起，該外壁和該底部均為一導電材料，該主動端結構體和該被動端結構體由於相對運動而接觸的部分位於該外壁的一外表面。
  8. 如請求項7所述之半導體器件的製造方法，其中，在形成該主動端結構體和該被動端結構體之後，形成該腔體，並且，形成該腔體的步驟包括： 在該主動端結構體和/或該被動端結構體的表面形成圖形化的一第一導電材料層，以作為該底部； 在該底部的表面形成一介質層；以及 在該介質層表面形成圖形化的一第二導電材料層，以作為該外壁； 其中，該外壁和該底部圍合以形成該腔體。
  9. 如請求項7所述之半導體器件的製造方法，其中，在形成該主動端結構體和該被動端結構體之前，形成該腔體，並且，形成該腔體的步驟包括： 在與該主動端結構體和/或該被動端結構體對應的導電材料的區域中形成一孔洞，該孔洞內部作為該腔體。
  10. 如請求項9所述之半導體器件的製造方法，其中，形成該腔體的步驟還包括： 在該孔洞中填充一介質材料；以及 在該孔洞的開口處覆蓋一絕緣介質層。
TW106117273A 2016-12-23 2017-05-24 半導體器件及其製造方法 TWI647795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201611213398.2 2016-12-23
CN201611213398.2A CN108242426B (zh) 2016-12-23 2016-12-23 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW201838099A TW201838099A (zh) 2018-10-16
TWI647795B true TWI647795B (zh) 2019-01-11

Family

ID=62624499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117273A TWI647795B (zh) 2016-12-23 2017-05-24 半導體器件及其製造方法

Country Status (3)

Country Link
CN (1) CN108242426B (zh)
TW (1) TWI647795B (zh)
WO (1) WO2018113132A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242403A (zh) * 2016-12-27 2018-07-03 冠宝科技股份有限公司 一种无基板半导体封装制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133003A1 (en) * 2010-11-26 2012-05-31 Jochen Reinmuth Micromechanical component
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
TW201426004A (zh) * 2012-11-27 2014-07-01 Pixtronix Inc 具有靜黏滯力減少特徵之顯示裝置
TW201432787A (zh) * 2012-12-18 2014-08-16 Freescale Semiconductor Inc 藉由奈米簇之沉積降低微機電系統靜摩擦力
TW201600885A (zh) * 2014-03-28 2016-01-01 高通微機電系統科技公司 使用有機材料之彈性機電系統（ｅｍｓ）器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845664B1 (en) * 2002-10-03 2005-01-25 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
US7812418B2 (en) * 2008-07-29 2010-10-12 Fortemedia, Inc Chip-scaled MEMS microphone package
WO2011114628A1 (ja) * 2010-03-18 2011-09-22 パナソニック株式会社 Ｍｅｍｓ素子、およびｍｅｍｓ素子の製造方法
TWI416686B (zh) * 2010-08-06 2013-11-21 Unimicron Technology Corp 微機電之承載件及其製法
CN102589760B (zh) * 2012-02-27 2014-04-16 中国科学院苏州纳米技术与纳米仿生研究所 一种微型电容式力学传感器及其制备方法
CN106458567A (zh) * 2014-06-05 2017-02-22 株式会社村田制作所 Mems器件
CN105776121A (zh) * 2014-12-22 2016-07-20 立锜科技股份有限公司 微机电系统芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133003A1 (en) * 2010-11-26 2012-05-31 Jochen Reinmuth Micromechanical component
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
TW201426004A (zh) * 2012-11-27 2014-07-01 Pixtronix Inc 具有靜黏滯力減少特徵之顯示裝置
TW201432787A (zh) * 2012-12-18 2014-08-16 Freescale Semiconductor Inc 藉由奈米簇之沉積降低微機電系統靜摩擦力
TW201600885A (zh) * 2014-03-28 2016-01-01 高通微機電系統科技公司 使用有機材料之彈性機電系統（ｅｍｓ）器件

Also Published As

Publication number Publication date
CN108242426B (zh) 2020-04-07
CN108242426A (zh) 2018-07-03
WO2018113132A1 (zh) 2018-06-28
TW201838099A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US9738516B2 (en) Structure to reduce backside silicon damage
KR102125914B1 (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
TWI700238B (zh) 藉由將表面粗糙化而改良靜摩擦之方法
US20140264655A1 (en) Surface roughening to reduce adhesion in an integrated mems device
US20060234412A1 (en) MEMS release methods
TW201134749A (en) Method for manufacturing a micro-electromechanical structure
TW201736241A (zh) 半導體結構以及其製造方法
TWI647795B (zh) 半導體器件及其製造方法
JP6344848B2 (ja) シリコンカーバイド層を形成することによる微小電気機械システムのスティクションの低減
TWI782345B (zh) 雙微機電系統及其製造方法
TWI809438B (zh) 微機電系統裝置與其製造方法
US9045328B2 (en) Method for wafer-level surface micromachining to reduce stiction
US11505454B2 (en) MEMS structure and manufacturing method thereof
TW202043134A (zh) 製造具多層膜片的半導體傳感器裝置之方法及具多層膜片的半導體傳感器裝置
TWI498272B (zh) Microelectromechanical system device and manufacturing method thereof
CN112744779B (zh) 微机电系统及其制造方法
WO2003104141A1 (en) Method for forming a released microstructure suitable for a microelectromechanical device
Lu et al. Cavity‐first approach for microelectromechanical system–CMOS monolithic integration
TW202234597A (zh) 卡匣干擾
CN114314501A (zh) Mems腔体结构的形成方法
JP2011053220A (ja) 半導体容量式加速度センサの製造方法