JPWO2015008333A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015008333A1
JPWO2015008333A1 JP2015527085A JP2015527085A JPWO2015008333A1 JP WO2015008333 A1 JPWO2015008333 A1 JP WO2015008333A1 JP 2015527085 A JP2015527085 A JP 2015527085A JP 2015527085 A JP2015527085 A JP 2015527085A JP WO2015008333 A1 JPWO2015008333 A1 JP WO2015008333A1
Authority
JP
Japan
Prior art keywords
terminal
substrate
electrode
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015527085A
Other languages
English (en)
Other versions
JP5975177B2 (ja
Inventor
慎太郎 荒木
慎太郎 荒木
光徳 愛甲
光徳 愛甲
白澤　敬昭
敬昭 白澤
ハリッド ハッサン フッセイン
ハリッド ハッサン フッセイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5975177B2 publication Critical patent/JP5975177B2/ja
Publication of JPWO2015008333A1 publication Critical patent/JPWO2015008333A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

導電体の第１基板と、第１カソード電極と第１アノード電極を有し該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体の第２基板と、第１エミッタ電極、及び第１コレクタ電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、及び第２コレクタ電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、該第２エミッタ電極、及び該第１基板と電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１ダイオード、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂とを備える。

Description

この発明は、例えば大電流のスイッチングなどに用いられる半導体装置に関する。
特許文献１には、直列に接続された２つのスイッチング素子で形成されたアーム（ブリッジアーム）を有する半導体装置が開示されている。２つのスイッチング素子の中間点は、負荷につながる出力端子と接続される。このアームを複数用いることで、チョッパ回路、インバータ回路、又は整流器等の回路を構成する。
日本特表２０１２−５３３２６８号公報
半導体装置の電流容量を高めるためにスイッチング素子を並列接続すると、スイッチング素子間の電流アンバランスによってスイッチング素子間で温度ばらつきが生じ得る。この温度ばらつきを抑制するために、並列接続するスイッチング素子の特性をそろえる必要があった。並列接続するスイッチング素子の特性をそろえようとすると、半導体装置の特性の管理項目数が増加する問題があった。
本発明は上述の問題を解決するためになされたものであり、特性の管理項目数を増加させることなく半導体装置の電流容量を高めることができる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、該第２エミッタ電極、及び該第１基板と電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極、及び該第２アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、及び該第１基板に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第１基板と電気的に接続された第１端子と、該第１エミッタ電極に電気的に接続された第２端子と、該第２基板、該第１アノード電極、及び該第２アノード電極に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第１基板と電気的に接続された第１端子と、該第１エミッタ電極、及び該第２エミッタ電極に電気的に接続された第２端子と、該第２基板、及び該第１アノード電極に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、該第２エミッタ電極、及び該第１基板と電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置を備える。さらに、導電体で形成された第３基板と、第３カソード電極と第３アノード電極を有し、該第３カソード電極が該第３基板に電気的に接続された第３ダイオードと、第４カソード電極と第４アノード電極を有し、該第４カソード電極が該第３基板に電気的に接続された第４ダイオードと、導電体で形成された第４基板と、第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、該第３コレクタ電極が該第４基板に電気的に接続された第３スイッチング素子と、該第３基板と電気的に接続された第４端子と、該第３エミッタ電極に電気的に接続された第５端子と、該第４基板、該第３アノード電極、及び該第４アノード電極に電気的に接続された第６端子と、該第４端子、該第５端子、及び該第６端子の一部を外部に露出させつつ、該第３基板、該第３ダイオード、該第４ダイオード、該第４基板、及び該第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置を備える。さらに、該第１半導体装置と該第２半導体装置を搭載する冷却器を備える。そして、該第１端子は該第４端子と正対し、該第２端子は該第５端子と正対し、該第３端子は該第６端子と正対する。
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極、及び該第２アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、及び該第１基板に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置を備える。さらに、導電体で形成された第３基板と、第３カソード電極と第３アノード電極を有し、該第３カソード電極が該第３基板に電気的に接続された第３ダイオードと、導電体で形成された第４基板と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第４基板に電気的に接続された第２スイッチング素子と、第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、該第３コレクタ電極が該第４基板に電気的に接続された第３スイッチング素子と、該第３基板と電気的に接続された第４端子と、該第２エミッタ電極、及び該第３エミッタ電極に電気的に接続された第５端子と、該第４基板、及び該第３アノード電極に電気的に接続された第６端子と、該第４端子、該第５端子、及び該第６端子の一部を外部に露出させつつ、該第３基板、該第３ダイオード、該第４基板、該第２スイッチング素子、及び該第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置を備える。さらに、該第１半導体装置と該第２半導体装置を搭載する冷却器を備える。そして、該第１端子は該第４端子と正対し、該第２端子は該第５端子と正対し、該第３端子は該第６端子と正対する。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、半導体装置の特性の管理項目数を増加させることなく半導体装置の電流容量を高めることができる。
本発明の実施の形態１に係る半導体装置の平面図である。 図１のモールド樹脂内部を示す平面図である。 図２のＩＩＩ−ＩＩＩ破線における断面図である。 図２のＩＶ−ＩＶ破線における断面図である。 半導体装置の回路図である。 半導体装置の平面図である。 図６のモールド樹脂内部を示す平面図である。 半導体装置の回路図である。 バスバーと半導体装置を接続したことを示す平面図である。 図９の半導体装置の回路図である。 第１比較例に係る半導体装置の回路図である。 第２比較例に係る半導体装置の回路図である。 本発明の実施の形態２に係る半導体装置の樹脂内部を示す平面図である。 図１３の半導体装置の回路図である。 半導体装置の樹脂内部を示す平面図である。 図１５の半導体装置の回路図である。 バスバーと半導体装置を接続したことを示す回路図である。 本発明の実施の形態３に係る半導体装置の樹脂内部を示す平面図である。 図１８の半導体装置の回路図である。 半導体装置の樹脂内部を示す平面図である。 図２０の半導体装置の回路図である。 バスバーと半導体装置を接続したことを示す回路図である。 本発明の実施の形態４に係る半導体装置の回路図である。 図２３の半導体装置のモールド樹脂内部を示す平面図である。 本発明の実施の形態５に係る半導体装置の回路図である。 図２５の半導体装置のモールド樹脂内部を示す平面図である。 本発明の実施の形態６に係る半導体装置の斜視図である。 第２半導体装置のモールド樹脂内部を示す平面図である。 変形例に係る半導体装置の斜視図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の平面図である。半導体装置１０はモールド樹脂１２を備えている。モールド樹脂１２から第１端子１４、第２端子１６、第３端子１８、及び制御端子２０が外部に露出している。第１端子１４に「Ｐ」と記載されているのは第１端子１４が電源の正側（Ｐ側）に接続されるためである。第２端子１６に「Ｎ」と記載されているのは第２端子１６が電源の負側（Ｎ側）に接続されるためである。第３端子１８に「Ｕ」と記載されているのは第３端子１８がＵ相バスバーに接続されるためである。
図２は、図１のモールド樹脂１２内部を示す平面図である。半導体装置１０は、導電体で形成された第１基板２１と、導電体で形成された第２基板２２を備えている。第１基板２１には、第１ダイオード２４と第２ダイオード２６が搭載されている。
図３は、図２のＩＩＩ−ＩＩＩ破線における断面図である。第１ダイオード２４は、第１アノード電極２４ａ、基板２４ｂ、及び第１カソード電極２４ｃを有している。第２ダイオード２６は、第２アノード電極２６ａ、基板２６ｂ、及び第２カソード電極２６ｃを有している。
第１カソード電極２４ｃと第２カソード電極２６ｃは、例えばはんだなどの導電性接着剤２７により第１基板２１に電気的に接続されている。第１アノード電極２４ａと第２アノード電極２６ａは、導電性接着剤２８により第２端子１６の接続部１６ａに電気的に接続されている。接続部１６ａは、第２端子１６のうち、第１アノード電極２４ａ及び第２アノード電極２６ａの直上に形成された部分である。第１基板２１の下面には絶縁シート２３が貼り付けられている。絶縁シート２３の下面がモールド樹脂１２から外部に露出する。
図２の説明に戻る。第２基板２２には、第１スイッチング素子３０と第２スイッチング素子３２が搭載されている。第１スイッチング素子３０と第２スイッチング素子３２はＩＧＢＴで形成されている。第１スイッチング素子３０は、上面側に第１エミッタ電極３０ａと第１ゲート電極３０ｂを備えている。第２スイッチング素子３２は上面側に第２エミッタ電極３２ａと第２ゲート電極３２ｂを備えている。
図４は、図２のＩＶ−ＩＶ破線における断面図である。第１スイッチング素子３０は基板３０ｃと基板３０ｃの下面側に形成された第１コレクタ電極３０ｄを有している。第２スイッチング素子３２は基板３２ｃと基板３２ｃの下面側に形成された第２コレクタ電極３２ｄを有している。第１コレクタ電極３０ｄと第２コレクタ電極３２ｄは、導電性接着剤３３により第２基板２２に電気的に接続されている。
第１エミッタ電極３０ａと第２エミッタ電極３２ａは導電性接着剤３４により第３端子１８の接続部１８ａに電気的に接続されている。接続部１８ａは、第３端子１８のうち、第１エミッタ電極３０ａ及び第２エミッタ電極３２ａの直上に形成された部分である。第２基板２２の下面には絶縁シート２５が貼り付けられている。絶縁シート２５の下面がモールド樹脂１２から外部に露出する。
図２の説明に戻る。第１端子１４の接続部１４ａは、導電性接着剤により第２基板２２に電気的に接続されている。接続部１４ａは、第１端子１４のうち第２基板２２の直上に形成された部分である。第３端子１８の接続部１８ｂは、導電性接着剤により第１基板２１に電気的に接続されている。接続部１８ｂは、第３端子１８のうち第１基板２１の直上に形成された部分である。接続部１８ａが第１エミッタ電極３０ａ及び第２エミッタ電極３２ａに接続され、接続部１８ｂが第１基板２１に接続されることで、第３端子１８は、第１エミッタ電極３０ａ、第２エミッタ電極３２ａ、及び第１基板２１に電気的に接続されている。
モールド樹脂１２は、第１端子１４、第２端子１６、及び第３端子１８の一部を外部に露出させつつ、第１基板２１、第１ダイオード２４、第２ダイオード２６、第２基板２２、第１スイッチング素子３０、及び第２スイッチング素子３２を覆っている。なお、説明の便宜上、図２においては制御端子２０を省略している。
図５は、半導体装置１０の回路図である。第１スイッチング素子３０と第２スイッチング素子３２は並列接続されている。第１ダイオード２４と第２ダイオード２６は並列接続されている。そして、第１スイッチング素子３０と第２スイッチング素子３２のエミッタが、第１ダイオード２４と第２ダイオード２６のカソードと接続されている。つまり、並列接続された第１スイッチング素子３０及び第２スイッチング素子３２と、並列接続された第１ダイオード２４及び第２ダイオード２６が直列接続されている。
第１スイッチング素子３０と第２スイッチング素子３２はＰ側に接続されるＰ側スイッチング素子である。第１ダイオード２４と第２ダイオード２６はＮ側に接続されるＮ側ダイオードである。
図６は、半導体装置５０の平面図である。半導体装置５０はモールド樹脂５２を備えている。モールド樹脂５２から第１端子５４、第２端子５６、第３端子５８、及び制御端子６０が外部に露出している。図７は、図６のモールド樹脂５２内部を示す平面図である。半導体装置５０は、導電体で形成された第１基板６１と、導電体で形成された第２基板６２を備えている。
第１基板６１には、第１ダイオード６４と第２ダイオード６６が搭載されている。第１ダイオード６４と第２ダイオード６６の構造及び第１基板６１に対する電気的接続は、第１ダイオード２４と第２ダイオード２６の構造及び第１基板２１に対する電気的接続と同じである。つまり、第１ダイオード６４のカソード電極と第２ダイオード６６のカソード電極が第１基板６１に電気的に接続されている。
第２基板６２には、第１スイッチング素子７０と第２スイッチング素子７２が搭載されている。第１スイッチング素子７０と第２スイッチング素子７２の構造及び第２基板６２に対する電気的接続は、第１スイッチング素子３０と第２スイッチング素子３２の構造及び第２基板２２に対する電気的接続と同じである。つまり、第１スイッチング素子７０のコレクタ電極と第２スイッチング素子７２のコレクタ電極が基板６２に電気的に接続されている。
第１端子５４のうち第１基板６１の直上に形成された部分である接続部５４ａが第１基板６１と電気的に接続されている。第２端子５６のうち第１エミッタ電極７０ａと第２エミッタ電極７２ａの直上に形成された部分である接続部５６ａが第１エミッタ電極７０ａと第２エミッタ電極７２ａに電気的に接続されている。
第３端子５８のうち第１アノード電極６４ａと第２アノード電極６６ａの直上に形成された部分である接続部５８ａは、第１アノード電極６４ａと第２アノード電極６６ａに電気的に接続されている。第３端子５８のうち、第２基板６２の直上に形成された部分である接続部５８ｂが第２基板６２に電気的に接続されている。従って、第３端子５８は、第２基板６２、第１アノード電極６４ａ、及び第２アノード電極６６ａに電気的に接続されている。
モールド樹脂５２は、第１端子５４、第２端子５６、及び第３端子５８の一部を外部に露出させつつ、第１基板６１、第１ダイオード６４、第２ダイオード６６、第２基板６２、第１スイッチング素子７０、及び、第２スイッチング素子７２を覆っている。
図８は、半導体装置５０の回路図である。第１ダイオード６４と第２ダイオード６６は並列接続されている。第１スイッチング素子７０と第２スイッチング素子７２は並列接続されている。そして、第１スイッチング素子７０と第２スイッチング素子７２のコレクタが、第１ダイオード６４と第２ダイオード６６のアノードと接続されている。つまり、並列接続された第１スイッチング素子７０及び第２スイッチング素子７２と、並列接続された第１ダイオード６４及び第２ダイオード６６が直列接続されている。
第１ダイオード６４と第２ダイオード６６はＰ側に接続されるＰ側ダイオードである。第１スイッチング素子７０と第２スイッチング素子７２はＮ側に接続されるＮ側スイッチング素子である。
次に、半導体装置１０と半導体装置５０の使用方法を説明する。半導体装置１０と半導体装置５０は一つの相（単相）を形成するように接続される。図９は、半導体装置１０と半導体装置５０を接続したことを示す平面図である。第１端子１４と第１端子５４はＰ側につながるバスバー７４と接続されている。第２端子１６と第２端子５６はＮ側につながるバスバー７６と接続されている。第３端子１８と第３端子５８は負荷につながるバスバー７８と接続されている。
図１０は、図９の半導体装置の回路図である。第１スイッチング素子３０、第２スイッチング素子３２、第１ダイオード６４、及び第２ダイオード６６が上アームを形成している。第１スイッチング素子７０、第２スイッチング素子７２、第１ダイオード２４、及び第２ダイオード２６が下アームを形成している。上アームでは、第１スイッチング素子３０と第２スイッチング素子３２が並列接続されているので半導体装置の電流容量を高めることができる。下アームでは第１スイッチング素子７０と第２スイッチング素子７２が並列接続されているので半導体装置の電流容量を高めることができる。
ここで、比較例を参照しつつ本発明の実施の形態１に係る半導体装置の意義を説明する。図１１は、第１比較例に係る半導体装置の回路図である。半導体装置８０は、１つのＰ側スイッチング素子、１つのＰ側ダイオード、１つのＮ側スイッチング素子、及び１つのＮ側ダイオードを備えている。半導体装置８０は、Ｐ側に接続される端子８１、Ｎ側に接続される端子８２、及び負荷に接続される端子８３を備えている。
半導体装置８４は、半導体装置８０と同様の構成となっている。半導体装置８４はＰ側に接続される端子８５、Ｎ側に接続される端子８６、及び負荷に接続される端子８７を備えている。
第１比較例の半導体装置は、端子８１と端子８５を接続し、端子８２と端子８６を接続し、端子８３と端子８７を接続することで、電流容量を高めた１つの相を形成するものである。この場合、電流アンバランスによるスイッチング素子間の熱ばらつきを抑制するために、スイッチング素子のＶｔｈ及びＶｏｎなどの特性のバラツキを低減する必要がある。スイッチング素子の特性ばらつきを低減するためには、製品ごとにスイッチング素子の特性を管理しなければならない。よって第１比較例の場合、半導体装置の特性の管理項目数が増える問題があった。
本発明の実施の形態１に係る半導体装置では、Ｐ側スイッチング素子である第１スイッチング素子３０と第２スイッチング素子３２を第２基板２２に固定したので、第１スイッチング素子３０と第２スイッチング素子３２は熱的に接続されている。従って、第１スイッチング素子３０と第２スイッチング素子３２の間の電流アンバランスによる第１スイッチング素子３０と第２スイッチング素子３２の熱ばらつきを抑制できる。そのため、上記の管理項目数の増加の問題を回避できる。
図１２は、第２比較例に係る半導体装置の回路図である。半導体装置９０は、２つのＰ側スイッチング素子と２つのＰ側ダイオードを備えている。半導体装置９０は、Ｐ側に接続される端子９１と負荷に接続される端子９２を備えている。半導体装置９４は、２つのＮ側スイッチング素子と２つのＮ側ダイオードを備えている。半導体装置９４は、Ｎ側に接続される端子９５と負荷に接続される端子９６を備えている。
第２比較例の半導体装置は、端子９２と端子９６を接続することで、１つの相を形成するものである。この場合、端子９２と端子９６を接続するＵ相バスバーの形状が端子９２と端子９６の間のパッケージインダクタンスに影響を与えてしまう。
本発明の実施の形態１に係る半導体装置１０では、第１スイッチング素子３０と第２スイッチング素子３２が第１ダイオード２４と第２ダイオード２６に接続される接続点が半導体装置１０内部にある。また、半導体装置５０では第１ダイオード６４と第２ダイオード６６が第１スイッチング素子７０と第２スイッチング素子７２に接続される接続点が半導体装置５０の内部にある。従って、半導体装置１０、５０によれば、Ｕ相バスバーの形状によるパッケージインダクタンスへの影響を抑制できる。
本発明の実施の形態１では、Ｐ側スイッチング素子数は２とし、Ｎ側スイッチング素子数も２とした。しかしながら、さらに半導体装置の電流容量を増加させたい場合は、Ｐ側スイッチング素子数とＮ側スイッチング素子数を３以上としてもよい。また、Ｐ側スイッチング素子数とＮ側スイッチング素子数を異なる値としても良い。
上記の各スイッチング素子はＩＧＢＴに限定されず、例えばＭＯＳＦＥＴでも良い。なお、これらの変形は以下の実施の形態に係る半導体装置にも応用できる。また、本発明の実施の形態１では半導体装置１０、５０で単相インバータを形成したが、この単相インバータを３つ用意して３相インバータを形成しても良い。
以後、説明の便宜上、上アームとなるスイッチング素子（Ｐ側スイッチング素子）を含む半導体装置を「第１半導体装置」と称し、下アームとなるスイッチング素子（Ｎ側スイッチング素子）を含む半導体装置を「第２半導体装置」と称することがある。実施の形態１の場合、半導体装置１０が第１半導体装置であり、半導体装置５０が第２半導体装置である。
実施の形態２．
本発明の実施の形態２に係る第１半導体装置と第２半導体装置は、実施の形態１に係る第１半導体装置（半導体装置１０）と第２半導体装置（半導体装置５０）との共通点が多いのでこれらとの相違点を中心に説明する。図１３は、第１半導体装置である半導体装置１００の樹脂内部を示す平面図である。半導体装置１００は、図２の半導体装置１０から第２ダイオード２６を除去したものである。そのため、第２端子１０２の接続部１０２ａは第１アノード電極２４ａにのみ接続されている。図１４は、図１３の半導体装置１００の回路図である。
図１５は、第２半導体装置である半導体装置１１０の樹脂内部を示す平面図である。半導体装置１１０は、図７の半導体装置から第２スイッチング素子７２を除去したものである。そのため、第２端子１１２の接続部１１２ａは第１エミッタ電極７０ａにのみ接続されている。図１６は、図１５の半導体装置１１０の回路図である。
図１７は、半導体装置１００と半導体装置１１０を接続した半導体装置の回路図である。半導体装置１００と半導体装置１１０は一つの相（単相）を形成するように接続される。第２端子１０２と第２端子１１２はＮ側につながるバスバー７６に接続されている。図１７の半導体装置は、２つのＰ側スイッチング素子（第１スイッチング素子３０と第２スイッチング素子３２）、２つのＰ側ダイオード（第１ダイオード６４と第２ダイオード６６）、１つのＮ側スイッチング素子（第１スイッチング素子７０）、及び１つのＮ側ダイオード（第１ダイオード２４）を備えている。
本発明の実施の形態２に係る半導体装置は、上アームにおいては２つのスイッチング素子で高い電流容量を有しつつ、下アームにおいては１つのスイッチング素子で電流容量を低減したものである。この半導体装置は、上アームにおいてのみ高い電流容量を要する場合に適している。
スイッチング素子の数とダイオードの数は適宜変化させることができる。例えば、Ｐ側スイッチング素子数を３として、Ｎ側スイッチング素子数を２として上下アームの電流容量を増加させてもよい。
実施の形態３．
本発明の実施の形態３に係る第１半導体装置と第２半導体装置は、実施の形態１に係る第１半導体装置（半導体装置１０）と第２半導体装置（半導体装置５０）との共通点が多いので、これらとの相違点を中心に説明する。図１８は、第１半導体装置である半導体装置１２０の樹脂内部を示す平面図である。半導体装置１２０は、図２の半導体装置から第２スイッチング素子３２を除去したものである。そのため、第３端子１２２の接続部１２２ｂは第１基板２１に電気的に接続され、接続部１２２ａは第１エミッタ電極３０ａに電気的に接続されている。図１９は、図１８の半導体装置１２０の回路図である。
図２０は、第２半導体装置である半導体装置１３０の樹脂内部を示す平面図である。半導体装置１３０は、図７の半導体装置から第２ダイオード６６を除去したものである。そのため、第３端子１３２の接続部１３２ａは第１アノード電極６４ａと電気的に接続され、接続部１３２ｂは第２基板６２に電気的に接続されている。図２１は、図２０の半導体装置１３０の回路図である。
図２２は、半導体装置１２０と半導体装置１３０を接続したことを示す回路図である。半導体装置１２０と半導体装置１３０は一つの相（単相）を形成するように接続される。第３端子１２２と第３端子１３２は負荷につながるバスバー７８と接続されている。図２２の半導体装置は、１つのＰ側スイッチング素子（第１スイッチング素子３０）、１つのＰ側ダイオード（第１ダイオード６４）、２つのＮ側スイッチング素子（第１スイッチング素子７０と第２スイッチング素子７２）、及び２つのＮ側ダイオード（第１ダイオード２４と第２ダイオード２６）を備えている。
本発明の実施の形態２に係る半導体装置は、下アームにおいては２つのスイッチング素子で高い電流容量を有しつつ、上アームにおいては１つのスイッチング素子で電流容量を低減したものである。この半導体装置は、下アームにおいてのみ高い電流容量を要する場合に適している。
スイッチング素子の数とダイオードの数は適宜変化させることができる。例えば、Ｐ側スイッチング素子数を２として、Ｎ側スイッチング素子数を３として上下アームの電流容量を増加させてもよい。
実施の形態４．
本発明の実施の形態４に係る半導体装置は、実施の形態１に係る半導体装置１０との共通点が多いので、半導体装置１０との相違点を中心に説明する。図２３は、本発明の実施の形態４に係る半導体装置２００の回路図である。半導体装置２００は、容量が比較的小さいクランプダイオード２０２を備えている。クランプダイオード２０２のカソード電極は第１端子１４に接続され、アノード電極は第３端子１８に接続されている。
図２４は、半導体装置２００のモールド樹脂１２内部を示す平面図である。クランプダイオード２０２は下面にカソード電極を有し、上面にアノード電極を有する。クランプダイオード２０２のカソード電極は第２基板２２に電気的に接続され、アノード電極２０２ａは第３端子１８の接続部１８ｃに電気的に接続されている。クランプダイオード２０２を設けることで、第１スイッチング素子３０と第２スイッチング素子３２の劣化を防止できる。
このように、第３端子１８に接続部１８ｃを設け、接続部１８ｃとクランプダイオード２０２のアノード電極２０２ａを接続することで、半導体装置２００をＳＲＭ（スイッチトリラクタンスモータ）用駆動回路として用いることができる。他方、第３端子１８に接続部１８ｃを設けないことで、半導体装置をインバータ部品として用いることができる。つまり、半導体装置の製造時に端子形状を選択するだけで、ＳＲＭ用駆動回路とインバータ部品を作り分けることができる。
実施の形態５．
本発明の実施の形態５に係る半導体装置は、実施の形態１に係る半導体装置５０との共通点が多いので、半導体装置５０との相違点を中心に説明する。図２５は、本発明の実施の形態５に係る半導体装置２１０の回路図である。半導体装置２１０は、容量が比較的小さいクランプダイオード２１２を備えている。クランプダイオード２１２のカソード電極は第３端子５８に接続され、アノード電極は第２端子５６に接続されている。
図２６は、半導体装置２１０のモールド樹脂５２内部を示す平面図である。クランプダイオード２１２のカソード電極は第２基板２２に電気的に接続され、アノード電極２１２ａは第２端子５６の接続部５６ｂに電気的に接続されている。クランプダイオード２１２を設けることで、第１スイッチング素子７０と第２スイッチング素子７２の劣化を防止できる。また、接続部５６ｂの有無によりＳＲＭ用駆動回路又はインバータ部品を製造できる。
実施の形態６．
図２７は、本発明の実施の形態６に係る半導体装置の斜視図である。半導体装置３００は冷却器３０２を有している。冷却器３０２の主面３０２ａには第１半導体装置３０４、３０６、３０８と第２半導体装置３１０、３１２、３１４が搭載されている。第１半導体装置３０４、３０６、３０８はそれぞれが実施の形態１に係る半導体装置１０と同様の構成を有している。従って、第１半導体装置３０４は右側にＰ側に接続される第１端子１４、中央にＮ側に接続される第２端子１６、左側に負荷に接続される第３端子１８を備えている。
第２半導体装置３１０は、右側に第４端子３１６、中央に第５端子３１８、左側に第６端子３２０を備えている。第４端子３１６はＰ側に接続され、第５端子３１８はＮ側に接続され、第６端子３２０は負荷に接続される。第２半導体装置３１２、３１４の端子配列となっている。図２８は、第２半導体装置３１０のモールド樹脂内部を示す平面図である。第２半導体装置３１０は、導電体で形成された第３基板３２２と導電体で形成された第４基板３２４を備えている。
第３基板３２２には、第３ダイオード３２６と第４ダイオード３２８が搭載されている。第３ダイオード３２６の下面に形成された第３カソード電極が第３基板３２２に電気的に接続されている。第４ダイオード３２８の下面に形成された第４カソード電極が第３基板３２２に電気的に接続されている。
第４基板３２４には、第３スイッチング素子３３０と第４スイッチング素子３３２が搭載されている。第３スイッチング素子３３０は、上面側に第３エミッタ電極３３０ａ及び第３ゲート電極３３０ｂを有し、下面側に第３コレクタ電極を有している。第３コレクタ電極が第４基板３２４に電気的に接続されている。第４スイッチング素子３３２は、上面側に第４エミッタ電極３３２ａ及び第４ゲート電極３３２ｂを有し、下面側に第４コレクタ電極を有している。第４コレクタ電極が第４基板３２４に電気的に接続されている。
第４端子３１６の接続部３１６ａは第３基板３２２と電気的に接続されている。第５端子３１８の接続部３１８ａは、第３エミッタ電極３３０ａと第４エミッタ電極３３２ａに電気的に接続されている。第６端子３２０の接続部３２０ａは第４基板３２４に電気的に接続されている。第６端子３２０の接続部３２０ｂは第３アノード電極３２６ａ及び第４アノード電極３２８ａに電気的に接続されている。
モールド樹脂３４０は、第４端子３１６、第５端子３１８、及び第６端子３２０の一部を外部に露出させつつ、第３基板３２２、第３ダイオード３２６、第４ダイオード３２８、第４基板３２４、第３スイッチング素子３３０、及び第４スイッチング素子３３２を覆っている。なお、第２半導体装置３１２、３１４は第２半導体装置３１０と同じ構成を有している。
図２７の半導体装置は、バスバーを端子に接続して３相インバータ回路を形成するものである。ここで、第１端子１４は第４端子３１６と正対し、第２端子１６は第５端子３１８と正対し、第３端子１８は第６端子３２０と正対している。そのため、第１端子１４と第４端子３１６の接続が容易にでき、第２端子１６と第５端子３１８の接続が容易にでき、第３端子１８と第６端子３２０の接続が容易にできる。
本発明の実施の形態６に係る半導体装置は、「管理項目数の増加抑制」と「インダクタンス安定」の効果を享受しつつ、接続する２つの端子を正対させることで端子間の接続を容易にしたものである。本発明の実施の形態６に係る半導体装置は、この特徴を失わない範囲において様々な変形をなしうる。例えば、６つの半導体装置で３相インバータ回路を形成することに限らず、２つの半導体装置で単相インバータ回路を形成したり、４つの半導体装置でブリッジ回路を形成したりすることができる。
３つの第１半導体装置として図１４の半導体装置１００を３つ利用し、３つの第２半導体装置として図１６の半導体装置１１０を３つ利用してもよい。この場合、第１半導体装置には第１スイッチング素子、第２スイッチング素子、及び第１ダイオードが形成され、第２半導体装置には第３スイッチング素子、第２ダイオード、及び第３ダイオードが形成される。こうすると、下アームに比べて上アームの電流容量を高めた半導体装置を得ることができる。
３つの第１半導体装置として図１９の半導体装置１２０を３つ利用し、３つの第２半導体装置として図２１の半導体装置１３０を３つ利用してもよい。この場合、第１半導体装置には第１スイッチング素子、第１ダイオード、及び第２ダイオードが形成され、第２半導体装置には第２スイッチング素子、第３スイッチング素子、及び第３ダイオードが形成される。こうすると、上アームに比べて下アームの電流容量を高めた半導体装置を得ることができる。
図２９は、変形例に係る半導体装置の斜視図である。冷却器３５０の上面３５０ａに３つの第１半導体装置３０４、３０６、３０８が搭載されている。冷却器３５０の下面３５０ｂに３つの第２半導体装置３１０、３１２、３１４が搭載されている。冷却器３５０の上面３５０ａと下面３５０ｂの両方に半導体装置を固定することで３相インバータ回路を小型化できる。
上述した冷却器３０２、３５０の一部にピンフィンを形成しても良い。なお、上記の各実施の形態に係る半導体装置の特徴は適宜に組み合わせが可能である。
１０,５０ 半導体装置、 １２,５２ モールド樹脂、 １４,５４ 第１端子、 １６,５６ 第２端子、 １８,５８ 第３端子、 ２０,６０ 制御端子、 ２１,６１ 第１基板、 ２２,６２ 第２基板、 ２４,６４ 第１ダイオード、 ２４ａ,６４ａ 第１アノード電極、 ２４ｃ 第１カソード電極、 ２６,６６ 第２ダイオード、 ２６ａ,６６ａ 第２アノード電極、 ２６ｃ 第２カソード電極、 ２７,２８,３３,３４ 導電性接着剤、 ３０,７０ 第１スイッチング素子、 ３０ａ,７０ａ 第１エミッタ電極、 ３０ｂ 第１ゲート電極、 ３０ｄ 第１コレクタ電極、 ３２,７２ 第２スイッチング素子、 ３２ａ,７２ａ 第２エミッタ電極、 ３２ｂ 第２ゲート電極、 ３２ｄ 第２コレクタ電極、 ７４,７６,７８ バスバー、 ２０２,２１２ クランプダイオード、 ３０２,３５０ 冷却器、 ３０２ａ 主面、 ３５０ａ 上面、 ３５０ｂ 下面、 ３２６ 第３ダイオード、 ３２８ 第４ダイオード、 ３３０ 第３スイッチング素子、 ３３２ 第４スイッチング素子
本発明の実施の形態３に係る半導体装置は、下アームにおいては２つのスイッチング素子で高い電流容量を有しつつ、上アームにおいては１つのスイッチング素子で電流容量を低減したものである。この半導体装置は、下アームにおいてのみ高い電流容量を要する場合に適している。

Claims (10)

  1. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
    前記第２基板に電気的に接続された第１端子と、
    前記第１アノード電極に電気的に接続された第２端子と、
    前記第１エミッタ電極、前記第２エミッタ電極、及び前記第１基板と電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
  2. 第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続され、前記第２アノード電極が前記第２端子に電気的に接続された第２ダイオードを備え、
    前記モールド樹脂は、前記第２ダイオードを覆うことを特徴とする請求項１に記載の半導体装置。
  3. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    前記第２基板に電気的に接続された第１端子と、
    前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第２端子と、
    前記第１エミッタ電極、及び前記第１基板に電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
  4. カソード電極とアノード電極を有し、前記カソード電極が前記第２基板に電気的に接続され、前記アノード電極が前記第３端子に電気的に接続されたクランプダイオードを備えたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    前記第１基板と電気的に接続された第１端子と、
    前記第１エミッタ電極に電気的に接続された第２端子と、
    前記第２基板、前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
  6. 第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２エミッタ電極が前記第２端子に電気的に接続され、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子を備え、
    前記モールド樹脂は前記第２スイッチング素子を覆うことを特徴とする請求項５に記載の半導体装置。
  7. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
    前記第１基板と電気的に接続された第１端子と、
    前記第１エミッタ電極、及び前記第２エミッタ電極に電気的に接続された第２端子と、
    前記第２基板、及び前記第１アノード電極に電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
  8. カソード電極とアノード電極を有し、前記カソード電極が前記第２基板に電気的に接続され、前記アノード電極が前記第２端子に電気的に接続されたクランプダイオードを備えたことを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置。
  9. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
    前記第２基板に電気的に接続された第１端子と、
    前記第１アノード電極に電気的に接続された第２端子と、
    前記第１エミッタ電極、前記第２エミッタ電極、及び前記第１基板と電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置と、
    導電体で形成された第３基板と、
    第３カソード電極と第３アノード電極を有し、前記第３カソード電極が前記第３基板に電気的に接続された第３ダイオードと、
    第４カソード電極と第４アノード電極を有し、前記第４カソード電極が前記第３基板に電気的に接続された第４ダイオードと、
    導電体で形成された第４基板と、
    第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、前記第３コレクタ電極が前記第４基板に電気的に接続された第３スイッチング素子と、
    前記第３基板と電気的に接続された第４端子と、
    前記第３エミッタ電極に電気的に接続された第５端子と、
    前記第４基板、前記第３アノード電極、及び前記第４アノード電極に電気的に接続された第６端子と、
    前記第４端子、前記第５端子、及び前記第６端子の一部を外部に露出させつつ、前記第３基板、前記第３ダイオード、前記第４ダイオード、前記第４基板、及び前記第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置と、
    前記第１半導体装置と前記第２半導体装置を搭載する冷却器と、を有し、
    前記第１端子は前記第４端子と正対し、
    前記第２端子は前記第５端子と正対し、
    前記第３端子は前記第６端子と正対することを特徴とする半導体装置。
  10. 導電体で形成された第１基板と、
    第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
    第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
    導電体で形成された第２基板と、
    第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
    前記第２基板に電気的に接続された第１端子と、
    前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第２端子と、
    前記第１エミッタ電極、及び前記第１基板に電気的に接続された第３端子と、
    前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置と、
    導電体で形成された第３基板と、
    第３カソード電極と第３アノード電極を有し、前記第３カソード電極が前記第３基板に電気的に接続された第３ダイオードと、
    導電体で形成された第４基板と、
    第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第４基板に電気的に接続された第２スイッチング素子と、
    第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、前記第３コレクタ電極が前記第４基板に電気的に接続された第３スイッチング素子と、
    前記第３基板と電気的に接続された第４端子と、
    前記第２エミッタ電極、及び前記第３エミッタ電極に電気的に接続された第５端子と、
    前記第４基板、及び前記第３アノード電極に電気的に接続された第６端子と、
    前記第４端子、前記第５端子、及び前記第６端子の一部を外部に露出させつつ、前記第３基板、前記第３ダイオード、前記第４基板、前記第２スイッチング素子、及び前記第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置と、
    前記第１半導体装置と前記第２半導体装置を搭載する冷却器と、を有し、
    前記第１端子は前記第４端子と正対し、
    前記第２端子は前記第５端子と正対し、
    前記第３端子は前記第６端子と正対することを特徴とする半導体装置。
JP2015527085A 2013-07-16 2013-07-16 半導体装置 Active JP5975177B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/069311 WO2015008333A1 (ja) 2013-07-16 2013-07-16 半導体装置

Publications (2)

Publication Number Publication Date
JP5975177B2 JP5975177B2 (ja) 2016-08-23
JPWO2015008333A1 true JPWO2015008333A1 (ja) 2017-03-02

Family

ID=52345829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015527085A Active JP5975177B2 (ja) 2013-07-16 2013-07-16 半導体装置

Country Status (5)

Country Link
US (1) US10224267B2 (ja)
JP (1) JP5975177B2 (ja)
CN (1) CN105393354B (ja)
DE (1) DE112013007243B4 (ja)
WO (1) WO2015008333A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2706519T3 (es) * 2016-01-22 2019-03-29 Thales Sa Convertidor de potencia de corte configurado para controlar al menos una fase de un receptor eléctrico polifásico de al menos tres fases
DE102016202509A1 (de) * 2016-02-18 2017-08-24 Siemens Aktiengesellschaft Vertikaler Aufbau einer Halbbrücke
CN107924913B (zh) * 2016-03-22 2020-12-01 富士电机株式会社 半导体装置及半导体装置的制造方法
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
WO2019064402A1 (ja) * 2017-09-28 2019-04-04 三菱電機株式会社 ２ｉｎ１型チョッパモジュール
KR102507936B1 (ko) * 2018-07-19 2023-03-08 미쓰비시덴키 가부시키가이샤 전력 변환 장치, 모터 구동 장치 및 공기 조화기
WO2023243464A1 (ja) * 2022-06-17 2023-12-21 ローム株式会社 半導体装置、半導体モジュール、および半導体モジュールの取付構造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193827B2 (ja) 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
JPH08186193A (ja) 1994-12-28 1996-07-16 Hitachi Ltd 回路基板及びそれを用いた半導体装置
DE69535775D1 (de) 1994-10-07 2008-08-07 Hitachi Ltd Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
JP4433629B2 (ja) * 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
JP4239580B2 (ja) 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
JP4107310B2 (ja) * 2005-05-20 2008-06-25 日産自動車株式会社 半導体モジュール
JP4699820B2 (ja) 2005-06-28 2011-06-15 本田技研工業株式会社 パワー半導体モジュール
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5167728B2 (ja) 2007-08-31 2013-03-21 株式会社デンソー 電力変換装置
JP4797077B2 (ja) 2009-02-18 2011-10-19 株式会社日立製作所 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法
JP5321124B2 (ja) * 2009-02-23 2013-10-23 三菱電機株式会社 半導体スイッチング装置
FR2947949B1 (fr) 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance

Also Published As

Publication number Publication date
US20160126168A1 (en) 2016-05-05
DE112013007243B4 (de) 2023-10-05
DE112013007243T5 (de) 2016-04-07
JP5975177B2 (ja) 2016-08-23
CN105393354B (zh) 2018-05-25
US10224267B2 (en) 2019-03-05
WO2015008333A1 (ja) 2015-01-22
CN105393354A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
JP5975177B2 (ja) 半導体装置
US10153708B2 (en) Three-level power converter
AU2007232027B2 (en) Power conversion device and fabricating method for the same
US8736040B2 (en) Power module with current routing
WO2013118415A1 (ja) 半導体装置
JP6202195B2 (ja) 半導体装置
EP3104412B1 (en) Power semiconductor module
JP2016213346A (ja) 半導体装置
JP2013175727A (ja) 半導体モジュール
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US9893643B1 (en) Semiconductor module, semiconductor device, and electric power device
US10389265B2 (en) Module, and power conversion apparatus and motor using the module
JP2014036509A (ja) ３レベル電力変換装置
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
JP2017220627A (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
JP6638477B2 (ja) 半導体装置
JP2017099062A (ja) 電力変換装置
JP2014127582A (ja) 半導体モジュール
JP2007288046A (ja) 電力用半導体モジュール
JP2013236460A (ja) ３レベルインバータ
JP6383614B2 (ja) コンデンサモジュール及びパワーユニット
JP2013240151A (ja) 電力変換装置
JP7395935B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5975177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250