JP4107310B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP4107310B2
JP4107310B2 JP2005148377A JP2005148377A JP4107310B2 JP 4107310 B2 JP4107310 B2 JP 4107310B2 JP 2005148377 A JP2005148377 A JP 2005148377A JP 2005148377 A JP2005148377 A JP 2005148377A JP 4107310 B2 JP4107310 B2 JP 4107310B2
Authority
JP
Japan
Prior art keywords
semiconductor module
rectifying
elements
high thermal
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005148377A
Other languages
English (en)
Other versions
JP2006324595A (ja
Inventor
祐輔 ▲図▼子
俊朗 篠原
豊 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2005148377A priority Critical patent/JP4107310B2/ja
Publication of JP2006324595A publication Critical patent/JP2006324595A/ja
Application granted granted Critical
Publication of JP4107310B2 publication Critical patent/JP4107310B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、複数並列接続されたスイッチング素子と複数並列接続された整流素子とを備える半導体モジュールに関するものである。
例えば、回転電機などの駆動用に用いるインバータ装置などにおいて、スイッチング素子及び整流素子からなる半導体モジュールでは、スイッチング素子及び整流素子を、スイッチング素子及び整流素子を複数並列接続することにより、電流容量を増加させている。このような半導体モジュールにおいて、整流素子として温度上昇により順方向抵抗が低下する特性を持つダイオードを並列接続して使用し、各ダイオードの温度に格差があった場合、電流は温度が高いダイオードに多く流れるようになる。その結果、ダイオードは熱暴走し、動作保証温度を超え、焼損することがあった。
このような半導体モジュールを冷却する技術として、半導体モジュールを封止する絶縁性のあるゲル内の半導体素子の上部に放熱部材を配置する方法が知られている(例えば、特許文献1参照)。
特開2003−289124号公報
しかしながら、上述した半導体モジュールを冷却するための方法では、半導体素子と放熱部材間にはゲルが介在し、絶縁性のあるゲルは熱伝導率が低いため放熱効率が悪い問題があった。そのため、この方法を、本発明の対象となる複数並列接続されたスイッチング素子と複数並列接続された整流素子とを備える半導体モジュールに適用することはできなかった。
本発明の目的は上述した問題点を解消して、並列接続される複数の整流素子を電気的にも熱的にも接続するにあたり、各素子の温度格差を抑制することができ、整流素子の焼損等の不具合をなくすことができる半導体モジュールを提供しようとするものである。
本発明の半導体モジュールは、複数並列接続されたスイッチング素子と複数並列接続された整流素子とを備える半導体モジュールにおいて、複数並列接続された整流素子の一方の端子を含む表面上に高熱伝導部材を設けて連結し、整流素子同士を電気的にも熱的にも結合するとともに、前記複数並列接続された整流素子の周囲に、前記高熱伝導部材の位置決めに用いる柱部材を設けたことを特徴とするものである。
本発明の半導体モジュールでは、複数並列接続された整流素子の一方の端子を含む表面上に高熱伝導部材を設けて連結し、整流素子同士を電気的にも熱的にも結合しているため、整流素子の温度を均一に保つことが可能となり、高温動作時に整流素子の焼損を防ぐと共に各素子を効率的に利用することができる。また、高熱伝導部材は整流素子の一方の端子を含む表面上に設けられており、その他の部品には固定されないことから、複雑な素子配置においても簡単に上記効果を得ることができる。
なお、本発明の半導体モジュールの好適例としては、整流素子と高熱伝導部材との間に熱伝導率の高いペーストを配置して、整流素子と高熱伝導部材とを結合させること、がある。このように構成することで、接着が困難である半導体チップに例えば金属製の高熱伝導部材を配置する際にペーストを介して行うことにより、高い熱伝導率を保ちつつ各整流素子を接続することができ、整流素子の温度を均一に保つことができる。
また、本発明の半導体モジュールの好適例としては、複数並列接続されたスイッチング素子の一方の端子を含む表面上に高熱伝導部材を設けて連結し、スイッチング素子同士を電気的にも熱的にも結合すること、がある。このように構成することで、スイッチング素子の温度も均一に保つことができ、上記効果をさらに好適に得ることができる。また、本構成の半導体モジュールを、従来技術のようにゲル中に配置して冷却をした場合、高熱伝導部材がゲルと同様の役割を果たすことにより、使用するゲルの量を低減することが可能となり、半導体モジュールを軽量化することができる。
さらに、本発明の半導体モジュールの好適例としては、高熱伝導部材が金属部材であること、がある。このように構成することで、金属部材を用いたスイッチング素子と整流素子との接続と同様に整流素子間を接続することができ、工程増加を抑えながら上記効果を得ることができる。
さらにまた、本発明の半導体モジュールの好適例としては、複数並列接続された整流素子と高熱伝導部材とを1チップで構成すること、がある。このように構成することで、予め並列に接続する整流素子を電気的の熱的にも接続されたチップを用いて本発明を構成することで、簡単に上記効果を得ることができる。
また、本発明の半導体モジュールの好適例としては、複数並列接続された整流素子の周囲に、前記高熱伝導部材の位置決めに用いる柱部材を設けること、がある。このように構成することで、柱部材により、整流素子上のペーストに高熱伝導部材を設ける際の高さを簡単に均一にすることができ、隣接した整流素子間の熱抵抗を均一にすることが可能となるので、上記効果を効率的に実現することができる。
さらに、本発明の半導体モジュールの好適例としては、絶縁性の基板上に、スイッチング素子の配線パターン及び整流素子の電極面を設け、それらの上に、スイッチング素子及び整流素子を配置し、さらにその上の基板とは反対側の素子電極面に、両素子一体型の高熱伝導部材を設けること、がある。このように構成することで、両素子を両面から電気的及び熱的に接続することにより温度格差を抑制するとともに、冷却効率も向上し、従来使用されていた封止用ゲルも省くことができる。
図1は本発明の対象となる半導体モジュールの一例の構成を説明するための図である。図1に示す例では、回転電機1をインバータ2からの3相交流で駆動する例を示しており、インバータ2のU、V、W各相を、スイッチング素子(IGBTなど)3U、4U;3V、4V;3W、4W及びそれぞれに並列に接続される2つの整流素子(ダイオードなど)5U、6U;5V、6V;5W、6Wから構成している。
そして、一例として、各相を構成する2つのスイッチング素子のうち3U、4U及び整流素子5U、6Uを、複数並列接続されたスイッチング素子、3つ並列タイプではスイッチング素子3U−1〜3U−3;4U−1〜4U−3、2つ並列タイプではスイッチング素子3U−1〜3U−2;4U−1〜4U−2と、複数並列接続された整流素子、3つ並列タイプでは整流素子5U−1〜5U−3;6U−1〜6U−3、2つ並列タイプでは整流素子5U−1〜5U−2;6U−1〜6U−2とから構成して、各相毎に半導体モジュール7U、7V、7Wとしている。本発明の対象は、これら半導体モジュール7U、7V、7Wの構成となる。
図2は本発明の半導体モジュールの一例の構成を示す図である。図2に示す例では、基板11上に、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3と、整流素子5U−1〜5U−3及び6U−1〜6U−3と、を配置している。スイッチング素子3U−1〜3U−3及び4U−1〜4U−3それぞれの一方の端子を含む表面、及び、整流素子5U−1〜5U−3及び6U−1〜6U−3それぞれの一方の端子を含む表面は、基板11上に設けられた配線パターン(図示せず)で電気的な接続を行っている。一方、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3それぞれの他方の端子を含む表面、及び、整流素子5U−1〜5U−3及び6U−1〜6U−3それぞれの他方の端子を含む表面は、ボンディングワイヤ12で接続されるとともに、整流素子5U−1〜5U−3及び6U−1〜6U−3それぞれの他方の端子を含む表面において、高熱伝導部材13及び14を設けて接続されている。
高熱伝導部材13及び14を、整流素子5U−1〜5U−3及び6U−1〜6U−3に設けることで、整流素子5U−1〜5U−3及び6U−1〜6U−3それぞれの他方の端子を含む表面それぞれにおける電気的な接続を達成するとともに、整流素子5U−1〜5U−3及び6U−1〜6U−3の温度をそれぞれにおいて均一に保っている。なお、高熱伝導部材13及び14を構成する材料としては熱伝導率の高い材料であれば何でも使用することができるが、その中でも金属材料を用いることが好ましい。
図3(a)、(b)はそれぞれ本発明の半導体モジュールにおける導電性ペーストの一例を説明するための図である。図3(a)、(b)に示す例では、整流素子5U−1〜5U−3及び6U−1〜6U−3の一方の端子を含む表面(ここでは上側の表面)と高熱伝導部材13及び14との間に、熱伝導率の高い導電性ペースト21を配置している。この導電性ペースト21を用いることで、接着が難しい整流素子5U−1〜5U−3の表面と例えば金属製の高熱伝導部材13及び14との接合を良好にすることができる。なお、図3(a)、(b)に示す例では、整流素子5U−1〜5U−3及び高熱伝導部材13の組と、整流粒子6U−1〜6U−3及び高熱伝導部材14の組とを、図2に示す例と異なり、別の側に配置している。
図4は本発明の半導体モジュールの他の例を説明するための図である。図4に示す例では、半導体モジュール7Uにおいて、スイッチング素子3U−1〜3U−3;4U−1〜4U−3の位置と整流素子5U−1〜5U−3;6U−1〜6U−3の位置とが交互に異なる側にジグザグになるよう配置している。そのため、整流素子5U−1〜5U−3を結合する高熱伝導部材13の形状、及び、整流素子6U−1〜6U−3を結合する高熱伝導部材14の形状が、それぞれV字形状となっている。
図5(a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。図5(a)、(b)に示す例では、上述した例と同様に整流素子5U−1〜5U−3及び6U−1〜6U−3にそれぞれ高熱伝導部材13及び14を設けた構成に加えて、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3にもそれぞれ高熱伝導部材31及び32を導電性ペースト21を介して設けている。そのため、整流素子5U−1〜5U−3及び6U−1〜6U−3のみならず、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3の温度も均一に保つことができる。
また、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3と整流素子5U−1〜5U−3及び6U−1〜6U−3との間の基板11に直線上のV溝部33を設けている。そして、このV溝部33に沿ってボンディングワイヤ12を配置するとともに、このV溝部33にボンディングワイヤ12を覆うように絶縁性のゲル層34を設けている。そのため、高熱伝導部材13、14、31、32がゲルと同様の役割を果たすことにより、従来技術のようにゲル中に配置して冷却をした場合と比べて、使用するゲルの量を低減することが可能となり、半導体モジュールを軽量化することができる。
図6(a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。図6(a)、(b)に示す例では、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3と整流素子5U−1〜5U−3及び6U−1〜6U−3とを結合するために、ボンディングワイヤ12に代えてボンディングリボン41を使用している。本例でも、ボンディングワイヤ12を使用した例と同様に、各素子の温度均一化の効果を得ることができる。なお、本例では、ボンディングワイヤ12を一体化したものとしてボンディングリボン41を用いたが、その他にバスバー等も同様に用いることができる。
図7(a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。図7(a)、(b)に示す例では、図5(a)、(b)及び図6(a)、(b)に示す例と同様に、整流素子5U−1〜5U−3及び6U−1〜6U−3とスイッチング素子3U−1〜3U−3及び4U−1〜4U−3とに高熱伝導部材を設ける構成を、高熱伝導部材13と31とを一体化した高熱伝導部材51を用いるとともに、高熱伝導部材14と32とを一体化した高熱伝導部材52を用いて達成している。そのため、本例では、ボンディングワイヤ12やボンディングリボン41の役割を高熱伝導部材51、52が果たすため、ボンディングワイヤ12やボンディングリボン41を設ける必要がない。
図8は本発明の半導体モジュールのさらに他の例を説明するための図である。図8に示す例では、並列接続された整流素子5U−1〜5U−3及び6U−1〜6U−3それぞれを、高熱伝導部材13及び14で結合する代わりに、フィルム状の金属部材であるボンディングリボン61及び62で結合している。本例でも、高熱伝導部材13及び14を使用した例と同様に、整流素子5U−1〜5U−3及び6U−1〜6U−3の温度均一化の効果を得ることができる。また、スイッチング素子と整流素子との接続と同様に整流素子間を接続しているため、これらの工程を全て同じ工程とすることができ、工程増加を抑えることができる。なお、本例では、ボンディングリボン61、62を使用したが、その他に柔軟なバスバー等も同様に用いることができる。
図9(a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。図9(a)、(b)に示す例では、図9(a)に示すように、各3つの整流素子5U−1〜5U−3及び6U−1〜6U−3を高熱伝導部材13及び14で結合した構造を得るために、図9(b)に示すように、予め例えば整流素子5U−1〜5U−3と高熱伝導部材13とを一体化して1チップで構成した整流素子モジュール71を用いている。本例では、予め整流素子と高熱伝導部材とをチップ化した整流素子モジュール71を用いることにより、上述した実施例と比べて、より簡単に整流素子の温度均一化を達成することができる。
図10は本発明の半導体モジュールのさらに他の例を説明するための図である。図10に示す例では、上述した各実施例の構成に加えて、整流素子5U−1〜5U−3及び6U−1〜6U−3の周囲に、ここでは四隅に、高熱伝導部材13及び14の位置決めに用いる柱部材81を設け、これらの柱部材81を介して、高熱伝導部材13及び14を結合させている。柱部材81の高さは、整流素子とその他の素子を接続する部材、ここではボンディングワイヤ12の高さより高くする必要がある。このように柱部材81を備えることにより、整流素子上の導電性ペースト21に高熱伝導部材13及び14を設ける際の高さを簡単に均一にすることができ、隣接した整流素子間の熱抵抗をより均一にすることが可能となる。
図11(a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。図11に示す例では、絶縁性の基板11上に、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3の配線パターン91、92と整流素子5U−1〜5U−3及び6U−1〜6U−3の電極面93、94とを予め設け、それらの上に、スイッチング素子3U−1〜3U−3及び4U−1〜4U−3と整流素子5U−1〜5U−3及び6U−1〜6U−3を例えばダイボンディングにより接合し、さらにその上のダイボンディングと反対側の各素子の電極面に、高熱伝導部材として、両素子一体型の電極プレート95、96を配置して、半導体モジュール7Uを構成している。
図11(a)、(b)に示す例では、各素子の表裏が上述した実施例とは逆向きとなるよう構成されており、上述した実施例におけるボンディングワイヤ12の役割を、配線パターン91、92へのダイボンディングで行っている。そのため、本例では、両素子を両面から電気的及び熱的に接続することとなり、温度格差をさらに抑制できるとともに、冷却効率も向上し、封止用ゲルも省くことができる。
なお、上述した例では、半導体モジュールの説明をU相の半導体モジュール7Uを例にとって説明したが、図1に示すようにインバータ装置を構成する場合は、半導体モジュール7Uの他、半導体モジュール7V、7Wも同様の構成とすることができる。
本発明の半導体モジュールは、複数並列接続されたスイッチング素子と複数並列接続された整流素子とを備える半導体モジュールにおいて、並列接続される複数の整流素子を電気的にも熱的にも接続するにあたり、各素子の温度格差を抑制することができ、整流素子の焼損等の不具合をなくす用途に好適に用いることができる。
本発明の対象となる半導体モジュールの一例の構成を説明するための図である。 本発明の半導体モジュールの一例の構成を示す図である。 (a)、(b)はそれぞれ本発明の半導体モジュールにおける導電性ペーストの一例を説明するための図である。 本発明の半導体モジュールの他の例を説明するための図である。 (a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。 (a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。 (a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。 本発明の半導体モジュールのさらに他の例を説明するための図である。 (a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。 本発明の半導体モジュールのさらに他の例を説明するための図である。 (a)、(b)はそれぞれ本発明の半導体モジュールのさらに他の例を説明するための図である。
符号の説明
1 回転電機
2 インバータ
3U−1〜3U−3、4U−1〜4U−3 スイッチング素子
5U−1〜5U−3、6U−1〜6U−3 整流素子
7U、7V、7W 半導体モジュール
11 基板
12 ボンディングワイヤ
13、14、31、32、51、52 高熱伝導部材
21 導電性ペースト
33 V溝部
34 ゲル層
41、61、62 ボンディングリボン
71 整流素子モジュール
81 柱部材
91、92 配線パターン
93、94 電極面
95、96 電極プレート

Claims (6)

  1. 複数並列接続されたスイッチング素子と複数並列接続された整流素子とを備える半導体モジュールにおいて、複数並列接続された整流素子の一方の端子を含む表面上に高熱伝導部材を設けて連結し、整流素子同士を電気的にも熱的にも結合するとともに、前記複数並列接続された整流素子の周囲に、前記高熱伝導部材の位置決めに用いる柱部材を設けたことを特徴とする半導体モジュール。
  2. 前記整流素子と前記高熱伝導部材との間に熱伝導率の高いペーストを配置して、整流素子と高熱伝導部材とを結合したことを特徴とする請求項1に記載の半導体モジュール。
  3. 前記複数並列接続されたスイッチング素子の一方の端子を含む表面上に高熱伝導部材を設けて連結し、スイッチング素子同士を電気的にも熱的にも結合したことを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記高熱伝導部材が金属部材であることを特徴とする請求項1〜3のいずれか1項に記載の半導体モジュール。
  5. 前記複数並列接続された整流素子と高熱伝導部材とを1チップで構成することを特徴とする請求項1〜4のいずれか1項に記載の半導体モジュール。
  6. 絶縁性の基板上に、スイッチング素子の配線パターン及び整流素子の電極面を設け、それらの上に、スイッチング素子及び整流素子を配置し、さらにその上の基板とは反対側の素子電極面に、両素子一体型の高熱伝導部材を設けたことを特徴とする請求項1〜のいずれか1項に記載の半導体モジュール。
JP2005148377A 2005-05-20 2005-05-20 半導体モジュール Expired - Fee Related JP4107310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005148377A JP4107310B2 (ja) 2005-05-20 2005-05-20 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148377A JP4107310B2 (ja) 2005-05-20 2005-05-20 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006324595A JP2006324595A (ja) 2006-11-30
JP4107310B2 true JP4107310B2 (ja) 2008-06-25

Family

ID=37544019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148377A Expired - Fee Related JP4107310B2 (ja) 2005-05-20 2005-05-20 半導体モジュール

Country Status (1)

Country Link
JP (1) JP4107310B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033060A (ja) 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP5975177B2 (ja) * 2013-07-16 2016-08-23 三菱電機株式会社 半導体装置
JP6822000B2 (ja) 2016-08-05 2021-01-27 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2006324595A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP4973059B2 (ja) 半導体装置及び電力変換装置
KR101468325B1 (ko) 반도체 장치
US9088226B2 (en) Power module for converting DC to AC
JP6705393B2 (ja) 半導体装置及び電力変換装置
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
WO2005119896A1 (ja) インバータ装置
JP4640425B2 (ja) 電力変換装置
JP4805636B2 (ja) 電力用半導体素子及び半導体電力変換装置
JP3641232B2 (ja) インバータ装置及びその製造方法
JP2021068803A (ja) 半導体モジュール及び電力変換装置
JP2021141222A (ja) 半導体モジュール
JP2005094842A (ja) インバータ装置及びその製造方法
JP4107310B2 (ja) 半導体モジュール
JP5899952B2 (ja) 半導体モジュール
JP5100535B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP2007042796A (ja) 電力用半導体素子及びインバータ装置
JP5092892B2 (ja) 半導体装置
JP4594831B2 (ja) 電力用半導体素子
JP2009021445A (ja) インバータ装置
US20170178997A1 (en) Metal slugs for double-sided cooling of power module
JP3974747B2 (ja) パワー回路
WO2013105456A1 (ja) 回路基板および電子デバイス
JP5242629B2 (ja) 電力用半導体素子
JPH09135155A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees