JPWO2014203638A1 - Esd保護装置 - Google Patents

Esd保護装置 Download PDF

Info

Publication number
JPWO2014203638A1
JPWO2014203638A1 JP2015522650A JP2015522650A JPWO2014203638A1 JP WO2014203638 A1 JPWO2014203638 A1 JP WO2014203638A1 JP 2015522650 A JP2015522650 A JP 2015522650A JP 2015522650 A JP2015522650 A JP 2015522650A JP WO2014203638 A1 JPWO2014203638 A1 JP WO2014203638A1
Authority
JP
Japan
Prior art keywords
discharge
esd protection
protection device
substrate
discharge electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015522650A
Other languages
English (en)
Other versions
JP6079880B2 (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6079880B2 publication Critical patent/JP6079880B2/ja
Publication of JPWO2014203638A1 publication Critical patent/JPWO2014203638A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/026Spark gaps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas

Abstract

繰り返し放電によって、放電特性が劣化しにくい、ESD保護装置を提供する。基板(2)と、上記基板(2)に設けられており、主面を有する、第1,第2の放電電極(3),(4)とを備え、上記第1,第2の放電電極(3),(4)の主面同士が、上記基板(2)の厚み方向においてギャップを隔てて面対向しており、上記第1,第2の放電電極(3),(4)の面対向している部分の少なくとも一方に、貫通孔(3a),(4a)が設けられている、ESD保護装置(1)。

Description

本発明は、静電気から電子回路を保護するためのESD保護装置に関し、特に、放電電極がギャップを隔てて対向しているESD保護装置に関する。
従来、静電気放電(ESD:electro−static discharge)による電子機器の破壊を抑制するためのESD保護装置が種々提案されている。
例えば、下記の特許文献1には、セラミック絶縁体内に主面を有する第1,第2の放電電極層が設けられている、静電気対策部品が開示されている。上記第1,第2の放電電極層は、上記主面同士がギャップを隔てて面対向するように形成されており、上記ギャップには、空洞が設けられている。
WO2009/069270
特許文献1に記載のように、上記第1,第2の放電電極層の上記主面同士が面対向するように設けられている静電気対策部品では、繰り返し放電をした場合、放電特性が劣化するという問題があった。
本発明の目的は、繰り返し放電によって、放電特性が劣化しにくい、ESD保護装置を提供することにある。
本発明に係るESD保護装置は、基板と、上記基板に設けられており、主面を有する、第1,第2の放電電極とを備える。上記第1,第2の放電電極の上記主面同士は、上記基板の厚み方向においてギャップを隔てて面対向している。上記第1,第2の放電電極の面対向している部分の少なくとも一方には、貫通孔が設けられている。
本発明のESD保護装置では、好ましくは、上記貫通孔が複数設けられている。
本発明に係るESD保護装置では、好ましくは、上記貫通孔が、上記第1,第2の放電電極の双方に設けられている。
本発明に係るESD保護装置では、好ましくは、上記貫通孔の平面形状が、円形又は矩形である。さらに好ましくは、平面形状が円形である。
本発明に係るESD保護装置のある特定局面では、上記基板内にさらに空洞が設けられており、上記第1,第2の放電電極間の面対向している部分が、上記空洞内に位置している。
本発明に係るESD保護装置の他の特定局面では、上記第1の放電電極と、上記第2の放電電極とを接続するように設けられており、第1,第2の放電電極間の放電を促す放電補助電極がさらに備えられている。上記放電補助電極は、好ましくは、導電性を有しない材料で被覆された金属粒子を含む。
本発明に係るESD保護装置によれば、繰り返し放電による放電特性の劣化を抑制することができる。
図1は、本発明の第1の実施形態に係るESD保護装置の正面断面図である。 図2(a)及び図2(b)は、本発明の第1の実施形態に係るESD保護装置における貫通孔の位置を説明するための第1及び第2の放電電極の模式的平面図である。 図3は、本発明の第1の実施形態に係るESD保護装置の第1,第2の放電電極と空洞の位置関係を説明するための模式的平面図である。 図4(a)及び図4(b)は、本発明の第2の実施形態に係るESD保護装置の正面断面図及び放電補助電極が設けられている要部を示す部分切欠拡大正面断面図である。 図5は、本発明の第2の実施形態に係るESD保護装置の第1,第2の放電電極と補助電極の位置関係を説明するための模式的平面図である。 図6は、本発明の第2の実施形態に係るESD保護装置の放電補助電極が設けられている要部の変形例を示す部分切欠拡大正面断面図である。 図7は、本発明の第3の実施形態に係るESD保護装置の正面断面図である。 図8は、本発明の第1の実施形態に係るESD保護装置における第1,第2の放電電極の変形例を説明するための模式的平面図である。 図9は、本発明の第4の実施形態に係るESD保護装置の正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1は、本発明の第1の実施形態に係るESD保護装置の正面断面図である。
ESD保護装置1は、基板2を有する。基板2は、平面視した場合、矩形である。基板2は、適宜の絶縁性材料からなる。本実施形態では、基板2は、セラミック多層基板からなり、Ba、Al、Siを主たる成分として含むBAS材が用いられている。もっとも、ガラスセラミックスなどの低温焼結セラミックス(LTCC)が用いられてもよい。また、窒化アルミニウムやアルミナなどの高温で焼結されるセラミックス(HTCC)を用いてもよい。さらには、フェライトなどの磁性体セラミックスが用いられてもよい。また、基板2は、セラミックス以外の絶縁性材料で形成されていてもよい。
基板2の内部には、第1,第2の放電電極3,4が設けられている。上記第1,第2の放電電極3,4は、いずれも、平面視した場合、矩形である。上記第1,第2の放電電極3,4は、それぞれ、端面2b,2cに引き出されるように設けられている。以下、第1,第2の放電電極3,4が引き出されている方向を長さ方向、該長さ方向に直交する方向を幅方向とする。また、上記第1,第2の放電電極3,4は、いずれも主面を有する。上記第1,2の放電電極3,4の主面同士、すなわち第1の放電電極3の下面と第2の放電電極4の上面は、ギャップを隔てて、面対向するように設けられている。
また、基板2の内部には、空洞2aが設けられている。上記第1の放電電極3の下面及び上記第2の放電電極4の上面は、いずれもこの空洞2a内に露出している。従って、第1,第2の放電電極3,4が面対向している部分のギャップは、空洞2a内に位置することとなる。
第1,第2の放電電極のギャップ間の距離は、特に限定されないが、1〜100μmであることが好ましく、5〜50μmであることが特に好ましい。上記ギャップ間の距離が大きすぎると、放電開始電圧を十分に低めることができない。一方、上記ギャップ間の距離が小さすぎると、放電電極間でショートするおそれがある。
上記第1,第2の放電電極3,4に用いられる金属としては、特に限定されない。例えば、Cu、Ag、Al、Mo、Wまたはこれらの金属を含む合金を用いることができる。
本実施形態においては、第1,第2の放電電極3,4には、それぞれ、貫通孔3a,4aが設けられている。もっとも、貫通孔3a,4aは、第1,第2の放電電極3,4の少なくとも一方に設けられていればよいが、本実施形態のように両方に設けられている方が好ましい。
図2(a)及び(b)は、上記第1,第2の放電電極3,4における上記貫通孔3a,4aの位置を説明するための模式的平面図である。貫通孔3a,4aの平面形状は特に限定されないが、円形又は矩形であることが好ましく、本実施形態のように、円形であることがより好ましい。第1,第2の放電電極3,4内における、貫通孔3a,4aの位置については、特に限定されないが、第1,第2の放電電極3,4の端部には至らない方が望ましい。上記端部に至ると後述する第1,第2の放電電極3,4の基板2からの剥がれが起こりやすくなるためである。上記貫通孔3a,4aは、放電電極部中に印刷しないエリアを設けることにより、すなわち印刷図形の設定により、設けることができる。貫通孔3a,4aの寸法としては、直径1μm〜直径20μmの範囲にあることが好ましい。また、貫通孔の合計の面積は、放電電極3,4の面対向している部分の面積の10〜80%程度が好ましく、20〜40%程度がより好ましい。貫通孔の面積が大きすぎると、そもそもの放電電極対向部の面積が小さくなり、逆に放電しにくくなるおそれがある。貫通孔の面積が小さすぎると、本発明の効果そのものが期待し難くなる。
図1に示すように、第1,第2の放電電極3,4に電気的に接続されるように、第1,第2の外部電極6,7が形成されている。第1,第2の外部電極6,7は、第1,第2の放電電極3,4にそれぞれ電気的に接続されている。第1,第2の外部電極6,7は、基板2の端面2b,2cを覆うように設けられている。第1,第2の外部電極6,7は、適宜の金属もしくは合金からなる。
図3は、上記第1,第2の放電電極3,4と空洞2aの位置関係を説明するための模式的平面図である。平面視した場合、空洞2aは、第1,第2の放電電極3,4間のギャップを含む領域に設けられている。なお、図3においては、第1の放電電極3と第2の放電電極4の位置関係を明確にするために、第1,第2の放電電極3,4を幅方向に少しずらして図示しているが、実際は、幅方向にずれていない。
ESD保護装置1では、上記貫通孔3a,4aが設けられていることにより、放電が促され、放電開始電圧が低められている。特に、本実施形態では、第1,第2の放電電極3,4の双方に、貫通孔3a,4aが設けられているため、放電開始電圧を低めることができる。これは、以下の理由によると考えられる。
第1,第2の放電電極3,4が面対向している場合、放電の起点となる際だった端部が存在しないため、電界集中が起こりにくい。しかし、本実施形態のように、貫通孔3a,4aが設けられている場合、貫通孔3a,4aの周りに放電電極の端部が形成される。また、上記放電電極の端部は、第1,第2の放電電極3,4間のギャップ部分に露出している。上記放電電極の端部には、電界が集中する。電界集中が起こると、放電の起点となる電子の移動が促進され、その結果、放電開始電圧を低めることができる。そのため、貫通孔3a,4aが、第1,第2の放電電極3,4の双方に設けられている場合、より電界集中が起こりやすく、より一層放電開始電圧を低めることができる。
また、本発明に係るESD保護装置1では、繰り返し放電によって、放電特性の劣化が起こりにくい。これは以下の理由によると考えられる。
第1,第2の放電電極3,4が面対向し、かつ放電電極の一方の側面が露出している場合、基板2と放電電極の界面で、放電時に発生する応力に起因した剥がれが生じやすい。基板2と放電電極は、材料としての性質上、相性が悪く、接着性が不十分であるからである。放電電極が基板2から剥がれると、放電開始電圧が変動し、放電特性が劣化する。このような現象は、放電電極の一方の側面が基板2と接しており、かつ他方の面が空洞に面している場合に起こりやすい。
これに対して、本実施形態においては、一部に放電電極の剥がれが生じた場合においても、貫通孔3a,4aの部分で、剥がれ応力が発散され、剥がれを抑制することができる。従って、繰り返し放電した場合においても、剥がれに基づく放電特性の劣化を抑制することができる。なお、貫通孔3a,4aの平面形状が円形である場合、矩形と比較して、剥がれの起点になる部分が存在しないため、より一層繰り返し放電による放電特性の劣化を抑制することができる。
図4(a)及び(b)は、本発明の第2の実施形態に係るESD保護装置21の正面断面図及びその要部を示す部分切欠拡大正面断面図である。
第2の実施形態のESD保護装置21は、基板22を有する。基板22は、第1の実施形態の基板2と同様の材料で形成され得る。
基板22内に第1,第2の放電電極3,4が配置されている。第1,第2の放電電極3,4は、基板22の端面22a,22bに引き出されている。第1の放電電極3の下面と、第2の放電電極4の上面が、ギャップを隔てて面対向されている。基板22の端面22a,22bを覆うように第1,第2の外部電極6,7が設けられている。また、本実施形態においては、基板内に空洞は設けられていない。本実施形態では、第1の放電電極3の下面と、第2の放電電極4の上面に接するように、放電補助電極8が設けられている。また、図5に模式的平面図で示すように、放電補助電極8は、上記第1,第2の放電電極3,4間のギャップを含む領域に設けられている。なお、図5においても、第1の放電電極3と第2の放電電極4の位置関係を明確にするために、第1,第2の放電電極3,4を幅方向に少しずらして図示しているが、実際は、幅方向にずれていない。
放電補助電極8は、基板22及び第2の放電電極4の上面において、導電性を有しない材料で被覆されている金属粒子9aを分散させることにより形成されている。より具体的には、このような金属粒子9aを含むペーストを塗布し、焼き付けることにより、形成される。この場合、ペーストに含有されている、導電性を有しない材料で被覆された金属粒子9aが基板22及び第2の放電電極4の上面から基板22及び第2の放電電極4の表面層に拡散される。その結果、上記放電補助電極8が形成される。
放電補助電極8は、第1の放電電極3の下面と第2の放電電極4の上面との間の放電を促すように作用する。
上記導電性を有しない材料で被覆された金属粒子9aを構成する材料については特に限定されない。導電性を有しない材料としては、アルミナなどの絶縁性セラミックス、ガラスなどが挙げられる。また、金属粒子9aを構成する金属についても特に限定されない。このような金属としては、好ましくは、銅または銅を主成分とした銅系合金が用いられる。もっとも、銀、アルミニウム、モリブデン、タングステンなどの他の金属もしくは他の金属を主体とする合金を用いてもよい。
なお、本実施形態では、放電補助電極8には、導電性を有しない材料で被覆された金属粒子9aの他、半導体セラミック粒子9bが添加されている。このような半導体セラミック粒子9bとしては、SiC、TiCなどからなる粒子を用いることができる。
なお、放電補助電極8は、本実施形態のように、第1,第2の放電電極のギャップ間に一面に設けられていてもよいし、後述する変形例のように、柱状の放電補助電極8が複数設けられていてもよい。
本実施形態のように、上記放電補助電極8が設けられている場合には、放電開始電圧をより一層低めることができる。この場合においても、第1の実施形態同様に、第1,第2の放電電極3,4に貫通孔3a,4aが設けられているため、繰り返し放電した場合においても、剥がれに基づく放電特性の劣化を抑制することができる。
図6は、本発明の第2の実施形態に係るESD保護装置21の放電補助電極8が設けられている要部の変形例を示す部分切欠拡大正面断面図である。図6に示すように、本実施形態では、基板22内に、放電補助電極8が柱状に複数設けられている。また、第1,第2の放電電極3,4のギャップ間において、放電補助電極8が設けられていない部分には、空洞22cが設けられている。その他の点は、第2の実施形態と同様である。
本実施形態のように、放電補助電極8が設けられている場合には、放電開始電圧をより一層低めることができる。
第2の実施形態のESD保護装置21は、その他の構造は第1の実施形態と同様であるため、ESD保護装置1と同様に放電開始電圧を低めることができ、繰り返し放電による放電特性の劣化が起こりにくい。
なお、第1及び第2の実施形態のESD保護装置1,21では、第1,第2の放電電極3,4の双方に貫通孔3a,4aが設けられていたが、図7に示す第3の実施形態のESD保護装置31のように、第1,第2の放電電極3,4の一方にのみ貫通孔3aが設けられていてもよい。
また、第1及び第2の実施形態のESD保護装置1,21では、貫通孔3a,4aの平面形状が円形であったが、図8に示す貫通孔3bのように、平面形状が矩形であってもよい。
図9は、本発明の第4の実施形態に係るESD保護装置の正面断面図である。
ESD保護装置41においては、第1,第2の放電電極3,4が同一平面上に配置されている。放電電極3,4の下面には、放電補助電極5が設けられている。放電電極3,4は貫通孔3a,4aを有する。よって、第1の実施形態と同様に、繰り返し放電した場合において、剥がれに基づく放電特性の劣化を抑制することができる。
次に具体的な実験例について説明する。
(実施例1、2及び比較例1)
以下の要領で、第1の実施形態の実施例としての実施例1、2と、比較のための比較例1のESD保護装置を作製した。
(セラミックグリーンシート)
Ba、Al及びSiを主体とする組成から成り、BAS材として知られているセラミック組成のセラミック粉末を用意した(比誘電率:5〜9)。このセラミック粉末に、トルエン及びエキネンを加え混合し、さらにバインダー樹脂と可塑剤とを加え、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法により成形し、厚み50μmのマザーのセラミックグリーンシートを得た。
(放電電極ペースト)
平均粒径1μmのCu粉末を40重量%と、平均粒径3μmのCu粉末を40重量%と、エチルセルロースとターピネオールに溶解して作製した有機ビヒクルを20重量%とを調合し、3本ロールにより混合することにより、放電電極用ペーストを作製した。
(空洞形成用ペースト)
平均粒径1μmの架橋アクリル樹脂ビーズ38重量%と、ターピネオール中にエトセル樹脂を10重量%溶解してなる有機ビヒクル溶液62重量%とを調合し、空洞形成ペーストを得た。
(外部電極ペースト)
平均粒径が1μmのCu粉末80重量%と、ガラス転移点が620℃で、軟化点が720℃であり、平均粒径が1μmのホウケイ酸アルカリ系ガラスフリット5重量%と、エチルセルロースをターピネオールに溶解してなる有機ビヒクル15重量%とを混合し、外部端子電極用ペーストを得た。
(セラミック多層基板の製造)
上述したマザーのセラミックグリーンシート上の、第1,第2の放電電極を形成する位置に、平面形状が円形の貫通孔を有するように、上記放電電極ペーストを印刷した。貫通孔の寸法は、直径5μmとし、ギャップの対向距離は30μmとした。続いて、上記空洞形成ペーストを塗布し、乾燥した。
上記空洞形成ペーストを塗布したマザーのセラミックグリーンシートの上下に、複数枚のマザーのセラミックグリーンシートを積層し圧着した。このようにして厚み0.3mmのマザーの積層体を得た。
このマザーの積層体を、個々のESD保護装置の基板を構成するように、厚み方向に切断し、1.0mm×0.5mmの平面形状の基板となるチップを得た。
この基板の両端面に外部電極ペーストを塗布し、外部電極を形成した。焼成ピーク温度950℃で焼成を行った。さらに外部電極表面にNiめっき層及びSnめっき層を電解めっきにより形成した。上記のようにしてESD保護装置を得た。
上記のようにして得た実施例1のESD保護装置と、円形の貫通孔の代わりに、面積が同じになるように矩形の貫通孔を設けたこと以外は、実施例1と同様にして得た実施例2のESD保護装置とを得た。また、上記のようにして得た実施例1のESD保護装置と、貫通孔を設けなかったことを除いては上記実施例1と同様にして得た比較例1のESD保護装置を得た。
(評価)
(ESD放電応答性)
上記実施例1、2及び比較例1のESD保護装置100個について、IECの規格、IEC61000−4−2に定められている静電気放電イミュニティ試験により放電応答性を評価した。結果を下記の表1に示す。なお、放電応答性評価における数値は、放電開始電圧(V)である。
(ESD繰り返し耐性)
ESDに対する繰返し耐性を調べるために、接触放電で8kVの電圧の印加を100回行なって、その後で再び静電気放電イミュニティ試験によって放電開始電圧(V)を求めた。このときの評価結果を表1の「ESD繰返し耐性」の欄に示す。
Figure 2014203638
表1から明らかなように、比較例1に比べ、実施例1,2によれば、ESD放電応答性評価における放電開始電圧が低められていることがわかる。
また、比較例1に比べ、実施例1,2によれば、ESD繰り返し耐性の欄における放電開始電圧が低められていることがわかる。すなわち、繰り返し放電による、放電特性の劣化が抑制されていることがわかる。
1…ESD保護装置
2…基板
2a…空洞
2b,2c…端面
3,4…第1,第2の放電電極
3a,3b,4a…貫通孔
5…放電補助電極
6,7…第1,第2の外部電極
8…放電補助電極
9a…金属粒子
9b…半導体セラミック粒子
21,31…ESD保護装置
22…基板
22a,22b…端面
22c…空洞
41…ESD保護装置

Claims (8)

  1. 基板と、
    前記基板に設けられており、主面を有する、第1,第2の放電電極とを備え、
    前記第1,第2の放電電極の前記主面同士が、前記基板の厚み方向にギャップを隔てて面対向しており、
    前記第1,第2の放電電極の面対向している部分の少なくとも一方に、貫通孔が設けられている、ESD保護装置。
  2. 前記貫通孔が複数設けられている、請求項1に記載のESD保護装置。
  3. 前記貫通孔が、前記第1,第2の放電電極の双方に設けられている、請求項1又は2に記載のESD保護装置。
  4. 前記貫通孔の平面形状が、円形又は矩形である、請求項1〜3のいずれか一項に記載のESD保護装置。
  5. 前記貫通孔の平面形状が、円形である、請求項4に記載のESD保護装置。
  6. 前記基板内にさらに空洞が設けられており、
    前記第1,第2の放電電極間の面対向している部分が、前記空洞内に位置している、請求項1〜5のいずれか一項に記載のESD保護装置。
  7. 前記第1の放電電極と、前記第2の放電電極とを接続するように設けられており、第1,第2の放電電極間の放電を促す放電補助電極をさらに備える、請求項1〜6のいずれか一項に記載のESD保護装置。
  8. 前記放電補助電極が、導電性を有しない材料で被覆された金属粒子を含む、請求項7に記載のESD保護装置。
JP2015522650A 2013-06-21 2014-05-07 Esd保護装置 Active JP6079880B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013130570 2013-06-21
JP2013130570 2013-06-21
PCT/JP2014/062253 WO2014203638A1 (ja) 2013-06-21 2014-05-07 Esd保護装置

Publications (2)

Publication Number Publication Date
JP6079880B2 JP6079880B2 (ja) 2017-02-15
JPWO2014203638A1 true JPWO2014203638A1 (ja) 2017-02-23

Family

ID=52104381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015522650A Active JP6079880B2 (ja) 2013-06-21 2014-05-07 Esd保護装置

Country Status (2)

Country Link
JP (1) JP6079880B2 (ja)
WO (1) WO2014203638A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006689A1 (ja) * 2015-07-08 2017-01-12 株式会社村田製作所 Esd保護装置
JP7425976B2 (ja) 2021-06-29 2024-02-01 Tdk株式会社 過渡電圧保護デバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175190A (ja) * 1987-12-28 1989-07-11 Murata Mfg Co Ltd チップ型アレスタ
JP2000243534A (ja) * 1999-02-17 2000-09-08 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2000311764A (ja) * 1999-04-26 2000-11-07 Tokin Corp サージ吸収素子及びその製造方法
JP2001110544A (ja) * 1999-10-05 2001-04-20 Tokin Corp 表面実装型サージ吸収素子およびその製造方法
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
JP2010108746A (ja) * 2008-10-30 2010-05-13 Panasonic Corp 静電気対策部品およびその製造方法
WO2011096335A1 (ja) * 2010-02-04 2011-08-11 株式会社 村田製作所 Esd保護装置の製造方法及びesd保護装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175190A (ja) * 1987-12-28 1989-07-11 Murata Mfg Co Ltd チップ型アレスタ
JP2000243534A (ja) * 1999-02-17 2000-09-08 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2000311764A (ja) * 1999-04-26 2000-11-07 Tokin Corp サージ吸収素子及びその製造方法
JP2001110544A (ja) * 1999-10-05 2001-04-20 Tokin Corp 表面実装型サージ吸収素子およびその製造方法
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
JP2010108746A (ja) * 2008-10-30 2010-05-13 Panasonic Corp 静電気対策部品およびその製造方法
WO2011096335A1 (ja) * 2010-02-04 2011-08-11 株式会社 村田製作所 Esd保護装置の製造方法及びesd保護装置

Also Published As

Publication number Publication date
JP6079880B2 (ja) 2017-02-15
WO2014203638A1 (ja) 2014-12-24

Similar Documents

Publication Publication Date Title
JP2010146779A (ja) 過電圧保護部品
JP5459295B2 (ja) Esd保護デバイスおよびその製造方法
JPWO2011040437A1 (ja) Esd保護デバイスおよびその製造方法
KR20120114337A (ko) 정전기 대책 소자
JP5649391B2 (ja) Esd保護デバイス
JP6107945B2 (ja) Esd保護装置
JP6079880B2 (ja) Esd保護装置
JP5561370B2 (ja) Esd保護デバイスおよびその製造方法
JP6075447B2 (ja) Esd保護装置
JP5757372B2 (ja) Esd保護デバイス
US9780533B2 (en) ESD protective device
JP6428938B2 (ja) Esd保護装置
JP6365205B2 (ja) 静電気対策素子
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP2013145738A (ja) 静電気対策素子
WO2014168141A1 (ja) Esd保護装置
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置
JP5614563B2 (ja) Esd保護デバイスの製造方法
JP6075606B2 (ja) 配線基板および電子装置
JP2010097791A (ja) 過電圧保護部品
JP5644829B2 (ja) Esd保護デバイスとその製造方法
JP2010232246A (ja) 過電圧保護部品
JP2012069452A (ja) 過電圧保護部品の製造方法
JP2009212037A (ja) 静電気対策部品およびその製造方法
JP2009147315A (ja) 静電気対策部品

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150