JPWO2014002463A1 - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法 Download PDFInfo
- Publication number
- JPWO2014002463A1 JPWO2014002463A1 JP2014522424A JP2014522424A JPWO2014002463A1 JP WO2014002463 A1 JPWO2014002463 A1 JP WO2014002463A1 JP 2014522424 A JP2014522424 A JP 2014522424A JP 2014522424 A JP2014522424 A JP 2014522424A JP WO2014002463 A1 JPWO2014002463 A1 JP WO2014002463A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- display device
- severable
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims abstract description 124
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 19
- 230000001678 irradiating effect Effects 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 8
- 230000011218 segmentation Effects 0.000 claims description 5
- 238000003475 lamination Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 20
- 230000007547 defect Effects 0.000 description 18
- 230000008439 repair process Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/70—Testing, e.g. accelerated lifetime tests
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
表示装置は、下部配線層（１１１）と、層間絶縁層と、上部配線層（１１２）と、を備え、下部配線層（１１１）は、第１の分割電極部（１１１ａ）と、第１の切断可能部（１１１ｂ）と、第１の開口部（１１１ｃ）とを有し、上部配線層（１１２）は、第２の分割電極部（１１２ａ）と、第２の切断可能部（１１２ｂ）と、第２の開口部（１１２ｃ）とを有し、第１の分割電極部（１１１ａ）と第２の分割電極部（１１２ａ）とは、積層方向において重なる位置に配置され、第１の切断可能部（１１１ｂ）の全てと第２の開口部（１１２ｃ）とは、積層方向において重なる位置に配置され、第２の切断可能部（１１２ｂ）の全てと第１の開口部（１１１ｃ）とは、積層方向において重なる位置に配置されている。
Description
本開示は、表示装置および表示装置の製造方法に関する。
表示装置は、一般的に、薄膜トランジスタ等の電子素子が配置されたパネル周辺部において、電位の異なる配線が積層された構成を有する。例えば、薄膜トランジスタに電源電圧を供給する第１の電源線と、第１の電源線に供給される電圧と異なる電圧を有機ＥＬ素子に供給する第２の電源線が、絶縁層を介して積層された構成を有する。このため、製造工程において、これらの電位の異なる配線間に導電性の異物やピンホールが形成された場合に、配線間ショートが発生し正常なパネル駆動に支障をきたし、パネルの歩留まりの低下を引き起こす可能性がある。
この問題を回避するために、例えば、補助配線形成後であっても配線間ショートを解消（リペア）することができる配線レイアウトが提案されている（例えば、特許文献１参照）。特許文献１では、補助配線と、補助配線と電位の異なるＤＳＬ、ＷＬ等の信号配線が立体交差する箇所において、一方の配線へ開口部を設け、開口部を介して他方の配線をレーザー照射等により切断することで配線間ショートを解消することができる。
本開示は、配線抵抗の増加を抑制しつつショート不良を解消することができる表示装置および表示装置の製造方法を提供することを目的とする。
本開示の一態様に係る電子デバイスの製造方法は、第１の電位に設定される第１の電極と、第１の電極の上方に積層された層間絶縁層と、層間絶縁層の上方に積層され、第１の電位とは異なる第２の電位に設定される第２の電極と、を備え、第１の電極は、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とを有し、第２の電極は、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とを有し、第１の分割電極部と第２の分割電極部とは、層間絶縁層を介して、積層方向において重なる位置に配置され、第１の切断可能部と第２の開口部とは、層間絶縁層を介して、積層方向において重なる位置に配置され、第２の切断可能部と第１の開口部とは、層間絶縁層を介して、積層方向において重なる位置に配置されている。
本開示によれば、配線抵抗の増加を抑制しつつショート不良を解消することができる表示装置および表示装置の製造方法を提供することができる。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
（本開示の基礎となった知見）
以下、本開示の詳細を説明する前に、基礎となった知見について説明する。図１は、基礎となった知見を説明するための表示装置の上面図、図２は、図１に示した表示装置のパネル周辺部の拡大図であり、図１の（ａ）は表示装置の上面図、図１の（ｂ）は（ａ）の一部を拡大した図である。
以下、本開示の詳細を説明する前に、基礎となった知見について説明する。図１は、基礎となった知見を説明するための表示装置の上面図、図２は、図１に示した表示装置のパネル周辺部の拡大図であり、図１の（ａ）は表示装置の上面図、図１の（ｂ）は（ａ）の一部を拡大した図である。
図１の（ａ）に示すように、表示装置１は、表示領域２とパネル周辺部３とを備えている。表示領域２には、例えば有機ＥＬ素子等の表示素子を備えた画素が行列状に配置されている。また、パネル周辺部３には、図１の（ｂ）及び図２に示すように、下部配線層１１および上部配線層１２が、積層方向において重なる位置に配置されている。
パネル周辺部３における下部配線層１１と上部配線層１２は、図２に示すように、下部配線層１１の上方に層間絶縁層（図示せず）を介して、上部配線層１２が立体交差するように積層された構成となっている。つまり、上部配線層１２は、下部配線層１１の上方に、下部配線層１１の伸びる方向（図２に示すｘ方向）と交差する方向（図２に示すｙ方向）に伸びるように形成されている。ただし、下部配線層１１と上部配線層１２の形成方向は特に限定されるものではない。ここで、製造過程において何らかの原因で積層されている下部配線層１１と上部配線層１２が導通することになると、ショート不良が発生することとなる。
詳細には、ショート不良が生じる例として、以下のような状態がある。図３および図４は、表示装置のパネル周辺部３の断面図である。また、図５は、表示装置の表示領域２の断面図である。
図３に示すように、表示装置１のパネル周辺部３は、基板２０の上にゲート絶縁層２２と、ゲートメタル２３と、パッシベーション膜２４と、下部配線層１１と、層間絶縁層２５と、上部配線層１２とが積層された構成をしている。また、上部配線層１２の上には、層間絶縁層２７およびガラス基板３０が設けられている。
また、図５に表示領域２の断面図を示す。表示装置１の表示領域２は、基板２０の上に、ゲートメタル２３と、ゲート絶縁層２２と、チャネル層と、パッシベーション膜２４と、下部配線層１１と、層間絶縁層２５と、上部配線層１２とが積層された構成をしている。上部配線層１２の上には、さらに、層間絶縁層２７とは異なる層間絶縁層が設けられる。下部配線層１１は、第１の電源線１１ａと、トランジスタのソース−ドレイン電極（ＳＤ）１１ｂとが同一の層に形成され、上部配線層１２は、第２の電源線１２ａと、アノード電極（ＡＭ）１２ｂとが同一の層に形成されていてもよい。なお、第１の電源線１１ａは、例えば、トランジスタに電源電圧を供給する電源線、第２の電源線１２ａは、例えば、第１の電源線１１ａに供給される電圧と異なる電圧を有機ＥＬ素子に供給する電源線である。
ここで、この積層された構成を製造する工程において、下部配線層１１と上部配線層１２との間に導電性の異物１３が混入することがある。この場合、異物１３によって下部配線層１１と上部配線層１２とが電気的に接続されていると、この部分においてショート不良が発生し、表示輝度の均一性が低下する等、表示品質の低下が生じることになる。特に、第１の電源線１１ａと第２の電源線１２ａとが導電性の異物１３によって短絡されている場合には、大電流が流れ、表示装置１が破壊されることも生じ得る。
また、図４に示すように、異物１３によって下部配線層１１と上部配線層１２とが電気的に接続されていない場合でも、上部配線層１２の上に層間絶縁層２７およびガラス基板３０が設けられる場合に、ガラス基板３０の貼り合わせ工程においてガラス基板３０が加圧されることにより、異物１３が押しつぶされることがある。この場合、下部配線層１１と上部配線層１２とが異物１３によって電気的に接続され、ショート不良が発生することとなる。
ここで、下部配線層１１と上部配線層１２のショート不良を解消する方法として、従来、ショート不良が発生している部分にレーザーを照射することによりこの部分を他の部分から切断し、ショート不良が発生していない部分の使用が可能となるようにレーザーリペアが行われている。ここで、電位の異なる下部配線層１１及び上部配線層１２が立体交差する箇所にレーザー光を照射すると、レーザー光の照射条件いかんによっては下部配線層１１と上部配線層１２とが接続されることとなり、ショート不良がさらに進行することとなる。
そこで、図１１に示すように、従来、電位の異なる下部配線層及び上部配線層が立体交差する箇所において、一方の配線へ開口部を設け、開口部を介して他方の配線をレーザー照射等により切断することで短絡不良を解消（リペア）することができる構成が提案されている。
図１１は、従来技術における表示装置の保護回路の薄膜トランジスタ近傍の配線構造を説明する平面透視図である。
特許文献１では、図１１に示すように、補助配線と、補助配線と電位の異なるＤＳＬ、ＷＬ等の信号配線が立体交差する箇所において、一方の配線へ開口部を設け、開口部を介して他方の配線をレーザー照射等により切断することで配線間ショートを解消することができる構成が開示されている。
しかし、電位の異なる下部配線層１１及び上部配線層１２が広い配線幅同士の場合、立体交差する箇所の面積が広くなるため、図２に示すように、開口部１４の大きさを大きくする必要がある。この場合、開口部１４を設けた配線は、配線抵抗が増加することになり、例えば、開口部１４を設けた配線が電源線であれば表示輝度の均一性が低下する等の表示品質の低下が起こる。このため、配線幅が広い配線が立体交差する場合であっても、配線抵抗の増加を抑制する構成が必要である。
本開示は、配線抵抗の増加を抑制しつつショート不良を解消することができる、以下のような表示装置および表示装置の製造方法を提供するものである。
以下、本開示に係る表示装置および表示装置の製造方法について、実施の形態に基づいて説明するが、本開示は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。
（実施の形態１）
以下、図６〜図８を用いて、実施の形態１に係る表示装置について説明する。
以下、図６〜図８を用いて、実施の形態１に係る表示装置について説明する。
［１−１．表示装置の構成］
図６は、本実施の形態に係る表示装置１のパネル周辺部の上面図であり、（ｂ）は配線幅の広い配線が立体交差した部分を示す図、（ａ）は（ｂ）の一部を拡大した図である。図７は、本実施の形態に係る表示装置のパネル周辺部の上面図である。
図６は、本実施の形態に係る表示装置１のパネル周辺部の上面図であり、（ｂ）は配線幅の広い配線が立体交差した部分を示す図、（ａ）は（ｂ）の一部を拡大した図である。図７は、本実施の形態に係る表示装置のパネル周辺部の上面図である。
本実施の形態に係る表示装置１は、図１の（ａ）に示した表示装置１と同様、表示領域２とパネル周辺部３とを備えている。表示領域２には、例えば有機ＥＬ素子等の表示素子と駆動トランジスタ等の画素回路を備えた画素が行列状に配置されている。また、パネル周辺部３には、図１の（ｂ）に示した表示装置と同様、下部配線層１１及び上部配線層１２が配置されている。下部配線層１１には、例えば、第１の電源線１１ａと駆動回路層のソース−ドレイン電極１１ｂとが同一の層に形成されている。また、上部配線層１２には、有機ＥＬ素子に電圧を供給するアノード電極１２ｂが同一の層に形成されている。
図６の（ａ）に示すように、パネル周辺部３における第１の電源線１１１と第２の電源線１１２は、第１の電源線１１１の上方に層間絶縁層（図示せず）を介して第１の電源線１１２が立体交差するように積層された構成となっている。つまり、第２の電源線１１２は、第１の電源線１１１の上方において、第１の電源線１１１の伸びる方向（図６におけるｘ方向）と交差する方向（図６におけるｙ方向）に伸びるように形成されている。ここで、第１の電源線１１１電源線及び第２の電源線１１２は、本実施の形態における第１の電極及び第２の電極に相当する。
詳細には、第１の電源線１１１は、図６の（ｂ）に示すように、複数の第１の分割電極部１１１ａと、レーザー光が照射されることで切断される複数の第１の切断可能部１１１ｂと、スリット状の複数の第１の開口部１１１ｃとを有している。第１の分割電極部１１１ａは、第１の切断可能部１１１ｂを介して、第１の方向に連続するように接続されている。また、第１の開口部１１１ｃは、第１の分割電極部１１１ａまたは第１の切断可能部１１１ｂを介して、第１の方向と異なる第２の方向に連続するように接続されている。また、第１の開口部は、リペア用のレーザー光が透過可能な大きさに設定されている。例えば、第１の開口部の大きさ（幅）は、レーザー照射幅により任意に設定すればよいが、例えば２０〜１００μｍ程度あればよい。
同様に、第２の電源線１１２は、図６の（ｂ）に示すように、複数の第２の分割電極部１１２ａと、レーザー光が照射されることで切断される複数の第２の切断可能部１１２ｂと、スリット状の複数の第２の開口部１１２ｃとを有している。第２の分割電極部１１２ａは、第２の切断可能部を介して、第１の方向とは異なる第２の方向に連続するように接続されている。また、第２の開口部１１２ｃは、第２の分割電極部１１２ａまたは第２の切断可能部１１２ｂを介して、第１の方向に連続するように接続されている。また、第２の開口部は、リペア用のレーザー光が透過可能な大きさに設定されている。例えば、第２の開口部の大きさ（幅）は、レーザー照射幅により任意に設定すればよいが、例えば２０〜１００μｍ程度あればよい。
したがって、積層方向において、第１の分割電極部１１１ａと第２の分割電極部１１２ａは重複し、第１の切断可能部１１１ｂと第２の開口部１１２ｃの一部は重複し、第２の切断可能部１１２ｂと第１の開口部１１１ｃの一部は重複した構成となる。このような構成により、上面からみたときに、第１の分割電極部１１１ａは、第１の切断可能部１１１ｂ及び第１の開口部１１１ｃ、または、第２の切断可能部１１２ｂ及び第２の開口部１１２ｃにより囲まれた領域となる。同様に、第２の分割電極部１１２ａは、第１の切断可能部１１１ｂ及び第１の開口部１１１ｃ、または、第２の切断可能部１１２ｂ及び第２の開口部１１２ｃにより囲まれた領域となる。
また、複数の第１の分割電極部１１１ａおよび第１の切断可能部１１１ｂは、第１の電位に設定され、複数の第２の分割電極部１１２ａ及び第２の切断可能部１１２ｂは、第２の電位に設定される。例えば、第１の電位は、表示領域２に設けられた画素回路に印加される高電位側の電位であり、第２の電位は、画素回路に印加される低電位側の電位である。
ここで、図６の（ａ）及び（ｂ）の領域１１５に示すように、第１の電源線１１１と第２の電源線１１２との間に導電性の異物１１３が混入していると、第１の電源線１１１と第２の電源線１１２とが電気的に接続され、ショート不良が発生することとなる。ショート不良を解消するために、異物１１３の周囲を囲むようにレーザー光を照射することにより、第１の電源線１１１および第２の電源線１１２の一部を切り取ることが有効である。
具体的には、図６の（ｂ）に示すように、異物１１３が形成された領域（リペア領域）１１５を囲むように第１の電源線１１１および第２の電源線１１２にレーザー光の照射を行う。これにより、第１の電源線１１１および第２の電源線１１２を切断することにより、異物１１３が形成されたリペア領域１１５の第１の電源線１１１および第２の電源線１１２を他の領域から電気的に切断する。
レーザー光の照射は、例えば第１の切断可能部１１１ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分→第２の切断可能部１１２ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分→第１の切断可能部１１１ｂ→・・・の順に行う。
異物１１３の大きさが大きく領域１１５の面積を大きくする必要がある場合には、第１の切断可能部１１１ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分へのレーザー光の照射を、複数の第１の切断可能部１１１ｂ、複数の第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分に順次行った後、第２の切断可能部１１２ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分へのレーザー光の照射を、複数の第２の切断可能部１１２ｂ、複数の第２の開口部１１２ｃおよび第１の開口部１１１ｃの重複した部分に順次行う。
レーザー光を照射する位置を第１の切断可能部１１１ｂ、第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分、第２の切断可能部１１２ｂとするのは、第１の分割電極部１１１ａ及び第２の分割電極部１１２ａにおいては、第１の電源線１１１（第１の分割電極部１１１ａ）及び第２の電源線１１２（第２の分割電極部１１２ａ）が重複しているので、レーザー光を照射すると電位の異なる第１の電源線１１１（第１の分割電極部１１１ａ）と第２の電源線１１２（第２の分割電極部１１２ａ）とが接続されることがあり得るためである。
第１の電源線１１１と第２の電源線１１２とが重複していない第１の切断可能部１１１ｂ及び第２の切断可能部１１２ｂにレーザー光を照射することで、ショート不良が発生している異物１１３が形成された位置を囲むようにレーザー光を連続的に照射しても第１の電源線１１１と第２の電源線１１２とが接続されることがない。したがって、異物１１３が形成された位置の第１の電源線１１１と第２の電源線１１２とを電気的に切断してショート不良を解消することができる。また、レーザー光を照射する領域は、第１の切断可能部１１１ｂ、第１の開口部１１１ｃ及び第２の開口部１１２ｃ、第２の切断可能部１１２ｂであればどの領域でもよいので、異物１１３の大きさに合わせてレーザー光を照射することにより、切断される領域の大きさを変更することができる。また、レーザー照射方向を電源線１１２を上に見る方向で説明したが、基板反対側から、即ち電源線１１１を上に見る方向からのレーザー照射についても同様である。
図７は、レーザー光の照射によりショート不良を解消した後の表示装置１のパネル周辺部３の上面図である。レーザー光の照射によりショート不良が解消されると、図７に示すように、第２の電源線１１２においては、領域１２０に示すすべての第２の分割電極部１１２ａに電圧が供給される。一方、ショート不良を解消したリペア領域１１５は、他の第２の電源線１１２の領域から電気的に切断されているので、給電側から給電された電圧は、リペア領域１１５に対して給電側と反対側には給電されないため、領域１２１に示す第２の分割電極部１１２ａにしか供給されないこととなる。つまり、レーザー光の照射により電気的に切断された領域の第２の電源線１１２は、使用できないこととなる。
第１の電源線１１１においても同様に、レーザー光の照射により電気的に切断された領域の第１の電源線１１１は、使用できないこととなる。
［１−２．表示装置の製造方法］
次に、本実施の形態に係る表示装置の製造方法について説明する。
次に、本実施の形態に係る表示装置の製造方法について説明する。
図８は、本実施の形態に係る表示装置１の製造方法の一工程を示す概略図である。本実施の形態に係る表示装置１は、以下のようにして製造される。
図８に示すように、はじめに、基板上方に第１の電源線１１１を含む下部配線層を形成する（ステップＳ１０）。また、第１の電源線１１１を含む下部配線層として、他の配線を同時に形成してもよい。例えば、第１の電源線１１１と同一の層として、トランジスタのソース−ドレイン電極を形成してもよい。また、ソース−ドレイン電極の形成前に、図３に示したように、基板２０の上にトランジスタのゲートメタル２３を形成してもよい。下部配線層の形成は、例えば、Ａｌなどの金属層を基板２０の上方に成膜した後、フォトリソグラフィーとウエットエッチングによりパターニングすることにより行う。
次に、下部配線層の上方に層間絶縁層を形成する（ステップＳ１２）。層間絶縁層２５は、例えば、絶縁性の有機材料等により形成される。
次に、短絡位置の検出を行う。具体的には、第１の電源線１１１の上方に混入した異物を検出する（ステップＳ１４）。ここで、異物１３は、例えば下部配線層及び層間絶縁層の形成工程における、装置及び搬送系に存在するパーティクル等が該当する。異物の検出は、例えば、異物の検出対象領域をカメラで撮影し検出する。
次に、層間絶縁層の上方に、第２の電源線１１２を含む上部配線層を形成する（ステップＳ１６）。上部配線層の形成は、例えば、層間絶縁層（平坦化膜）２５上にＡｌなどの金属層を成膜した後、フォトリソグラフィーとウエットエッチングによりパターニングすることにより形成される。
次に、異物１１３が混入した領域を囲むように、第１の電源線１１１および第２の電源線１１２にレーザー光を照射する（ステップＳ１８）。レーザー光の照射は、第１の切断可能部１１１ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分→第２の切断可能部１１２ｂ→第１の開口部１１１ｃおよび第２の開口部１１２ｃの重複した部分→第１の切断可能部１１１ｂ→・・・の順に行う。レーザー光の種類は、例えば、短パルスレーザーやフェムト秒レーザーなどであってもよい。これにより、第１の電源線１１１および第２の電源線１１２において、導電性の異物１１３が混入した領域が他の領域から切断され、ショート不良が解消する。
なお、第１の電極の上方に混入した異物を検出する工程は、第２の電極を形成した後であってもよい。
以上、本実施の形態に係る表示装置及び表示装置の製造方法によると、第１の電極および第２の電極は、それぞれ複数の第１の開口部および第２の開口部を備えており、第１の開口部および第２の開口部はレーザー光が透過する程度の大きさであればよい。したがって、第１の電極および第２の電極に大きな面積の開口部を設ける必要がないので、配線抵抗の増加を抑制しつつショート不良を解消することができる。
［１−３．効果等］
以上のように、本実施の形態の一態様に係る表示装置は、第１の電位に設定される第１の電極と、前記第１の電極の上方に積層された層間絶縁層と、前記層間絶縁層の上方に積層され、前記第１の電位とは異なる第２の電位に設定される第２の電極と、を備え、前記第１の電極は、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とを有し、前記第２の電極は、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とを有し、前記第１の分割電極部と前記第２の分割電極部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記第１の切断可能部と前記第２の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記第２の切断可能部と前記第１の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置されている。
以上のように、本実施の形態の一態様に係る表示装置は、第１の電位に設定される第１の電極と、前記第１の電極の上方に積層された層間絶縁層と、前記層間絶縁層の上方に積層され、前記第１の電位とは異なる第２の電位に設定される第２の電極と、を備え、前記第１の電極は、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とを有し、前記第２の電極は、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とを有し、前記第１の分割電極部と前記第２の分割電極部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記第１の切断可能部と前記第２の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記第２の切断可能部と前記第１の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置されている。
この構成によれば、電極に形成されたレーザー光を照射するための開口部の大きさを大きくしなくてもよいので、ショート不良を解消し、かつ、配線抵抗を減少することができる。
また、第１の電極と第２の電極とが重なった部分に異物が形成された場合であっても、異物が形成された領域を囲むようにレーザー光を照射することで、ショート不良を解消することができる。
また、一の前記第１の分割電極部は、他の前記第１の分割電極部と、前記第１の切断可能部を介して第１の方向に連続して接続され、一の前記第２の分割電極部は、他の前記第２の分割電極部と、前記第２の切断可能部を介して前記第１の方向とは異なる第２の方向に連続して接続され、前記第１の開口部は、前記第１の方向に長いスリット状に形成され、前記第２の開口部は、前記第２の方向に長いスリット状に形成されていてもよい。
また、一の前記第１の分割電極部は、他の前記第１の分割電極部と、前記第１の切断可能部を介して第１の方向に連続して接続され、一の前記第２の分割電極部は、他の前記第２の分割電極部と、前記第２の切断可能部を介して前記第１の方向とは異なる第２の方向に連続して接続され、前記第１の電極は、さらに、一の前記第１の切断可能部と他の前記第１の切断可能部とを前記第２の方向に連続して接続する第１の接続用電極部を有し、前記第２の電極は、さらに、一の前記第２の切断可能部と他の前記第２の切断可能部とを前記第１の方向に連続して接続する第２の接続用電極部を有し、前記第１の接続用電極部と前記第２の接続用電極部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置されていてもよい。
この構成によれば、配線抵抗の増加を抑制しつつ、ショート不良を解消することができる。また、第１の電極および第２の電極にショート不良を解消するためのレーザー光の照射を行った後も、第１の電極および第２の電極のそれぞれの全ての領域に電圧を給電することができる。
また、前記第１の開口部及び前記第２の開口部の大きさは、レーザー光の光径より大きくてもよい。
この構成によれば、第１の開口部を介して第２の切断可能部にレーザー光を照射することができる。同様に、第２の開口部を介して第１の切断可能部にレーザー光を照射することができる。
また、前記表示装置は、薄膜トランジスタを有する駆動回路層と、画素電極を有する表示領域とを備え、前記第１の電極及び前記第２の電極のうちの一方は、前記駆動回路層における前記薄膜トランジスタのゲート電極、ソース−ドレイン電極のいずれかと同一の層に形成され、前記第１の電極及び前記第２の電極のうちの他方は、前記表示領域における前記画素電極と同一の層に形成されていてもよい。
また、前記第１の電位は、前記表示領域に設けられた画素回路に印加される高電位側の電位であり、前記第２の電位は、前記画素回路に印加される低電位側の電位であってもよい。
また、本実施の形態の一態様に係る表示装置の製造方法は、第１の電位に設定される第１の電極を形成する工程と、前記第１の電極の上方に層間絶縁層を形成する工程と、前記層間絶縁層の上方に、前記第１の電位とは異なる第２の電位に設定される第２の電極を形成する工程と、前記第１の電極と前記第２の電極とが短絡している短絡位置を検出する工程と、前記短絡位置を囲むように前記第１の電極および前記第２の電極にレーザー光を照射する工程と、を含み、前記第１の電極を形成する工程において、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とが形成され、前記第２の電極を形成する工程において、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とが形成され、前記第１の切断可能部と前記第２の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記第２の切断可能部と前記第１の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、前記レーザー光を照射する工程において、前記第１の切断可能部および前記第２の切断可能部にレーザー光を照射する。
この構成によれば、電極に形成されたレーザー光を照射するための開口部の大きさを大きくしなくてもよいので、ショート不良を解消し、かつ、開口部設置に伴う配線抵抗増加を効果的に抑制することができる。
また、第１の電極と第２の電極とが重なった部分に異物が形成された場合であっても、異物が形成された領域を囲むようにレーザー光を照射することで、ショート不良を解消することができる。
また、前記短絡位置を検出する工程は、前記第２の電極を形成する工程の後に行われてもよい。
この構成によれば、第１の電極と第２の電極とが直接接触することで短絡している場合の短絡位置を検出することができる。
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態に係る表示装置が実施の形態１に係る表示装置と異なる点は、第１の電極および第２の電極の構成である。以下、図９を用いて、実施の形態２を説明する。
次に、実施の形態２について説明する。本実施の形態に係る表示装置が実施の形態１に係る表示装置と異なる点は、第１の電極および第２の電極の構成である。以下、図９を用いて、実施の形態２を説明する。
［２−１．表示装置の構成］
図９は、本実施の形態に係る表示装置のパネル周辺部の上面図である。
図９は、本実施の形態に係る表示装置のパネル周辺部の上面図である。
図９に示すように、本実施の形態に係る第１の電極である第１の電源線２１１は、第１の分割電極部２１１ａと、第１の切断可能部２１１ｂと、第１の開口部２１１ｃと、第１の接続用電極部２１１ｄとを有している。また、本実施の形態に係る第２の電極である第２の電源線２１２は、第２の分割電極部２１２ａと、第２の切断可能部２１２ｂと、第２の開口部２１２ｃと、第２の接続用電極部２１２ｄとを有している。第１の接続用電極部２１１ｄと第２の接続用電極部２１２ｄとは、層間絶縁層を介して、積層方向において重なる位置に配置されている。
［２−２．表示装置の製造方法］
ここで、本実施の形態に係る表示装置の製造方法について説明する。
ここで、本実施の形態に係る表示装置の製造方法について説明する。
図９に示すように、第１の電源線２１１と第２の電源線２１２との間に導電性の異物２１３が混入していると、第１の電源線２１１と第２の電源線２１２とが電気的に接続され、ショート不良が発生することとなる。ショート不良を解消するために、異物２１３の周囲を囲むようにレーザー光を照射することにより、第１の電源線２１１および第２の電源線２１２を他の領域から電気的に切断する。
具体的には、図９のリペア領域２１５に示すように、異物２１３が形成された領域（リペア領域）２１５を囲むように第１の電源線２１１および第２の電源線２１２にレーザー光の照射を行う。これにより、第１の電源線２１１および第２の電源線２１２を切断することにより、異物２１３が形成されたリペア領域２１５の第１の電源線２１１および第２の電源線２１２を他の領域から電気的に切断する。
レーザー光の照射は、第１の切断可能部２１１ｂ→第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分→第２の接続用電極部２１２ｄ→第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分→第１の切断可能部２１１ｂ→・・・の順に行う。または、レーザー光の照射は、第２の切断可能部２１２ｂ→第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分→第１の接続用電極部２１１ｄ→第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分→第２の切断可能部２１２ｂ→・・・の順に行う。
異物２１３の大きさが大きく領域２１５の面積を大きくする必要がある場合には、第１の切断可能部２１１ｂ→第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分へのレーザー光の照射を、複数の第１の切断可能部２１１ｂ、複数の第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分に順次行った後、第２の接続用電極部２１２ｄ→第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分へのレーザー照射を、複数の第２の接続用電極部２１２ｄ、複数の第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分に順次行う。または、第２の切断可能部２１２ｂ→第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分へのレーザー照射を、複数の第２の切断可能部２１２ｂ、複数の第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分に順次行った後、第１の接続用電極部２１１ｄ→第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分へのレーザー照射を、複数の第１の接続用電極部２１１ｄ、複数の第２の開口部２１２ｃおよび第１の開口部２１１ｃの重複した部分に順次行う。
レーザー光を照射する位置を第１の切断可能部２１１ｂ、第２の切断可能部２１２ｂ、第１の開口部２１１ｃおよび第２の開口部２１２ｃの重複した部分、第１の接続用電極部２１１ｄ、第２の接続用電極部２１２ｄとするのは、第１の分割電極部２１１ａ及び第２の分割電極部２１２ａ、第１の接続用電極部２１１ｄ及び第２の接続用電極部２１２ｄにおいては、第１の電源線２１１（第１の分割電極部２１１ａ）及び第２の電源線２１２（第２の分割電極部２１２ａ）が重複しているので、レーザー光を照射すると電位の異なる第１の電源線２１１（第１の分割電極部２１１ａ）と第２の電源線２１２（第２の分割電極部２１２ａ）とが接続されることがあり得るためである。
第１の電源線２１１と第２の電源線２１２とが重複していない第１の切断可能部２１１ｂ及び第２の切断可能部２１２ｂにレーザー光を照射することで、ショート不良が発生している異物２１３が形成された位置を囲むようにレーザー光を連続的に照射しても第１の電源線２１１と第２の電源線２１２とが接続されることがない。したがって、異物２１３が形成された位置の第１の電源線２１１と第２の電源線２１２とを電気的に切断してショート不良を解消することができる。また、レーザー光を照射する領域は、第１の切断可能部２１１ｂ、第１の開口部２１１ｃ及び第２の開口部２１２ｃ、第２の切断可能部２１２ｂであればどの領域でもよいので、異物２１３の大きさに合わせてレーザー光を照射することにより、切断される領域の大きさを変更することできる。
実施の形態１に示した表示装置１では、給電側から給電された電圧は、リペア領域１１５に対して給電側と反対側には給電されないため、領域１２１に示す第２の分割電極部１１２ａにしか供給されないこととなり、レーザー光の照射により電気的に切断された領域の第２の電源線１１２は、使用できないこととなっていた。これに対し、本実施の形態に係る表示装置１では、給電側から給電された電圧は、リペア領域２１５に対して給電側と反対側にも給電されるため、レーザー光の照射により電気的に切断された領域の第１の電源線２１１および第２の電源線１１２のそれぞれの全ての領域に電圧を給電することができる。
［２−３．効果等］
以上、本実施の形態に係る表示装置及び表示装置の製造方法によると、配線抵抗の増加を抑制しつつ、ショート不良を解消することができる。また、第１の電源線２１１と第２の電源線２１２にショート不良を解消するためのレーザー光の照射を行った後も、第１の電源線２１１と第２の電源線２１２のそれぞれの全ての領域に電圧を給電することができる。
以上、本実施の形態に係る表示装置及び表示装置の製造方法によると、配線抵抗の増加を抑制しつつ、ショート不良を解消することができる。また、第１の電源線２１１と第２の電源線２１２にショート不良を解消するためのレーザー光の照射を行った後も、第１の電源線２１１と第２の電源線２１２のそれぞれの全ての領域に電圧を給電することができる。
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１および２を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態１および２で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
以上のように、本出願において開示する技術の例示として、実施の形態１および２を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態１および２で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
そこで、以下、他の実施の形態をまとめて説明する。
上記した実施の形態では、第１の電極を第１の電源線、第２の電極を第２の電源線としたが、第１の電極および第２の電極は電源線に限られず、電位の異なる配線であれば、他の配線であってもよい。つまり、第２の電極を有機ＥＬに電圧を供給するアノード電極とは異なる層として形成した場合でも構わない。
また、上記した実施の形態では、短絡位置を検出する工程は、第２の電極を形成する工程の前に行われることとしたが、短絡位置を検出する工程は、第２の電極を形成する工程の後に行われることとしてもよい。例えば、層間絶縁層や第２の電極の形成工程において短絡部分の位置にピンホールが形成され、その後、第２の電極の形成工程において当該ピンホールに第２の電極を構成する材料が流入されて第２の電極が形成されたために第１の電極と第２の電極とが直接接触する場合には、第２の電極の形成後に短絡位置を検出することが有効である。
また、上記した実施の形態では、第１の電極である第１の電源線と第２の電極である第２の電源線とが、上面から見たときに直交する構成を示したが、第１の電極と第２の電極とは上面から見たときに交差していれば、どのような角度で交差していてもよい。
また、上記した実施の形態では、第１の電極である第１の電源線または第２の電極である第２の電源線をレーザーの照射により切断する構成を示したが、第１の電極および第２の電極はレーザーの照射により高抵抗化される構成であってもよい。
また、レーザー光の照射は、第１の切断可能部、第２の切断可能部を切断するのであれば、どのような領域に照射してもよい。
また、第１の開口部及び第２の開口部の形状は、上記した形状に限らず、例えば円形形状等の他の形状であってもよい。
また、本実施の形態では、有機ＥＬ表示装置等に利用される電子デバイスについて説明したが、液晶電子デバイス等、アクティブマトリクス基板が用いられる他の電子デバイス、表示パネル、モバイル端末用パネルのマザー基板等にも適用することができる。特に、このように構成される電子デバイスについては、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。
また、例えば、本開示に係る表示装置は、図１０に記載されたような薄型フラットＴＶに内蔵される。本開示に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、短絡不良の生じるおそれのある、上部配線層と下部配線層とを備える表示装置に適用可能である。具体的には、薄型テレビジョン、パーソナルコンピュータ、携帯電話等のモバイル表示装置等に広く利用することができる。
１ 表示装置
２ 表示領域
３ パネル周辺部
１１、１１１ 下部配線層
１１ａ 第１の電源線（第１の電極）
１１ｂ ソース−ドレイン電極
１２、１１２ 上部配線層
１２ａ 第２の電源線（第２の電極）
１２ｂ アノード電極
１３、１１３、２１３ 異物
１４ 開口部
２０ 基板
２２ ゲート絶縁層
２３ ゲートメタル
２４ パッシベーション膜
２５ 層間絶縁層
１１１ａ、２１１ａ 第１の分割電極部
１１１ｂ、２１１ｂ 第１の切断可能部
１１１ｃ、２１１ｃ 第１の開口部
１１２ａ、２１２ａ 第２の分割電極部
１１２ｂ、２１２ｂ 第２の切断可能部
１１２ｃ、２１２ｃ 第２の開口部
１１５、２１５ リペア領域
２１１ｄ 第１の接続用電極部
２１２ｄ 第２の接続用電極部
２ 表示領域
３ パネル周辺部
１１、１１１ 下部配線層
１１ａ 第１の電源線（第１の電極）
１１ｂ ソース−ドレイン電極
１２、１１２ 上部配線層
１２ａ 第２の電源線（第２の電極）
１２ｂ アノード電極
１３、１１３、２１３ 異物
１４ 開口部
２０ 基板
２２ ゲート絶縁層
２３ ゲートメタル
２４ パッシベーション膜
２５ 層間絶縁層
１１１ａ、２１１ａ 第１の分割電極部
１１１ｂ、２１１ｂ 第１の切断可能部
１１１ｃ、２１１ｃ 第１の開口部
１１２ａ、２１２ａ 第２の分割電極部
１１２ｂ、２１２ｂ 第２の切断可能部
１１２ｃ、２１２ｃ 第２の開口部
１１５、２１５ リペア領域
２１１ｄ 第１の接続用電極部
２１２ｄ 第２の接続用電極部
Claims (8)
- 第１の電位に設定される第１の電極と、
前記第１の電極の上方に積層された層間絶縁層と、
前記層間絶縁層の上方に積層され、前記第１の電位とは異なる第２の電位に設定される第２の電極と、を備え、
前記第１の電極は、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とを有し、
前記第２の電極は、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とを有し、
前記第１の分割電極部と前記第２の分割電極部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、
前記第１の切断可能部と前記第２の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、
前記第２の切断可能部と前記第１の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置されている、
表示装置。 - 一の前記第１の分割電極部は、他の前記第１の分割電極部と、前記第１の切断可能部を介して第１の方向に連続して接続され、
一の前記第２の分割電極部は、他の前記第２の分割電極部と、前記第２の切断可能部を介して前記第１の方向とは異なる第２の方向に連続して接続され、
前記第１の開口部は、前記第１の方向に長いスリット状に形成され、
前記第２の開口部は、前記第２の方向に長いスリット状に形成されている、
請求項１に記載の表示装置。 - 一の前記第１の分割電極部は、他の前記第１の分割電極部と、前記第１の切断可能部を介して第１の方向に連続して接続され、
一の前記第２の分割電極部は、他の前記第２の分割電極部と、前記第２の切断可能部を介して前記第１の方向とは異なる第２の方向に連続して接続され、
前記第１の電極は、さらに、一の前記第１の切断可能部と他の前記第１の切断可能部とを前記第２の方向に連続して接続する第１の接続用電極部を有し、
前記第２の電極は、さらに、一の前記第２の切断可能部と他の前記第２の切断可能部とを前記第１の方向に連続して接続する第２の接続用電極部を有し、
前記第１の接続用電極部と前記第２の接続用電極部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置されている、
請求項１に記載の表示装置。 - 前記第１の開口部及び前記第２の開口部の大きさは、レーザー光の光径より大きい、
請求項１〜３のいずれか１項に記載の表示装置。 - 前記表示装置は、薄膜トランジスタを有する駆動回路層と、画素電極を有する表示領域とを備え、
前記第１の電極及び前記第２の電極のうちの一方は、前記駆動回路層における前記薄膜トランジスタのゲート電極、ソース−ドレイン電極のいずれかと同一の層に形成され、
前記第１の電極及び前記第２の電極のうちの他方は、前記表示領域における前記画素電極と同一の層に形成されている、
請求項１〜４のいずれか１項に記載の表示装置。 - 前記第１の電位は、前記表示領域に設けられた画素回路に印加される高電位側の電位であり、
前記第２の電位は、前記画素回路に印加される低電位側の電位である、
請求項５に記載の表示装置。 - 第１の電位に設定される第１の電極を形成する工程と、
前記第１の電極の上方に層間絶縁層を形成する工程と、
前記層間絶縁層の上方に、前記第１の電位とは異なる第２の電位に設定される第２の電極を形成する工程と、
前記第１の電極と前記第２の電極とが短絡している短絡位置を検出する工程と、
前記短絡位置を囲むように前記第１の電極および前記第２の電極にレーザー光を照射する工程と、を含み、
前記第１の電極を形成する工程において、第１の分割電極部と、レーザー光が照射されることで切断される第１の切断可能部と、第１の開口部とが形成され、
前記第２の電極を形成する工程において、第２の分割電極部と、レーザー光が照射されることで切断される第２の切断可能部と、第２の開口部とが形成され、
前記第１の切断可能部と前記第２の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、
前記第２の切断可能部と前記第１の開口部とは、前記層間絶縁層を介して、積層方向において重なる位置に配置され、
前記レーザー光を照射する工程において、前記第１の切断可能部および前記第２の切断可能部にレーザー光を照射する、
表示装置の製造方法。 - 前記短絡位置を検出する工程は、前記第２の電極を形成する工程の後に行われる、
請求項７に記載の表示装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142455 | 2012-06-25 | ||
| JP2012142455 | 2012-06-25 | ||
| PCT/JP2013/003919 WO2014002463A1 (ja) | 2012-06-25 | 2013-06-24 | 表示装置および表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014002463A1 true JPWO2014002463A1 (ja) | 2016-05-30 |
| JP6277355B2 JP6277355B2 (ja) | 2018-02-14 |
Family
ID=49782656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014522424A Active JP6277355B2 (ja) | 2012-06-25 | 2013-06-24 | 表示装置および表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9443878B2 (ja) |
| JP (1) | JP6277355B2 (ja) |
| WO (1) | WO2014002463A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6405560B2 (ja) * | 2014-06-12 | 2018-10-17 | 株式会社Ｊｏｌｅｄ | 表示パネルの製造方法 |
| KR102654924B1 (ko) * | 2016-06-16 | 2024-04-05 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260818A (en) * | 1992-05-11 | 1993-11-09 | Industrial Technology Research Institute | Display panel provided with repair capability of defective elements |
| JPH10142577A (ja) * | 1996-11-13 | 1998-05-29 | Sharp Corp | 液晶表示装置及びその駆動方法 |
| JP2003156763A (ja) * | 2001-11-21 | 2003-05-30 | Fujitsu Display Technologies Corp | 液晶表示装置及びその欠陥修復方法 |
| JP2005215094A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | 表示基板、表示装置および短絡欠陥修正方法 |
| JP2006073370A (ja) * | 2004-09-02 | 2006-03-16 | Hitachi Displays Ltd | 液晶表示装置および光源 |
| JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| WO2008152757A1 (ja) * | 2007-06-15 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2879157B2 (ja) | 1989-12-13 | 1999-04-05 | 株式会社日立製作所 | 回路基板およびアクティブマトリックス基板 |
| US6104450A (en) * | 1996-11-07 | 2000-08-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, and methods of manufacturing and driving same |
| JP2004347891A (ja) | 2003-05-22 | 2004-12-09 | Sharp Corp | アクティブマトリクス型表示装置 |
| JP2009175476A (ja) | 2008-01-25 | 2009-08-06 | Sony Corp | 表示装置 |
| TWI370310B (en) * | 2008-07-16 | 2012-08-11 | Au Optronics Corp | Array substrate and display panel thereof |
-
2013
- 2013-06-24 US US14/404,785 patent/US9443878B2/en active Active
- 2013-06-24 WO PCT/JP2013/003919 patent/WO2014002463A1/ja active Application Filing
- 2013-06-24 JP JP2014522424A patent/JP6277355B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260818A (en) * | 1992-05-11 | 1993-11-09 | Industrial Technology Research Institute | Display panel provided with repair capability of defective elements |
| JPH10142577A (ja) * | 1996-11-13 | 1998-05-29 | Sharp Corp | 液晶表示装置及びその駆動方法 |
| JP2003156763A (ja) * | 2001-11-21 | 2003-05-30 | Fujitsu Display Technologies Corp | 液晶表示装置及びその欠陥修復方法 |
| JP2005215094A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | 表示基板、表示装置および短絡欠陥修正方法 |
| JP2006073370A (ja) * | 2004-09-02 | 2006-03-16 | Hitachi Displays Ltd | 液晶表示装置および光源 |
| JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| WO2008152757A1 (ja) * | 2007-06-15 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014002463A1 (ja) | 2014-01-03 |
| US9443878B2 (en) | 2016-09-13 |
| US20150155302A1 (en) | 2015-06-04 |
| JP6277355B2 (ja) | 2018-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018120754A1 (zh) | Oled阵列基板、显示装置及其暗点修复方法 | |
| EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
| US9244317B2 (en) | Active matrix substrate and display device | |
| US9372359B2 (en) | Liquid crystal display device | |
| JP5431502B2 (ja) | アレイ基板、及び、液晶表示パネル | |
| JP2005242307A (ja) | アクティブマトリクス基板及び表示装置 | |
| JP2011191791A (ja) | 液晶表示装置の欠陥修正方法 | |
| JP2005091962A (ja) | 電極配線基板および表示装置 | |
| JPWO2006054386A1 (ja) | アクティブマトリクス基板及び表示装置 | |
| US10838273B2 (en) | Array substrate, repair method thereof, and display device | |
| US10199401B2 (en) | Array substrate and method for maintaining the same, display panel and display device | |
| JP2008010815A (ja) | 液晶表示装置の自動修復構造 | |
| KR102075060B1 (ko) | 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치 | |
| US10908467B2 (en) | Array substrate and repairing method thereof, display panel | |
| JP2007322640A (ja) | 液晶表示装置 | |
| JP6277355B2 (ja) | 表示装置および表示装置の製造方法 | |
| JP2005084180A (ja) | 画素の大型化に対応したｉｐｓ液晶ディスプレイ | |
| WO2018176799A1 (zh) | 阵列基板及其开路修理方法、显示装置 | |
| KR20130128146A (ko) | 유기전계발광 표시장치 | |
| JP2012173621A (ja) | アレイ基板、及び表示装置 | |
| US9117785B2 (en) | Display device and method of manufacturing the same | |
| JP2008089646A (ja) | 表示装置 | |
| JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
| US8164733B2 (en) | Liquid crystal display panel | |
| JP2006337453A (ja) | 薄膜トランジスタマトリクス基板及びその欠陥修復方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6277355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |