JPWO2013118660A1 - 半導体製造装置の製造方法及び半導体製造装置 - Google Patents

半導体製造装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JPWO2013118660A1
JPWO2013118660A1 JP2013557496A JP2013557496A JPWO2013118660A1 JP WO2013118660 A1 JPWO2013118660 A1 JP WO2013118660A1 JP 2013557496 A JP2013557496 A JP 2013557496A JP 2013557496 A JP2013557496 A JP 2013557496A JP WO2013118660 A1 JPWO2013118660 A1 JP WO2013118660A1
Authority
JP
Japan
Prior art keywords
gas
frequency power
film
containing gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013557496A
Other languages
English (en)
Inventor
和樹 成重
和樹 成重
佐藤　孝紀
孝紀 佐藤
佐藤　学
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013557496A priority Critical patent/JPWO2013118660A1/ja
Publication of JPWO2013118660A1 publication Critical patent/JPWO2013118660A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜をエッチングし、多層膜に所定形状の穴等を形成するための半導体製造装置の製造方法は、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスにより、多層膜を第１の深さまでエッチングする第１の工程と、第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスにより、多層膜を前記第１の深さと異なる第２の深さまでエッチングする第２の工程と、第２の工程後、多層膜の下地層に穴等が到達するまでオーバエッチングする第３の工程とを含む。

Description

本発明は、半導体製造装置の製造方法及び半導体製造装置に関する。
３Ｄ ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造には、プラズマを用いて積層膜に深穴や深溝を形成するエッチング工程がある（例えば、特許文献１を参照）。このエッチング工程では、例えば１６層や３２層に積層された多層膜のすべての膜を貫通し、下地膜まで連通するための穴や溝を形成することが必要になる。
特開２００９−２６６９４４号公報
しかしながら、上記エッチング工程では、マスクとして機能するフォトレジスト層も同様にエッチングされる。よって、積層膜の層数が多くなり、エッチングする穴が深くなるほど、フォトレジスト層がエッチング工程の途中で、穴や溝が下地膜まで貫通する前に消失する可能性が高まる。よって、積層膜のエッチングレートに対するフォトレジスト層のエッチングレートの比である選択比（以下、フォトレジスト層選択比と称する。）を高め、深穴が下地膜まで貫通する前にフォトレジスト層が消失しないようにする必要がある。
また、エッチングする穴が深くなるほど穴の底部にイオンが入り込みにくくなって、穴の底部でＣＤ値（クリティカルディメンジョンの値）が規定値より小さくなる。よって、穴の底部においてもＣＤ値（ボトムＣＤ値）を良好な値に保つエッチング方法が望まれる。
そこで、一側面によれば、フォトレジスト層選択比を向上させ、ＣＤ値を良好に保つことが可能な、半導体製造装置の製造方法及び半導体製造装置を提供することを目的とする。
一の観点によれば、基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜をプラズマによりエッチングし、前記多層膜に所定形状の穴又は溝を形成するための半導体製造装置の製造方法であって、
上部電極に対向して配置される下部電極に、２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用の高周波電力と、３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用の高周波電力とを印加し、
臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を第１の深さまでエッチングを実行する第１の工程と、
前記第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を前記第１の深さと異なる第２の深さまでエッチングを実行する第２の工程と、
前記第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する第３の工程と、を含むことを特徴とする半導体製造装置の製造方法が提供される。
他の観点によれば、基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜を生成されたプラズマによりエッチングし、前記多層膜に所定形状の穴又は溝を形成するための半導体製造装置であって、
上部電極に対向して配置される下部電極と、
２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用の高周波電力を前記下部電極に印加する第１の高周波電源と、
３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用の高周波電力を前記下部電極に印加する第２の高周波電源と、
臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を第１の深さまでエッチングを実行し、
前記第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を前記第１の深さと異なる第２の深さまでエッチングを実行し、
前記第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する制御装置と、
を備えることを特徴とする半導体製造装置が提供される。
一の態様によれば、フォトレジスト層選択比を向上させ、ボトムＣＤ値の寸法を良好に保つことが可能な、半導体製造装置の製造方法及び半導体製造装置を提供することができる。
第１及び第２実施形態に係る三次元積層半導体メモリの構造を概念的に示した図。 図１の１−１断面図。 図１の２−２断面図。 第１及び第２実施形態に係る半導体製造装置の縦断面を示した全体構成図。 第１及び第２実施形態に係る積層膜の構造及びエッチング工程を示した図。 第１及び第２実施形態に係るエッチング工程を示したフローチャート。 第１実施形態に係るエッチング工程の結果を示した図。 第１実施形態に係るエッチング工程の結果を示した図。 第１実施形態に係るエッチング工程の結果を説明するための図。 第２実施形態に係るエッチング工程の結果を示した図。 第２実施形態に係るエッチング工程の結果を示した図。 第２実施形態に係るエッチング工程の結果を説明するための図。 一実施形態の変形例に係るエッチング工程の結果を説明するための図。
以下に添付図面を参照しながら、本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
［三次元積層半導体メモリの構造］
まず、本発明の一実施形態に係る半導体製造装置の製造方法を用いて製造される三次元積層半導体メモリの一例について、図１及び図２を参照しながら説明する。図１は、３Ｄ ＮＡＮＤフラッシュメモリの構造を概念的に示した斜視図である。図２Ａは、図１の３Ｄ ＮＡＮＤフラッシュメモリの１−１断面図である。図２Ｂは、図１の３Ｄ ＮＡＮＤフラッシュメモリの２−２断面図である。３Ｄ ＮＡＮＤフラッシュメモリは、三次元積層半導体メモリの一例である。
図１に示したＮＡＮＤフラッシュメモリ１００は、例えば、各々が消去の一単位となる複数のブロックから構成される。図１には、二つのブロックＢＫ１、ＢＫ２が例示されている。ソース拡散層１０２は、半導体基板内に形成され、例えば全てのブロックに共通して１つ設けられる。ソース拡散層１０２は、コンタクトプラグＰＳを介して、ソース線ＳＬに接続される。ソース拡散層１０２上には、例えば、比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜が形成される。図１では、多層膜は図示の便宜のために６層構造であるが、１６層や３２層であってもよく、それ以上であってもよい。
図１では、最上層を除く残りの５つの膜は、各ブロックＢＫ１、ＢＫ２内でそれぞれプレート状に形成され、かつ、そのＸ方向の端部は、各々の膜にコンタクトをとるために階段形状に形成される。これにより、多層膜は略ピラミッド状に形成される。最下層は、ソース線側セレクトゲート線ＳＧＳとなり、最下層及び最上層を除く残りの４つの膜は、４つのワード線ＷＬとなる。
最上層は、Ｘ方向に延びるライン状の複数の導電線から構成される。１つのブロックＢＫ１内には、例えば、６本の導電線が配置される。最上層の例えば６本の導電線は、６つのビット線側セレクトゲート線ＳＧＤとなる。
そして、ＮＡＮＤセルユニットを構成するための複数の活性層ＡＣは、複数の膜を突き抜けてソース拡散層１０２に達するように、Ｚ方向（半導体基板の表面に対して鉛直方向）に柱状に形成される。
複数の活性層ＡＣの上端は、Ｙ方向に延びる複数のビット線ＢＬに接続される。また、ソース線側セレクトゲート線ＳＧＳは、コンタクトプラグＰＳＧを介して、Ｘ方向に延びる引き出し線ＳＧＳ１に接続され、ワード線ＷＬは、それぞれコンタクトプラグＰＷ１〜ＰＷ４を介してＸ方向に延びる引き出し線Ｗ１〜Ｗ４に接続される。
さらに、ビット線側セレクトゲート線ＳＧＤは、それぞれ、コンタクトプラグＰＳＤを介して、Ｘ方向に延びる引き出し線ＳＧＤ１に接続される。複数のビット線ＢＬ及び引き出し線ＳＧＳ１，引き出し線Ｗ１〜Ｗ４は、例えば金属から構成される。
図２Ａは、図１の１−１線に沿って切断された断面図である。ソース線側セレクトゲート線ＳＧＳ及びワード線ＷＬ１〜ＷＬ４は、コンタクトプラグＰＳＧ、コンタクトプラグＰＷ１〜ＰＷ４を介してＸ方向に延びる引き出し線ＳＧＳ１，引き出し線Ｗ１〜Ｗ４から図示しないドライバを構成するトランジスタＴｒに接続される。
図２Ｂは、図１の２−２線に沿って切断された断面図である。ＮＡＮＤセルユニットを構成するための複数の活性層ＡＣが、複数の膜ＳＧＤ、ＷＬ４、ＷＬ３、ＷＬ２，ＷＬ１，ＳＧＳを突き抜けてソース拡散層１０２に達するように、Ｚ方向（半導体基板の表面に対して鉛直方向）に柱状に形成される。以下のエッチング工程では、複数の活性層ＡＣを形成するための深穴を形成する。
［プラズマ処理装置の全体構成］
次に、本発明の一実施形態に係るプラズマ処理装置の全体構成について、図３を参照しながら説明する。プラズマ処理装置１０は、下部２周波数の平行平板型（容量結合型）プラズマエッチング装置として構成されており、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形の真空チャンバ（処理容器）１１を有している。チャンバ１１は、接地されている。
チャンバ１１内には、被処理体としての半導体ウエハＷ（以下、ウエハＷと称呼する）を載置する載置台１２が設けられている。載置台１２は、たとえばアルミニウムからなり、絶縁性の筒状保持部１４を介してチャンバ１１の底から鉛直上方に延びる筒状支持部１６に支持されている。載置台１２の上面であって静電チャック４０の周縁部には、エッチングの面内均一性を高めるために、例えばシリコンから構成されたフォーカスリング１８が配置されている。
チャンバ１１の側壁と筒状支持部１６との間には排気路２０が形成されている。排気路２０には環状のバッフル板２２が取り付けられている。排気路２０の底部には排気口２４が設けられ、排気管２６を介して排気装置２８に接続されている。排気装置２８は図示しない真空ポンプを有しており、チャンバ１１内の処理空間を所定の真空度まで減圧する。チャンバ１１の側壁には、ウエハＷの搬入出口を開閉する搬送用のゲートバルブ３０が取り付けられている。
載置台１２には、プラズマ中のイオン引き込み用（バイアス用）の第１高周波電源３１及びプラズマ生成用の第２高周波電源３２が整合器３３及び整合器３４を介してそれぞれ電気的に接続されている。
第１高周波電源３２は、チャンバ１１内にてプラズマを生成するために適した周波数、例えば２７ＭＨｚ〜６０ＭＨｚの第１高周波電力を載置台１２に印加する。第２高周波電源３１は、載置台１２上のウエハＷにプラズマ中のイオンを引き込むのに適した低めの周波数、例えば３８０ＫＨｚ〜１ＭＨｚの第２高周波電力を載置台１２に印加する。このようにして載置台１２は下部電極としても機能する。チャンバ１１の天井部には、後述するシャワーヘッド３８が接地電位の上部電極として設けられている。これにより、第１高周波電源３２からの高周波電力は載置台１２とシャワーヘッド３８との間に容量的に印加される。
載置台１２の上面にはウエハＷを静電吸着力で保持するための静電チャック４０が設けられている。静電チャック４０は導電膜からなる電極４０ａを一対の膜の間に挟み込んだものである。電極４０ａには直流電圧源４２がスイッチ４３を介して電気的に接続されている。静電チャック４０は、直流電圧源４２からの電圧により、クーロン力でウエハＷを静電チャック上に吸着保持する。
伝熱ガス供給源５２は、Ｈｅガス等の伝熱ガスをガス供給ライン５４に通して静電チャック４０の上面とウエハＷの裏面との間に供給する。
天井部のシャワーヘッド３８は、多数のガス通気孔５６ａを有する電極板５６と、この電極板５６を着脱可能に支持する電極支持体５８とを有する。ガス供給源６２は、ガス供給配管６４を介してガス導入口６０ａからシャワーヘッド３８内にガスを供給し、多数のガス通気孔５６ａからチャンバ１１内に導入される。
チャンバ１１の周囲には、環状または同心円状に延在する磁石６６が配置され、磁力によりチャンバ１１内のプラズマ生成空間にプラズマを閉じ込めるように機能する。
載置台１２の内部には冷媒管７０が設けられている。この冷媒管７０には、チラーユニット７１から配管７２，７３を介して所定温度の冷媒が循環供給される。また、静電チャック４０の下側にはヒータ７５が設けられている。ヒータ７５には交流電源４４から所望の交流電圧が印加される。かかる構成によれば、チラーユニット７１による冷却とヒータ７５による加熱によってウエハＷを所望の温度に調整することができる。また、これらの温度制御は、制御装置８０からの指令に基づき行われる。
制御装置８０は、プラズマ処理装置１０に取り付けられた各部、たとえば排気装置２８、交流電源４４、直流電圧源４２、静電チャック用のスイッチ４３、第１高周波電源３２、第２高周波電源３１、整合器３３，３４、伝熱ガス供給源５２、ガス供給源６２及びチラーユニット７１を制御する。なお、制御装置８０は、図示しないホストコンピュータとも接続されている。
制御装置８０は、図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ），ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を有し、ＣＰＵは、図示しない記憶部に格納された各種レシピに従ってプラズマ処理を実行する。レシピが格納される記憶部は、例えば半導体メモリ、磁気ディスク、または光学ディスクなどを用いてＲＡＭ、ＲＯＭとして実現されうる。レシピは、記憶媒体に格納して提供され、図示しないドライバを介して記憶部に読み込まれるものであってもよく、また、図示しないネットワークからダウンロードされて記憶部に格納されるものであってもよい。また、上記各部の機能を実現するために、ＣＰＵに代えてＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）が用いられてもよい。なお、制御装置８０の機能は、ソフトウエアを用いて動作することにより実現されてもよく、ハードウエアを用いて動作することにより実現されてもよし、ソフトウエアとハードウエアの両方を用いて実現されてもよい。
かかる構成のプラズマ処理装置１０において、エッチングを行なう際には、先ずゲートバルブ３０を開口して搬送アーム上に保持されたウエハＷをチャンバ１１内に搬入する。ウエハＷは、図示しないプッシャーピンにより保持され、プッシャーピンが降下することにより静電チャック４０上に載置される。ウエハＷを搬入後、ゲートバルブ３０が閉じられ、ガス供給源６２からエッチングガスを所定の流量および流量比でチャンバ１１内に導入し、排気装置２８によりチャンバ１１内の圧力を設定値に減圧する。さらに、第２高周波電源３１からバイアス用、第１高周波電源３２からプラズマ生成用の所定のパワーの高周波電力を載置台１２に供給する。また、直流電圧源４２から電圧を静電チャック４０の電極４０ａに印加して、ウエハＷを静電チャック４０上に固定し、伝熱ガス供給源５２から静電チャック４０の上面とウエハＷの裏面との間に伝熱ガスとしてＨｅガスを供給する。シャワーヘッド３８からシャワー状に導入されたエッチングガスは、第１高周波電源３２からの高周波電力によりプラズマ化され、これにより、上部電極（シャワーヘッド３８）と下部電極（載置台１２）との間のプラズマ生成空間にてプラズマが生成され、プラズマによってウエハＷの主面がエッチングされる。また、第２高周波電源３１からの高周波電力によりウエハＷに向かってプラズマ中のイオンを引き込むことができる。
プラズマエッチング終了後、ウエハＷがプッシャーピンにより持ち上げられ保持され、ゲートバルブ３０を開口して搬送アームがチャンバ１１内に搬入された後に、プッシャーピンが下げられウエハＷが搬送アーム上に保持される。次いで、その搬送アームがチャンバ１１の外へ出て、次のウエハＷが搬送アームによりチャンバ１１内へ搬入される。この処理を繰り返すことで連続してウエハＷが処理される。
［積層膜のエッチング工程］
次に、本実施形態に係る積層膜（多層膜）のエッチング工程について、図４を参照しながら説明する。図４には、本実施形態にてエッチングが行われる積層膜の構造及びエッチング工程を示す。
＜エッチング処理前の初期状態（ａ−１）＞
まず、エッチング処理前の積層膜の初期状態について説明する。本実施形態では、基板Ｓ上に第１の膜１１０と第２の膜１２０とが交互に積層された３６層の多層膜ｍｌが形成されている。なお、多層膜ｍｌは、第１の膜１１０及び第２の膜１２０が交互に２０層以上積層されてもよい。
第１の膜１１０及び第２の膜１２０は、比誘電率が異なる膜である。比誘電率が異なる多層膜ｍｌとして、本実施形態では、第１の膜１１０にシリコン酸化膜（ＳｉＯ２）、第２の膜１２０にポリシリコン膜（不純物ドーピング）が形成されている。
ただし、第１の膜１１０及び第２の膜１２０の組み合わせは、上記のシリコン酸化膜（ＳｉＯ２）／ポリシリコン膜（不純物ドーピング）に限られない。この場合、第１の膜１１０にポリシリコン膜（ドーピングなし）、第２の膜１２０にポリシリコン（不純物ドーピング）が形成されてもよい。不純物ドーピングの有無により第１の膜１１０及び第２の膜１２０の比誘電率を異ならせることができる。不純物ドーピングとしては、例えばボロン等をドーピングしてもよい。
第１の膜１１０及び第２の膜１２０の他の組み合わせとしては、第１の膜１１０にシリコン酸化膜（ＳｉＯ２）、第２の膜１２０にシリコン窒化膜（ＳｉＮ）が形成されてもよいし、第１の膜１１０にシリコン酸化膜（ＳｉＯ２）、第２の膜１２０にポリシリコン膜（ドーピングなし）が形成されてもよい。
多層膜ｍｌの直上には、マスクとして機能するフォトレジスト層ＰＲが設けられている。フォトレジスト層ＰＲには所望のパターンが形成されている。フォトレジスト層ＰＲの材料としては、有機膜、アモルファスカーボン膜が一例として挙げられる。ｉ線（波長３６５ｎｍ）のフォトレジスト層ＰＲであってもよい。
本実施形態に係るエッチング工程が実行される一例としては、図１に示した複数の活性層ＡＣを形成するために、積層膜を貫通する穴を形成する製造工程が挙げられる。以下では、このエッチング工程について図４を参照しながら説明する。
＜メインエッチング工程（ａ−２）〜オーバエッチング工程（ａ−５）＞
本実施形態では、４つのメインエッチング工程ＭＥ１〜ＭＥ４が実行された後、オーバエッチング工程ＯＥが実行される。メインエッチング工程は、主に鉛直方向に穴を掘り進める工程であり、オーバエッチング工程ＯＥは、穴の底部のボトムＣＤ値を広げる工程である。図４には、メインエッチング工程ＭＥ１（ａ−２）、メインエッチング工程ＭＥ２（ａ−３）、メインエッチング工程ＭＥ３（ａ−４）、オーバエッチング工程ＯＥ（ａ−５）が順に示されている。図４では、メインエッチング工程ＭＥ４（ａ−＊）は省略されているが、積層膜の穴の深さが深いほどこのメインエッチング工程の回数は増加してもよい。
本実施形態では、レシピには各工程でのプロセス条件が次のように記憶されている。
＜メインエッチング工程ＭＥ１（ａ−２）＞
圧力 ５０ｍＴｏｒｒ（６．６６６１Ｐａ）
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ（２８３．１／６３６．９Ｗ／ｃｍ２）
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／Ａｒ＝４９６／３０／１００ｓｃｃｍ
＜メインエッチング工程ＭＥ２（ａ−３）＞
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／Ａｒ＝４９６／２９／１００ｓｃｃｍ
＜メインエッチング工程ＭＥ３（ａ−４）＞
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／Ａｒ＝４９６／２８／１００ｓｃｃｍ
＜メインエッチング工程ＭＥ４（ａ−＊）＞
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／Ａｒ＝４９６／２７／１００ｓｃｃｍ
＜オーバエッチング工程ＯＥ（ａ−５）＞
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 １５００／１０００Ｗ（２１２．３／１４１．５Ｗ／ｃｍ２）
ガス種及びガス流量 ＨＢｒ／Ａｒ／ＮＦ３／ＣＨ４＝４５０／４５０／２５／６０ｓｃｃｍ
Ｃ４Ｆ８ガスは、第１の膜１１０であるシリコン酸化膜（ＳｉＯ２）をエッチングするために必要なエッチングガスである。ＨＢｒガスは、第２の膜１２０であるポリシリコン膜（不純物ドーピング）をエッチングするために必要なエッチングガスである。なお、Ａｒガスは、供給する混合ガス中に含まれていなくてもよい。
メインエッチングＭＥでは、メインエッチング工程ＭＥ１→ＭＥ２→ＭＥ３→ＭＥ４の順に段階的に積層膜をエッチングする。メインエッチングＭＥのエッチングガスに含まれるＣ４Ｆ８ガスは、カーボンを含んでいる。カーボンが多いと、積層膜に形成する穴の壁面にカーボンが堆積し、エッチング工程の段階が進むほどエッチングしにくい状態を引き起こす原因となる。この結果、穴は細くなり、特に穴の底部にて穴が狭くなり、ボトムＣＤ値が規定値より小さくなる。そこで、上記レシピでは、メインエッチング工程の段階が進むほどＣ４Ｆ８ガスの流量を減らし、カーボンの堆積量を減らすことでボトムＣＤ値の径を確保している。
第２の膜１２０であるポリシリコン膜（不純物ドーピング）をエッチングするためのエッチングガスは、臭化水素ＨＢｒガス等の臭素含有ガスに限られず、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスであればよい。また、第１の膜１１０であるシリコン酸化膜（ＳｉＯ２）をエッチングするためのエッチングガスは、Ｃ４Ｆ８ガスに限られず、ＣＦ系ガスであればよい。
メインエッチング工程ＭＥとオーバエッチング工程ＯＥとでは供給するパワーが異なる。オーバエッチング工程ＯＥでは、穴の底部のボトムＣＤ値を広げる工程であり、等方向エッチングを実行したいため、バイアス用高周波電力である第２高周波電力を４５００Ｗから１０００Ｗに下げる。また、下地膜の保護のためにも第２高周波電力を１０００Ｗに下げる。また、オーバエッチング工程ＯＥでは、ボトムＣＤ値を広げる工程であり、横方向にエッチングしやすいエッチングガスとしてＮＦ３ガス及びＣＨ４ガスを供給する。
なお、メインエッチング工程ＭＥ１は、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと第１の流量のＣＦ系ガスとを含むガスにより、前記多層膜を第１の深さまでエッチングする第１の工程に相当する。
また、メインエッチング工程ＭＥ２は、第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスにより、多層膜を前記第１の深さと異なる第２の深さまでエッチングする第２の工程に相当する。第２の工程にて供給されるＣＦ系ガスの第２の流量は、前記第１の工程にて供給されるＣＦ系ガスの第１の流量より少ない。
また、オーバエッチング工程ＯＥは、前記第１及び第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する第３の工程に相当する。
また、メインエッチング工程ＭＥ３、ＭＥ４は、前記第１及び第２の工程後であって前記第３の工程の前に、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと第３の流量のＣＦ系ガスとを含むガスにより、多層膜を第３の深さまでエッチングする第４の工程に相当する。第４の工程にて供給されるＣＦ系ガスの第３の流量は、前記第２の工程にて供給されるＣＦ系ガスの第２の流量より更に少ない。
［半導体製造装置の製造方法］
次に、本実施形態に係る半導体製造装置の製造方法について、図５を参照しながら説明する。図５は、本実施形態にて行われるエッチング処理を示したフローチャートである。
本実施形態に係るエッチング工程は、図示しない記憶部に記憶された上記レシピに基づき制御装置８０によって実行される。本実施形態のエッチング工程が開始されると、まず、ステップＳ４００にて、記憶部に記憶された上記レシピを読み込む（ステップＳ４００）。
次に、メインエッチング工程の番号ｎに「１」を代入する（ステップＳ４０２）。次に、ステップＳ４００にて読み込まれたレシピに従い、メインエッチング工程ＭＥｎを実行する（ステップＳ４０４）。ここでは、メインエッチング工程ＭＥ１が実行される。この結果、図４のメインエッチング工程ＭＥ１（ａ−２）に示したように、積層膜に複数の穴が形成される。
次に、メインエッチング工程の番号ｎを「１」加算する（ステップＳ４０６）。この時点では、メインエッチング工程の番号ｎは「２」となる。ついで、メインエッチング工程の番号ｎがメインエッチングの実行回数を超えたかを判定する（ステップＳ４０８）。本実施形態では、メインエッチングの実行回数は「４」である。よって、メインエッチング工程の番号ｎはメインエッチングの実行回数を超えていないと判定し、レシピに従い、前回のエッチング工程ＭＥ１よりＣＦ系ガスの流量を減らして、メインエッチング工程ＭＥｎを実行する（ステップＳ４１０）。ここでは、メインエッチング工程ＭＥ２が実行される。この結果、図４のメインエッチング工程ＭＥ２（ａ−３）に示したように、積層膜に形成された複数の穴が更に深くなる。
次に、ステップＳ４０６に戻り、メインエッチング工程の番号ｎを「１」加算する（ステップＳ４０６）。この時点では、メインエッチング工程の番号ｎは「３」となる。ついで、メインエッチング工程の番号ｎがメインエッチングの実行回数を超えたかを判定する（ステップＳ４０８）。ここでは、メインエッチング工程の番号ｎ（＝３）はメインエッチングの実行回数４を超えていないと判定し、レシピに従い、前回のエッチング工程ＭＥ２よりＣＦ系ガスの流量を減らして、メインエッチング工程ＭＥｎを実行する（ステップＳ４１０）。ここでは、メインエッチング工程ＭＥ３が実行される。この結果、図４のメインエッチング工程ＭＥ３（ａ−４）に示したように、積層膜に形成された複数の穴が更に深くなる。
更にステップＳ４０６〜ステップＳ４１０の処理を実行することにより、メインエッチング工程ＭＥ４が実行される。その後、ステップＳ４０６に戻ってｎを「１」加算する。このとき、メインエッチング工程の番号ｎ（＝５）は、メインエッチングの実行回数４を超えたと判定される（ステップＳ４０８）。
よって、ステップＳ４１２に進み、バイアス用の第２高周波電力の連続波形をパルス変調しパルス状に印加を開始し（ステップＳ４１２）、読み込まれたレシピに従い、オーバエッチング工程ＯＥを実行する（ステップＳ４１４）。この結果、図４のオーバエッチング工程ＯＥ（ａ−５）に示したように、積層膜（多層膜ｍｌ）に形成された複数の穴が下地膜ｕｌまで貫通する。
［実験結果］
（パルス変調）
本実施形態では、オーバエッチング工程ＯＥにてバイアス用の第２高周波電力の連続波形をパルス変調した。つまり、本実施形態では、オーバエッチング工程時、第２高周波電源３１から出力された高周波電力をパルス状に印加した。その実験結果を連続波形の場合と比較して図６に示す。図６Ａは、高周波電力の印加方法が連続波形、パルス状の場合に上記エッチング工程により形成された複数の深穴の走査型電子顕微鏡ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を図示したものである。膜構造としては、図６Ａの上部から、フォトレジスト層ＰＲ，第１の膜であるＳｉＯ２，第２の膜であるポリシリコン膜（不純物ドーピング）が交互に積層された多層膜ｍｌ（積層膜），下地膜ｕｌが形成されている。積層膜の各層の厚さは、３０ｎｍ程度であり、３６層積層されている。ただし、積層膜の各層の厚さや層数は、これに限られない。下地膜ｕｌとしては、例えば、Ｈｉｇｈ−ｋ材料が挙げられる。フォトレジスト層ＰＲをマスクとして複数の穴が多層膜ｍｌに形成されている。
図６Ａ及び図６Ｂに示した連続波形は、バイアス用の高周波電力の放電方法が連続波形であることを示す。図６Ａ及び図６Ｂに示したデューティー比が「７０％」、デューティー比が「６０％」、デューティー比が「５０％」の「パルス放電」は、バイアス用の高周波電力の印加方法がパルス状の印加であることを示す。デューティー比が「７０％」の場合、高周波電力を印加している間が７０％、印加していない間が３０％となる。また、高周波電力のパルス変調は２ｋＨｚである。
（フォトレジスト層ＰＲの残膜）
図７では、図６Ａ及び図６Ｂのエッチング結果をグラフで示す。図７を参照すると、棒グラフで示したフォトレジスト層ＰＲの残膜については、高周波電力のパルス状の印加の場合、連続波形の場合と比較して、フォトレジスト層ＰＲがより多く残っていることが分かる。積層膜の深さが同じであるため積層膜のエッチングレートに対するフォトレジスト層ＰＲのエッチングレートの比であるフォトレジスト層選択比が向上していることがわかる。つまり、フォトレジスト層ＰＲの残膜の量が多いほどフォトレジスト層選択比が高いことを示す。また、フォトレジスト層ＰＲの残膜はデューティー比で制御できることがわかる。具体的には、デューティー比を下げるとフォトレジスト層ＰＲの残膜は上がる。デューティー比を下げるほど、高周波電力を印加する時間が短くなり、高周波電力を印加していない間、フォトレジスト層ＰＲはイオンによりアタックされないためエッチングが抑制される。このため、デューティー比を下げるほどフォトレジスト層ＰＲの残り量が多くなると考えられる。図７では、パルス放電のフォトレジスト層ＰＲの残膜は、連続波形のフォトレジスト層ＰＲの残膜と比べると、デューティー比７０％の場合に約１．５倍、デューティー比６０％の場合に約３倍、デューティー比５０％の場合に約４倍となる。
（ボトムＣＤ値）
前述したように、高周波電力を連続波形し、プラスのイオンを打ち込み続けると、穴の底部にはプラスの電荷がチャージされる。その状態で更にプラスのイオンを穴に打ち込むと、穴の底部にチャージされているプラスの電荷とイオンとが反発し合い、イオンを穴の底部に打ち込むことができなくなる。つまり、穴の底部がエッチングされないことになる。
そこで、本実施形態では、バイアス用の高周波電力を高速でパルス変調しパルス状に印加する。これにより、高周波電力を印加している間に穴の底部にチャージされたプラスの電荷は、高周波電力を印加していない間に穴の底部からディスチャージされる。これによれば、パルス状に高周波電力を印加することで穴の底部に溜まったプラスの電荷を減らすことができる。それにより、プラスの電荷とイオンとの反発が抑制されるため、穴の底部にプラスのイオンを打ち込み易くなる。その結果、穴底のエッチングが促進されボトムＣＤ値の径を大きくすることができる。
図７に示したボトムＣＤ値について参照すると、パルス放電の場合、連続波形の場合と比較して、ボトムＣＤ値が大きく、多層膜ｍｌに形成された穴が垂直形状になり、ボトムＣＤ値の径を大きくすることができていることがわかる。
以上のように、パルス状に高周波電力を印加することにより、所望のフォトレジスト層選択比が確保できるようになる。これに加えて、バイアス用の高周波電力をパルス状に印加することにより連続波形の場合よりボトムＣＤ値の径を大きくすることができる。
なお、ボトムＣＤ値は、多層膜ｍｌの最下層のボトムＣＤ値を測定してもよく、最下層から数層上層のボトムＣＤ値を測定してもよい。
また、本実施形態では、オーバエッチング工程ＯＥ時にバイアス用の高周波電力を連続波形からパルス変調によりパルス状に変更したが、これに限らず、メインエッチング工程ＭＥからオーバエッチング工程ＯＥまでの全工程においてバイアス用の高周波電力をパルス変調しパルス状に印加してもよい。また、メインエッチング工程ＭＥの途中からオーバエッチング工程ＯＥまでバイアス用の高周波電力をパルス変調によりパルス状に印加してもよい。ただし、少なくともオーバエッチング工程ＯＥ時には、ボトムＣＤ値を効率的に広げるためにパルス変調しパルス状に印加する必要がある。
（パルス変調のデューティー比）
本実施形態では、バイアス用の高周波電力のパルス変調のデューティー比を５０％〜７０％の範囲に設定し、その周波数を２ｋＨｚに設定して、下部電極に印加した。この場合、バイアス用のパルス状の高周波電力を２ｋＨｚに設定して連続波形の場合より大幅な特性改善が得られた。よって、第２高周波電源３１から下部電極に印加されるバイアス用のパルス状の高周波電力は、デューティー比が５０％〜７０％の範囲のいずれかであって、０．２ＫＨｚ〜１０ＫＨｚのパルス変調であることが好ましい。
しかしながら、バイアス用の高周波電力は、少なくともデューティー比を２０％〜８０％の範囲のいずれかに設定した、０．２ＫＨｚ〜１０ＫＨｚのパルス変調であってもよい。言い換えれば、バイアス用の高周波電力のパルス変調のデューティー比は２０％以上である必要がある。バイアス用の高周波電力のパルス変調のデューティー比が０〜２０％の場合、高周波の印加時間は２０％以下と短いため、エッチングが促進されず、スループットが低下するためである。また、バイアス用の高周波電力のパルス変調のデューティー比は８０％以下である必要がある。バイアス用の高周波電力のパルス変調のデューティー比が８０〜１００％の場合、高周波電力の印加時間が８０％以上と長いため、穴の底部にプラスの電荷がチャージされたままとなり、連続波形の場合と同様に穴の底部をエッチングしにくくなり、ボトムＣＤ値を広げることが困難になるためである。
（高周波電力の周波数）
次に、バイアス用の高周波電力の周波数を４００ｋＨｚに設定した場合について、図８及び図９を参照しながら説明する。本実施形態のエッチング工程では、バイアス用の第２の高周波電力の周波数を３．２ＭＨｚと４００ｋＨｚとに設定し、比較した。プロセス条件を以下に示す。
・共通プロセス条件
圧力 ５０ｍＴｏｒｒ（６．６６６１Ｐａ）
第１の高周波電力 周波数／パワー ６０ＭＨｚ／２０００Ｗ（２８３．１Ｗ／ｃｍ２）
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／Ａｒ＝５００／３０〜２６／１００ｓｃｃｍ
・各プロセス条件
（エッチング工程１）
第２の高周波電力 周波数／パワー ３．２ＭＨｚ／４０００Ｗ（５６６．２Ｗ／ｃｍ２）
（エッチング工程２）
第２の高周波電力 周波数／パワー ３．２ＭＨｚ／５３００Ｗ（７０７．８Ｗ／ｃｍ２）
（エッチング工程３）
第２の高周波電力 周波数／パワー ４００ｋＨｚ／４０００Ｗ（５６６．２Ｗ／ｃｍ２）
（エッチング工程４）
第２の高周波電力 周波数／パワー ４００ｋＨｚ／４５００Ｗ（６３７．０Ｗ／ｃｍ２）
図８Ａ及び図８Ｂに上記エッチング工程１〜エッチング工程４の場合のエッチングの結果を示す。図８Ａは、上記エッチング工程１〜エッチング工程４により形成された複数の穴の走査型電子顕微鏡ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を図示したものである。膜構造としては、図８Ａの上部から、フォトレジスト層ＰＲ，第１の膜であるＳｉＯ２，第２の膜であるポリシリコン膜（不純物ドーピング）が交互に積層された多層膜ｍｌ（積層膜），下地膜ｕｌが形成されている。フォトレジスト層ＰＲをマスクとして複数の深穴が多層膜ｍｌを貫通している。
図９は、図８の結果をグラフ化した図である。図８Ａ、図８Ｂ及び図９を参照すると、エッチング工程２の「第２の高周波電力 周波数／パワー ３．２ＭＨｚ／５３００Ｗ」の場合より、エッチング工程４の「第２の高周波電力 周波数／パワー ４００ｋＨｚ／４５００Ｗ（６３７．０Ｗ／ｃｍ２）」の場合のほうが、穴がより深くエッチングされ、フォトレジスト層選択比も良好であった。これは、第２の高周波電力の周波数が３．２ＭＨｚであって、そのパワーが５３００Ｗの条件よりも、第２の高周波電力の周波数が４００ｋＨｚであって、そのパワーが４５００Ｗの方が深くエッチングできることを示している。つまり、第２の高周波電力の周波数が３．２ＭＨｚの場合、高周波電力を５３００Ｗと高パワーにしても深くエッチングできず、第２の高周波電力の周波数が４００ｋＨｚの場合には、高周波電力を５３００Ｗより低い４５００Ｗに設定しても第２の高周波電力の周波数が３．２ＭＨｚの場合よりも深くエッチングできることがわかる。
フォトレジスト層選択比に関しても、第２の高周波電力の周波数が３．２ＭＨｚであって、その高周波電力が５３００Ｗの条件よりも、第２の高周波の周波数が４００ｋＨｚであって、その高周波電力が４５００Ｗの方が、フォトレジスト層選択比が大きく、フォトレジスト層ＰＲの減りが少ないことがわかる。
バイアス用の高周波電力を印加すると、下部電極に負の電圧が掛かり、プラズマ中のイオンが下部電極に向かって引き込まれる。これにより、フォトレジスト層ＰＲにより形成されたパターン（ここでは複数の穴）にプラズマ中のイオンが叩き込まれ、穴がエッチングされて徐々に深くなっていく。
バイアス用の高周波電力が４００ｋＨｚの場合、バイアス用の高周波電力が３．２ＭＨｚの場合よりシース領域にかかる電圧は大きい。よって、バイアス用の高周波電力が４００ｋＨｚの場合、バイアス用の高周波電力が３．２ＭＨｚの場合よりシース領域内でプラズマ中のイオンがより加速される。この結果、バイアス用の高周波電力が４００ｋＨｚの場合にはボトムＣＤ値の径を大きくすることができるため、穴をより深くエッチングすることができ、フォトレジスト層選択比を向上させることができる。一方、バイアス用の高周波電力が３．２ＭＨｚの場合にはボトムＣＤ値の径を大きくすることができないため、穴を深くエッチングすることができず、フォトレジスト層選択比を向上させることができない。
［変形例］
最後に上記実施形態の変形例について説明する。上記実施形態では、メインエッチング工程ＭＥのガス種はＨＢｒ／Ｃ４Ｆ８／Ａｒであった。一方、本変形例では、メインエッチング工程ＭＥのガス種に、上記実施形態のガス種に加えて、硫化カルボニル又は六フッ化硫黄を含む。以下に、本変形例にけるプロセス条件を明記する。
（メインエッチング工程ＭＥ１）
圧力 ５０ｍＴｏｒｒ（６．６６６１Ｐａ）
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ（２８３．１／６３６．９Ｗ／ｃｍ２）
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／ＳＦ６又はＣＯＳ／Ａｒ＝４９６／４０／２５／１００ｓｃｃｍ
（メインエッチング工程ＭＥ２）
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／ＳＦ６又はＣＯＳ／Ａｒ＝４９６／３６／２５／１００ｓｃｃｍ
（メインエッチング工程ＭＥ３）
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／ＳＦ６又はＣＯＳ／Ａｒ＝４９６／３２／２５／１００ｓｃｃｍ
（メインエッチング工程ＭＥ４）
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 ２０００／４５００Ｗ
ガス種及びガス流量 ＨＢｒ／Ｃ４Ｆ８／ＳＦ６又はＣＯＳ／Ａｒ＝４９６／２８／２５／１００ｓｃｃｍ
（オーバエッチング工程ＯＥ）
圧力 ５０ｍＴｏｒｒ
第１高周波電力／第２高周波電力 １５００／１０００Ｗ（２１２．３／１４１．５Ｗ／ｃｍ２）
ガス種及びガス流量 ＨＢｒ／Ａｒ／ＮＦ３／ＣＨ４＝４５０／４５０／２５／６０ｓｃｃｍ
本変形例では、メインエッチング工程ＭＥ１〜ＭＥ４にてＳＦ６又はＣＯＳが添加されることにより、硫化物の堆積物が特に第２の膜１２０であるポリシリコン膜（不純物ドーピング）に対して保護膜になり、第１の膜１１０であるシリコン酸化膜（ＳｉＯ２）に対してポリシリコン膜のみがエッチングされ、積層膜に形成された穴形状に凹凸が生じてしまうという課題を解決することができる。
これを、図１０を参照しながら説明する。図１０のＳ１０は、メインエッチング工程ＭＥのガス種ＨＢｒ／Ｃ４Ｆ８／ＡｒにＳＦ６又はＣＯＳを添加しない場合の結果である。この場合、ポリシリコン膜１２０にサイドエッチングが発生し、積層膜に形成された穴形状に凹凸が生じている。
一方、図１０のＳ２０は、メインエッチング工程ＭＥ１〜ＭＥ４にてＨＢｒ／Ｃ４Ｆ８／ＡｒのガスにＳＦ６又はＣＯＳが添加された本変形例のエッチング結果を示す。この場合、図１０のＳ１０にて生じていたポリシリコン膜のサイドエッチングがなく、穴形状に凹凸が生じていない。これは、ＳＦ６ガス又はＣＯＳガスを添加すると、硫化物の堆積物がポリシリコン膜に対して保護膜になり、ポリシリコン膜のサイドエッチングが生じず、エッチングされた穴の側面に生じていた凹凸を改善することができるためである。なお、メインエッチング工程ＭＥのガス種ＨＢｒ／Ｃ４Ｆ８／Ａｒに添加するガスは、ＳＦ６ガス又はＣＯＳガスに限らず、ＳＯ２など硫黄（Ｓ）含有ガスであればよい。
なお、ＳＦ６の添加量（ガス流量）は、２０〜１００ｓｃｃｍが好ましい。ＣＯＳの添加量（ガス流量）も同様に、２０〜１００ｓｃｃｍが好ましい。また、オーバエッチング工程ＯＥにおいて第２高周波電力をパルス変調しパルス状に印加することによりボトムＣＤ値を大きくすることができる。
［効果］
以上に説明したように、本実施形態では、次のプロセス条件（１）〜（６）をすべて満たした状態で、多層膜ｍｌをエッチングする。
（１）上部電極と下部電極とを有する平行平板型プラズマ処理装置（ＣＣＰプラズマ処理装置）を使用してエッチングを行う。
（２）第１の高周波電源３１から２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用の高周波電力を下部電極に印加し、第２の高周波電源３２から３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用の高周波電力を該下部電極に印加する。
（３）プラズマにより基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜ｍｌをエッチングし、多層膜ｍｌに所定形状の穴又は溝を形成する。
（４）臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと第１の流量のＣＦ系ガスとを含むガスにより、多層膜ｍｌを第１の深さまでエッチングする。
（５）第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスにより、多層膜ｍｌを前記第１の深さと異なる第２の深さまでエッチングする。
（６）第１及び第２の工程後、多層膜ｍｌの下地層に前記穴又は溝が到達するまでオーバエッチングを実行する。
これによれば、フォトレジスト層選択比を高め、深穴が下地膜ｕｌまで貫通する前にフォトレジスト層ＰＲが消失しないようにすることができる。また、エッチングする穴が深くなっても、穴の底部のボトムＣＤ値を広くとることができ、ボトムＣＤ値の径を大きくすることができるエッチング方法を提供することができる。これにより、積層膜の層数が２０層以上になっても、ボトムＣＤ値の径を大きくすることができる良好な形状の深穴を積層膜に形成することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明に係る半導体製造装置の製造方法及び半導体製造装置はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明に係る半導体製造装置の製造方法及び半導体製造装置の技術的範囲に属するものと了解される。
例えば、上記実施形態では、積層膜に穴を形成する実施形態について説明したが、本発明に係る半導体製造装置の製造方法は、積層膜にラインアンドスペース（Ｌ＆Ｓ）を形成する場合にも適用可能である。
また、例えば、本発明に係る半導体製造装置の製造方法は、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を第１の深さまでエッチングを実行する第１の工程と、前記第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を前記第１の深さと異なる第２の深さまでエッチングを実行する第２の工程と、前記第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する第３の工程と、を含み、少なくとも前記第３の工程は、前記パルス状の高周波電力を前記下部電極に印加してもよい。
前記第２の高周波電源から前記下部電極に印加されるパルス状の高周波電力のデューティー比は２０％〜８０％の範囲のいずれかであり、０．２ＫＨｚ〜１０ＫＨｚの変調パルスであってもよい。
前記パルス状の高周波電力のデューティー比は５０％〜７０％の範囲のいずれかであってもよい。
前記第２の工程にて供給されるＣＦ系ガスの第２の流量は、前記第１の工程にて供給されるＣＦ系ガスの第１の流量より少なくてもよい。
前記第１及び第２の工程後であって前記第３の工程の前に、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかからなるガスと第３の流量のＣＦ系ガスとを含むガスにより、前記多層膜を第３の深さまでエッチングする第４の工程を更に含み、前記第３の流量は前記第２の流量より更に少なくてもよい。
前記第３の工程は、臭素含有ガス、フッ素含有ガス、水素及びカーボン含有ガスを含むガスにより、前記オーバエッチングを実行してもよい。
前記第１、第２、及び前記第３の工程の少なくともいずれかで使用されるガスは、不活性ガスを含んでもよい。
前記第１及び第２の工程で使用されるガスは、硫黄含有ガスであってもよい。
前記第１及び第２の工程で使用されるガスは、硫化カルボニル又は六フッ化硫黄であってもよい。
前記第１の膜はシリコン酸化膜からなり、前記第２の膜はポリシリコン膜からなってもよい。
前記多層膜は、前記第１の膜及び前記第２の膜が交互に２０層以上積層されてもよい。
また、本発明においてプラズマ処理を施される被処理体は、半導体ウエハに限られず、例えば、フラットパネルディスプレイ（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
本国際出願は、２０１２年２月９日に出願された日本国特許出願２０１２−０２５８３０号に基づく優先権、２０１２年２月１３日に出願された米国仮出願６１／５９７８７６号に基づく優先権、２０１２年４月５日に出願された日本国特許出願２０１２−０８６５７６号に基づく優先権、及び２０１２年４月１０日に出願された米国仮出願６１／６２２０５２号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
１０ プラズマ処理装置
１１ チャンバ
１２ 載置台（下部電極）
３１ 第２高周波電源（バイアス用）
３２ 第１高周波電源（プラズマ生成用）
３８ シャワーヘッド（上部電極）
６２ ガス供給源
８０ 制御装置
１１０ 第１の膜
１２０ 第２の膜
ＰＲ フォトレジスト層
ｍｌ 多層膜
ｕｌ 下地膜

Claims (13)

  1. 基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜をプラズマによりエッチングし、前記多層膜に所定形状の穴又は溝を形成するための半導体製造装置の製造方法であって、
    上部電極に対向して配置される下部電極に、２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用の高周波電力と、３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用の高周波電力とを印加し、
    臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を第１の深さまでエッチングを実行する第１の工程と、
    前記第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を前記第１の深さと異なる第２の深さまでエッチングを実行する第２の工程と、
    前記第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する第３の工程と、を含むことを特徴とする半導体製造装置の製造方法。
  2. 少なくとも前記第３の工程は、前記パルス状の高周波電力を前記下部電極に印加することを特徴とする請求項１に記載の半導体製造装置の製造方法。
  3. 前記第２の高周波電源から前記下部電極に印加されるパルス状の高周波電力のデューティー比は２０％〜８０％の範囲のいずれかであり、０．２ＫＨｚ〜１０ＫＨｚの変調パルスであることを特徴とする請求項２に記載の半導体製造装置の製造方法。
  4. 前記パルス状の高周波電力のデューティー比は５０％〜７０％の範囲のいずれかであることを特徴とする請求項３に記載の半導体製造装置の製造方法。
  5. 前記第２の工程にて供給されるＣＦ系ガスの第２の流量は、前記第１の工程にて供給されるＣＦ系ガスの第１の流量より少ないことを特徴とする請求項１に記載の半導体製造装置の製造方法。
  6. 前記第１及び第２の工程後であって前記第３の工程の前に、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第３の流量のＣＦ系ガスとを含むガスにより、前記多層膜を第３の深さまでエッチングする第４の工程を更に含み、
    前記第３の流量は前記第２の流量より更に少ないことを特徴とする請求項５に記載の半導体製造装置の製造方法。
  7. 前記第３の工程は、臭素含有ガス、フッ素含有ガス、水素及びカーボン含有ガスを含むガスにより、前記オーバエッチングを実行することを特徴とする請求項１に記載の半導体製造装置の製造方法。
  8. 前記第１、第２、及び前記第３の工程の少なくともいずれかで使用されるガスは、不活性ガスを含むことを特徴とする請求項１に記載の半導体製造装置の製造方法。
  9. 前記第１及び第２の工程で使用されるガスは、硫黄含有ガスであることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  10. 前記第１及び第２の工程で使用されるガスは、硫化カルボニル又は六フッ化硫黄であることを特徴とする請求項９に記載の半導体製造装置の製造方法。
  11. 前記第１の膜はシリコン酸化膜からなり、前記第２の膜はポリシリコン膜からなることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  12. 前記多層膜は、前記第１の膜及び前記第２の膜が交互に２０層以上積層されていることを特徴とする請求項１に記載の半導体製造装置の製造方法。
  13. 基板上に比誘電率の異なる第１の膜及び第２の膜が交互に積層された多層膜を生成されたプラズマによりエッチングし、前記多層膜に所定形状の穴又は溝を形成するための半導体製造装置であって、
    上部電極に対向して配置される下部電極と、
    ２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用の高周波電力を前記下部電極に印加する第１の高周波電源と、
    ３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用の高周波電力を前記下部電極に印加する第２の高周波電源と、
    臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと第１の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を第１の深さまでエッチングを実行し、
    前記第１の工程後、臭素含有ガス、塩素含有ガス、ヨウ素含有ガスの少なくともいずれかのガスと前記第１の流量と異なる第２の流量のＣＦ系ガスとを含むガスから生成されたプラズマにより、前記多層膜を前記第１の深さと異なる第２の深さまでエッチングを実行し、
    前記第２の工程後、前記多層膜の下地層に前記穴又は溝が到達するまでオーバエッチングを実行する制御装置と、
    を備えることを特徴とする半導体製造装置。
JP2013557496A 2012-02-09 2013-02-01 半導体製造装置の製造方法及び半導体製造装置 Pending JPWO2013118660A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013557496A JPWO2013118660A1 (ja) 2012-02-09 2013-02-01 半導体製造装置の製造方法及び半導体製造装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2012025830 2012-02-09
JP2012025830 2012-02-09
US201261597876P 2012-02-13 2012-02-13
US61/597,876 2012-02-13
JP2012086576 2012-04-05
JP2012086576 2012-04-05
US201261622052P 2012-04-10 2012-04-10
US61/622,052 2012-04-10
JP2013557496A JPWO2013118660A1 (ja) 2012-02-09 2013-02-01 半導体製造装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JPWO2013118660A1 true JPWO2013118660A1 (ja) 2015-05-11

Family

ID=48947424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557496A Pending JPWO2013118660A1 (ja) 2012-02-09 2013-02-01 半導体製造装置の製造方法及び半導体製造装置

Country Status (5)

Country Link
US (1) US9384992B2 (ja)
JP (1) JPWO2013118660A1 (ja)
KR (1) KR102034556B1 (ja)
CN (1) CN104106127B (ja)
WO (1) WO2013118660A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140322389A1 (en) * 2013-03-14 2014-10-30 Indra Prakash Beverages containing rare sugars
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
US9524901B2 (en) * 2014-09-30 2016-12-20 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
JP6410592B2 (ja) * 2014-12-18 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6479698B2 (ja) * 2016-02-18 2019-03-06 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
US10566208B2 (en) * 2016-08-25 2020-02-18 Zeon Corporation Plasma etching method
JP6697372B2 (ja) * 2016-11-21 2020-05-20 キオクシア株式会社 ドライエッチング方法及び半導体装置の製造方法
KR101995977B1 (ko) * 2016-11-28 2019-07-04 삼성디스플레이 주식회사 플렉서블 표시 장치
JP6820730B2 (ja) * 2016-12-02 2021-01-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10192784B1 (en) 2018-02-22 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned contact via structures and methods of manufacturing the same
US10580783B2 (en) 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
KR102419373B1 (ko) * 2019-04-19 2022-07-12 주식회사 히타치하이테크 플라스마 처리 방법
US11251200B2 (en) 2019-05-23 2022-02-15 Tokyo Electron Limited Coaxial contacts for 3D logic and memory
JP7193428B2 (ja) * 2019-08-09 2022-12-20 東京エレクトロン株式会社 エッチング方法及び基板処理装置
KR102503478B1 (ko) * 2019-12-18 2023-02-27 주식회사 히타치하이테크 플라스마 처리 장치
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786242A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd 半導体装置の製造方法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
WO2000026956A1 (en) 1998-11-04 2000-05-11 Surface Technology Systems Limited A method and apparatus for etching a substrate
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Also Published As

Publication number Publication date
KR20140120309A (ko) 2014-10-13
WO2013118660A1 (ja) 2013-08-15
KR102034556B1 (ko) 2019-10-21
CN104106127B (zh) 2016-08-17
CN104106127A (zh) 2014-10-15
US9384992B2 (en) 2016-07-05
US20150011094A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
WO2013118660A1 (ja) 半導体製造装置の製造方法及び半導体製造装置
JP5968130B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6154820B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9735021B2 (en) Etching method
JP5912637B2 (ja) 半導体装置の製造方法
US9449838B2 (en) Semiconductor device manufacturing method
US9390935B2 (en) Etching method
JP6339961B2 (ja) エッチング方法
JP2007258426A (ja) プラズマエッチング方法
JP6289996B2 (ja) 被エッチング層をエッチングする方法
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
US20200303181A1 (en) Method for processing workpiece
US20190108997A1 (en) Method for processing workpiece
US10658193B2 (en) Etching method and etching apparatus