JPWO2013047119A1 - 絶縁型スイッチング電源装置 - Google Patents

Abstract

副スイッチング素子（Ｑ２）は主スイッチング素子（Ｑ１）とデッドタイムを挟んで相補的なタイミングで駆動される。副スイッチング素子（Ｑ２）とコンデンサ（Ｃ６）の直列回路が電力伝送トランス（ＭＴ）の１次巻線（Ｎｐ１１）の一端に接続されてアクティブクランプ回路を構成している。直列インダクタ（Ｌ１）は電力伝送トランス（ＭＴ）の１次巻線（Ｎｐ１１）に対して直列に接続されている。トランス（ＭＴ）の２次巻線（Ｎｓ１１）には、第１の同期整流素子（Ｑ４）、第２の同期整流素子（Ｑ３）、第１の平滑コンデンサ（Ｃ３）、第２の平滑コンデンサ（Ｃ２）が接続されている。この回路構成によって、２次側整流素子による導通損失の影響を小さくして、高効率な電力変換を可能とする。

Description

本発明は、絶縁型のスイッチング電源装置に関するものである。

絶縁型スイッチング電源装置の電力変換回路に使用される、例えばフォワードコンバータやフライバックコンバータ等のハードスイッチング型トポロジーのコンバータでは、１次側電力スイッチング素子や２次側整流素子に電力伝送トランスのリーケージインダクタンスに起因するスパイク電圧が印加される。

前記スパイク電圧による影響を軽減するために耐圧の高いスイッチング素子を用いたり、電力損失を伴うスナバー回路を付加したりすると、電力変換効率の低下を招くことになる。また、１次側電力スイッチング素子の両端に電圧が加わった状態でターンオンされると、前記１次側電力スイッチング素子に対して並列に存在する寄生容量に蓄積された電荷が放電する際に寄生容量短絡損失が発生する。

例えばフェイズシフトフルブリッジコンバータ等のZVS（ゼロ電圧スイッチング）を行うトポロジーのコンバータにおいては前述の寄生容量短絡損失が生じないが、トランスのリーケージインダクタンスに起因するスパイク電圧が２次側整流素子に加わる。このスパイク電圧の影響を軽減するために耐圧の高い整流素子を用いたり、電力損失を伴うスナバー回路を付加したりすると、前述の場合と同様に電力変換効率の低下を招くことになる。さらに、前述のスパイク電圧はEMIノイズの原因にもなる。

一方、１次側電力スイッチング素子に対するZVSだけでなく、２次側整流素子に対するZCS（ゼロ電流スイッチング）が可能なLLC共振コンバータ（トランスの１次巻線、それに直列接続された直列インダクタおよびクランプコンデンサで共振する構成のコンバータ）は、前述の１次側電力スイッチ、及び２次側整流素子に対するスパイク電圧や寄生容量短絡の問題が解決でき、非常に高効率な電力変換回路として知られている。ところが、LLC共振コンバータは高効率なスイッチング動作を維持できる入力電圧範囲が狭いという欠点がある。

一方、１次側にアクティブクランプ型のインバーター、２次側に倍電圧整流回路が構成されたトポロジーの絶縁型ＤＣ−ＤＣコンバータが、特許文献１、特許文献２、特許文献３に開示されている。このような、１次側にアクティブクランプ型のインバーター、２次側に倍電圧整流回路を備えたトポロジーの絶縁型ＤＣ−ＤＣコンバータでは、出力電圧、出力電流をＰＷＭ制御できることが知られている。また、回路定数の設定によっては、ZVS、ZCSを両立させた複共振動作も可能なことが知られている。従って、このトポロジーの絶縁型ＤＣ−ＤＣコンバータは、電力変換回路を構成する１次側電力スイッチング素子、及び２次側整流素子に対してストレスの小さなスイッチング動作が可能である。

特許第２５６１２０１号公報 特開２００１−２２４１７１号公報 特開２００１−３３９９４８号公報

特許文献１〜３に示されているスイッチング電源装置においては、２次側整流素子はダイオードで構成されている。倍電圧整流回路では、出力電流が２次側整流素子を二段に通過するので、比較的低い出力電圧の絶縁型スイッチング電源装置に適用しようとすると、２次側整流素子による導通損失の影響が大きく、高効率な電力変換が難しいという課題がある。更に、前述の特許文献１〜３には２次側整流素子を同期整流素子とした際に、それらの同期整流素子をどのように制御すべきか、という点に関しては全く示されていない。

本発明は同期整流素子の制御を行うための具体的な構成を示し、前述の課題を解決した絶縁型スイッチング電源装置を提供することを目的としている。

本発明の絶縁型スイッチング電源装置は、
直流電源入力部（V1）と、
電力伝送トランス（MT）と、
前記直流電源入力部から前記電力伝送トランスの１次巻線（Np）に加わる直流電圧をスイッチング制御する主スイッチング素子（Q1）と、前記主スイッチング素子のオンオフと相補的でデッドタイムを挟んだタイミングで駆動される副スイッチング素子（Q2）と、
前記副スイッチング素子に対して直列に接続されて直列回路を構成し、この直列回路が前記電力伝送トランスの１次巻線の一端に接続されるコンデンサ（C6）と、
前記電力伝送トランスの１次巻線または２次巻線（Ns）に対して直列に接続される直列インダクタ（L1）と、
前記電力伝送トランスの２次巻線に接続された、第１、第２の同期整流素子（Q4、Q3）と、
前記第１、第２の同期整流素子を駆動する同期整流駆動回路と
前記第１、第２の同期整流素子とともに倍電圧整流・平滑回路が構成される第１、第２の平滑コンデンサ（C3、C2）と、
前記主スイッチング素子の導通期間に開始される第１の同期整流素子の導通期間に、前記直列インダクタおよび第１の同期整流素子を介して前記第１の平滑コンデンサが充電され、前記副スイッチング素子の導通期間に開始される第２の同期整流素子の導通期間に、前記直列インダクタと、第２の同期整流素子を介して前記第２の平滑コンデンサが充電され、前記倍電圧整流・平滑回路の出力電圧（Vout）または出力電流（Iout）が目標値に漸近するように前記主スイッチング素子のデューティ比によって入出力変換比を制御する制御回路と、
を備えたことを特徴とする。

本発明の絶縁型ＤＣ−ＤＣコンバータは、
（ａ）出力電圧、出力電流のＰＷＭ制御が可能である。

（ｂ）１次側電力スイッチング素子、及び２次側整流素子に対する電圧ストレスが小さい。

（ｃ）主スイッチング素子のゼロ電圧スイッチングが可能である。

（ｄ）上記のような特徴を有するトポロジーに同期整流素子を用いることで、数Ｖから数十Ｖ程度の比較的低電圧出力の絶縁型ＤＣ−ＤＣコンバータに適用し、高効率な電力変換動作を実現できる。

（ｅ）第１、第２の同期整流素子の逆流、及び貫通電流を防止する対策を施すことで、安全な回路動作を実現できる。

（ｆ）電力伝送トランスの１次巻線もしくは２次巻線に対して直列に接続される直列インダクタは電力伝送トランスのリーケージインダクタンスで容易に形成できるので、入出力リップル低減に用いる小型のフィルタインダクタを除けば、磁性部品は電力伝送トランスの１個だけで構成でき、低コスト化が可能である。

（ｇ）リーケージインダクタンスの大きい疎結合トランスはしばしば特別な巻線構造を必要とし、かつ、巻線の交流抵抗が増加する問題があるが、前記直列インダクタは両端に加わる電圧が小さく、大きなインダクタンス値を必要としないので、疎結合トランスを必要としない。

図１は本発明の第１の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０１の回路図である。 図２は絶縁型ＤＣ−ＤＣコンバータ１０１の等価回路図である。 図３は絶縁型ＤＣ−ＤＣコンバータ１０１のタイミングチャートである。 図４（Ａ）はモード１での等価回路図、図４（Ｂ）はモード２での等価回路図、図４（Ｃ）はモード３での等価回路図、図４（Ｄ）はモード４での等価回路図、図４（Ｅ）はモード５での等価回路図、図４（Ｆ）はモード６での等価回路図、図４（Ｇ）はモード７での等価回路図、図４（Ｈ）はモード８での等価回路図である。 図５は、第１の実施形態の別のＤＣ−ＤＣコンバータ１０１Ｂの回路図である。 図６は第２の実施形態におけるタイミング信号を発生する回路およびタイミング信号の波形を表す図である。 図７は、図６に示した副スイッチング素子Q2および同期整流素子Q3，Q4へパルス信号を送信する部分の回路図である。 図８は第２の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０２の回路図である。 図９は第３の実施形態のＤＣ−ＤＣコンバータにおける副スイッチング素子Q2の駆動回路を表す図である。 図１０は第３の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０３の回路図である。 図１１は、第３の実施形態の別のＤＣ−ＤＣコンバータ１０３Ｂの回路図である。 図１２は第４の実施形態のＤＣ−ＤＣコンバータの、電力伝送トランスMTの２次巻線Ns11の電圧降下検出回路を示す図である。 図１３は、図７に示した副スイッチング素子Q2および同期整流素子Q3，Q4へパルス信号を送信する回路の変形例である。 図１４は第４の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０４の回路図である。 図１５は第５の実施形態における同期整流素子駆動回路部である。 図１６は第５の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０５の回路図である。 図１７は第６の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０６の回路図である。

《第１の実施形態》
図１は本発明の第１の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０１の回路図である。絶縁型ＤＣ−ＤＣコンバータ１０１は、直流入力電源V1の入力部、電力伝送トランスMT、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、直列インダクタL1を備えている。電力伝送トランスMTは１次巻線Np11と２次巻線Ns11とを備えている。副スイッチング素子Q2は主スイッチング素子Q1とデッドタイムを挟んで相補的なタイミングで駆動される。

副スイッチング素子Q2とコンデンサC6の直列回路が電力伝送トランスMTの１次巻線Np11の一端に接続されてアクティブクランプ回路を構成している。直列インダクタL1は電力伝送トランスMTの１次巻線Np11に対して直列に接続されている。この直列インダクタL1は電力伝送トランスMTのリーケージインダクタンスに相当するインダクタである。または電力伝送トランスMTの１次巻線Np11に直列にインダクタが接続されている場合には、そのインダクタと前記リーケージインダクタンスとの直列接続に相当するインダクタである。

トランスMTの２次巻線Ns11には、第１の同期整流素子Q4、第２の同期整流素子Q3、第１の平滑コンデンサC3、第２の平滑コンデンサC2が接続されている。この回路によって倍電圧整流・平滑回路が構成されている。第１の平滑コンデンサC3は、主スイッチング素子Q1の導通期間に開始される第１の同期整流素子Q4の導通期間に、直列インダクタL1と第１の同期整流素子Q4を介して充電される。第２の平滑コンデンサC2は、副スイッチング素子Q2の導通期間に開始される第２の同期整流素子Q3の導通期間に、直列インダクタL1と第２の同期整流素子Q3を介して充電される。なお、直列インダクタL1は１次側にあるが、この直列インダクタL1を介して充電されることについては、後の等価回路で明らかになる。

前記第１の平滑コンデンサC3および第２の平滑コンデンサC2の直列接続で構成される平滑コンデンサと、出力フィルタインダクタL2と、第３の平滑コンデンサC10とでπ型フィルタが構成されている。このπ型フィルタは負荷回路Loadに供給される電圧のリップルを低減する。

主スイッチング素子Q1と副スイッチング素子Q2は１次側制御回路PCC（Primary Control Circuit）に接続され、第１の同期整流素子Q4と第２の同期整流素子Q3は２次側制御回路SCC（Secondary Control Circuit）に接続されている。

図外のフィードバック回路は、倍電圧整流・平滑回路の出力電圧と基準電圧とを比較して、その誤差に基づいたフィードバック信号(Feed Back Signal)を生成し、２次側から１次側へ絶縁状態で伝送し、１次側制御回路PCCへ入力する。１次側制御回路PCCは前記フィードバック信号に応じて主スイッチング素子Q1のデューティ比を制御（PWM制御）し、相補的なタイミングで駆動される副スイッチング素子Q2のデューティ比も制御することで出力電圧Voutを目標値に漸近させ、絶縁型ＤＣ−ＤＣコンバータの出力電圧を安定化する。

図２は前記絶縁型ＤＣ−ＤＣコンバータ１０１の等価回路図である。前記電力伝送トランスMTは、その励磁インダクタンスLmおよび直列インダクタL1で１次−２次間を接続した等価回路として表現できる。前記第１、第２の平滑コンデンサC3、C2の容量を１次側に換算すると、電力伝送トランスMTの巻数比の２乗倍と等価になるので、これらは（Ns11/Np11）²・C3、(Ns11/Np11）²・C2と表現でき、出力フィルタインダクタ、負荷回路も１次側に換算して（Np11/Ns11）²・L2、（Np11/Ns11）・Voutと表現できる。

次に、絶縁型ＤＣ−ＤＣコンバータ１０１の動作を図３のタイミングチャートおよび図４の各動作期間の等価回路を参照して説明する。図３において、Vgsはゲート・ソース間電圧、Vdsはドレイン・ソース間電圧、Idはドレイン電流である。

［モード１］ t0 〜 t1、図４（Ａ）
主スイッチング素子Q1はオン状態である。t0において第１の同期整流素子Q4の寄生ダイオードが導通して第１の平滑コンデンサ(Ns11/Np11) ²・C3 が充電される。この期間中に Q4がターンオンされる。

［モード２］ t1 〜 t2、図４（Ｂ）
Q1がt1においてターンオフされる。Q1の出力容量（ドレイン・ソース間容量）が充電されてVdsが増加する。第１の平滑コンデンサ(Ns11/Np11)²・C3は充電され続ける。

［モード３］ t2 〜 t3 (オン期間後の遅延期間)、図４（Ｃ）
t2において、副スイッチング素子Q2の寄生ダイオードが導通してC6を充電する。この期間中にQ2がターンオンされる。(Ns11/Np11) ²・C3 が充電されつつ第１の同期整流素子Q4を流れる電流が減少してt3で0に到達する。t2においてQ4を流れる電流をIpkon 、Q1のピーク電圧をVdspkとすると、この遅延期間は, (L1・Ipkon)/Vdspkだけ継続する。従って、遅延期間は、直列インダクタL1のインダクタンスが大きい程大きくなり、出力電流が増えてIpkonが大きくなる程大きくなる。

［モード４］ t3付近、図４（Ｄ）
t3において第１の同期整流素子Q4がターンオフされ、第１の同期整流素子Q4、第２の同期整流素子Q3の両方がオフ状態になる。コンデンサC6と直列インダクタL1と励磁インダクタンスLmの直列回路が共振する。

［モード５］ t3 〜 t4、図４（Ｅ）
第２の同期整流素子Q3の寄生ダイオードが導通して第２の平滑コンデンサ(Ns11/Np11) ²・C2 が充電される。この期間中に第２の同期整流素子Q3 がターンオンする。

［モード６］ t4 〜 t5、図４（Ｆ）
t4でQ2がターンオフし、主スイッチング素子Q1の出力容量が放電されてドレイン電圧が低下する。 (Ns11/Np11)²・C2は充電され続ける。

［モード７］ t5 〜 t6 (オフ期間後の遅延期間)、図４（Ｇ）
t5で主スイッチング素子Q1の寄生ダイオードが導通する。主スイッチング素子Q1はこの期間にターンオンされる。(Ns11/Np11) ²・C2 は充電されつつ、第２の同期整流素子Q3を流れる電流が減少して、t6で0に到達する。t5に直列インダクタL1を流れる電流をIpkoff 、主スイッチング素子Q1のピーク電圧をVdspkとすると、この遅延期間は、(L1・Ipkoff)/Vdspkだけ継続する。従って、遅延期間は、直列インダクタL1が大きい程大きくなり、出力電流が増えてIpkoffが大きくなる程大きくなる。

［モード８］ t6付近(t0と同じ状態)、図４（Ｈ）
t6において第２の同期整流素子Q3がターンオフされ、第１の同期整流素子Q4、第２の同期整流素子Q3の両方がオフ状態になる。t6における動作状態はt0と全く同じになり、周期的な動作が繰り返される。

前述のように、主スイッチング素子Q1、副スイッチング素子Q2のオフ直後にそれぞれ遅延期間があり、直列インダクタL1を介してそれぞれ第１の同期整流素子Q4、第２の同期整流素子Q3に流れる電流が0に減少するまでは、第１の同期整流素子Q4および第２の同期整流素子Q3の両端の電圧は反転しない。

従って、第１の実施形態では、第１の同期整流素子Q4の導通期間は主スイッチング素子Q1の導通期間より位相が遅れて形成される。すなわち、第１の同期整流素子Q4は、主スイッチング素子Q1の導通開始より遅れて導通を開始して主スイッチング素子Q1のターンオフ直後に電流が減少する。第２の同期整流素子Q3の導通期間は前記副スイッチング素子Q2の導通期間より位相が遅れて形成される。すなわち、第２の同期整流素子Q3は、副スイッチング素子Q2の導通開始より遅れて導通を開始して副スイッチング素子Q2のターンオフ直後に電流が減少する。第１、第２の同期整流素子Q4、Q3の導通期間に応じて、第１、第２の同期整流素子Q4、Q3は駆動される。

図５は、第１の実施形態の別のＤＣ−ＤＣコンバータ１０１Ｂの回路図である。第１の平滑コンデンサC3の位置が図１に示した回路とは異なる。すなわち、図５に示すＤＣ−ＤＣコンバータ１０１Ｂでは、第１の平滑コンデンサC3は、出力フィルタインダクタL2および第３の平滑コンデンサC10によるπ型フィルタの手前で、出力電圧が印加される位置に接続されている。この第１の平滑コンデンサC3に加わる電圧が出力電圧まで増加する以外はＤＣ−ＤＣコンバータ１０１と相似的に動作する。ただし、出力リップル電圧の低減に関しては、ＤＣ−ＤＣコンバータ１０１の接続方法がＤＣ−ＤＣコンバータ１０１Ｂより有利である。

第１の実施形態によれば、前述の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｆ）、（ｇ）の効果を奏する。

《第２の実施形態》
第２の実施形態では、第１の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０１に設けられている副スイッチング素子Q2および第１、第２の同期整流素子Q4，Q3の駆動方法について、より具体的に示す。

この例は、前記副スイッチング素子Q2および第１、第２の同期整流素子Q4，Q3のオフタイミングを示すパルス信号を信号伝送トランスPTにより伝送し、それに基づいて駆動する方法である。

図６は第２の実施形態におけるタイミング信号を発生する回路およびタイミング信号の波形を表す図である。前記１次側制御回路（Primary Control Circuit）は主スイッチング素子駆動端子OutAおよびオーバーラップ信号出力端子OutBを備えている。主スイッチング素子駆動端子OutAからは、主スイッチング素子Q1のオン期間にＨレベルとなる方形波状の主スイッチング素子駆動信号が出力される。オーバーラップ信号出力端子OutBからは、主スイッチング素子Q1のオン期間に加えて、前後のデッドタイム期間（Td1，Td2）もＨレベルとなる方形波状のオーバーラップ信号が出力される。オーバーラップ信号を用いると副スイッチング素子にＰチャネルMOSFETを用いる際に副スイッチング素子駆動回路を簡単に構成できる特長があり、市販の制御ICにはオーバーラップ信号の出力機能を備えるものがある。主スイッチング素子駆動端子OutAとオーバーラップ信号出力端子OutBとの間に、抵抗R7及びコンデンサC9で構成されるインピーダンス素子を介して信号伝送トランスPTの送信巻線Np21が接続されている。

主スイッチング素子駆動端子OutAとオーバーラップ信号出力端子OutBはデッドタイム期間以外には出力電圧が等しく、デッドタイム期間だけOutBの電位が高くなるので、前記デッドタイム期間に信号伝送トランスPTの送信巻線Np21にパルス信号が発生する。信号伝送トランスPTは前記パルス信号を送信巻線Np21から受信巻線Ns21に伝送し、受信巻線Ns21に接続された駆動回路が前記パルス信号のタイミングに従って副スイッチング素子Q2、もしくは第１、第２の同期整流素子Q4，Q3を駆動する。

図７は、図６に示した、副スイッチング素子Q2および同期整流素子Q3，Q4へパルス信号を送信する部分の回路図である。図７において、信号伝送トランスPTは図６に示したパルス信号を送信する。一方、電力伝送トランスMT の巻線にはC1、R5、及びスイッチング素子Q5の寄生ダイオードで構成される倍電圧整流回路が接続され、この倍電圧整流回路の出力が副スイッチング素子Q2のゲートに接続されている。信号伝送トランスPTによってパルス信号が伝送されると、スイッチング素子Q5がターンオンして、副スイッチング素子Q2が直ちにターンオフされる。

図７では副スイッチング素子Q2に関する部分を示したが、第１、第２の同期整流素子Q4，Q3についても同様である。すなわち、第１、第２の同期整流素子Q4，Q3に関しても信号伝送トランスPTが設けられていて、前記倍電圧整流回路の出力が第１、第２の同期整流素子Q4，Q3のゲートに接続されている。そして、それらの信号伝送トランスPTによってパルス信号が伝送されると、第１、第２の同期整流素子Q4，Q3がターンオフされる。

図８は第２の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０２の回路図である。この絶縁型ＤＣ−ＤＣコンバータ１０２は、直流入力電源V1の入力部、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、電力伝送トランスMT等を備えている。電力伝送トランスMTは、電力を送信する１次巻線Np11、電力を受信する２次巻線Ns11、及び電力スイッチング素子の駆動に用いられる補助巻線Ns12、Ns13、Np12を備えている。

電力伝送トランスMTの１次巻線Np11には直列インダクタL1が直列に接続されている。第２の同期整流素子（オンオフ側同期整流素子）Q3は、副スイッチング素子Q2の導通期間に導通が開始される。第１の同期整流素子（オンオン側同期整流素子）Q4は主スイッチング素子Q1の導通期間に導通が開始される。

パルス信号を伝送する信号伝送トランスPTは、送信巻線Np21、受信巻線Np22、Ns21、Ns22を備えている。主スイッチング素子Q1を駆動する信号はOutA端子、オーバーラップ信号はOutB端子から出力される（図６参照）。

前記OutA端子とOutB端子間にはインピーダンス素子であるコンデンサC9と抵抗R7を介して、信号伝送トランスPTの送信巻線Np21が接続されている。図６に示したようにデッドタイムに相当する期間にパルス信号が発生して送信巻線Np21から受信巻線Np22、Ns21、Ns22のそれぞれに伝送される。

この第２の実施形態では、副スイッチング素子Q2および第１、第２の同期整流素子Q4，Q3の全ての駆動に、図７に示した同一の駆動回路を用いているが、オンオン側（第１の同期整流素子Q4）とオンオフ側（Q2、及び第２の同期整流素子Q3）では、接続される電力伝送トランスMTの巻線の極性が逆になっている。

図８の例において、直列インダクタL1は電力伝送トランスMTの１次巻線Np11に対して直列に接続されていて、電力伝送トランスMTより前段に配置されているので、電力伝送トランスMTの誘起電圧は直列インダクタL1による位相遅れ分を含んでいる。そのため、電力伝送トランスMTの誘起電圧は主スイッチング素子Q1の両端電圧よりも遅れたタイミングで変化する。従って副スイッチング素子Q2、第１、第２の同期整流素子Q4，Q3は主スイッチング素子Q1の両端電圧より遅れたタイミングでゲートが充電されてターンオンし、パルス信号が伝送されることによって、端子OutA、OutBの出力の変移と同じタイミングでターンオフする。

この第２の実施形態の構成では、第１、第２の同期整流素子Q4，Q3の駆動タイミングが、第１、第２の同期整流素子Q4，Q3の導通期間と完全には一致しない。前記導通期間の中途で第１、第２の同期整流素子Q4，Q3がターンオフし、その後は第１、第２の同期整流素子Q4，Q3の寄生ダイオードに電流が流れてしまう、という問題点があるが、直列インダクタL1による位相遅れの割合が全体のスイッチング周期に対して小さい場合は、充分に実用的な構成である。

《第３の実施形態》
図９は第３の実施形態のＤＣ−ＤＣコンバータにおける副スイッチング素子Q2の駆動回路を表す図である。ここでダイオードD1およびコンデンサC1はブートストラップ回路を構成している。このブートストラップ回路は副スイッチング素子Q2駆動用の電力を供給する。Vccは１次側制御回路PCC（Primary Control Circuit）を動作させるための直流電圧源である。Vccを供給する構成としては、電力伝送トランスMTに設けた補助巻線の出力を整流平滑して供給する構成や、直流入力電源V1からレギュレータを介して供給する構成などを採ることができる。

コンデンサC7および抵抗R9は微分回路を構成している。この微分回路は、端子OutBの電圧変化をスイッチング素子Q12に伝送し、端子OutBがLレベルからHレベルに変移する瞬間にQ12をターンオンさせ、端子OutBがHレベルからLレベルに変移する瞬間にQ12をターンオフさせる。

ダイオードD3、抵抗R6、R9は、端子OutBがHレベルの期間中においてスイッチング素子Q12のオン状態を維持する。

抵抗R5、スイッチング素子Q11、ダイオードD2はスイッチング素子Q12のオフ期間に副スイッチング素子Q2のゲート容量を充電する機能があり、これらによって、端子OutBがHレベルの期間は副スイッチング素子Q2のオフ期間に変換され、端子OutBがLレベルの期間は副スイッチング素子Q2のオン期間に変換される。主スイッチング素子Q1のオンオフによる副スイッチング素子Q2のソースの電位変化も前述の副スイッチング素子Q2の駆動動作を促進する方向に作用する。

図１０は第３の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０３の回路図である。この絶縁型ＤＣ−ＤＣコンバータ１０３は、直流入力電源V1の入力部、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、電力伝送トランスMTを備えている。電力伝送トランスMTは、電力を送受信する１次巻線Np11、２次巻線Ns11、及び電力スイッチング素子の駆動に用いられる補助巻線Ns12、Ns13を備えている。

直列インダクタL1は電力伝送トランスMTの２次巻線Ns11に対して直列に接続されている。

第１の同期整流素子（オンオン側同期整流素子）Q4は、主スイッチング素子Q1の導通期間に導通が開始される。第２の同期整流素子（オンオフ側同期整流素子）Q3は前記副スイッチング素子Q2の導通期間に導通を開始する。

１次側の制御／駆動回路は第２の実施形態で図８に示した回路とほぼ同じ構成であり、副スイッチング素子Q2は図９に示した回路で駆動される。

この第３の実施形態では、主スイッチング素子Q1のオン期間直後、及び副スイッチング素子Q2のオン期間直後に直列インダクタL1の両端に発生する電圧が検出され、直列インダクタL1の両端に電圧が発生すると、第１、第２の同期整流素子Q4，Q3がターンオフされる。

具体的には、主スイッチング素子Q1のターンオフ直後に、直列インダクタL1の両端にはスイッチング素子Q9のゲート側を(+)とする電圧が発生し、Q9がターンオンする。Q9がターンオンすると、第１の同期整流素子Q4のゲート蓄積電荷が放電して第１の同期整流素子Q4がターンオフする。電力伝送トランスMTの誘起電圧が反転して補助巻線Ns13、コンデンサC4、抵抗R11を介して抵抗R3、スイッチング素子Q7に(+)の電圧が加わり、第２の同期整流素子Q3のゲートが充電されて第２の同期整流素子Q3がターンオンする。１次側では副スイッチング素子Q2がターンオンし、第２の同期整流素子Q3が導通して第２の平滑コンデンサC2が充電される。

副スイッチング素子Q2のオン期間直後に、直列インダクタL1の両端にはスイッチング素子Q8のゲート側を(+)とする電圧が発生し、Q8がターンオンする。Q8がターンオンすると、第２の同期整流素子Q3のゲート蓄積電荷が放電して第２の同期整流素子Q3がターンオフする。

電力伝送トランスMTの誘起電圧が反転して補助巻線Ns12、コンデンサC8、抵抗R14を介して抵抗R8、スイッチング素子Q10に(+)の電圧が加わり、第１の同期整流素子Q4のゲートが充電されて第１の同期整流素子Q4がターンオンする。１次側では主スイッチング素子Q1がターンオンし、Q4が導通して第１の平滑コンデンサC3が充電される。

上述のように、この第３の実施形態では直列インダクタL1の両端に発生する電圧をトリガーにして第１、第２の同期整流素子Q4，Q3をターンオフさせることで駆動する。

図１１は、第３の実施形態の別のＤＣ−ＤＣコンバータ１０３Ｂの回路図である。図１１に示す絶縁型ＤＣ−ＤＣコンバータ１０３Ｂにおいて、直列インダクタは１次巻線Np31が接続されたトランスPT2で構成されている。このトランスPT2は、その１次巻線Np31に発生する電圧を２次側に伝送して、第１、第２の同期整流素子Q4，Q3をターンオフさせる。その他は図１０に示したＤＣ−ＤＣコンバータ１０３と同様である。

《第４の実施形態》
図１２は第４の実施形態のＤＣ−ＤＣコンバータの、電力伝送トランスMTの電圧降下検出回路を示す図である。この回路にはコンパレータCOMP、基準電圧V4を発生する基準電圧発生回路を備えている。抵抗Rnsは電力伝送トランスMTの２次巻線Ns11の等価的な抵抗成分を表している。電力伝送トランスMTには誘導電圧差分巻線Ns14が設けられている。

トランスMTの２次巻線Ns11の等価的な抵抗成分Rnsには、２次巻線Ns11に流れる電流に応じた電圧降下が発生する。２次巻線Ns11に対し並列接続された誘導電圧差分巻線Ns14は、２次巻線Ns11と同一の巻き数で、かつ密結合されている。そのため、２次巻線Ns11と誘導電圧差分巻線Ns14の誘起電圧は打ち消しあう。誘導電圧差分巻線Ns14には直列に高抵抗Rdが接続されていて、電流が小さく抑制され、電圧降下はほとんど発生しない。従って、前記抵抗Rdの両端電圧を観測することで、抵抗成分Rnsでの電圧降下を測定することができる。

同期整流素子Q3，Q4を流れる電流を前記抵抗成分Rnsの電圧降下から推測して前記電圧降下が基準電圧V4以上の場合には、第２の同期整流素子Q３をターンオンさせ、基準電圧未満の場合はターンオフさせる。その結果、第２の同期整流素子Q３にはソースからドレインの方向にしか電流が流れない。

図１３は、図７に示した副スイッチング素子Q2および同期整流素子Q3，Q4へパルス信号を送信する回路の変形例であり、図７に示した回路において、コンデンサC1に蓄積した電荷が放電して発生する損失を低減させるように構成したものである。図１３に示す回路によれば、スイッチング素子Q6がオンするとスイッチング素子Q7がオフするので、スイッチング素子Q6のオン期間にコンデンサC1に電荷が残っている場合でも、その電荷が放電せず、放電損失を低減できる。

図１４は第４の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０４の回路図である。１次側制御回路PCCにおいて、端子OutAから主スイッチング素子Q1の駆動信号、端子OutBからオーバーラップ信号を出力する。端子OutAと端子OutBとの間には、信号伝送トランスPTの送信巻線Np21に直列に、インピーダンス素子であるコンデンサC9および抵抗R7が接続されている。そのため、信号伝送トランスPTには、デッドタイムに相当する期間にパルス信号が生成され、送信巻線Np21から受信巻線Np22、Ns21へ伝送される。

副スイッチング素子Q2の駆動回路部は、図７に示した駆動回路が用いられている。副スイッチング素子Q2は、電力伝送トランスMTの補助巻線Np12に発生する電圧と、信号伝送トランスPTの受信巻線Np22で受信したパルス信号とに基づいて駆動される。

第１の同期整流素子Q4の駆動回路部には、図１３に示した回路が用いられる。第１の同期整流素子Q4は、電力伝送トランスMTの補助巻線Ns12に発生する電圧と、信号伝送トランスPTの受信巻線Ns21で受信したパルス信号とに基づいて駆動される。信号伝送トランスPTで駆動されるスイッチング素子Q6に並列にスイッチング素子Q8が接続されていて、このスイッチング素子Q8のゲートは第２の同期整流素子Q3のゲートに共通接続されている。すなわち、第２の同期整流素子Q3のオン期間においては、スイッチング素子Q8もオン状態になる。Q8がオンすると第１の同期整流素子Q4はオフ状態に維持される。同期整流素子Q3，Q4が適正なタイミングで駆動されれば、同時オンは発生しないが、万が一駆動タイミングにずれが生じた場合でも、スイッチング素子Q8の作用によって、第１の同期整流素子Q4と第２の同期整流素子Q3の同時オンが防止される。

第４の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０４において、第２の同期整流素子Q3は、図１２に示した、トランスMTの２次巻線の電圧降下を検出する回路によって駆動される。すなわち、トランスMTの２次巻線Ns11の降下電圧を、誘導電圧差分巻線Ns14との差分によって検出し、第２の同期整流素子Q3を導通する方向の電流による２次巻線Ns11の降下電圧が一定値以上になると同期整流素子Q3はターンオンする。その後、第２の同期整流素子Q3を導通する方向の電流が減少し、２次巻線Ns11の降下電圧が一定値未満になると第２の同期整流素子Q3は再びターンオフする。

倍電圧整流における出力電流は第１の同期整流素子Q4と第２の同期整流素子Q3を1回ずつ通過するので、どちらか一方の同期整流素子に逆流防止対策を施せば、絶縁型ＤＣ−ＤＣコンバータの出力側から入力側方向に電力が伝送される逆流現象は発生しない。すなわち、第４の実施形態では第２の同期整流素子Q3がソースからドレイン方向への電流しか流れないよう駆動されているので、逆流現象は発生しない。

逆流現象が発生すると、絶縁型ＤＣ−ＤＣコンバータの入力電圧が上昇してスイッチング素子、整流素子等の部品が破壊されたり、絶縁型ＤＣ−ＤＣコンバータを並列運転する際に、あるコンバータが入力から出力に伝送した電力を、他のコンバータが出力から入力に回生する循環電流が生じてシステム効率が低下したりする問題が生じるが、第４の実施形態ではこのような問題を予防できる。

図１５は第５の実施形態における同期整流素子駆動回路部である。この回路にはコンパレータU1、電流増幅素子E2、検出抵抗R11等を備えている。同期整流素子Q3の寄生ダイオードに電流が流れると、その寄生ダイオードの両端に順方向降下電圧が生じる。ダイオードD2は前記寄生ダイオードに比べて順方向電圧降下が小さいショットキーバリアダイオードであるので、ダイオードD2に検出抵抗R11を介して電流が流れる。電流により検出抵抗R11の両端に基準電圧V3より大きい電圧が発生し、コンパレータU1の出力電圧がＬレベルからＨレベルに反転する。抵抗R9とコンデンサC11で構成する遅延回路による遅延の後、電流増幅素子E2の入力電圧もＬレベルからＨレベルに反転し、同期整流素子Q3、スイッチング素子Q9がターンオンする。

同期整流素子Q3に整流電流が流れると、Q3のソース−ドレイン間で電圧降下が生じる。検出抵抗R11は高抵抗で構成され、スイッチング素子Q9には電流はほとんど流れないので、Q9における電圧降下は小さい。従って、Q9がターンオンすることで、検出抵抗R11の両端で同期整流素子Q3の電圧降下が観測される。この同期整流素子Q3の電圧降下が観測されると、コンパレータU1の出力はＨレベルを維持し、同期整流素子Q3、スイッチング素子Q9はオン状態を維持する。

同期整流素子Q3の電流が減少することで検出抵抗R11の両端電圧が低下すると、コンパレータU1の出力電圧がＨレベルからＬレベルに反転し、ダイオードD3を介してコンデンサC11の電荷が放電され、電流増幅素子E2の入力電圧もＨレベルからＬレベルに反転するので、同期整流素子Q3、スイッチング素子Q9が再びターンオフする。前述の動作により、同期整流素子Q3はソースからドレイン方向に整流電流が流れる期間だけターンオンし、その他の期間はターンオフする。

スイッチング素子Q9には、ショットキーバリアダイオードD2に対して並列に寄生容量が存在するので、同期整流素子Q3のドレイン電圧が変化すると、前記寄生容量が通電して検出抵抗R11の両端にノイズが発生する。このノイズによる誤動作を防止するため、コンパレータU1には抵抗R8，R14によってヒステリシスが設けられ、更にダイオードD3、抵抗R9、コンデンサC11によって、同期整流素子Q3のターンオンは遅延させるがターンオフは遅延させない片側遅延回路が構成されている。

図１６は第５の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０５の回路図である。１次側制御回路PCCにおいて、副スイッチング素子Q2の駆動回路部は、信号伝送トランスPTの受信巻線Np22で受信したパルス信号と、端子OutBからコンデンサC12を介して伝送される信号を合成した電圧に基づいて副スイッチング素子Q2を駆動する。

端子OutBから出力されるオーバーラップ信号の変移はコンデンサC12を介して伝送され、コンデンサC12，C8で分圧される。また、コンデンサC8，C12と抵抗R6は微分回路を構成している。この微分回路の作用により、副スイッチング素子Q2のオフ期間にはスイッチング素子Q5のゲート−ソース間電圧はＨレベルに維持され、副スイッチング素子Q2のオフ状態がより確実に維持される。

第１の同期整流素子（オンオン側）Q4には、電力伝送トランスMTの補助巻線Ns12、コンデンサC7、抵抗R3、信号伝送トランスPTの受信巻線Ns21、スイッチング素子Q6による回路（図７に示した回路と同じ駆動回路）が接続されている。

この第５の実施形態では第１の同期整流素子Q4に対しては逆流対策が施されていないが、逆流対策の有無に関わらず第１の平滑コンデンサC3の電圧は“入力電圧×（トランス２次巻き数／トランス１次巻き数）”に維持されるので、オンオフ側の第２の同期整流素子Q3のみに逆流対策を施せば、絶縁型ＤＣ−ＤＣコンバータ１０５の出力側から入力側に電力が伝送される逆流現象は防止できる。

第５の実施形態において、第２の同期整流素子（オンオフ側）Q3には、図１５と全く同じ駆動回路が構成されている。すなわち、第２の同期整流素子Q3の電圧降下を検出するとQ3をターンオンさせ、Q3の導通電流が減少して電圧降下が一定値未満になると再びQ3がターンオフする。この駆動方法では、第２の同期整流素子Q3にはソースからドレイン方向にしか電流が流れないので、絶縁型ＤＣ−ＤＣコンバータ１０５の逆流電流は防止される。また、第２の同期整流素子Q3はこのQ3と第１の同期整流素子Q4との同時オンによって、第１、第２の平滑コンデンサC3，C2の蓄積電荷を放電する電流がQ3とQ4とを貫通する貫通電流の経路上にあるため、第５の実施形態の駆動方法は前記貫通電流を防止できるという効果を奏する。

《第６の実施形態》
図１７は第６の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０６の回路図である。１次側制御回路PCCにおいて、端子OutAは主スイッチング素子Q1の駆動信号を出力し、端子OutBはオーバーラップ信号を出力する。端子OutAと端子OutBとの間には、信号伝送トランスPTの送信巻線Np21と直列に、インピーダンス素子であるコンデンサC9および抵抗R6が接続されている。そのため、信号伝送トランスPTには、デッドタイムに相当する期間にパルス信号が生成され、送信巻線Np21から受信巻線Ns21、Ns22へ伝送される。

スイッチング素子Q12は、端子OutBの出力からコンデンサC11および抵抗R5で微分された信号と、ダイオードD7の出力が抵抗R12、R5で分圧された電圧とに基づいて駆動され、このスイッチング素子Q12が反転したタイミングで副スイッチング素子Q2が駆動される。

第１の同期整流素子（オンオン側）Q4には、電力伝送トランスMTの補助巻線Ns12、コンデンサC7、抵抗R3、R9、信号伝送トランスPTの受信巻線Ns21、ダイオードD5、D6、スイッチング素子Q10、Q11によって、図１１に示したものと同様の駆動回路が構成されている。

第６の実施形態では、第１の同期整流素子Q4に対しては逆流対策が施されていないが、逆流対策の有無に関わらず第１の平滑コンデンサC3の電圧は“入力電圧×（トランス２次巻き数／トランス１次巻き数）”に維持されるので、オンオフ側の第２の同期整流素子Q3のみに逆流対策を施せば、絶縁型ＤＣ−ＤＣコンバータの出力側から入力側に電力が伝送される逆流現象は防止できる。

第６の実施形態において、第２の同期整流素子（オンオフ側）Q3にも、図１１と同様の駆動回路が構成されている。すなわち、電力伝送トランスMTの補助巻線Ns13、コンデンサC8、抵抗R7、R8、信号伝送トランスの受信巻線Ns22、ダイオードD1、D4、スイッチング素子Q7、Q9によって駆動回路が構成されている。

抵抗R13は出力フィルタインダクタL2の等価抵抗である。出力フィルタインダクタL2の両端電圧は、抵抗R11とコンデンサC4で積分されて直流電圧に変換される。コンパレータU2は前記積分された直流電圧と基準電圧V4とを比較する。前記直流電圧が基準電圧未満の場合はコンパレータU2の出力電圧をLレベルに維持することで、ダイオードD8を介して接続されたスイッチング素子Q9のゲートはLレベルに維持され、第２の同期整流素子Q3のゲートに充電電流が流れ込まない。

前述のように軽負荷時には、第２の同期整流素子Q3がオフ状態に維持されるので、第６の実施形態の絶縁型ＤＣ−ＤＣコンバータ１０６には逆流電流は流れない。

C2…第２の平滑コンデンサ
C3…第１の平滑コンデンサ
C6…コンデンサ
C10…第３の平滑コンデンサ
COMP…コンパレータ
D2…ショットキーバリアダイオード
E2…電流増幅素子
L1…直列インダクタ
L2…出力フィルタインダクタ
Lm…励磁インダクタンス
Load…負荷回路
MT…電力伝送トランス
OutA…主スイッチング素子駆動端子
OutB…オーバーラップ信号出力端子
PCC…1次側制御回路
PT．PT2…信号伝送トランス
Q1…主スイッチング素子
Q2…副スイッチング素子
Q3…第２の同期整流素子
Q4…第１の同期整流素子
Rd…高抵抗
Rns…抵抗成分
SCC…２次側制御回路
U1，U2…コンパレータ
１０１，１０１Ｂ…ＤＣ−ＤＣコンバータ
１０２…ＤＣ−ＤＣコンバータ
１０３，１０３Ｂ…ＤＣ−ＤＣコンバータ
１０４〜１０６…ＤＣ−ＤＣコンバータ

Claims (18)

1. 直流電源入力部と、
   電力伝送トランスと、
   前記直流電源入力部から前記電力伝送トランスの１次巻線に加わる直流電圧をスイッチング制御する主スイッチング素子と、前記主スイッチング素子のオンオフと相補的でデッドタイムを挟んだタイミングで駆動される副スイッチング素子と、
   前記副スイッチング素子に対して直列に接続されて直列回路を構成し、この直列回路が前記電力伝送トランスの１次巻線の一端に接続されるコンデンサと、
   前記電力伝送トランスの１次巻線または２次巻線に対して直列に接続される直列インダクタと、
   前記電力伝送トランスの２次巻線に接続された、第１、第２の同期整流素子と、
   前記第１、第２の同期整流素子を駆動する同期整流駆動回路と
   前記第１、第２の同期整流素子とともに倍電圧整流・平滑回路が構成される第１、第２の平滑コンデンサと、
   前記主スイッチング素子の導通期間に開始される第１の同期整流素子の導通期間に、前記直列インダクタおよび第１の同期整流素子を介して前記第１の平滑コンデンサが充電され、前記副スイッチング素子の導通期間に開始される第２の同期整流素子の導通期間に、前記直列インダクタと、第２の同期整流素子を介して前記第２の平滑コンデンサが充電され、前記倍電圧整流・平滑回路の出力電圧または出力電流が目標値に漸近するように前記主スイッチング素子のデューティ比によって入出力変換比を制御する制御回路と、
   を備えたことを特徴とする絶縁型スイッチング電源装置。
2. 前記同期整流駆動回路は、
   前記第１の同期整流素子を前記主スイッチング素子の導通開始より遅れてターンオンして前記主スイッチング素子のターンオフ直後に前記第１の同期整流素子を流れる電流を減少させ、
   前記第２の同期整流素子を前記副スイッチング素子の導通開始より遅れてターンオンして前記副スイッチング素子のターンオフ直後に前記第２の同期整流素子を流れる電流を減少させる、請求項１に記載の絶縁型スイッチング電源装置。
3. 前記同期整流駆動回路は、前記第１の同期整流素子を前記主スイッチング素子のターンオフと同時か遅れたタイミングでターンオフ駆動し、
   前記第２の同期整流素子を前記副スイッチング素子のターンオフと同時か遅れたタイミングでターンオフ駆動する、請求項２に記載の絶縁型スイッチング電源装置。
4. 前記同期整流駆動回路は、前記第１の同期整流素子または前記第２の同期整流素子の少なくとも一方は、前記電力伝送トランスに励起される電圧を利用してターンオン駆動する請求項２または３に記載の絶縁型スイッチング電源装置。
5. 複数の巻線を有する信号伝送トランスを備え、前記同期整流駆動回路は、前記信号伝送トランスを介して１次側から２次側に伝送されたパルス信号を受信して、前記第１の同期整流素子と前記第２の同期整流素子の少なくも一方をターンオフさせる、請求項２〜４のいずれかに記載の絶縁型スイッチング電源装置。
6. 複数の巻線を有する信号伝送トランスを備え、前記同期整流駆動回路は、前記副スイッチング素子を前記電力伝送トランスに励起される電圧を利用してターンオン駆動し、前記信号伝送トランスを介して伝送したパルス信号を受信して前記副スイッチング素子をターンオフさせる、請求項２〜５のいずれかに記載の絶縁型スイッチング電源装置。
7. 前記主スイッチング素子のオン期間にＨレベルとなる方形波状の主スイッチング素子駆動信号を主スイッチング素子駆動端子に出力し、前記主スイッチング素子のオン期間に加えて、前後のデッドタイム期間もＨレベルとなる方形波状のオーバーラップ信号をオーバーラップ信号出力端子に出力する１次側の制御回路を備え、
   前記、主スイッチング素子駆動端子とオーバーラップ信号出力端子との間に、直接、もしくはインピーダンス素子を介して前記信号伝送トランスの送信巻線を接続し、前記デッドタイム期間に発生するパルス信号を、前記信号伝送トランスによって伝送する、請求項５または６に記載の絶縁型スイッチング電源装置。
8. 前記電力伝送トランスの２次巻線に対して直列に接続される直列インダクタを備え、前記同期整流駆動回路は、前記直列インダクタの両端に加わる電圧を検知して、第１、第２の同期整流素子の少なくとも一方をターンオフさせる、請求項１〜４のいずれかに記載の絶縁型スイッチング電源装置。
9. 前記電力伝送トランスの１次巻線に対して直列に接続される直列インダクタを備え、
   前記直列インダクタは２次巻線を備える直列インダクタトランスであり、前記直列インダクタトランスの１次巻線の両端に加わる電圧が２次巻線に伝送され、前記２次巻線の電圧変化を検知して、第１、第２の同期整流素子の少なくとも一方をターンオフさせる、請求項１〜４のいずれかに記載の絶縁型スイッチング電源装置。
10. 前記直流電源入力部から前記倍電圧整流・平滑回路の出力に至る経路における電流量を検知する電流検知手段を備え、
    前記電流検知手段の検出値が一定値以下の場合に、前記第１、第２の同期整流素子のうち少なくとも一方をオフ状態に維持する逆流防止回路を備えた、請求項１〜９のいずれかに記載の絶縁型スイッチング電源装置。
11. 前記電流検知手段は、巻回方向およびターン数が前記電力伝送トランスの２次巻線に等しい誘導電圧差分巻線と検出抵抗との直列回路が前記電力伝送トランスの２次巻線に対して並列に接続された回路である、請求項１０に記載の絶縁型スイッチング電源装置。
12. 前記第１、第２の同期整流素子のうち、少なくとも一方に同期整流素子の電圧降下を検出する電圧降下検出回路を備え、
    前記電圧降下検出回路が検出する電圧降下が一定値以上の期間のみ前記同期整流素子をオン状態に維持する逆流防止回路を備えた、請求項１〜９のいずれかに記載の絶縁型スイッチング電源装置。
13. 前記倍電圧整流・平滑回路の後段にフィルタインダクタを含むπ型フィルタを備え、
    前記フィルタインダクタの両端電圧を積分して前記フィルタインダクタの降下電圧を検出する降下電圧検出回路を備え、
    前記降下電圧検出回路が検出する降下電圧が一定値以下の場合に、前記第１、第２の同期整流素子のうち少なくとも一方をオフ状態に維持する逆流防止回路を備えた、請求項１〜９のいずれかに記載の絶縁型スイッチング電源装置。
14. 前記第１、第２の同期整流素子が同時にオンすることで、前記第１、第２の平滑コンデンサの蓄積電荷が前記第１、第２の同期整流素子を貫通して放電する貫通電流の発生を防止する貫通電流防止回路を備えた、請求項１〜１３のいずれかに記載の絶縁型スイッチング電源装置。
15. 前記直流電源入力部から前記倍電圧整流・平滑回路の出力に至る経路と、前記貫通電流との共通経路に、電流量を検知する順方向電流検知回路を備え、
    前記貫通電流防止回路は、前記順方向電流検知回路が検出する順方向電流が一定値以下の場合に、前記第１、第２の同期整流素子のうち少なくとも一方をオフ状態に維持することで、出力部から入力側へ電力が伝送される逆流現象と、前記第１、第２の平滑コンデンサの蓄積電荷が前記第１、第２の同期整流素子を貫通して放電する貫通電流とを共に防止する、請求項１４に記載の絶縁型スイッチング電源装置。
16. 前記第１、第２の同期整流素子のうち、ローサイド側に接続された同期整流素子とオン期間がほぼ一致した制御端子短絡スイッチを備え、
    前記貫通電流防止回路は、前記制御端子短絡スイッチがオンするとハイサイド側に接続された同期整流素子の制御端子電圧が低減されて、前記ハイサイド側に接続された同期整流素子をオフ状態に維持する、請求項１４に記載の絶縁型スイッチング電源装置。
17. 前記直列インダクタは前記電力伝送トランスのリーケージインダクタンスで構成された、請求項１〜１６のいずれかに記載の絶縁型スイッチング電源装置。
18. 前記直列インダクタはトランスとは別個のインダクタで構成された、請求項１〜１６のいずれかに記載の絶縁型スイッチング電源装置。

Images