JP2010154626A - スイッチング電源 - Google Patents

Abstract

【課題】同期整流タイプのフォワード型スイッチング電源では、１次側電源が切断されて１次側スイッチング素子の動作が停止すると２次側に逆電流が流れ、自励発振が発生して２次側に大電流が流れ、また高圧サージが発生する。そのため、スイッチング素子として高耐圧、大電流の素子が必要であり、またサージ防止のために回路構成が複雑になる。
【解決手段】２次側のフォワード動作用スイッチング素子１７およびフライホイール動作用スイッチング素子１９の電流を検出し、逆電流を検出するとこれらのスイッチング素子１７、１９を強制的にオフにする駆動停止部３１、３３を備えた。
【選択図】図１

Description

本発明は同期整流を行うフォワード形スイッチング電源に関し、一次側の電圧が低下あるいは切断されても２次側のスイッチング素子に逆電流が流れることがなく、また２次側スイッチング素子の自励発振動作によって高電圧サージが発生することがないスイッチング電源に関するものである。

図６に、従来の同期整流を行うフォワード形スイッチング電源の構成を示す。図６において、１０は直流電源、１１はこの直流電源１０に並列接続されたコンデンサである。１２はトランスであり、端子１、２を具備する一次側巻線、端子３、４を具備する２次側巻線を有している。直流電源１０の出力電圧は端子１に印加される。

ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)１４のドレインは端子２に接続され、ＭＯＳＦＥＴ１３のドレインはコンデンサ１５を介して端子２に接続される。これらＭＯＳＦＥＴ１３、１４のソースは電源１０の負側に接続され、ゲートには１次制御部１６の出力信号が印加される

トランス１２の端子３にはＭＯＳＦＥＴ１９のドレインおよびチョークコイル２１の一端が接続され、端子４にはＭＯＳＦＥＴ１７のドレインが接続される。チョークコイル２１の他端は出力端子２３ａに接続され、ＭＯＳＦＥＴ１７、１９のソースは出力端子２３ｂ接続される。出力端子２３ａ、２３ｂ間にはコンデンサ２２が接続される。

抵抗１８はＭＯＳＦＥＴ１７の同期整流駆動回路として動作する抵抗であり、その一端はトランス１２の端子３に、他端はＭＯＳＦＥＴ１７のゲートに接続される。抵抗２０はＭＯＳＦＥＴ１９の同期整流駆動回路として動作する抵抗であり、その一端はトランス１２の端子４に、他端はＭＯＳＦＥＴ１９のゲートに接続される。

出力端子２３ａの電圧は２次制御部２４に入力される。この２次制御部２４の出力信号はフォトカプラ２５を介して１次制御部１６に入力される。

次に、図７に基づいてこのスイッチング電源の動作を説明する。なお、ＭＯＳＦＥＴ１３は１次側のサージ電圧を抑制するアクティブクランプ用のＦＥＴであり、ＭＯＳＦＥＴ１４と相補的にオンオフする。また、ＭＯＳＦＥＴ１７はフォワード動作用ＭＯＳＦＥＴ、ＭＯＳＦＥＴ１９はフライホイール動作用ＭＯＳＦＥＴである。

図７において、（Ａ）〜（Ｃ）、（Ｄ）〜（Ｆ）、（Ｇ）〜（Ｉ）はそれぞれＭＯＳＦＥＴ１４、１７、１９のゲートソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄの変化を表した特性図である。

（Ａ）に示すように、ＭＯＳＦＥＴ１４のゲートには一定周期ｔｃｙｃでゲート−ソース間電圧Ｖｇｓが印加される。このため、（Ｂ）に示すようにＭＯＳＦＥＴ１４は一定周期でオンオフを繰り返す。ＭＯＳＦＥＴ１４がオンになると、（Ｃ）に示すようにドレイン電流Ｉｄが流れる。

このドレイン電流Ｉｄはトランス１２の１次側巻線に流れるので、２次巻線に電流が誘導されて端子３が高電位側、端子４が低電位側になる。（Ｄ）、（Ｇ）に示すように、この期間はＭＯＳＦＥＴ１７のみゲート−ソース間電圧Ｖｇｓが印加され、（Ｅ）、（Ｈ）に示すようにＭＯＳＦＥＴ１７はオン、同１９はオフになる。このとき、図６の点線２６の経路で電流が流れる。トランス１２の１次側から供給されたエネルギーは、チョークコイル２１に蓄積される（フォワード動作）。

ＭＯＳＦＥＴ１４がオフになるとトランス１２の２次側に電流が流れなくなり、逆起電力のために端子３が低電位側、端子４が高電位側になる。（Ｄ）、（Ｇ）に示すように、この期間はＭＯＳＦＥＴ１９のみゲート−ソース間電圧Ｖｇｓが印加され、（Ｅ）、（Ｈ）に示すようにＭＯＳＦＥＴ１７はオフ、同１９はオンになる。このため、図６の一点鎖線２７の経路で電流が流れ、チョークコイル２１に蓄積されたエネルギーは放出される（フライホイール動作）。

図６のスイッチング電源は、入力電圧が低下あるいは切断されてＭＯＳＦＥＴ１４のスイッチング動作が停止すると、コンデンサ２２に残留した電荷によって２次側に逆電流が流れ、ＭＯＳＦＥＴ１４の動作と同期しない自励発振動作が生じるという課題があった。また、端子２３ａ、２３ｂから高電圧が印加され、あるいは全負荷から急激に無負荷になってもＭＯＳＦＥＴ１４の動作が停止し、同様に逆電流が流れて自励発振が発生する。この自励発振のパルス幅および周期を制御することはできない。

この逆電流は次の経路で流れる。ＭＯＳＦＥＴ１４が動作を停止した状態でＭＯＳＦＥＴ１９がオン、ＭＯＳＦＥＴ１７がオフになると、ＭＯＳＦＥＴ１９、コンデンサ２２、チョークコイル２１の経路、すなわち図６の一点鎖線２７と逆方向に逆電流が流れる。また、ＭＯＳＦＥＴ１９がオフ、ＭＯＳＦＥＴ１７がオンになると、トランス１２の２次側巻線、ＭＯＳＦＥＴ１７、コンデンサ２２、チョークコイル２１の経路、すなわち図６の点線２６と逆方向に逆電流が流れる。

図８を用いて、この現象を詳細に説明する。図８において、（Ａ）〜（Ｃ）、（Ｄ）〜（Ｆ）、（Ｇ）〜（Ｉ）はそれぞれＭＯＳＦＥＴ１４、１７、１９のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄの変化を表した特性図である。

時刻ｔ１でトランス１２に供給される１次側電圧が切断されると、（Ａ）に示すようにＭＯＳＦＥＴ１４のゲート−ソース間電圧Ｖｇｓが０Ｖになってオフになり、（Ｃ）に示すようにドレイン電流Ｉｄは０になる。このため、ＭＯＳＦＥＴ１７はオフ、同１９はオンになり、ＭＯＳＦＥＴ１９を含む経路で逆電流が流れる。ＭＯＳＦＥＴ１４がオフなのでトランス１２もオフになり、ＭＯＳＦＥＴ１９のゲート−ソース間に蓄積された電荷は放電され難くなる。そのため、（Ｇ）に示すように、ＭＯＳＦＥＴ１９のゲート−ソース間電圧Ｖｇｓは徐々に低下していく。

時刻ｔ２でＭＯＳＦＥＴ１９のＶｇｓが０になると、ＭＯＳＦＥＴ１９がオフ、同１７がオンになり、ＭＯＳＦＥＴ１７を含む経路で逆電流が流れる。この場合もＭＯＳＦＥＴ１７のゲート−ソース間に蓄積された電荷は放電され難いので、（Ｄ）に示すようにゲート−ソース間電圧Ｖｇｓは徐々に小さくなる。このため、ＭＯＳＦＥＴ１７、１９がオンである時間は通常動作時のオン時間より長くなる。

特許文献１および２には、出力過電圧に起因する逆電流動作あるいは自例発振が生じても、同期整流スイッチング素子へのストレスを軽減して安定に動作する同期整流型フォワードコンバータの発明が記載されている。

特許文献１に記載された発明は、トランスに補助巻線Ｎ４を設け、この補助巻線Ｎ４に直列に転流スイッチターンオフ用スイッチ素子Ｑ５を接続する。１次側制御停止検知回路２５Ａは制御用スイッチ素子駆動回路２４Ａを介してスイッチング制御回路２３の駆動停止を検出したときに、転流スイッチターンオフ用スイッチ素子Ｑ５をオンにして、転流スイッチ素子Ｑ３のゲート−ソース間に蓄積された電荷を速やかに放電するようにする。

特許文献２に記載された発明は、トランスに補助巻線Ｎ４を設け、この補助巻線Ｎ４に直列に第１、第２の転流スイッチターンオフ制御用スイッチ素子Ｑ５、Ｑ４を接続する。第１の転流スイッチターンオフ制御用スイッチ素子Ｑ５を主スイッチ素子Ｑ１のオンに同期してオンにし、第２の転流ターンオフ制御用スイッチ素子Ｑ４を、トランスＴのフライバック電圧が所定値以上に上昇したときにオンにして、転流スイッチ素子Ｑ３のゲート−ソース間に蓄積された電荷を速やかに放電させる。

特許文献３には、サージ電流を防止できるスイッチング電源の発明が記載されている。特許文献３に記載された発明は、トランスに同期整流ＭＯＳトランジスタ２１を駆動する補助巻線４３を設け、この補助巻線４３に強制遮断回路３０を接続して、主スイッチング素子１２が遮断状態から導電状態に転じる前に同期整流ＭＯＳトランジスタ２１を強制的に遮断するようにする。主スイッチング素子１２と同期整流ＭＯＳトランジスタ２１が同時にオンにならないので、サージ電流が発生しない。
特開２００７−８２３５４号公報 特開２００７−６８３２７号公報 特開２０００−１１６１２２号公報

しかしながら、このようなスイッチング電源には次のような課題があった。前述したように、図６のスイッチング電源は入力電圧の低下や遮断によってＭＯＳＦＥＴ１４が動作を停止すると２次側に逆電流が流れ、自励発振が発生するという課題があった。

自励発振時の２次側の電流Ｉｄは、コンデンサ２２の電圧をＶｃｏ、チョークコイル２３のインダクタンスをＬ１、ＭＯＳＦＥＴ１７あるいは１９がオンしている時間をＴｏｎとすると、下記（１）式で表される。
Ｉｄ＝（Ｖｃｏ／Ｌ１）×Ｔｏｎ ・・・・・・・ （１）

すなわち、２次側の電流Ｉｄはオン時間Ｔｏｎに比例して増加する。前述したように、自励発振時のオン時間Ｔｏｎは通常動作時のＴｏｎより長いので、自励発振時には通常動作時よりも大きな電流が流れる。

図９に、自励発振時に流れる逆電流の測定例を示す。なお、横軸は時間であり２０μｓ／ｄｉｖ、縦軸は電流であり２０Ａ／ｄｉｖである。この図からわかるように、最大−５０Ａの電流が流れている。この電源の通常動作時の電流は最大−１７Ａなので、約２．５倍の電流が流れる。

また、電流の方向が逆なので、フライホール動作（ＭＯＳＦＥＴ１９がオン）からフォワード動作（ＭＯＳＦＥＴ１７がオン）あるいはその逆の移行時にＭＯＳＦＥＴ１７、１９の寄生ダイオードの向きが逆になり、これらのＭＯＳＦＥＴがオンになるまで電流が流れない。そのため、２次側に流れる電流が不連続になり、高圧のサージが発生してＭＯＳＦＥＴ１７、１９に過大なストレスがかかる。そのため、高耐圧、大電流素子を用いなければならず、コストアップの要因になってしまうという課題もあった。

特許文献１、２に記載されたスイッチング電源は逆電流や自励発振が発生しないという特徴があるが、特許文献１の発明では１次側に制御停止検知回路、停止信号を２次側に伝達するパルストランス、同期整流素子を駆動するタイミングを与える補助巻線が必要であり、特許文献２の発明では１次側に制御停止検知回路、および同期整流の駆動タイミングを与えるための補助巻線、出力電圧と１次側動作停止を検出する別巻線の整流電圧を比較する回路が必要になり、いずれも回路規模が大きくなってしまうという課題があった。

また、特許文献２に記載された発明では整流電圧を比較基準として用いるために、１次側の停止検出速度とノイズ許容度がトレードオフになるという課題もあった。

特許文献３に記載された発明は、同期整流の駆動タイミングを与える巻線やサージ電圧を検出する回路が必要であり回路規模が大きくなる、サージ電圧のピークを検出して自励発振を検出するために、検出速度とノイズ許容度のトレードオフが発生するという課題があった。

従って本発明の目的は、２次側の逆電流や自励発振を防止でき、かつ回路規模を小さくすることができるスイッチング電源を提供することにある。

このような課題を解決するために、本発明のうち請求項１記載の発明は、
所定の周期でトランスの１次側に断続的に電流を流す第１のスイッチング素子と、前記トランスの２次側に配置され、前記第１のスイッチング素子がオンになったときにオンになる第２のスイッチング素子と、前記トランスの２次側に配置され、前記第１のスイッチング素子がオフになったときにオンになる第３のスイッチング素子を具備したスイッチング電源において、
前記第２のスイッチング素子のオンオフを制御する第１の駆動部と、
前記第３のスイッチング素子のオンオフを制御する第２の駆動部と、
前記第２のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第２のスイッチング素子をオフにする第１の駆動停止部と、
前記第３のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第３のスイッチング素子をオフにする第２の駆動停止部と、
を具備したものである。第１のスイッチング素子が動作を停止しても逆電流が流れないので、第２、第３のスイッチング素子にストレスを与えることがない。

請求項２記載の発明は、請求項１記載の発明において、
前記スイッチング素子としてＭＯＳＦＥＴを用いたものである。効率がよくなる。

請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記第１、第２の駆動部の少なくとも１つを、
前記トランスの２次側にその一端が接続され、他端が駆動信号を出力する出力端子に接続されるダイオードと、
前記トランスの２次側と前記出力端子に接続される第４のスイッチング素子と、
前記第４のスイッチング素子の制御端子と基準電位点との間に接続されるツェナダイオードと、
で構成したものである。第２、第３のスイッチング素子のオフタイミングが遅れたときに生じる短絡回路の生成を防止できる。

請求項４記載の発明は、請求項１若しくは請求項２記載の発明において、
前記第１、第２の駆動部の少なくとも１つを、
前記トランスの２次側にその一端が接続され、他端が前記第２または第３のスイッチング素子の制御端子に接続される抵抗で構成したものである。駆動部の構成を簡単にできる。

請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記第１、第２の駆動停止部の少なくとも１つを、
前記第２または第３のスイッチング素子に流れる電流を検出する逆電流検出部と、
前記逆電流検出部の出力によって前記第２または第３のスイッチング素子をオフにする停止部と、
で構成したものである。構成を簡単にできる。

請求項６記載の発明は、請求項５記載の発明において、
前記逆電流検出部としてカレントトランスを用いたものである。損失を低減できる。

請求項７記載の発明は、請求項５記載の発明において、
前記逆電流検出部を、
検知すべき電流が流れる経路中に配置された抵抗と、
この抵抗両端の電圧が入力されるコンパレータと、
で構成したものである。簡単な構成で逆電流を検出できる。

請求項８記載の発明は、請求項７記載の発明において、
前記第２または第３のスイッチング素子のオン抵抗を前記電流検知部の抵抗として用いたものである。構成が簡単になり、かつ損失を低減できる。

請求項９記載の発明は、請求項７若しくは請求項８記載の発明において、
前記電流検知部の抵抗を、前記第２、第３のスイッチング素子がオンしたときに流れる電流が共に流れる経路中に配置することにより、前記第１および第２の駆動停止部の逆電流検出部を共用するようにしたものである。構成が簡単になる。

請求項１０記載の発明は、請求項５乃至請求項９いずれかに記載の発明において、
前記停止部を、そのコレクタが停止すべきスイッチング素子の制御端子に接続され、エミッタが基準電位に接続され、ベースに前記逆電流検出部の出力が入力されるトランジスタで構成したものである。構成が簡単になる。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５、６、７、８、９および１０の発明によれば、同期整流を行うフォワード型スイッチング電源において、２次側のフォワード動作用スイッチング素子とフライホイール動作用スイッチング素子に流れる電流を検出し、この電流の向きが通常使用時とは逆方向に流れたときに、これらのスイッチング素子を強制的にオフにするようにした。

自励発振につながる逆電流を検出して、同期整流を行うフォワード動作用スイッチング素子とフライホイール動作用スイッチング素子をオフにするようにしたので、過大な電流が流れることがなく、かつ高圧サージが発生することがない。そのため、これらのスイッチング素子にストレスをかけることがなくなるので、これらのスイッチング素子として高圧、大電流のスイッチング素子を用いる必要がなくなるという効果がある。

また、電流の方向を検出するだけであり、電流値の検出精度は必要ないので、逆電流を検出する構成を簡単にすることができる。そのため、スイッチング電源の構成が簡単になり、コストを下げることができるという効果もある。

さらに、逆電流検出部の検出点がずれて無負荷時や起動時にスイッチング素子がオフになっても、これらのスイッチング素子の寄生ダイオードによってダイオード整流タイプのフォワード電源として動作するので、スイッチング電源の動作には影響しない。低出力電流であれば、寄生ダイオードに通電した際の発熱もわずかなので、高精度な逆電流検出は必要ない。そのため、構成を簡単にすることができる。

以下本発明を図面を用いて詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図６と同じ要素には同一符号を付し、説明を省略する。また、本実施例でもアクティブクランプ用ＭＯＳＦＥＴ１３、およびコンデンサ１５が実装されているが、本発明の動作に関係しないので、記載を省略している。

なお、ＭＯＳＦＥＴ１４、１７、１９はそれぞれ第１〜第３のスイッチング素子に相当し、同期整流駆動部３０、３２はそれぞれ第１、第２の駆動部に相当する。また、駆動停止部３１、３３はそれぞれ第１、第２の駆動停止部に相当する。

図１において、ＭＯＳＦＥＴ１４がオンになるとトランス１２の端子３が高電位側、端子４が低電位側になり、ＭＯＳＦＥＴ１７がオン、同１９がオフになってフォワード動作を行う。ＭＯＳＦＥＴ１４がオフになると逆起電力のために端子４が高電位側、端子３が低電位側になり、ＭＯＳＦＥＴ１９がオン、同１７がオフになってフライホイール動作を行う。点線２６は通常使用状態におけるフォワード動作時の電流の経路、一点鎖線２７は通常使用状態におけるフライホイール動作時の電流の経路である。

３０は同期整流駆動部であり、２つの端子１Ａ、２Ａを有している。端子１Ａはトランス１２の端子３に接続され、端子２Ａは後述する駆動停止部３１を経由してＭＯＳＦＥＴ１７のゲートに接続される。

同期整流駆動部３０は、図６の抵抗１８と同じ動作を行う。すなわち、ＭＯＳＦＥＴ１４がオンになり、トランス１２の端子３が高電位側になるとＭＯＳＦＥＴ１７をオンにし、低電位側になるとＭＯＳＦＥＴ１７をオフにする。

３１は駆動停止部であり、４つの端子１Ｂ〜４Ｂを具備している。端子１Ｂは同期整流駆動部３０の端子２Ａに接続され、端子２ＢはＭＯＳＦＥＴ１７のゲートに接続される。また、端子３ＢはＭＯＳＦＥＴ１７のソースに接続され、端子４Ｂは出力端子２３ｂに接続される。出力端子２３ｂの電位は、このスイッチング電源の２次側の基準電位である。

駆動停止部３１はＭＯＳＦＥＴ１７に流れる電流を監視し、この電流が逆電流、すなわち図６の点線２６とは逆方向に流れると、ＭＯＳＦＥＴ１７を強制的にオフにする。逆電流でないときは、同期整流駆動部３０の出力信号を通過させてＭＯＳＦＥＴ１７のゲートに入力する。

３２は３０と同じ構成の同期整流駆動部であり、その端子１Ａはトランス１２の端子４に、端子２Ａは後述する駆動停止部３３を経てＭＯＳＦＥＴ１９のゲートに接続される。

３３は駆動停止部３１と同じ構成を有する駆動停止部であり、その端子１Ｂは同期整流駆動部３２の端子２Ａに、端子２ＢはＭＯＳＦＥＴ１９のゲートに接続される。また、端子３ＢはＭＯＳＦＥＴ１９のソースに接続され、４Ｂは出力端子２３ｂに接続される。

同期整流駆動部３２は、ＭＯＳＦＥＴ１４がオフになり、トランス１２の端子４が高電位側になるとＭＯＳＦＥＴ１９をオンにし、低電位側になるとＭＯＳＦＥＴ１９をオフにする。

駆動停止部３３はＭＯＳＦＥＴ１９に流れる電流を監視し、この電流が逆電流、すなわち図６の一点鎖線２７とは逆方向に流れると、ＭＯＳＦＥＴ１９を強制的にオフにする。逆電流でないときは、同期整流駆動部３２の出力信号を通過させてＭＯＳＦＥＴ１９のゲートに入力する。

図２に同期整流駆動部３０、３２の構成を示す。図２において、４０は同期整流駆動部であり、ダイオード４１、抵抗４２、４４〜４６、ＭＯＳＦＥＴ４３、ツェナダイオード４７、端子１Ａ〜３Ａで構成される。この端子１Ａ、２Ａは、図１の同期整流駆動部３０、３２の端子１Ａ、２Ａに対応し、端子２ＡはＭＯＳＦＥＴを駆動する信号を出力する出力端子である。また、ＭＯＳＦＥＴ４３は第４のスイッチング素子に相当する。

ダイオード４１のカソードは端子１Ａに接続され、アノードは端子２Ａに接続される。抵抗４２の一端は端子２Ａに接続され、他端はＭＯＳＦＥＴ４３のソースに接続される。このＭＯＳＦＥＴ４３のドレインは端子１Ａに接続される。

抵抗４４〜４６の一端は共通接続され、ツェナダイオード４７のカソードに接続される。また、それらの他端はそれぞれＭＯＳＦＥＴ４３のソース、ゲート、ドレインに接続される。ツェナダイオード４７のアノードは端子３Ａに接続される。

このような構成において、端子１Ａはトランス１２の端子３（端子４）に接続され、端子２Ａは駆動停止部３１（３３）の端子１Ｂに接続される。また、端子３Ａは出力端子２３ｂ（基準電位）に接続される。

端子１Ａが高電位側になるとＭＯＳＦＥＴ４３はオンになる。端子２Ａ側に接続されたＭＯＳＦＥＴ１７（１９）のゲートは高レベルになり、これらのＭＯＳＦＥＴはオンになる。端子１Ａが低電位側になるとＭＯＳＦＥＴ４３はオフになる。ＭＯＳＦＥＴ１７（１９）のゲートは低レベルになり、これらのＭＯＳＦＥＴはオフになる。

なお、フライホイール動作からフォワード動作に移行するときにＭＯＳＦＥＴ１９がオフになるタイミングが遅れた場合、あるいはフォワード動作からフライホイール動作に移行するときにＭＯＳＦＥＴ１７がオフになるタイミングが遅れた場合に、トランス１２の３番端子と４番端子、ＭＯＳＦＥＴ１７、１９を通る短絡経路が形成される。ダイオード４１は、ＭＯＳＦＥＴ１７、１９のゲートに蓄積された電荷を素早く引き抜いて、この短絡経路の形成を防止するために用いられる。

同期整流駆動部４０は、図６の抵抗１８、２０のみで構成された同期整流駆動部と比べて複雑な構成となっているが、このような構成にすることにより、適切な電圧およびタイミングでＭＯＳＦＥＴ１７、１９を駆動することができ、かつ短絡回路の形成を防止できる。なお、図６従来例と同様に、同期整流駆動部として抵抗を用いることもできる。

図３に駆動停止部３１、３３の構成を示す。図３において、５０は駆動停止部であり、抵抗５１、コンパレータ５２、トランジスタ５３、端子１Ｂ〜４Ｂで構成される。この端子１Ｂ〜４Ｂは、図１の駆動停止部３１、３３の端子１Ｂ〜４Ｂに対応する。この駆動停止部５０は、抵抗５１とコンパレータ５２で逆電流を検出する逆電流検出部を構成し、トランジスタ５３でＭＯＳＦＥＴ１７、１９の駆動を停止する停止部を構成している。

抵抗５１の両端はそれぞれ端子３Ｂ、４Ｂに接続される。コンパレータ５２の入力端子は端子３Ｂに接続され、出力端子はトランジスタ５３のベースに接続される。また、トランジスタ５３のコレクタは端子１Ｂと２Ｂに接続され、エミッタは端子４Ｂに接続される。

抵抗５１にはＭＯＳＦＥＴ１７（１９）に流れる電流が流れる。図１の矢印２６、２７からわかるように、通常使用状態では電流は端子４Ｂから３Ｂに向かって流れる。そのため、コンパレータ５２には負電圧が入力されるので、その出力は低レベルになり、トランジスタ５３はオフになる。端子１Ｂから入力された同期整流駆動部３０（３２）の出力はそのまま端子２Ｂを経てＭＯＳＦＥＴ１７（１９）のゲートに入力される。

抵抗５１に流れる電流の向きが逆になると、コンパレータ５２には正の電圧が入力される。コンパレータ５２の出力は高レベルになり、トランジスタ５３はオンになる。このため、同期整流駆動部３０（３２）の出力信号のレベルに関わらずＭＯＳＦＥＴ１７（１９）のゲートは低レベルになり、これらのＭＯＳＦＥＴはオフになる。

このように、ＭＯＳＦＥＴ１７、１９に流れる電流の向きが逆になると、駆動停止部５０はＭＯＳＦＥＴ１７、１９を強制的にオフにする。このため、これらのＭＯＳＦＥＴに過大な逆電流が流れることがなくなる。なお、トランジスタ５３の代わりにＭＯＳＦＥＴを用いてもよい。

図４に、通常使用状態における各部の波形を示す。図４（Ａ）〜（Ｉ）はそれぞれＭＯＳＦＥＴ１４、１７、１９のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄの波形であり、図７の（Ａ）〜（Ｉ）と同じものである。

ＭＯＳＦＥＴ１４はｔｃｙｃの周期でオンオフを繰り返す。ＭＯＳＦＥＴ１４がオンのときはフォワード動作になり、ＭＯＳＦＥＴ１７はオン、同１９はオフになる。ＭＯＳＦＥＴ１４がオフのときはフライホイール動作になり、ＭＯＳＦＥＴ１７はオフ、同１９はオンになる。

（Ｊ）は駆動停止部３３内のコンパレータ５２の入力電圧波形、（Ｋ）は出力波形である。コンパレータ５２には、ＭＯＳＦＥＴ１９に流れる電流に対応する電圧が入力される。但し、前述したように電流は端子４Ｂから３Ｂに向かって流れるので、極性はマイナスになる。このため、コンパレータ５２の出力は低レベルを維持し、トランジスタ５３はオフになる。

なお、駆動停止部３１内のコンパレータ５２の入出力波形も同じようになる。コンパレータ５２の入力波形はＭＯＳＦＥＴ１７に流れる電流に比例するが、極性はマイナスになる。このため、トランジスタ５３はオフになる。

このように、駆動停止部３１、３３内のトランジスタ５３は常にオフになり、オンになることはない。このため、ＭＯＳＦＥＴ１７、１９はそれぞれ同期整流駆動部３０、３２の出力信号で駆動される。

入力電圧が切断されたために、ＭＯＳＦＥＴ１４の動作が停止したときの各部の波形を図５に示す。図５において、（Ａ）〜（Ｃ）はＭＯＳＦＥＴ１４のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄの波形である。時刻ｔ１０で入力電圧が切断されたためにＭＯＳＦＥＴ１４がオフになり、ドレイン電流Ｉｄは０になる。

（Ｌ）に示すように時刻ｔ１０でＭＯＳＦＥＴ１９がオンになる。（Ｋ）に示すようにＭＯＳＦＥＴ１９のゲート−ソース間電圧Ｖｇｓは徐々に減少し、（Ｍ）に示すようにＭＯＳＦＥＴ１９のドレイン電流Ｉｄは減少する。そのため、（Ｉ）に示すように駆動停止部３３内のコンパレータ５２の入力電圧は増加する。

時刻ｔ１１でドレイン電流Ｉｄの極性が変わり逆電流になると、駆動停止部３３内のコンパレータの入力電圧が正になり、その出力は高レベルになる。トランジスタ５３はオンになるので、ＭＯＳＦＥＴ１９のゲート電荷は引き抜かれ、そのゲート−ソース間電圧Ｖｇｓは０Ｖになり、ＭＯＳＦＥＴ１９はオフになる。これによって、ＭＯＳＦＥＴ１９のドレイン電流Ｉｄは０になり、逆電流が阻止される。

時刻ｔ１２でＭＯＳＦＥＴ１９が完全にオフになると、（Ｇ）に示すようにＭＯＳＦＥＴ１７がオンになり、（Ｈ）に示すようにドレイン電流Ｉｄが流れる。しかし、このときの電流は逆電流なので、（Ｄ）に示すように駆動停止部３１内のコンパレータ５２の入力電圧は正になり、トランジスタ５３がオンになる。

このため、ＭＯＳＦＥＴ１７のゲート−ソース間電圧Ｖｇｓが０Ｖになり、ＭＯＳＦＥＴ１７はオフになる。このようにして、ＭＯＳＦＥＴ１７の逆電流も阻止される。なお、ＭＯＳＦＥＴ１７は時刻ｔ１２でオンになるが、オン時間は短時間なので、ＭＯＳＦＥＴ１７にストレスを与えることはない。

図５からわかるように、ＭＯＳＦＥＴ１７、１９のドレイン電流がゼロ近くになるゼロクロス点付近で切り替えるので、ＭＯＳＦＥＴ１７、１９に過大なドレイン電流が流れることはなく、また高圧サージが発生するなど、過大な負荷がかかることはない。

なお、図３では抵抗５１とコンパレータ５２を用いて逆電流を検出するようにしたが、カレントトランスを用いて逆電流を検出するようにしてもよい。カレントトランスは電流が流れる線路に誘起する磁界を用いて電流を検出するものであり、電流検出時の損失を低減することができる。

また、抵抗５１の代わりに、ＭＯＳＦＥＴ１７、１９のオン抵抗を用いることもできる。オン抵抗はばらつきが大きいが、この発明では電流の方向を検出できればよいので、オン抵抗のばらつきは実質上問題にならない。

また、逆電流を測定する点を１箇所にすることもできる。この場合、ＭＯＳＦＥＴ１７と１９に流れる電流が共に流れる経路で電流を検出すればよい。例えば、下記の３点のいずれかで測定すればよい。ＭＯＳＦＥＴ１７と１９は相補的にオンオフするので、共用してもどちらのＭＯＳＦＥＴに流れる電流かは区別することができる。
（１）ＭＯＳＦＥＴ１７と１９のソースが接続されている点とコンデンサ２２が接続されている間の経路。
（２）チョークコイル２１の一端とＭＯＳＦＥＴ１９のドレインが接続されている間の経路。
（３）チョークコイル２１の他端とコンデンサ２２の一端が接続されている間の経路。
（４）コンデンサ２２の一端と出力端子２３ａの間の経路、またはコンデンサ２２の他端と出力端子２３ｂの間の経路

また、同期整流駆動部３０、３２は図２の同期整流駆動部４０の構成に限られることはない。例えば、図６従来例のように、抵抗１８、２０のみであってもよい。

また、駆動停止部も図３の構成に限定されることはない。要は、ＭＯＳＦＥＴに流れる電流の向きを検出し、通常使用状態とは逆方向に電流が流れたときに、当該ＭＯＳＦＥＴをオフにする構成であればよい。

さらに、図１実施例では１次側の電流を断続する素子、フォワード動作用素子、フライホイール動作用素子、および駆動停止部内の素子としてＭＯＳＦＥＴ１４、１７、１９、４３を用いたが、ＭＯＳＦＥＴに限られることはない。トランジスタなどスイッチング動作ができるスイッチング素子であればよい。ＭＯＳＦＥＴは一般に高速動作が可能であり、またオン抵抗が小さいので、ＭＯＳＦＥＴを用いると高効率のスイッチング電源を実現できる。

本発明の一実施例を示す構成図である。 同期整流駆動部の構成図である。 駆動停止部の構成図である。 図１実施例の通常動作状態の動作を説明するための波形図である。 図１実施例の動作停止時の動作を説明するための波形図である。 従来のスイッチング電源の構成図である。 従来のスイッチング電源の通常使用状態の動作を説明するための波形図である。 従来のスイッチング電源の動作停止時の動作を説明するための波形図である。 逆電流の一例を示す特性図である。

符号の説明

１２ トランス
１４、１７、１９、４３ ＭＯＳＦＥＴ
２１ チョークコイル
２２ コンデンサ
２３ａ、２３ｂ 出力端子
３０、３２、４０ 同期整流駆動部
３１、３３、５０ 駆動停止部
４１ ダイオード
４２、４４〜４６、５１ 抵抗
４７ ツェナダイオード
５２ コンパレータ
５３ トランジスタ
１Ａ〜３Ａ、１Ｂ〜４Ｂ 端子

Claims (10)

1. 所定の周期でトランスの１次側に断続的に電流を流す第１のスイッチング素子と、前記トランスの２次側に配置され、前記第１のスイッチング素子がオンになったときにオンになる第２のスイッチング素子と、前記トランスの２次側に配置され、前記第１のスイッチング素子がオフになったときにオンになる第３のスイッチング素子を具備したスイッチング電源において、
   前記第２のスイッチング素子のオンオフを制御する第１の駆動部と、
   前記第３のスイッチング素子のオンオフを制御する第２の駆動部と、
   前記第２のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに、前記第２のスイッチング素子をオフにする第１の駆動停止部と、
   前記第３のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに、前記第３のスイッチング素子をオフにする第２の駆動停止部と、
   を具備したことを特徴とするスイッチング電源。
2. 前記スイッチング素子はＭＯＳＦＥＴであることを特徴とする請求項１記載のスイッチング電源。
3. 前記第１、第２の駆動部の少なくとも１つは、
   前記トランスの２次側にその一端が接続され、他端が駆動信号を出力する出力端子に接続されるダイオードと、
   前記トランスの２次側と前記出力端子に接続される第４のスイッチング素子と、
   前記第４のスイッチング素子の制御端子と基準電位点との間に接続されるツェナダイオードと、
   で構成されることを特徴とする請求項１若しくは請求項２記載のスイッチング電源。
4. 前記第１、第２の駆動部の少なくとも１つは、
   前記トランスの２次側にその一端が接続され、他端が前記第２または第３のスイッチング素子の制御端子に接続される抵抗であることを特徴とする請求項１若しくは請求項２記載のスイッチング電源。
5. 前記第１、第２の駆動停止部の少なくとも１つは、
   前記第２または第３のスイッチング素子に流れる電流を検出する逆電流検出部と、
   前記逆電流検出部の出力によって前記第２または第３のスイッチング素子をオフにする停止部と、
   を具備したことを特徴とする請求項１乃至請求項４いずれかに記載のスイッチング電源。
6. 前記逆電流検出部はカレントトランスであることを特徴とする請求項５記載のスイッチング電源。
7. 前記逆電流検出部は、
   検知すべき電流が流れる経路中に配置された抵抗と、
   この抵抗両端の電圧が入力されるコンパレータと、
   で構成されることを特徴とする請求項５記載のスイッチング電源。
8. 前記第２または第３のスイッチング素子のオン抵抗を前記逆電流検知部の抵抗として用いたことを特徴とする請求項７記載のスイッチング電源。
9. 前記逆電流検知部の抵抗を、前記第２、第３のスイッチング素子がオンしたときに流れる電流が共に流れる経路中に配置することにより、前記第１および第２の駆動停止部の逆電流検出部を共用するようにしたことを特徴とする請求項７若しくは請求項８記載のスイッチング電源。
10. 前記停止部は、そのコレクタが停止すべきスイッチング素子の制御端子に接続され、エミッタが基準電位に接続され、ベースに前記逆電流検出部の出力が入力されるトランジスタであることを特徴とする請求項５乃至請求項９いずれかに記載のスイッチング電源。

Images