JPWO2012144295A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2012144295A1
JPWO2012144295A1 JP2013510924A JP2013510924A JPWO2012144295A1 JP WO2012144295 A1 JPWO2012144295 A1 JP WO2012144295A1 JP 2013510924 A JP2013510924 A JP 2013510924A JP 2013510924 A JP2013510924 A JP 2013510924A JP WO2012144295 A1 JPWO2012144295 A1 JP WO2012144295A1
Authority
JP
Japan
Prior art keywords
gate wiring
wiring portion
gate
semiconductor device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013510924A
Other languages
English (en)
Other versions
JP5711812B2 (ja
Inventor
冨田　和朗
和朗 冨田
大芦　敏行
敏行 大芦
佐藤　英則
英則 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013510924A priority Critical patent/JP5711812B2/ja
Publication of JPWO2012144295A1 publication Critical patent/JPWO2012144295A1/ja
Application granted granted Critical
Publication of JP5711812B2 publication Critical patent/JP5711812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ゲート配線部（ＧＨＢ）は、第１ゲート配線部（ＧＨＢ１）、第２ゲート配線部（ＧＨＢ２）および第３ゲート配線部（ＧＨＢ３）を備えている。第１ゲート配線部（ＧＨＢ１）は、電源配線側へ、Ｙ軸方向に平行に形成されて、素子形成領域（ＰＥＲ）内の所定の位置まで延在している。第２ゲート配線部（ＧＨＢ２）は、第１ゲート配線部（ＧＨＢ１）から電源配線側へ、Ｙ軸方向に対して斜めに屈曲する方向に平行に形成されて、Ｘ軸方向に平行な、素子形成領域（ＰＥＲ）と素子分離絶縁膜（ＥＢ）との境界を跨ぐように延在している。第３ゲート配線部（ＧＨＢ３）は、第２ゲート配線部（ＧＨＢ２）から電源配線の側へ、Ｙ軸方向に平行にさらに延在している。

Description

本発明は半導体装置に関し、特に、ロジック回路に適用される半導体装置に関するものである。
ロジック回路等では、一つのインバータ回路を一つのセルとして、複数のセルが組み合わせられている。インバータ回路のセルでは、Ｘ−Ｙ平面にセルが配置されるとすると、互いに間隔を隔てられた電源配線と接地配線とがそれぞれＸ軸方向に延在している。その接地配線と電源配線との間に、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタとが直列に接続されている。また、Ｘ軸方向と直交するＹ軸方向にゲート配線部が延在する。
セルのサイズは、ピッチとグリッドによって示される。ピッチはＸ軸方向の長さとされ、グリッドはＹ軸方向の長さとされる。１ピッチの長さと１グリッドの長さとは同じ長さである。通常、１ピッチは、第１配線の最小ピッチとされており、第１配線の配線幅と、互いに隣接する第１配線間の間隔とを合わせた長さとされる。
従来のインバータ回路のセルには、３ピッチ９グリッドのセル、あるいは、３ピッチ７グリッドのセル等がある。ここで、たとえば、第１配線の配線幅Ｌを１８０ｎｍとし、間隔Ｓを１８０ｎｍとすると、第１配線の最小ピッチは３６０ｎｍとなり、３ピッチ７グリッドのセルでは、Ｘ軸方向の長さが１０８０ｎｍ（３６０ｎｍ×３）となり、Ｙ軸方向の長さが２５２０ｎｍ（３６０ｎｍ×７）となる。なお、このようなインバータ回路のセルに適用される電界効果トランジスタを開示した文献として、たとえば、特開平１１−３３０４６１号公報（特許文献１）および特開平０５−１９８５９３号公報（特許文献２）がある。
特開平１１−３３０４６１号公報 特開平０５−１９８５９３号公報
近年、電子機器等の小型化に対応するために、ロジック回路を備えた半導体装置にも微細化が求められている。本発明は、その開発の一環でなされたものであり、その目的は、ロジック回路を構成するセルの縮小化が図られる半導体装置を提供することである。
本発明の一実施の形態に係る半導体装置は、電源電位と接地電位との間に相補型スイッチング素子を直列に接続したインバータ回路を含む半導体装置であって、主表面を有する半導体基板と、電源電位が印加される電源配線と、接地電位が印加される接地配線と、相補型スイッチング素子のための素子形成領域と、ゲート配線部とを有している。電源配線は半導体基板の表面上に形成され、第１の方向に平行に延在する。接地配線は半導体基板の表面上に形成され、電源配線に対して第１の方向と直交する第２の方向に距離を隔てて第１の方向に平行に延在する。素子形成領域は、電源配線と接地配線とによって挟まれた半導体基板の領域において素子分離絶縁膜によってそれぞれ規定されている。ゲート配線部は素子形成領域を横切るように形成されている。ゲート配線部は、第１ゲート配線部と第２ゲート配線部とを備えている。第１ゲート配線部は、電源配線および接地配線がそれぞれ配置されている側のうち一方の側から他方の側へ第２の方向に平行に形成されて、素子形成領域内における所定の位置まで延在している。第２ゲート配線部は、第１ゲート配線部から他方の側へ、第２の方向に対して斜めに交差する第３の方向に平行に形成されて、素子形成領域と素子分離絶縁膜との境界として第１の方向に平行な境界を跨ぐように延在している。
本発明の他の実施の形態に係る半導体装置は、主表面を有する半導体基板と素子形成領域とゲート配線部とを有している。素子形成領域は、半導体基板において素子分離絶縁膜によって規定されている。ゲート配線部は、素子形成領域を横切るように形成されている。ゲート配線部は、第１ゲート配線部と第２ゲート配線部とを備えている。第１ゲート配線部は、素子形成領域と素子分離絶縁膜との境界に向かって境界が延在する方向と直交する方向に形成されて、素子形成領域内における所定の位置まで延在している。第２ゲート配線部は、第１ゲート配線部から屈曲して境界を斜めに跨ぐように延在している。
本発明の一実施の形態に係る半導体装置によれば、セルの縮小化を図って、半導体装置として占有面積を低減することができる。
本発明の他の実施の形態に係る半導体装置によれば、セルの縮小化を図って、半導体装置として占有面積を低減することができる。
本発明の各実施の形態に係る半導体装置におけるインバータ回路を示す回路図である。 本発明の実施の形態１に係る半導体装置におけるインバータ回路のセルを示す平面図である。 同実施の形態において、図２に示す断面線ＩＩＩ−ＩＩＩにおける断面図である。 同実施の形態において、ゲート配線部とその周辺を示す部分拡大平面図である。 比較例に係る半導体装置におけるインバータ回路のセルを示す平面図である。 同実施の形態において、同実施の形態に係るインバータ回路のセルと比較例に係るインバータ回路のセルとのサイズを比較するための平面図である。 本発明の実施の形態２に係る半導体装置におけるインバータ回路のセルを示す平面図である。 同実施の形態において、図７に示す断面線ＶＩＩＩ−ＶＩＩＩにおける断面図である。 同実施の形態において、ゲート配線部とその周辺を示す部分拡大平面図である。 同実施の形態において、同実施の形態に係るインバータ回路のセルと比較例に係るインバータ回路のセルとのサイズを比較するための平面図である。 本発明の実施の形態３に係る半導体装置におけるインバータ回路のセルを示す平面図である。 同実施の形態において、図１１に示す断面線ＸＩＩ−ＸＩＩにおける断面図である。 同実施の形態において、ゲート配線部とその周辺を示す部分拡大平面図である。 同実施の形態において、同実施の形態に係るインバータ回路のセルと比較例に係るインバータ回路のセルとのサイズを比較するための平面図である。 同実施の形態において、ゲート配線部におけるゲート配線本体をパターニングするためのマスクパターンに関する光近接効果補正を説明するための、実施の形態２に係るゲート配線本体のゲート設計パターンを示す平面図である。 同実施の形態において、ゲート配線部におけるゲート配線本体をパターニングするためのマスクパターンに関する光近接効果補正を説明するための、実施の形態２に係るゲート配線本体のゲート設計パターンに光近接効果補正を行ったゲートマスクパターンを示す平面図である。 同実施の形態において、ゲート配線部におけるゲート配線本体をパターニングするためのマスクパターンに関する光近接効果補正を説明するための、実施の形態３に係るゲート配線本体のゲート設計パターンを示す平面図である。 同実施の形態において、ゲート配線部におけるゲート配線本体をパターニングするためのマスクパターンに関する光近接効果補正を説明するための、実施の形態３に係るゲート配線本体のゲート設計パターンに光近接効果補正を行ったゲートマスクパターンを示す平面図である。 同実施の形態において、ゲート配線本体のゲート設計パターンに光近接効果補正を行なった場合における、基準とするゲートマスクパターンの一例を示す部分拡大平面図である。 同実施の形態において、複数のセルを配置させたアレイを示す平面図である。 同実施の形態において、ゲート配線部の配置パターンによって、基準とするゲートマスクパターンに対してさらに補正を行ったゲートマスクパターンの一例を示す第１の部分拡大平面図である。 同実施の形態において、ゲート配線部の配置パターンによって、基準とするゲートマスクパターンに対してさらに補正を行ったゲートマスクパターンの一例を示す第２の部分拡大平面図である。
ロジック回路を構築するための基本（単位）となるインバータ回路では、図１に示すように、電源電位（Ｖｃｃ）と接地電位との間に、ｐチャネル型の電界効果トランジスタＱＰとｎチャネル型の電界効果トランジスタＱＮとが直列に接続されている。各実施の形態では、このようなインバータ回路ＩＮＶのセルのサイズを縮小させることが可能なゲート配線部を備えた半導体装置について具体的に説明する。
実施の形態１
実施の形態１では、ゲート配線部を２回屈曲させた半導体装置について説明する。図２および図３に示すように、インバータ回路のセルにおける半導体基板ＳＵＢの表面には、素子分離絶縁膜ＥＢによって電気的に互いに絶縁された２つの素子形成領域ＰＥＲ，ＮＥＲ（活性領域）が規定されている。一方の素子形成領域ＰＥＲでは、その表面から所定の深さにわたりＮウェルＮＷが形成されている。他方の素子形成領域ＮＥＲでは、その表面から所定の深さにわたりＰウェルＰＷが形成されている。
ＮウェルＮＷには、電源電位が印加されるタップ部ＴＡと、ｐチャネル型電界効果トランジスタのチャネルが形成されるｐチャネル領域ＰＣとが形成されている。タップ部ＴＡでは、ＮウェルＮＷの表面から所定の深さにわたりＮ＋不純物領域ＮＴが形成されている。タップ部ＴＡは、後述する電源配線ＶＭに沿ってその直下の領域に形成されている。
ＰウェルＰＷには、接地電位が印加されるタップ部ＴＢと、ｎチャネル型の電界効果トランジスタのチャネルが形成されるｎチャネル領域ＮＣとが形成されている。タップ部ＴＢでは、ＰウェルＰＷの表面から所定の深さにわたりＰ＋不純物領域ＰＴが形成されている。タップ部ＴＢは、後述する接地配線ＥＭに沿ってその直下に形成されている。
その素子形成領域ＰＥＲおよび素子形成領域ＮＥＲを横切るように、ゲート配線部ＧＨＢが形成されている。ゲート配線部ＧＨＢでは、たとえば、膜厚約３ｎｍのゲート絶縁膜ＧＺの上に、膜厚約２００ｎｍのポリシリコン膜のゲート配線本体ＧＨが形成されている。ゲート配線本体ＧＨの幅（ゲート長方向）は、たとえば、約１００ｎｍである。ゲート配線本体ＧＨの上面には、膜厚約１５ｎｍのコバルトシリサイド等の金属シリサイド膜ＧＭＳが形成されている。ゲート配線本体ＧＨ等の側面上には、シリコン酸化膜とシリコン窒化膜との積層膜からなる膜厚約６０ｎｍのサイドウォール絶縁膜ＧＳが形成されている。また、素子形成領域ＰＥＲおよび素子形成領域ＮＥＲのそれぞれのＹ軸方向の長さは、たとえば、０．４μｍである。
ゲート配線部ＧＨＢのうち、素子形成領域ＰＥＲを横切る部分は、ｐチャネル型の電界効果トランジスタＱＰのゲート電極部ＧＥＰとなる。また、素子形成領域ＰＥＲのうち、ゲート電極部ＧＥＰを挟んで一方の側の部分と他方の側の部分とには、それぞれその表面から所定の深さにわたり、ソース・ドレインとなるＰ＋不純物領域ＰＦが形成されている。
ゲート配線部ＧＨＢのうち、素子形成領域ＮＥＲを横切る部分は、ｎチャネル型の電界効果トランジスタＱＮのゲート電極部ＧＥＮとなる。また、素子形成領域ＮＥＲのうち、ゲート電極部ＧＥＮを挟んで一方の側の部分と他方の側の部分とには、それぞれその表面から所定の深さにわたり、ソース・ドレインとなるＮ＋不純物領域ＮＦが形成されている。
タップ部ＴＡに位置するＮ＋不純物領域ＮＴの表面と、ｐチャネル領域ＰＣに位置するＰ＋不純物領域ＰＦの表面とには、たとえば、コバルトシリサイド膜等の金属シリサイド膜ＰＭＳが形成されている。また、タップ部ＴＢに位置するＰ＋不純物領域ＰＴの表面と、ｎチャネル領域ＮＣに位置するＮ＋不純物領域ＮＦの表面とにも、コバルトシリサイド膜等の金属シリサイド膜ＮＭＳが形成されている。
ゲート配線部ＧＨＢを覆うように半導体基板ＳＵＢの上に、たとえば、膜厚約５００ｎｍの第１層間絶縁膜ＤＦ１が、化学的機械研磨処理によって形成されている。タップ部ＴＡに位置する第１層間絶縁膜ＤＦ１の部分には、金属シリサイド膜ＮＭＳを露出するコンタクトホールＣＨが形成されている。ｐチャネル領域ＰＣに位置する第１層間絶縁膜ＤＦ１の部分には、金属シリサイド膜ＮＭＳを露出するコンタクトホールＣＨが形成されている。また、タップ部ＴＢに位置する第１層間絶縁膜ＤＦ１の部分には、金属シリサイド膜ＰＭＳを露出するコンタクトホールＣＨが形成されている。ｎチャネル領域ＮＣに位置する第１層間絶縁膜ＤＦ１の部分には、金属シリサイド膜ＰＭＳを露出するコンタクトホールＣＨが形成されている。
それぞれのコンタクトホールＣＨ内には、バリアメタル層ＢＭ１および埋め込み金属層ＰＭを含むプラグＰＬが形成されている。バリアメタル層ＢＭ１として、たとえば、膜厚１０ｎｍのチタンの上に、膜厚約１０ｎｍのチタンナイトライドが積層されている。また、金属層ＰＭとして、たとえば、タングステンが形成されている。
タップ部ＴＡに位置する第１層間絶縁膜ＤＦ１の部分の表面には、電源電位が印加される電源配線ＶＭが形成されている。電源配線ＶＭは、プラグＰＬを介してｐチャネル型電界効果トランジスタの一方のソース・ドレイン（金属シリサイド膜ＰＭＳ）に電気的に接続される。また、電源配線ＶＭにより、ＮウェルＮＷに電源電位（たとえば１．５Ｖ）が印加される。
タップ部ＴＢに位置する第１層間絶縁膜ＤＦ１の部分の表面には、接地電位が印加される接地配線ＥＭが形成されている。接地配線は、プラグＰＬを介してｎチャネル型電界効果トランジスタの一方のソース・ドレイン（金属シリサイド膜ＮＭＳ）に電気的に接続される。また、接地配線ＥＭにより、ＰウェルＰＷに接地電位（０Ｖ）が印加される。セルがＸ−Ｙ平面に配置されているとすると、電源配線ＶＭと接地配線ＥＭとは、それぞれＸ軸方向（第１の方向）に平行に延在している。また、電源配線ＶＭと接地配線ＥＭとは、Ｘ軸に直交するＹ軸方向に間隔を隔てられている。
ｐチャネル領域ＰＣに位置する第１層間絶縁膜ＤＦ１の部分の表面とｎチャネル領域ＮＣに位置する第１層間絶縁膜ＤＦ１の部分の表面との間をわたすように、第１金属配線Ｍ１が形成されている。第１金属配線Ｍ１は、ｐチャネル型電界効果トランジスタの他方のソース・ドレイン（金属シリサイド膜ＰＭＳ）と、ｎチャネル型電界効果トランジスタの他方のソース・ドレイン（金属シリサイド膜ＮＭＳ）とを、プラグＰＬを介して電気的に接続する。
電源配線ＶＭ、接地配線ＥＭおよび第１金属配線Ｍ１のそれぞれは、バリアメタル層ＢＭ２、金属層ＭＬおよびキャップメタル層ＣＭを積層させた構造とされる。バリアメタル層ＢＭ２として、たとえば、膜厚１０ｎｍのチタンの上に、膜厚約２０ｎｍのチタンナイトライドが積層されている。また、金属層ＭＬとして、たとえば、膜厚約２２０ｎｍのアルミニウム膜が形成される。キャップメタル層ＣＭとして、たとえば、膜厚１０ｎｍのチタンの上に、膜厚約２０ｎｍのチタンナイトライドが積層されている。その電源配線ＶＭ、接地配線ＥＭおよび第１金属配線Ｍ１を覆うように、第１層間絶縁膜ＤＦ１上に第２層間絶縁膜ＤＦ２が形成されている。
次に、ゲート配線部ＧＨＢの構造についてさらに詳しく説明する。図４に示すように、ゲート配線部ＧＨＢは、第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１と、第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２と、第３ゲート配線部ＧＨＢ３とを備えている。
第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１は、電源配線ＶＭ側へ、Ｙ軸方向（第２の方向）に平行に形成されて、素子形成領域ＰＥＲ内の所定の位置まで延在している。第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から電源配線ＶＭ側へ、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成されて、Ｘ軸方向（第１の方向）に平行な、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を跨ぐように延在している。第３ゲート配線部ＧＨＢ３は、第２ゲート配線部ＧＨＢ２から電源配線ＶＭの側へ、Ｙ軸方向（第２の方向）に平行にさらに延在している。
なお、パターンの対称性により、素子形成領域ＮＥＲを横切るゲート配線部ＧＨＢの部分についても、素子形成領域ＰＥＲを横切る部分と同様に、第１ゲート配線部ＧＨＢ１、第２ゲート配線部ＧＨＢ２および第３ゲート配線部ＧＨＢ３にそれぞれ対応するゲート配線部（図２参照）を備えている。
上述した半導体装置では、ゲート配線部ＧＨＢを屈曲させることで、インバータ回路のセルのサイズを、従来のインバータ回路のセルのサイズよりも小さくすることができる。このことについて説明する。
図５に示すように、比較例に係るインバータ回路のセルでは、素子分離絶縁膜ＪＥＢによって素子形成領域ＪＰＥＲ，ＪＮＥＲがそれぞれ規定されている。電源配線ＪＶＭと接地配線とが互いに間隔を隔ててＸ軸方向に延在する。そのＸ軸方向と直交するＹ軸方向にゲート配線部ＪＧＨＢが形成されている。ゲート配線部ＪＧＨＢでは、ゲート電極部ＪＧＥＰとなる素子形成領域ＪＰＥＲを横切る部分も、ゲート電極部ＪＧＥＮとなる素子形成領域ＪＮＥＲを横切る部分も、屈曲することなくＹ軸方向に平行に延在する。
ゲート配線部ＪＧＨＢは、プラグＪＰＬを介して第１金属配線ＪＭ１に電気的に接続されている。また、電源配線ＪＶＭは、プラグＪＰＬを介してｐチャネル型の電界効果トランジスタＪＱＰの一方のソース・ドレイン（金属シリサイド膜ＪＰＭＳ）に電気的に接続されている。接地配線ＪＥＭは、プラグＪＰＬを介してｎチャネル型の電界効果トランジスタＪＱＮの一方のソース・ドレイン（金属シリサイド膜ＪＮＭＳ）に電気的に接続されている。ｐチャネル型の電界効果トランジスタＪＱＰの他方のソース・ドレイン（金属シリサイド膜ＪＰＭＳ）と、ｎチャネル型の電界効果トランジスタＪＱＮの他方のソース・ドレイン（金属シリサイド膜ＪＮＭＳ）とは、第１金属配線ＪＭ１およびプラグＪＰＬを介して電気的に接続されている。
比較例に係るインバータ回路のセルでは、２本の第１金属配線ＪＭ１が間隔を隔ててＹ軸方向に平行に形成されている。また、一方の第１金属配線ＪＭ１とゲート配線部ＪＧＨＢとを電気的に接続するプラグＪＰＬが形成されている。さらに、他方の第１金属配線ＪＭ１と２つの電界効果トランジスタＪＱＰ，ＪＱＮのソース・ドレインのそれぞれとを電気的に接続するプラグＪＰＬが形成されている。
通常、このようなインバータ回路のセルでは、Ｘ軸方向には、第１金属配線ＪＭ１のピッチの３倍分の長さ（３ピッチ）が必要とされる。ここで、ピッチとは、第１金属配線の最小ピッチとされ、第１金属配線の配線幅と、互いに隣接する第１金属配線間の間隔とを合わせた長さとされる。一方、Ｙ軸方向には、たとえば、６グリッドの長さが必要とされる。１グリッドの長さは１ピッチの長さと同じである。
ところで、ｐチャネル型の電界効果トランジスタＪＱＰおよびｎチャネル型の電界効果トランジスタＪＱＮでは、電界効果トランジスタとして所望の性能を発揮させるために、ゲート配線部ＪＧＨＢは、所定の配線幅等（形状）をもって素子形成領域ＪＰＥＲと素子形成領域ＪＮＥＲとを横切る必要がある。
しかしながら、ゲート配線部ＪＧＨＢは、半導体装置の製造上のばらつきによって、その配線幅が太くなったり細くなったりすることがある。また、その位置がずれることがある。このような製造上のばらつきを考慮すると、図５に示すように、ゲート配線部ＪＧＨＢにおいては、素子形成領域ＪＰＥＲから、素子形成領域ＪＰＥＲと素子分離絶縁膜ＪＥＢとの境界を越えて、さらに、素子分離絶縁膜ＪＥＢ上へ所定の長さ分（長さＪＤ１）延在させる必要がある。このことは、素子形成領域ＪＮＥＲを横切るゲート配線部ＪＧＨＢについても、パターンの対称性から同様である。
さらに、このゲート配線部ＪＧＨＢの延在部分（長さＪＤ１）については、次のような制約がある。電源配線ＪＶＭの直下に位置する素子形成領域ＪＰＥＲの部分と、電界効果トランジスタＪＱＰのチャネルが形成される素子形成領域ＪＰＥＲの部分とには、Ｎ＋不純物領域ＮＪＴおよびＰ＋不純物領域ＪＰＦを覆うように、その表面に金属シリサイド膜ＪＰＭＳが形成される。すなわち、金属シリサイド膜ＪＰＭＳは、バッティングディフュージョンＪＢＤＶ（ＪＢＤＥ）と称されているＮ＋不純物領域ＪＮＴとＰ＋不純物領域ＪＰＦとの境界を覆うように形成されている。
上述したように、半導体装置の製造上のばらつきによって、ゲート配線部ＪＧＨＢ（ゲート配線部ＪＧＨＢの延在部分（長さＪＤ１））が、バッティングディフュージョンに平面的に重なるように形成されると、金属シリサイド膜ＪＰＭＳの領域（幅）がさらに狭くなって、金属シリサイド膜ＪＰＭＳの断線が懸念される。このことは、バッティングディフュージョンＪＢＤＥについても、パターンの対称性から同様に懸念される。
このような断線を避けようとすれば、製造上のばらつきを考慮して、ゲート配線部ＪＧＨＢの延在部分（長さＪＤ１）が、バッティングディフュージョンが位置する素子形成領域ＪＰＥＲの部分に平面的に重ならないように、両者の距離を所定の距離ＪＤ２だけ離しておく必要がある。したがって、比較例に係る半導体装置では、インバータ回路のセルの寸法として、特に、Ｘ軸方向の長さを縮めることが容易ではない。
比較例に係る半導体装置に対して、上述した実施の形態に係る半導体装置では、ゲート配線部ＧＨＢは、第１ゲート配線部ＧＨＢ１と第２ゲート配線部ＧＨＢ２と第３ゲート配線部ＧＨＢ３とを備えている。特に、第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から電源配線ＶＭ側へ、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成されて、Ｘ軸方向（第１の方向）に平行な、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を跨ぐように延在している。第３ゲート配線部ＧＨＢ３は、第２ゲート配線部ＧＨＢ２から電源配線ＶＭの側へ、Ｙ軸方向（第２の方向）に平行にさらに延在している。
このため、図４に示すように、第３ゲート配線部ＧＨＢ３の長さＤ１を確保しながら、第３ゲート配線部ＧＨＢ３と素子形成領域ＰＥＲの部分との距離Ｄ２も確保することが可能になる。また、パターンの対称性により、素子形成領域ＮＥＲの側についても同様のことがいえる。これにより、インバータ回路のセルの寸法としてＸ軸方向の長さを１ピッチ分縮めても、ゲート配線部ＧＨＢが素子形成領域ＰＥＲ（ＮＥＲ）の部分に平面的に重なってしまうのを抑制することができる。また、ゲート配線部ＧＨＢが屈曲していることで、Ｙ軸方向の長さも縮めることが可能になる。
その結果、図６に示すように、比較例に係る半導体装置におけるインバータ回路のセルでは、Ｘ軸方向の長さＪＸＬが３ピッチであり、Ｙ軸方向の長さＪＹＬが７グリッドであるのに対して、上述した実施の形態に係る半導体装置では、Ｘ軸方向の長さＸＬが２ピッチとなり、Ｙ軸方向の長さＹＬが６グリッドとなって、インバータ回路のセルの占有面積を約５７％低減することができる。
たとえば、第１金属配線Ｍ１等の最小ピッチを３６０ｎｍとすると、３ピッチ７グリッドの比較例に係る半導体装置では、Ｘ軸方向の長さが１０８０ｎｍ（３６０ｎｍ×３）であり、Ｙ軸方向の長さが２５２０ｎｍ（３６０ｎｍ×７）である。これに対して、２ピッチ６グリッドの上述した半導体装置では、Ｘ軸方向の長さが７２０ｎｍ（３６０ｎｍ×２）であり、Ｙ軸方向の長さが２１６０ｎｍ（３６０ｎｍ×６）である。
また、上述した半導体装置では、ゲート配線部ＧＨＢが素子形成領域ＰＥＲの部分に平面的に重ならないことで、バッティングディフュージョンＢＤＶにおいて金属シリサイド膜ＰＭＳの断線が生じる懸念もなくなる。また、素子形成領域ＮＥＲの側のバッティングディフュージョンＢＤＥに位置する金属シリサイド膜ＮＭＳについても同様のことがいえる。
なお、半導体装置として、さらに電流駆動能力が必要とされる場合には、Ｘ軸方向の長さ（２グリッド）はそのままで、Ｙ軸方向の長さ（グリッド）として、ＮウェルＮＷあるいはＰウェルＰＷのＹ軸方向の長さを１グリッド分延ばして７グリッドとしたり、あるいは、２グリッド分延ばして８グリッドとしてもよい。
なお、上述した実施の形態において挙げた膜厚等の数値は一例であって、これに限定されるものではない。また、ピッチの値として挙げた３６０ｎｍという数値についても一例であって、ピッチが、たとえば、４００ｎｍ、４８０ｎｍであってもよい。ピッチの値として、２４０ｎｍ〜１０００ｎｍの値の範囲において写真製版処理が可能な値であれば、適用することが可能である。
実施の形態２
実施の形態２では、ゲート配線部を１回屈曲させた半導体装置の第１の例について説明する。図７、図８および図９に示すように、ゲート配線部ＧＨＢは、第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１と、第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２とを備えている。
第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１は、電源配線ＶＭ側へ、Ｙ軸方向（第２の方向）に平行に形成されて、素子形成領域ＰＥＲ内の所定の位置まで延在している。第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成され、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を越えて素子分離絶縁膜ＥＢ上を電源配線ＶＭの側にさらに延在している。第１ゲート配線部ＧＨＢ１に対して第２ゲート配線部ＧＨＢ２が屈曲する角度θは、たとえば、約４５°である。
また、図９に示すように、第２ゲート配線部ＧＨＢ２では、その終端部のパターンとして、ゲート配線部ＧＨＢの幅が徐々に細くなるパターンが採用されている。なお、これ以外の構成については前述した半導体装置の構成（図２および図３参照）と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した半導体装置では、図９に示すように、ゲート配線部ＧＨＢは、第１ゲート配線部ＧＨＢ１と第２ゲート配線部ＧＨＢ２とを備えている。特に、第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成され、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を越えて素子分離絶縁膜ＥＢ上を電源配線ＶＭの側にさらに延在している。
これにより、実施の形態１において説明したとおり、図１０に示すように、比較例に係る半導体装置におけるインバータ回路のセルでは、Ｘ軸方向の長さＪＸＬが３ピッチであり、Ｙ軸方向の長さＪＹＬが７グリッドであるのに対して、上述した実施の形態に係る半導体装置では、Ｘ軸方向の長さＸＬが２ピッチとなり、Ｙ軸方向の長さＹＬが６グリッドとなって、インバータ回路のセルの占有面積を約５７％低減することができる。
また、第２ゲート配線部ＧＨＢ２は、バッティングディフュージョンＢＤＶが位置する素子形成領域ＰＥＲの部分から徐々に距離を隔てられることになり、バッティングディフュージョンＢＤＶにおいて、金属シリサイド膜ＰＭＳが断線するのを確実に阻止することができる。パターンに対称性により、バッティングディフュージョンＢＤＥが位置する側についても同様のことがいえる。
さらに、ゲート配線部ＧＨＢでは、第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１からＹ軸方向に対して斜めに屈曲して、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を越えて電源配線ＶＭ側に第３の方向に延在している。パターンの対称性により、素子形成領域ＮＥＲを横切るゲート配線部についても同様のことがいえる。これにより、前述した比較例に係る半導体装置のゲート配線部ＪＧＨＢ（図５参照）に比べて、ゲート配線本体の幅（延在方向の長さ）を拡げることができ、電流駆動能力を上げることができる。
たとえば、Ｙ軸方向に延在する第１ゲート配線部ＧＨＢ１に対して、第２ゲート配線部ＧＨＢ２がなす角度θを４５°とすると、比較例に係る半導体装置のゲート配線部ＪＧＨＢの場合に比べて、第２ゲート配線部ＧＨＢ２が位置する領域におけるゲート幅を約１．４倍（√２）延ばすことができる。これにより、ｎ（ｐ）チャネル型の電界効果トランジスタの電流駆動力を上げることができる。
実施の形態３
実施の形態３では、ゲート配線部を１回屈曲させた半導体装置の第２の例について説明する。
図１１、図１２および図１３に示すように、ゲート配線部ＧＨＢは、第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１と、第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２とを備えている。
第１ゲート電極部ＧＥＢ１を含む第１ゲート配線部ＧＨＢ１は、電源配線ＶＭ側へ、Ｙ軸方向（第２の方向）に平行に形成されて、素子形成領域ＰＥＲ内の所定の位置まで延在している。第２ゲート電極部ＧＥＢ２を含む第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成され、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を越えて素子分離絶縁膜ＥＢ上を電源配線ＶＭの側にさらに延在している。第１ゲート配線部ＧＨＢ１に対して第２ゲート配線部ＧＨＢ２が屈曲する角度θは、たとえば、約４５°である。
また、図１３に示すように、第２ゲート配線部ＧＨＢ２では、第２ゲート配線部が延在する方向と直交する端部（端面）にて終端している。なお、これ以外の構成については前述した半導体装置の構成（図７、図８および図９参照）と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した半導体装置では、図１３に示すように、ゲート配線部ＧＨＢは、第１ゲート配線部ＧＨＢ１と第２ゲート配線部ＧＨＢ２とを備えている。特に、第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１から、Ｙ軸方向に対して斜めに屈曲する方向（第３の方向）に平行に形成され、素子形成領域ＰＥＲと素子分離絶縁膜ＥＢとの境界を越えて素子分離絶縁膜ＥＢ上を電源配線ＶＭの側にさらに延在している。
これにより、実施の形態１において説明したのと同様に、図１４に示すように、比較例に係る半導体装置におけるインバータ回路のセルでは、Ｘ軸方向の長さＪＸＬが３ピッチであり、Ｙ軸方向の長さＪＹＬが７グリッドであるのに対して、上述した実施の形態に係る半導体装置では、Ｘ軸方向の長さＸＬが２ピッチとなり、Ｙ軸方向の長さＹＬが６グリッドとなって、インバータ回路のセルの占有面積を約５７％低減することができる。
また、第２ゲート配線部ＧＨＢ２は、バッティングディフュージョンＢＤＶが位置する素子形成領域ＰＥＲの部分から徐々に距離を隔てられることになり、バッティングディフュージョンＢＤＶにおいて、金属シリサイド膜ＰＭＳが断線するのを確実に阻止することができる。パターンに対称性により、バッティングディフュージョンＢＤＥが位置する側についても同様のことがいえる。
さらに、ゲート配線部ＧＨＢでは、第２ゲート配線部ＧＨＢ２は、第１ゲート配線部ＧＨＢ１からＹ軸方向に対して斜めに屈曲して、ＮウェルＮＷと素子分離絶縁膜ＥＢとの境界を越えて電源配線ＶＭ側に第３の方向に延在している。パターンの対称性により、素子形成領域ＮＥＲを横切るゲート配線部についても同様のことがいえる。これにより、前述した比較例に係る半導体装置のゲート配線部ＪＧＨＢ（図５参照）に比べて、ゲート配線本体の幅（延在方向の長さ）を拡げることができ、電流駆動能力を上げることができる。
（ゲート配線部のパターニングと光近接効果補正について）
すでに述べたように、所定の寸法等をもってゲート電極部（ゲート配線部）が素子形成領域ＰＥＲと素子形成領域ＮＥＲとを横切るようにするためには、ゲート配線部を、素子形成領域ＰＥＲ（ＰＥＲ）から素子分離絶縁膜ＥＢ上へ向かって、所定の長さ分延在させる必要がある。ゲート配線部のパターン（形状）は、実質的にゲート配線本体のパターニングに依存する。ゲート配線本体は、たとえば、ポリシリコン膜等の上に写真製版処理によってレジストパターンを形成し、そのレジストパターンをマスクとしてポリシリコン膜等にエッチングを施すことによりパターニングされる。
この写真製版処理に使用されるゲート配線本体のフォトマスクは、ゲートマスクパターンのデータに基づいて製造され、そのゲートマスクパターンは、ゲート配線本体のゲート設計パターンに基づいて求められる。このとき、実際に形成されるレジストパターンが、ゲート設計パターンの形状に近づくように、ゲート設計パターンのデータを補正する処理が行われる。この処理は、光近接効果補正（ＯＰＣ：Optical Proximity Correction）と称されている。
素子形成領域から素子分離絶縁膜上へ向かって延在させたゲート配線部として、特に、実施の形態２，３において説明したインバータ回路のセルでは、屈曲した第２ゲート配線部を備えている。そこで、このような第２ゲート配線部を備えたゲート電極部（ゲート配線本体）のパターニングに用いられるフォトマスク（ゲートマスクパターン）と、光近接効果補正について説明する。
まず、図１５に、実施の形態２に係るインバータ回路のセルのゲート配線本体ＧＨのゲート設計パターンＧＤＰを示し、図１６に、そのゲート設計パターンＧＤＰに光近接効果補正を行ったゲートマスクパターンＧＭＰの一例を示す。図１５に示すように、実施の形態２に係るゲート配線本体ＧＨでは、特に、ゲート設計パターンＧＤＰの終端部（点線枠Ａ内）において、ゲート配線本体ＧＨの幅が徐々に細くなるように２つの終端辺が配置されている。
このような終端部の場合、光近接効果補正によって、ゲートマスクパターンは、後述するハンマーヘッドのような形状になるように大幅には補正されない。このため、図１６に示すように、ゲートマスクパターンＧＭＰは、その終端部を含め、ゲート設計パターンＧＤＰを全体的に外側に向けて所定の距離だけ拡げたパターンになる。
次に、図１７に、実施の形態３に係る半導体装置のゲート配線本体ＧＨのゲート設計パターンＧＤＰを示し、図１８に、そのゲート設計パターンＧＤＰに光近接効果補正を行ったゲートマスクパターンＧＭＰの一例を示す。図１７に示すように、実施の形態３に係るゲート配線本体ＧＨでは、特に、ゲート設計パターンＧＤＰの終端部（点線枠Ａ内）において、ゲート配線本体ＧＨの両側面に対応する２つの側辺と直交する一つの終端辺が配置されている。つまり、ゲート配線本体が延在する方向と直交する方向の端面に対応する終端辺が配置されている。
このような終端部の場合、光近接効果補正によって、終端部のパターンを外側に向けて大幅に拡げる補正が行われる（ＤＡ（Design Automation）処理）。このため、図１８に示すように、ゲートマスクパターンＧＭＰの終端部では、ハンマーヘッドのようなハンマーヘッドパターンＧＨＨになる。一方、終端部以外の部分では、ゲート設計パターンＧＤＰを全体的に外側に向けて所定の距離だけ拡げたパターンになる。
終端部においてハンマーヘッドパターンＧＨＨを含むゲートマスクパターンＧＭＰによる写真製版処理を施すことによって、実際に形成されるレジストパターンでは、その終端部がゲート設計パターンの終端部に対応する位置から大幅に後退してしまうことが抑制される。これにより、特に、実施の形態３に係るインバータ回路のセルでは、ゲート配線本体として、よりゲート設計パターンに忠実なパターンを形成することができる。その結果、インバータ回路のセルとして、ｐチャネル型およびｎチャネル型の双方の電界効果トランジスタの特性やの劣化やばらつきを抑制することができる。
また、複数のセルを組み合わせることによって構築されるロジック回路のレイアウトでは、セルの配置の仕方によって、屈曲した第２ゲート配線部同士が互いに接近する箇所やそうでない箇所が存在する。特に、第２ゲート配線部の終端部同士が互いに接近する箇所では、ハンマーヘッドパターンが物理的に描画されるように、ゲート設計パターンのデータをさらに補正する処理が行われる（ＭＰＤ（Mask Pattern Data Specification）処理）。すなわち、互いに接近する両者のハンマーヘッドパターンを、その接近態様に応じて距離を隔てるようにパターンの一部を後退させる処理が行われる。
たとえば、光近接効果補正による標準（基準）のハンマーヘッドパターンを含むゲートマスクパターンとして、図１９に示されるゲートマスクパターンＧＭＰ（ＧＨＨ）を想定する。また、複数のインバータ回路のセルを配置させたアレイとして、図２０に示されるレイアウトを想定する。
このようなレイアウトでは、たとえば、点線枠Ａ１内に示されるように、２本のゲート配線部の第２ゲート配線部同士が互いに接近している箇所がある。このような箇所では、図２１に示すように、基準とされるゲートマスクパターンＧＭＰから、互いに対向していない側の辺をそのままにして、互いに対向している側の辺を後退させたゲートマスクパターンＧＭＰ１となるように、そのデータが補正される。
また、点線枠Ａ２内に示されるように、４本のゲート配線部の第２ゲート配線部が互いに接近している箇所がある。このような箇所では、図２２に示すように、基準とされるゲートマスクパターンＧＭＰから、互いに対向している側の辺を後退させたゲートマスクパターンＧＭＰ２となるように、そのデータが補正される。
一方、点線枠Ａ３内に示されるように、他のゲート配線部からは距離を隔てられたゲート配線部では、ゲートマスクパターンは、基準となるゲートマスクパターンＧＭＰ（図１９参照）がそのままゲートマスクパターンになる。
このような処理（ＭＰＤ処理）を行うことによって、ゲート配線本体の終端部をハンマーヘッドのパターンとするゲートマスクパターンを、フォトマスクに確実に描画させることできる。これにより、ロジック回路として、よりゲート設計パターンに忠実なゲート配線本体を形成することができる。その結果、ロジック回路として、安定に動作させることができる。
なお、上述した各実施の形態では、第１ゲート配線部ＧＨＢ１に対して第２ゲート配線部ＧＨＢ２が屈曲する角度θとして、４５°の場合を例挙げて説明した。この角度θとしては、電子描画によりゲート配線本体のゲートマスクパターンを形成する際には、４５°が望ましい。
しかしながら、この角度θとしては４５°に限られず、２０°〜８０°の範囲にあればよい。角度θが２０°よりも小さい場合には、第２ゲート配線部として、素子形成領域から素子分離絶縁膜上へ向かって延在する長さを確保する関係上、その第２ゲート配線部がＹ軸方向に近づくことになって、グリッド方向の長さがレイアウト的に不利になってしまう。
また、第２ゲート配線部ＧＨＢ２がバッティングディフュージョンＢＤＶ（ＢＤＥ）の近傍の素子形成領域の部分に接近してしまい、製造上のばらつきによって金属シリサイド膜が形成される領域が狭められてしまう場合には、抵抗が上昇することが懸念される。
一方、角度θが８０°より大きくなると、第２ゲート配線部がＸ軸方向に近づいてしまい、隣接するセルのゲート配線部同士が接近した場合に、ショートマージンがなくなってしまう。
また、各実施の形態において挙げた膜厚や寸法等の数値は一例であって、これらに限定されるものではない。また、実際に製造される半導体装置において、Ｙ軸方向に平行なゲート配線部の構造やＸ軸方向に平行な電源配線および接地配線の構造は、数学的にＹ（Ｘ）軸方向に平行な構造を意図するものではなく、製造上の誤差を含むものである。さらに、第１ゲート配線部に対して第２ゲート配線部がなす角度等についても、数学的に厳密な角度を意図するものではなく、これについても、製造上の誤差を当然に含むものである。上述した、当該ゲート配線部を備えた半導体装置としては、インバータ回路のセルに限られず、素子形成領域を横切るゲート配線部を備えた半導体装置に適用することが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、ロジック回路等を備えた半導体装置の小型化に貢献することができる。
ＩＮＶ インバータ回路、ＱＰ ｐチャネル型電界効果トランジスタ、ＱＮ ｎチャネル型電界効果トランジスタ、ＳＵＢ 半導体基板、ＥＢ 素子分離絶縁膜、ＰＥＲ 素子形成領域、ＮＥＲ 素子形成領域、ＮＷ Ｎウェル、ＰＷ Ｐウェル、ＰＣ ｐチャネル領域、ＮＣ ｎチャネル領域、ＰＦ Ｐ＋不純物領域、ＰＭＳ 金属シリサイド膜、ＮＦ Ｎ＋不純物領域、ＮＭＳ 金属シリサイド膜、ＧＨＢ ゲート配線部、ＧＨＢ１ 第１ゲート配線部、ＧＨＢ２ 第２ゲート配線部、ＧＨＢ３ 第３ゲート配線部、ＧＨ ゲート配線本体、ＧＺ ゲート絶縁膜、ＧＳ サイドウォール絶縁膜、ＧＭＳ 金属シリサイド膜、ＧＥＰ ゲート電極部、ＧＥＮ ゲート電極部、ＴＡ タップ部、ＮＴ Ｎ＋不純物領域、ＴＢ タップ部、ＰＴ Ｐ＋不純物領域、ＢＤＶ バッティングディフージョン、ＢＤＥ バッティングディフージョン、ＤＦ１ 第１層間絶縁膜、ＤＦ２ 第２層間絶縁膜、ＣＨ コンタクトホール、ＰＬ プラグ、ＢＭ１ バリアメタル、ＰＭ 埋め込み金属、Ｍ１ 第１金属配線、ＢＭ バリアメタル層、ＭＬ 金属層、ＣＭ キャップメタル層、ＶＭ 電源配線、ＥＭ 接地配線、ＣＬ セル、ＧＤＰ ゲート設計パターン、ＧＭＰ ゲートマスクパターン。

Claims (7)

  1. 電源電位と接地電位との間に相補型スイッチング素子を直列に接続したインバータ回路を含む半導体装置であって、
    主表面を有する半導体基板と、
    前記半導体基板の表面上に形成され、第１の方向に平行に延在し、電源電位が印加される電源配線と、
    前記半導体基板の表面上に形成され、前記電源配線に対して前記第１の方向と直交する第２の方向に距離を隔てて前記第１の方向に平行に延在し、接地電位が印加される接地配線と、
    前記電源配線と前記接地配線とによって挟まれた前記半導体基板の領域において素子分離絶縁膜によってそれぞれ規定され、前記相補型スイッチング素子のための２つの素子形成領域と、
    前記素子形成領域のそれぞれを横切るように形成されたゲート配線部と
    を有し、
    前記ゲート配線部は、
    前記電源配線が配置されている側および前記接地配線が配置されている側の一方の側から他方の側へ前記第２の方向に平行に形成されて、前記素子形成領域内における所定の位置まで延在する第１ゲート配線部と、
    前記第１ゲート配線部から前記他方の側へ、前記第２の方向に対して斜めに交差する第３の方向に平行に形成されて、前記素子形成領域と前記素子分離絶縁膜との境界として前記第１の方向に平行な境界を斜めに跨ぐように延在する第２ゲート配線部と
    を備えた、半導体装置。
  2. 前記ゲート配線部は、前記第２ゲート配線部から前記他方の側へ、前記第２の方向に平行にさらに延在する第３ゲート配線部を含む、請求項１記載の半導体装置。
  3. 前記第２ゲート配線部は、前記他方の側へ、前記第３の方向に平行に前記素子分離絶縁膜上をさらに延在する、請求項１記載の半導体装置。
  4. 前記第１ゲート配線部に対して前記第２ゲート配線部のなす角度は１０°〜８０°である、請求項１記載の半導体装置。
  5. 前記第１ゲート配線部に対して前記第２ゲート配線部のなす角度は４５°である、請求項４記載の半導体装置。
  6. 前記ゲート配線部は、互いに間隔を隔てて対向する両側面を有するゲート配線本体を含み、
    前記ゲート配線本体は、前記一方の側の終端部および前記他方の側の終端部として、前記両側面に直交する終端面を有する、請求項１記載の半導体装置。
  7. 主表面を有する半導体基板と、
    前記半導体基板において、素子分離絶縁膜によって規定された素子形成領域と、
    前記素子形成領域を横切るように形成されたゲート配線部と
    を有し、
    前記ゲート配線部は、
    前記素子形成領域と前記素子分離絶縁膜との境界に向かって前記境界が延在する方向と直交する方向に形成されて、前記素子形成領域内における所定の位置まで延在する第１ゲート配線部と、
    前記第１ゲート配線部から屈曲して前記境界を斜めに跨ぐように延在する第２ゲート配線部と
    を備えた、半導体装置。
JP2013510924A 2011-04-20 2012-03-26 半導体装置 Expired - Fee Related JP5711812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013510924A JP5711812B2 (ja) 2011-04-20 2012-03-26 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011093880 2011-04-20
JP2011093880 2011-04-20
JP2013510924A JP5711812B2 (ja) 2011-04-20 2012-03-26 半導体装置
PCT/JP2012/057690 WO2012144295A1 (ja) 2011-04-20 2012-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012144295A1 true JPWO2012144295A1 (ja) 2014-07-28
JP5711812B2 JP5711812B2 (ja) 2015-05-07

Family

ID=47041413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510924A Expired - Fee Related JP5711812B2 (ja) 2011-04-20 2012-03-26 半導体装置

Country Status (3)

Country Link
US (2) US9054103B2 (ja)
JP (1) JP5711812B2 (ja)
WO (1) WO2012144295A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170437A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd Ｍｉｓ型半導体装置の製造方法
JPH05198593A (ja) 1992-01-22 1993-08-06 Hitachi Ltd パラメータ抽出方法
US5420447A (en) * 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP4301462B2 (ja) * 1997-09-29 2009-07-22 川崎マイクロエレクトロニクス株式会社 電界効果トランジスタ
JPH11330461A (ja) * 1998-05-14 1999-11-30 Nec Corp 屈曲ゲート電極を有する半導体装置およびその製造方法
JP2009032788A (ja) * 2007-07-25 2009-02-12 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20140043063A1 (en) 2014-02-13
WO2012144295A1 (ja) 2012-10-26
US9054103B2 (en) 2015-06-09
JP5711812B2 (ja) 2015-05-07
US20150243735A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US9478533B2 (en) Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
WO2012056615A1 (ja) 半導体装置
WO2018042986A1 (ja) 半導体集積回路装置
US20090020784A1 (en) Method for designing semiconductor device and semiconductor device
US8258621B2 (en) Semiconductor device
TW201814835A (zh) 積體電路中採用之自對準局部互連線用之方法、結構與設計
JP2006156778A (ja) 半導体装置及びそのレイアウト設計方法
KR102218929B1 (ko) 브릿징 위험성 감소 및 성능 향상을 위한 상이한 비아 크기의 구성
US8659121B2 (en) Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof
TWI511161B (zh) 具有雙重圖案化金屬層結構之位元格
US8841774B2 (en) Semiconductor device including a first wiring having a bending portion a via
US20130082331A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2013161878A (ja) 半導体装置、および半導体装置の製造方法
JP5830400B2 (ja) 半導体装置、および半導体装置の製造方法
KR20180015399A (ko) 반도체 장치 및 이의 제조 방법
JPWO2018150913A1 (ja) 半導体集積回路装置
JP5711812B2 (ja) 半導体装置
JP2011199034A (ja) 半導体装置
JP3637826B2 (ja) 半導体記憶装置
JP2010010590A (ja) 半導体装置およびその製造方法
JP6097434B2 (ja) 半導体装置、および半導体装置の製造方法
JP2005032768A (ja) 半導体装置
WO2012127781A1 (ja) 半導体装置及び半導体装置の製造方法
JP5285859B2 (ja) 半導体装置の製造方法および半導体装置
KR20220043738A (ko) 비대칭 디커플링 셀을 포함하는 집적 회로 및 이를 설계하는 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150306

R150 Certificate of patent or registration of utility model

Ref document number: 5711812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees