JPWO2012053161A1 - 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板 - Google Patents

薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板 Download PDF

Info

Publication number
JPWO2012053161A1
JPWO2012053161A1 JP2012539580A JP2012539580A JPWO2012053161A1 JP WO2012053161 A1 JPWO2012053161 A1 JP WO2012053161A1 JP 2012539580 A JP2012539580 A JP 2012539580A JP 2012539580 A JP2012539580 A JP 2012539580A JP WO2012053161 A1 JPWO2012053161 A1 JP WO2012053161A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
oxide semiconductor
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012539580A
Other languages
English (en)
Other versions
JP5351341B2 (ja
Inventor
光伸 宮本
光伸 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012539580A priority Critical patent/JP5351341B2/ja
Application granted granted Critical
Publication of JP5351341B2 publication Critical patent/JP5351341B2/ja
Publication of JPWO2012053161A1 publication Critical patent/JPWO2012053161A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

薄膜トランジスタ基板（１）の製造方法であって、第１フォトマスクを用いて、絶縁基板（１０）上にゲート電極（１５）を形成する工程と、第２フォトマスクを用いて、酸化物半導体層（１３）上にチャネル領域（Ｃ）を覆うようにチャネル保護膜（２１）を形成する工程と、第３フォトマスクを用いて、酸化物半導体層（１３）上にソース電極（１９）を形成する工程と、第４フォトマスクを用いて、層間絶縁膜（１７）上に平坦化膜（１８）を形成する工程とを少なくとも備える。

Description

本発明は、薄膜トランジスタ基板の製造方法に関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板に関する。
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わり、高速移動が可能なＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）系の酸化物半導体膜により形成された酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する）を用いたＴＦＴが提案されている。
より具体的には、例えば、絶縁層と、絶縁層上に設けられたゲート電極と、ゲート電極上にゲート絶縁膜を介して設けらた酸化物半導体層と、酸化物半導体層上において、ゲート電極を挟むように離間して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極と酸化物半導体層との間に設けられ、ゲート電極上において、ソース電極及びドレイン電極から露出した酸化物半導体層の側面の少なくとも一部を覆うチャネル保護膜とを備えた薄膜トランジスタ基板が開示されている。
そして、この薄膜トランジスタ基板を製造する際には、まず、基板上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に酸化物半導体層を形成する工程と、ゲート電極上における酸化物半導体層の側面の少なくとも一部を覆うようにチャネル保護膜を形成する工程とが行われる。そして、酸化物半導体層及びチャネル保護膜を１６０℃以上の温度で加熱処理し、その後、酸化物半導体層及びチャネル保護膜の上にソース電極及びドレイン電極を形成する工程とが行われ、５枚のフォトマスクを使用することにより、薄膜トランジスタ基板を製造する構成となっている（例えば、特許文献１参照）。
特開２０１０−１２３７４８号公報
しかし、上記特許文献１に記載の薄膜トランジスタ基板の製造方法においては、上述のごとく、フォトマスクを５枚使用する構成としているため、製造工程数が多くなり、製造コストが増加するとともに、歩留まりが低下するという不都合があった。
そこで、本発明は、上述の問題に鑑みてなされたものであり、従来より少ないマスク枚数により薄膜トランジスタ基板を製造することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板を提供することを目的とする。
上記目的を達成するために、本発明の第１の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜と、層間絶縁膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板の製造方法であって、第１フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第２フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第３フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、酸化物半導体層、チャネル保護膜、及びソース電極を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、第４フォトマスクを用いて、層間絶縁膜上に平坦化膜を形成する平坦化膜形成工程と、平坦化膜をマスクとして用いて、層間絶縁膜の一部を除去することにより、層間絶縁膜及び平坦化膜に開口部を形成する開口部形成工程と、層間絶縁膜及び平坦化膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする。
同構成によれば、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタを製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。
また、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタ基板を製造することができる。
本発明の第２の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜とを備えた薄膜トランジスタ基板の製造方法であって、第１フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第２フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第３フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、第４フォトマスクを用いて、酸化物半導体層、チャネル保護膜、及びソース電極を覆うとともに、開口部を有する層間絶縁膜を形成する層間絶縁膜形成工程と、層間絶縁膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする。
同構成によれば、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタを製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。
また、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタ基板を製造することができる。
本発明の第１または第２の薄膜トランジスタ基板の製造方法においては、プラズマ処理として、還元性プラズマ処理を行ってもよい。
同構成によれば、別個のマスクを使用することなく、簡単な方法で、酸化物半導体層をプラズマ処理して、例えば、ドレイン電極や画素電極を形成することが可能になる。
また、本発明の第１または第２の薄膜トランジスタ基板の製造方法においては、酸化物半導体層を形成する酸化物半導体材料として、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）及び亜鉛(Ｚｎ)からなる群より選ばれる少なくとも１種を含む金属酸化物材料を使用してもよい。
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。
また、本発明の第１または第２の薄膜トランジスタ基板の製造方法においては、酸化物半導体材料として、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を使用してもよい。
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
本発明の薄膜トランジスタ基板は、本発明の第１または第２の薄膜トランジスタ基板の製造方法により製造された薄膜トランジスタ基板である。
本発明によれば、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる薄膜トランジスタ基板を提供することができる。
本発明の実施形態に係る薄膜トランジスタ基板の平面図である。 本発明の実施形態に係る薄膜トランジスタ基板の画素部を拡大した平面図である。 本発明の実施形態に係る薄膜トランジスタ基板の断面図であり、図２のＡ−Ａ断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の端子（ゲート端子）の断面図であり、図１のＢ−Ｂ断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の変形例に係る薄膜トランジスタ基板の断面図である。 本発明の変形例に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の実施形態に係る薄膜トランジスタ基板の平面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の画素部を拡大した平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の断面図であり、図２のＡ−Ａ断面図である。また、図４は、本発明の実施形態に係る薄膜トランジスタ基板の端子（ゲート端子）の断面図であり、図１のＢ−Ｂ断面図である。
図１に示すように、薄膜トランジスタ基板１は、画像表示を行う表示領域Ｄと、表示領域Ｄの周辺に設けられた駆動回路領域Ｔとを備えている。この駆動回路領域Ｔには、ゲートドライバ領域Ｔｇとソースドライバ領域Ｔｓとが設けられている。そして、ゲートドライバ領域Ｔｇには、表示領域Ｄのゲート配線（走査配線）１１を駆動するゲートドライバ（不図示）が設けられており、ソースドライバ領域Ｔｓには、表示領域Ｄのソース配線（信号配線）１６を駆動するソースドライバ（不図示）が設けられている。
ゲート配線１１は、図１に示すように、駆動回路領域Ｔのゲートドライバ領域Ｔｇに引き出され、そのゲートドライバ領域Ｔｇにおいて、ゲート端子２２に接続されている。このゲート端子２２は、図４に示すように、ゲートドライバ領域Ｔｇにおいて、絶縁基板１０上に形成されている。
また、ソース配線１６は、図１に示すように、駆動回路領域Ｔのソースドライバ領域Ｔｓに中継用の配線として引き出され、そのソースドライバ領域Ｔｓにおいて、ソース端子２０に接続されている。なお、図示は省略するが、ゲート端子２２と同様に、ソース端子２０は、ソースドライバ領域Ｔｓにおいて、絶縁基板１０上に形成されている。
薄膜トランジスタ基板１は、図１〜図３に示すように、絶縁基板１０と、画像表示を行う表示領域Ｄにおいて、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート配線１１と、絶縁基板１０上に互いに平行に延びるように設けられた複数のソース配線１６とを備えている。
また、薄膜トランジスタ基板１は、図３に示すように、薄膜トランジスタ５と、薄膜トランジスタ５を覆うように設けられた層間絶縁膜（保護膜）１７と、層間絶縁膜１７を覆うように設けられた平坦化膜１８とを備えている。
薄膜トランジスタ５は、図２、図３に示すように、絶縁基板１０上に設けられたゲート電極１５と、ゲート電極１５を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１５に重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３とを備えている。また、薄膜トランジスタ５は、酸化物半導体層１３のチャネル領域Ｃを覆うように設けられたチャネル保護膜２１と、酸化物半導体層１３上にゲート電極１５に重なるように設けられたソース電極１９とを備えている。
また、本実施形態においては、図３に示すように、層間絶縁膜１７及び平坦化膜１８の積層膜に開口部Ｈが形成されている。そして、開口部Ｈにおける酸化物半導体層１３に対してプラズマ処理を施し、酸化物半導体層１３の一部を低抵抗化することにより、開口部Ｈにおける酸化物半導体層１３の一部をドレイン電極１３ａとして機能させるとともに、開口部Ｈにおける酸化物半導体層１３の一部を画素電極１３ｂとして機能させる構成としている。また、開口部Ｈにおいて、ドレイン電極１３ａは画素電極１３ｂに接続される構成となっている。
なお、ドレイン電極１３ａとソース電極１９は、図３に示すように、酸化物半導体層１３のチャネル領域Ｃを挟んで互いに対峙するように設けられている。
また、図２に示すように、ソース電極１９は、ソース配線１６が側方へ突出した部分であり、ゲート電極１５は、ゲート配線１１が側方へ突出した部分である。
また、本実施形態においては、図２に示すように、ゲート配線１１とソース配線１６とが交差する部分に、上述のチャネル保護膜２１と同一の材料により形成された保護層２５が設けられている。
酸化物半導体層１３、ドレイン電極１３ａ、及び画素電極１３ｂは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
次に、本実施形態の薄膜トランジスタ基板１の製造方法の一例について図を用いて説明する。図５〜図７は、本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。
＜ゲート電極・ゲート配線形成工程＞
まず、ガラス基板やプラスチック基板等の絶縁基板１０の基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜する。その後、そのモリブテン膜に対して、所定のパターン形状を有する第１フォトマスク３１を用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ａ）、図７（ａ）に示すように、絶縁基板１０上に、ゲート配線１１（図２参照）、ゲート電極１５、及びゲート端子２２を形成する。
なお、本実施形態では、ゲート配線１１、ゲート電極１５、及びゲート端子２２を構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート配線１１、ゲート電極１５、及びゲート端子２２を、５０ｎｍ〜３００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜ゲート絶縁膜形成工程＞
次いで、ゲート配線１１、ゲート電極１５、ゲート端子２２が形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）、図７（ｂ）に示すように、絶縁基板１０上に、ゲート配線１１、ゲート電極１５、及びゲート端子２２を覆うようにゲート絶縁膜１２を形成する。
なお、ゲート絶縁膜１２を２層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜（ＳｉＮｘ）以外に、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）等を使用することができる。
また、絶縁基板１０からの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、ＳｉＨ４とＮＨ３とを反応ガスとして膜厚１００ｎｍから２００ｎｍの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、Ｎ２Ｏ、ＳｉＨ４を反応ガスとして膜厚５０ｎｍから１００ｎｍの酸化シリコン膜を形成することができる。
また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁膜１２を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。
＜半導体層形成工程＞
次いで、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により形成された酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、図５（ｂ）、図７（ｂ）に示すように、ゲート絶縁膜１２上に、酸化物半導体層１３を形成する。
なお、本実施形態においては、酸化物半導体膜に対して、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行わない点が、上記従来技術とは異なる。
＜チャネル保護膜形成工程＞
次いで、酸化物半導体層１３が形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、その窒化シリコン膜等に対して、所定のパターン形状を有する第２フォトマスク３２を用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｃ）に示すように、酸化物半導体層１３上に、チャネル領域Ｃを覆うように、当該チャネル領域Ｃを保護するためのチャネル保護膜２１を形成する。
例えば、チャネル保護膜２１として、ＳｉＨ４とＮ２Ｏとを反応ガスとして、膜厚１００ｎｍ〜２００ｎｍの酸化シリコン膜を形成することができる。また、チャネル保護膜２１の形成と同時に、上述の保護層２５（図２参照）を形成する。
＜ソース配線・ソース電極形成工程＞
次いで、酸化物半導体層１３が形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及びアルミニウム膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。
その後、所定のパターン形状を有する第３フォトマスク３３を用いたフォトリソグラフィーによるレジストのパターニング、アルミニウム膜のウエットエッチングを行うとともに、チタン膜に対するドライエッチング（プラズマエッチング）、並びにレジストの剥離と洗浄を行うことにより、図５（ｄ）に示すように、酸化物半導体層１３上にチタン膜からなる第１導電層及びアルミニウム膜からなる第２導電層の積層膜により構成されたソース電極１９を形成する。また、この際、図１、図２に示すように、チタン膜からなる第１導電層及びアルミニウム膜からなる第２導電層の積層膜により構成されたソース配線１６、及びソース端子２０を形成する。
なお、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用してもよいが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１９、及びソース配線１６が形成された基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、図６（ａ）に示すように、酸化物半導体層１３、チャネル保護膜２１、ソース電極１９、及びソース配線１６を覆う層間絶縁膜１７を厚さ２５０ｎｍ程度に形成する。なお、層間絶縁膜１７は、単層構造に限定されず、２層構造や３層構造であっても良い。
また、図７（ｃ）に示すように、ゲート端子２２が形成されるゲートドライバ領域Ｔｇにおいては、本工程で層間絶縁膜１７を形成することにより、絶縁基板１０上に形成されたゲート端子２２上に、ゲート絶縁膜１２、酸化物半導体層１３、及び層間絶縁膜１７が順次積層される構造となる。
＜平坦化膜形成工程＞
次いで、層間絶縁膜１７が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ１．０μｍ〜３．０μｍ程度に塗布する。
次いで、有機絶縁膜に対して、所定のパターン形状を有する第４フォトマスク３４を用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、図６（ａ）に示すように、層間絶縁膜１７の表面上に、開口部Ｈの部分に対応する部分が開口された平坦化膜１８を形成する。
＜開口部形成工程＞
次いで、平坦化膜１８をマスクとして、所定のエッチングガス（例えば、ＣＦ４ガスとＯ２ガス）を使用したドライエッチングを行い、層間絶縁膜１７の一部を除去することにより、図６（ｂ）に示すように、層間絶縁膜１７及び平坦化膜１８に開口部Ｈを形成する。
なお、この際、チャネル領域Ｃにおける酸化物半導体層１３が、次工程となる酸化物半導体層除去工程によりエッチングされてしまうという不都合を回避するとの観点から、開口部Ｈの底面を構成するチャネル保護膜２１の厚みが５０ｎｍ以上となるようにエッチング処理を行う。
また、本工程において、図７（ｄ）に示すように、ゲート端子２２が形成されたゲートドライバ領域Ｔｇにおいて、平坦化膜１８をマスクとして、上述のドライエッチングを行うことにより、酸化物半導体層１３上に形成された層間絶縁膜１７を除去する。
＜酸化物半導体層除去工程＞
次いで、層間絶縁膜１７及び平坦化膜１８をマスクとして、シュウ酸を用いてエッチングを行うことにより、図７（ｅ）に示すように、ゲート端子２２が形成されたゲートドライバ領域Ｔｇにおいて、ゲート絶縁膜１２上に形成された酸化物半導体層１３を除去する。
なお、図６（ｂ）に示すように、上述の開口部Ｈにおいては、当該開口部Ｈの底面にチャネル保護膜２１が設けられているため、本工程において、酸化物半導体層１３は除去されない。
また、上述のごとく、本実施形態においては、酸化物半導体層１３に対して、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行わない。従って、表示領域Ｄの全体において、酸化物半導体層１３が形成されているため、薄膜トランジスタ５を駆動させる際に入力されるソース信号が、隣接する画素からゲート配線１１を介して送られてくることを防止するために、ゲート配線１１の一部（即ち、図２に示すＥの部分）を開口させ、上述のエッチングにより、酸化物半導体層１３の一部を除去する構成としている。
＜チャネル保護膜除去工程＞
次いで、層間絶縁膜１７及び平坦化膜１８をマスクとして、所定のエッチングガス（例えば、ＣＦ４ガスとＯ２ガス）を使用したドライエッチングを行うことにより、図６（ｃ）に示すように、開口部Ｈにおけるチャネル保護膜２１を除去するとともに、図７（ｆ）に示すように、ゲート端子２２が形成されたゲートドライバ領域Ｔｇにおいて、ゲート端子２２上に形成されたゲート絶縁膜１２を除去する。
＜プラズマ処理工程＞
次いで、開口部Ｈにおける酸化物半導体層１３に対して還元性プラズマ処理を施し、酸化物半導体層１３の一部を低抵抗化することにより、開口部Ｈにおける酸化物半導体層１３の一部をドレイン電極１３ａとして機能させるとともに、開口部Ｈにおける酸化物半導体層１３の一部を画素電極１３ｂとして機能させ、図１〜図４に示す薄膜トランジスタ基板１が作製される。
なお、還元性プラズマ処理としては、例えば、ＡｒやＨｅ等の希ガスプラズマ処理、水素プラズマ処理、或いは、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＦのうち少なくとも一元素を含むプラズマに曝す処理を行う。また、開口部Ｈにおける酸化物半導体層１３に対して、この還元性プラズマ処理を行うことにより、酸化物半導体層１３において、酸素が還元されて、酸化物半導体層１３が金属膜の性質を有することになるため、酸化物半導体層１３が低抵抗化される。
このように、本実施形態においては、４枚のフォトマスク（即ち、第１〜第４フォトマスク３１〜３４）を使用することにより、薄膜トランジスタ基板１を作製することができる。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、第１フォトマスク３１を用いて、絶縁基板１０上にゲート電極１５を形成する工程と、ゲート絶縁膜１２上に、酸化物半導体層１３を形成する工程と、第２フォトマスク３２を用いて、酸化物半導体層１３上にチャネル領域Ｃを覆うようにチャネル保護膜２１を形成する工程と、第３フォトマスク３３を用いて、酸化物半導体層１３上にソース電極１９を形成する工程と、第４フォトマスク３４を用いて、層間絶縁膜１７上に平坦化膜１８を形成する工程とを備える構成としている。また、本実施形態においては、平坦化膜１８をマスクとして用いて、層間絶縁膜１７の一部を除去することにより、層間絶縁膜１７及び平坦化膜１８に開口部Ｈを形成する工程と、層間絶縁膜１７及び平坦化膜１８をマスクとして、エッチングを行うことにより、開口部Ｈにおけるチャネル保護膜２１を除去する工程と、開口部Ｈにおける酸化物半導体層１３に対してプラズマ処理を施す工程とを備える構成としている。従って、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタ基板１を製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。
また、一般に、製造工程数を削減するための技術として、ハーフトーン露光技術が使用されているが、このハーフトーン露光技術では、ハーフ露光領域の面積が小さくなると、未露光領域と露光領域との面積差を設けることが困難になるため、微細なパターンを形成することが困難になるという問題があった。一方、本実施形態においては、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数（４枚）により、薄膜トランジスタ基板１を製造することができる。
（２）本実施形態においては、プラズマ処理工程におけるプラズマ処理として、還元性プラズマ処理を使用する構成としている。従って、別個のマスクを使用することなく、簡単な方法で、酸化物半導体層１３にドレイン電極１３ａ及び画素電極１３ｂを形成することが可能になる。
（３）本実施形態においては、酸化物半導体層１３を、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により形成する構成としている。従って、薄膜トランジスタ５において、高移動度、低オフ電流という良好な特性を得ることができる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、平坦化膜１８を設ける構成としたが、図８に示すように、薄膜トランジスタ基板５０において、平坦化膜１８を設けず、層間絶縁膜１７をマスクとして使用して、薄膜トランジスタ基板５０を製造する構成としてもよい。
この場合、まず、薄膜トランジスタ基板作製工程において、上述の実施形態において説明した図５（ａ）〜（ｄ）と同様に、第１〜第３フォトマスク３１〜３３を使用して、ゲート電極・ゲート配線形成工程、ゲート絶縁膜形成工程、半導体層形成工程、チャネル保護膜形成工程、及びソース配線・ソース電極形成工程を行う。
次いで、図９に示すように、層間絶縁膜形成工程として、ソース電極１９、及びソース配線１６が形成された基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。次いで、窒化シリコン膜等に対して、所定のパターン形状を有する第４フォトマスク３４を用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、酸化物半導体層１３、チャネル保護膜２１、ソース電極１９、及びソース配線１６を覆うとともに、開口部Ｋが形成された層間絶縁膜１７を形成する。
次いで、上述の実施形態において説明した図６（ｃ）と同様に、チャネル保護膜除去工程として、層間絶縁膜１７をマスクとして、所定のエッチングガス（例えば、ＣＦ４ガスとＯ２ガス）を使用したドライエッチングを行うことにより、開口部Ｋにおけるチャネル保護膜２１を除去する。
次いで、上述の実施形態において説明した図６（ｃ）と同様に、開口部Ｋにおける酸化物半導体層１３に対して還元性プラズマ処理を施し、酸化物半導体層１３の一部を低抵抗化することにより、開口部Ｋにおける酸化物半導体層１３の一部をドレイン電極１３ａとして機能させるとともに、開口部Ｈにおける酸化物半導体層１３の一部を画素電極１３ｂとして機能させ、図８に示す薄膜トランジスタ基板５０が作製される。
また、上記実施形態においては、酸化物半導体層として酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体層１３を使用したが、酸化物半導体層１３はこれに限定されない。例えば、酸化物半導体材料として、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物材料を使用しても良い。
これらの酸化物半導体材料からなる酸化物半導体層１３は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。
例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
また、上記実施形態においては、半導体層として酸化物半導体層を使用したが、半導体層はこれに限定されず、酸化物半導体層の代わりに、例えば、アモルファスシリコンやポリシリコンからなるシリコン系半導体層を薄膜トランジスタの半導体層として使用する構成としても良い。
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板が挙げられる。
１ 薄膜トランジスタ基板
５ 薄膜トランジスタ
１０ 絶縁基板
１１ ゲート配線
１２ ゲート絶縁膜
１３ 酸化物半導体層
１３ａ ドレイン電極
１３ｂ 画素電極
１５ ゲート電極
１６ ソース配線
１７ 層間絶縁膜
１８ 平坦化膜
１９ ソース電極
２０ ソース端子
２１ チャネル保護膜
２２ ゲート端子
２５ 保護層
３１ 第１フォトマスク
３２ 第２フォトマスク
３３ 第３フォトマスク
３４ 第４フォトマスク
５０ 薄膜トランジスタ基板
Ｃ チャネル領域
Ｈ 開口部
Ｋ 開口部
また、本発明の第１または第２の薄膜トランジスタ基板の製造方法においては、酸化物半導体材料として、酸化インジウムガリウム亜鉛を使用してもよい。
上記目的を達成するために、本発明の第１の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜と、層間絶縁膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板の製造方法であって、第１フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第２フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第３フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、酸化物半導体層、チャネル保護膜、及びソース電極を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、第４フォトマスクを用いて、層間絶縁膜上に平坦化膜を形成する平坦化膜形成工程と、平坦化膜をマスクとして用いて、層間絶縁膜の一部を除去することにより、層間絶縁膜及び平坦化膜に開口部を形成する開口部形成工程と、層間絶縁膜及び平坦化膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備え、開口部が形成されるとともに、チャネル保護膜が除去される酸化物半導体層の領域は、チャネル領域及びソース電極が形成される領域以外の領域であることを特徴とする。
本発明の第２の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜とを備えた薄膜トランジスタ基板の製造方法であって、第１フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第２フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第３フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、第４フォトマスクを用いて、酸化物半導体層、チャネル保護膜、及びソース電極を覆うとともに、開口部を有する層間絶縁膜を形成する層間絶縁膜形成工程と、層間絶縁膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備え、開口部が形成されるとともに、チャネル保護膜が除去される酸化物半導体層の領域は、チャネル領域及びソース電極が形成される領域以外の領域であることを特徴とする。

Claims (6)

  1. 絶縁基板と、該絶縁基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び該酸化物半導体層上に前記ゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、前記チャネル領域を覆うように設けられたチャネル保護膜と、前記薄膜トランジスタを覆うように設けられた層間絶縁膜と、該層間絶縁膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板の製造方法であって、
    第１フォトマスクを用いて、前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
    前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に、前記酸化物半導体層を形成する半導体層形成工程と、
    第２フォトマスクを用いて、前記酸化物半導体層上に前記チャネル領域を覆うように前記チャネル保護膜を形成するチャネル保護膜形成工程と、
    第３フォトマスクを用いて、前記酸化物半導体層上に前記ソース電極を形成するソース電極形成工程と、
    前記酸化物半導体層、前記チャネル保護膜、及び前記ソース電極を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、
    第４フォトマスクを用いて、前記層間絶縁膜上に平坦化膜を形成する平坦化膜形成工程と、
    前記平坦化膜をマスクとして用いて、前記層間絶縁膜の一部を除去することにより、前記層間絶縁膜及び前記平坦化膜に開口部を形成する開口部形成工程と、
    前記層間絶縁膜及び前記平坦化膜をマスクとして、エッチングを行うことにより、前記開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、
    前記開口部における前記酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程と
    を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
  2. 絶縁基板と、該絶縁基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び該酸化物半導体層上に前記ゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、前記チャネル領域を覆うように設けられたチャネル保護膜と、前記薄膜トランジスタを覆うように設けられた層間絶縁膜とを備えた薄膜トランジスタ基板の製造方法であって、
    第１フォトマスクを用いて、前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
    前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に、前記酸化物半導体層を形成する半導体層形成工程と、
    第２フォトマスクを用いて、前記酸化物半導体層上に前記チャネル領域を覆うように前記チャネル保護膜を形成するチャネル保護膜形成工程と、
    第３フォトマスクを用いて、前記酸化物半導体層上に前記ソース電極を形成するソース電極形成工程と、
    第４フォトマスクを用いて、前記酸化物半導体層、前記チャネル保護膜、及び前記ソース電極を覆うとともに、開口部を有する層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記層間絶縁膜をマスクとして、エッチングを行うことにより、前記開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、
    前記開口部における前記酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程と
    を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
  3. 前記プラズマ処理が、還元性プラズマ処理であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ基板の製造方法。
  4. 前記酸化物半導体層を形成する酸化物半導体材料が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）及び亜鉛(Ｚｎ)からなる群より選ばれる少なくとも１種を含む金属酸化物材料であることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
  5. 前記酸化物半導体材料が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）であることを特徴とする請求項４に記載の薄膜トランジスタ基板の製造方法。
  6. 請求項１〜請求項５のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
JP2012539580A 2010-10-18 2011-10-11 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板 Active JP5351341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012539580A JP5351341B2 (ja) 2010-10-18 2011-10-11 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010233395 2010-10-18
JP2010233395 2010-10-18
JP2012539580A JP5351341B2 (ja) 2010-10-18 2011-10-11 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板
PCT/JP2011/005681 WO2012053161A1 (ja) 2010-10-18 2011-10-11 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板

Publications (2)

Publication Number Publication Date
JP5351341B2 JP5351341B2 (ja) 2013-11-27
JPWO2012053161A1 true JPWO2012053161A1 (ja) 2014-02-24

Family

ID=45974892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539580A Active JP5351341B2 (ja) 2010-10-18 2011-10-11 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板

Country Status (3)

Country Link
US (1) US9029209B2 (ja)
JP (1) JP5351341B2 (ja)
WO (1) WO2012053161A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069316A1 (ja) * 2012-10-31 2014-05-08 シャープ株式会社 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9029209B2 (en) 2015-05-12
JP5351341B2 (ja) 2013-11-27
US20130187155A1 (en) 2013-07-25
WO2012053161A1 (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5209146B2 (ja) 半導体装置およびその製造方法
TWI538222B (zh) 半導體裝置
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5855752B2 (ja) 半導体装置およびその製造方法
JP5149464B2 (ja) コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
JP5599026B2 (ja) 薄膜トランジスタの製造方法
JP5347071B2 (ja) アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル
US20120241750A1 (en) Semiconductor device and method for producing same
JP2004273614A (ja) 半導体装置およびその製造方法
JP2007073563A (ja) 薄膜トランジスタ
WO2011104791A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置
TWI416736B (zh) 薄膜電晶體及其製造方法
JP6082912B2 (ja) 薄膜トランジスタ基板の製造方法
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
JP5351341B2 (ja) 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板
CN107004603B (zh) 半导体装置及其制造方法
TW201405834A (zh) 半導體裝置及其製造方法
CN112420849A (zh) 金属氧化物薄膜晶体管及其制作方法
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2013008441A1 (ja) アクティブマトリクス基板及びその製造方法
US20160190181A1 (en) Semiconductor device and production method therefor
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5351341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150