JPWO2012046338A1 - 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JPWO2012046338A1
JPWO2012046338A1 JP2012537535A JP2012537535A JPWO2012046338A1 JP WO2012046338 A1 JPWO2012046338 A1 JP WO2012046338A1 JP 2012537535 A JP2012537535 A JP 2012537535A JP 2012537535 A JP2012537535 A JP 2012537535A JP WO2012046338 A1 JPWO2012046338 A1 JP WO2012046338A1
Authority
JP
Japan
Prior art keywords
substrate
groove structure
semiconductor package
groove
evaporator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012537535A
Other languages
English (en)
Other versions
JP5626353B2 (ja
Inventor
塩賀　健司
健司 塩賀
秀明 長岡
秀明 長岡
木村　孝浩
孝浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012046338A1 publication Critical patent/JPWO2012046338A1/ja
Application granted granted Critical
Publication of JP5626353B2 publication Critical patent/JP5626353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

半導体パッケージは、半導体素子を実装する基板と、前記基板の前記半導体素子の実装面と反対側の面に接合されるループ型ヒートパイプとを備え、前記基板は前記実装面と反対側の面に溝構造を有し、当該溝構造は前記ループ型ヒートパイプの蒸発器の内部に配置された多孔質体と接触している。

Description

本発明は、半導体パッケージ、冷却機構、及び半導体パッケージの製造方法に関する。
コンピュータをはじめとする電子装置において、半導体集積回路（ＬＳＩ）素子を冷却する構成として、図１に示す構成が知られている。図１では、ＬＳＩ素子１０２ａ、１０２ｂを回路基板１０１に接合する接合部（はんだバンプ１０３を含む）と反対側の面を放熱面とし、これにヒートスプレッダーやヒートシンク１３０を熱的に接触させて、ＬＳＩ素子１０２ａ、１０２ｂの温度上昇を防止している。
しかし、ＬＳＩの高集積化、高機能化に伴って各ＬＳＩ素子１０２の発熱量が増加すると、ヒートスプレッダーやヒートシンク１３０が大型化し、形状が複雑になることが想定される。その場合、機器の部品実装の設計にも大きな影響が及ぶ。
他方、ＬＳＩの接合部側から熱を排出する手法として、安価な樹脂基板に代えて、メタルコア基板を使用することが提案されている（たとえば、特許文献１〜３参照）。また、ヒートシンク側の構成を工夫するアプローチからは、ヒートシンク部にヒートパイプ構造やマイクロチャネル構造を内蔵し、冷媒を利用して冷却効率を向上させることが提案されている（たとえば、特許文献４〜６参照）。
しかし、特許文献１及び２に記載されるメタルコア基板を使用する排熱方法では、回路配線基板の製造方法の複雑化やコスト増大が懸念され、機器の設計自由度が低下する可能性が高い。また、特許文献３に示すメタルコア基板を使用したインターポーザでは、基板とＬＳＩの間に放熱用の中継基板を挿入している点で、接続信頼性の低下やコスト増加が問題となる。
特許文献４、５では、ＬＳＩのはんだ接合部と反対側の面である背面に設置されたヒートシンクのべース内部に、ヒートパイプ構造を内蔵する構成が開示されている。この構成では、従来よりも冷却効率の向上が見込まれるが、複数の異種ＬＳＩを実装するＳｉＰ（システムインパッケージ）や、３次元積層ＬＳＩパッケージにおいて、各ＬＳＩの発熱量が増加するとパッケージ基板内の温度分布が大きくなってしまう。その結果、ＬＳＩ背面側のヒートシンクでは熱拡散や排熱能力が不足するおそれがある。また、ＬＳＩ背面に従来のヒートシンクを付設した構造では、ＬＳＩとの熱接触のために、ＬＳＩとヒートシンク（この場合、ヒートパイプを内蔵している）の間には、熱インターフェース材料の使用が必須となり、ここで熱抵抗が発生することから、冷却効率の大幅な向上は見込めない。
特許文献６は、ＬＳＩ裏面のヒートシンク内部にマイクロチャネルを形成し、冷却水を循環させてＬＳＩチップを冷却する技術を提案しているが、この冷却システムは製造、組み立てが煩雑であり、冷却水漏れなどの信頼性の問題がある。
特開２００４−４７８９８号公報 特開２００２−３３５０５７号公報 特許第３９３８０１７号公報 特開２００７−１２３５４７号公報 特開平５−１９８７１３号公報 特開２００２−１５１６４０号公報
上記の問題点に鑑みて、本発明は、ヒートスプレッダーやヒートシンクなどの従来の放熱の仕様を大幅に変更せずに、半導体素子等の発熱体の熱を効率的に放熱させて、パッケージ基板内の温度上昇を防止することのできる半導体パッケージの構成とその製造方法、及び冷却機構を提供することを課題とする。
発明の一つの観点によれば、半導体パッケージは、
半導体素子を実装する基板と、
前記基板の前記半導体素子の実装面と反対側の面に接合されるループ型ヒートパイプと、
を備え、
前記基板は前記実装面と反対側の面に溝構造を有し、当該溝構造は前記ループ型ヒートパイプの蒸発器の内部に配置された多孔質体と接触している。
別の観点によれば、冷却機構は、
電子部品を実装する基板の実装面と反対側の面に配置される溝構造と、
前記溝構造の溝間を隔てる隔壁に接触する多孔質体と、
前記多孔質体を収容し、前記多孔質体を前記隔壁に接触させた状態で前記基板に対して密着保持される蒸発器容器と、
前記蒸発器容器に接続されるループ状の流体循環経路と、
を備え、前記中継基板の前記溝構造は、前記流体循環経路の一部をなす。
良好な構成例のひとつとして、前記溝構造は、溝幅及び／又は溝幅の異なる複数の領域を含む。
さらに別の観点によれば、半導体パッケージの製造方法は、
半導体素子を実装する基板の前記半導体素子の実装面と反対側の面に溝構造を配置し、
ループ型ヒートパイプの蒸発器を、前記蒸発器内に配置されている多孔質体が前記溝構造に接触する状態で前記基板に接合する。
上述の構成および手法によれば、従来の放熱の仕様を大幅に変更せずに、半導体素子などの発熱体からの熱を効率的に放熱させて、パッケージ基板内の温度上昇を防止することができる。
従来のＬＳＩ素子の冷却構造を示す概略断面図である。 実施例１によるループ型ヒートパイプを組み込んだ半導体パッケージの概略上面図である。 図２の半導体パッケージのＡ−Ａ'断面図である。 図２の半導体パッケージのＢ−Ｂ'断面図である。 図２の半導体パッケージで用いられるループ型ヒートパイプの蒸発器の構成例を示す水平断面図である。 図２の半導体パッケージ（マルチチップパッケージ）で冷却されるＬＳＩ素子の配置例を示す図である。 図６ＡのＬＳＩ素子配置に対応するループ型ヒートパイプの蒸発器の構成例を示す水平断面図である。 図２の半導体パッケージの応用例を示す概略断面図である。 本発明の一実施形態による半導体パッケージの製造工程図である。 本発明の一実施形態による半導体パッケージの製造工程図である。 本発明の一実施形態による半導体パッケージの製造工程図である。 本発明の一実施形態による半導体パッケージの製造工程図である。 本発明の一実施形態による半導体パッケージの製造工程図である。 本発明の別の実施形態による半導体パッケージの製造工程図である。 図９Ａの製造方法による組立後の半導体パッケージの状態を示す概略断面図である。 実施例２によるループ型ヒートパイプを組み込んだ半導体パッケージの概略断面図である。
本発明の具体的な実施の形態を、図面を参照して説明する。図において同一機能を有するものには同一符号を用い、繰り返しの説明は省略する。実施例では、ＬＳＩ素子等の発熱体の放熱機構と、そのような放熱機構を組み込んだ半導体パッケージおよびその製造方法の具体例を提供する。ＬＳＩ素子、その他の電子部品などの発熱体を実装する基板において、発熱体の実装面と反対側の面に、発熱体の発熱量に応じて選択的に形成された溝構造を設ける。溝と溝を区切る隔壁（突起）を、蒸発器内部に設置された多孔質体に接触させることにより、発熱体の接合面から伝わる熱を、多孔質体に伝熱し，多孔質体に浸透する冷却用の作動流体を，多孔質体の表面で蒸発・気化させ，その蒸発潜熱により発熱体の熱を移動させる。このとき、溝構造の溝部が蒸発器の蒸気排出溝として機能する。
ＬＳＩ素子等の発熱体を実装する実装基板に設けられた溝構造を、ループ型ヒートパイプの蒸発器の一部として組み込むことによって、発熱体からの熱を実装基板との接合部側から、熱インターフェース部材なしに直接排熱することで、効果的に発熱体の冷却を行なうことができる。以下で、より具体的な構成例を説明する。
図２は、実施例１における半導体パッケージ１の概略上面図である。実施例１では、発熱体としてＬＳＩ素子を例にとり、発熱体を実装する基板としてインターポーザ基板を例にとって説明する。図２では、図示の便宜上、インターポーザ基板とＬＳＩ素子（図３及び図４参照）を省略し、主としてループ型ヒートパイプ３０と回路配線基板４０との配置関係を示す。
半導体パッケージ１において、ＬＳＩ素子（不図示）が実装される位置に対応して、回路配線基板４０に開口４１が設けられている。回路配線基板４０の開口４１内に、ループ型ヒートパイプ３０の蒸発器１０が配置される。蒸発器１０と、蒸発器１０に液相の作動流体を供給する液管３１ａと、蒸発器１０から気相の作動流体をラジエータ３２に導く蒸気管３１ｂがループ状に接続されて、作動流体（冷媒）の循環路を形成し、ループ型ヒートパイプ３０を構成する。蒸発器１０に接続される液管３１ａと蒸気管３１ｂは、回路配線基板４０の裏面に沿って配置されている。
図３は、図２のＡ−Ａ'断面図、図４は図２のＢ−Ｂ'断面図であり、インターポーザ基板２０とＬＳＩ素子２ａ、２ｂを含む状態での構成図である。図３において、インターポーザ基板２０上に、複数のＬＳＩ素子２ａ、２ｂがはんだバンプ等の接続端子３を介して実装されている。ＬＳＩ素子２ａ、２ｂは、インターポーザ基板２０により配線ピッチが変換されて、回路配線基板４０に電気的に接続されている。インターポーザ基板２０と配線基板４０との間の接合部３５は、たとえばインターポーザ基板２０に形成された電極パッド２４と、回路配線基板４０側の電極パッド４４及び突起電極３４を含む。
回路配線基板４０には、ＬＳＩ搭載位置に対応する位置に開口４１が形成され、開口４１内に蒸発器１０が配置されている。蒸発器１０は、金属等の蒸発器容器１１と、蒸発器容器１１の内部で液管３１ａから液相の作動流体が流入する流体室１３と、蒸発器容器１１内で流体室１３の上方に配置される多孔質体１５を含む。多孔質体１５は、たとえば気孔径１〜２０μｍの均一な微細孔を有する焼結金属もしくはセラミックスもしくは有機樹脂で構成されている。多孔質体１５の細孔に発生する毛細管力によって、流体室１３内の液相の作動流体は、多孔質体１５のインターポーザ基板側の表面まで移動する。
インターポーザ基板２０のＬＳＩ素子２ａ、２ｂの実装面と反対側の面、すなわち、多孔質体１５と向かい合う面には、溝構造２３が設けられている。実施例１では、後述するように、溝構造２３は直接インターポーザ基板２０に形成され、複数の溝２１と、隣接する溝間を隔てる隔壁（突起）２２を含む。隔壁（突起）２２の先端は、多孔質体１５に接触、好ましくは密着している。
(←「発熱量が大きい」という表現は不適切なので削除して下さい。) ＬＳＩ素子２ａ、２ｂで発せられる熱は、接合部３を介してインターポーザ基板２０に伝導され、溝構造２３の隔壁２２から多孔質体１５へと伝えられる。隔壁２２は多孔質体１５に接触しているので、隔壁２２に伝わった熱は、多孔質体１５の表面で冷媒（作動流体）を気化する。気相の作動流体は、溝２１を通って蒸発器１０の外へと排出される。すなわち、インターポーザ基板２０に形成された溝２１が気相の作動流体を蒸気管３１ｂへと排出する流路となる。
インターポーザ基板２０の溝構造２３を、発熱体からの熱伝導手段として機能させるとともに、蒸気の流路として機能させるために、蒸発器容器１１をインターポーザ基板２０に対して密封された状態で保持する。図３の例では、インターポーザ基板２０の溝２１が形成される側の面に、接合部３５の電極パッド２４と同時に形成された蒸発器密封用の金属フレーム２５が設けられている。蒸発器容器１１の外周の上端部を、金属フレーム２５にはんだ接合することによって、蒸発器１０を半導体パッケージ１に内蔵することができる。この構成により、ＬＳＩ素子２ａ、２ｂからの熱を接合部３側から直接排熱することが可能になる。
図４は、Ｂ−Ｂ'断面図、すなわち作動流体の流れる方向に沿った縦断面図である。ラジエータ３２（図２参照）で液化された作動流体は、液管３１ａから蒸発器１０内部の流体室１３に供給される。上述のように、液相の作動流体は、毛細管力により多孔質体１５に浸透してインターポーザ側の表面で気化される。気相の作動流体は、インターポーザ基板２０に形成された溝２１を通って、排出室１４に排出され、蒸気管３１ｂから蒸発器１０の外部へ排出される。この気相の作動流体は蒸気管３１ｂからラジエータ３２に導かれて凝縮、液化される。
これを繰り返すことにより、ＬＳＩ素子２ａ、２ｂで発生した熱が、ラジエータ３２へと輸送され、ＬＳＩ素子の温度上昇を防止することができる。多孔質体１５は、その毛細管力により流体の逆流を防ぐ逆止弁として作用し，同時に，流入してきた液相の作動流体を気化して排出する点でポンプとしての機能を果たし、作動流体を液管３１ａと蒸気管３１ｂで構成される流体循環経路に循環させる。そして、インターポーザ基板２０に設けられた溝構造２３は、ループ型ヒートパイプ３０の流体循環経路の一部となり、インターポーザ基板２０上に実装されたＬＳＩ素子２から発生する熱を、効率的に排出する。なお、図４の構成例では、液管３１ａと蒸気管３１ｂは配線基板４０の下面（インターポーザ基板２０の実装面と反対側の面）に沿って配置されている。
図５は、２つのＬＳＩ素子（たとえば図３のＬＳＩ素子２ａ、２ｂ）を実装する半導体パッケージ１の溝構造２３の一例を示す水平断面図である。ここでは、２種類の溝構造２３ａと２３ｂを包括して「溝構造２３」と総称する。
溝構造２３は、実装するＬＳＩ素子の発熱量に応じた配置・形状をとる。インターポーザ基板２０に形成される溝構造２３は、熱源（ＬＳＩ素子２ａ、２ｂ）からの熱を多孔質体１５に伝える役割と、多孔質体１５の表面で発生した蒸気を排出する役割を担う。隔壁２２は熱伝導を担い、溝２１は蒸気を排出する排出路として機能する。複数の異種ＬＳＩ素子を実装するマルチチップパッケージの場合、ＬＳＩ素子によって発熱量が異なり、多孔質体１５の表面で気化する際の蒸気量あるいは蒸気圧も異なる。そこで、半導体パッケージ１をマルチパッケージとする場合は、ＬＳＩ素子２ａ、２ｂの発熱量に応じて、溝幅や溝間隔（隔壁の厚さ）を含む溝構造２３全体の形状を選択的に設定する。この構成は、蒸気の発生量や流量を制御して、効率的な排熱を実現できる点で有効である。
図５の例では、たとえば発熱量の高いＬＳＩ素子２ａに対応する領域に形成される溝構造２３ａでは、溝２１ａの幅及び溝間隔（すなわち隔壁２２ａの厚さ）が大きく設定されている。隔壁２２ａの厚さを大きくすることによって伝熱面積を大きくして、ＬＳＩ素子２ａから伝わる熱の集中を緩和する。また、ＬＳＩ素子２ａの発熱量が大きいと、多孔質体１５の表面で発生する蒸気の量も多くなり蒸気圧が上昇するが、溝２１ａの幅を広くすることで蒸気圧を緩和し、他の溝領域２１ｂの蒸気圧と均等になるように配置する。
他方、ＬＳＩ素子２ａに比べて発熱量の小さいＬＳＩ素子２ｂに対応する溝構造２３ｂでは、溝２１ｂの幅と隔壁２２ｂの厚さを小さくして、溝２１ｂの数と隔壁２２ｂの数を増やす。これにより、少ない発熱量でも伝熱の密度と蒸気圧を高め、迅速に蒸気を排出する構造とする。このような構成により、溝構造全体の排熱を均一化して、排熱効率を高める。溝構造２３ａ、２３ｂにより排出室１４に導かれた蒸気は、蒸気管３１ｂへと排出される。
図６Ａは、発熱量が異なる４つのＬＳＩ素子２ａ、２ｂ、２ｃ、２ｄを実装するマルチチップパッケージの実装例を示す図、図６Ｂは、図６Ａに対応する溝構造２３の構成例を示す図である。図６Ａでは、たとえば液管３１ａ側のＬＳＩ−３（ＬＳＩ素子２ｂ）の発熱量が小さいため、多孔質体１５の表面での発生蒸気は少なく、蒸気圧も小さい。他方、蒸気管３１ｂ側のＬＳＩ−４（ＬＳＩ素子２ｄ）は発熱量が大きいため、多孔質体１５の表面での発熱蒸気量はＬＳＩ−３に比べて大きく、蒸気圧も大きい。仮に、ＬＳＩ素子２ａ〜２ｄの発熱量によらずに均等に溝構造２３を形成した場合、ＬＳＩ−３（ＬＳＩ素子２ｂ）からの熱で発生する蒸気は、ＬＳＩ−４（ＬＳＩ素子２ｄ）による蒸気圧に遮断されて、蒸気管３１ｂに到達できない可能性がある。その場合、ＬＳＩ−３からの熱を除去することができず、ＬＳＩ−３が高温になり、最悪の場合にはＬＳＩ素子が破壊してしまう。このような問題を回避するために、図６Ｂに示すように、ＬＳＩ素子２ａ〜２ｄの発熱量に応じた選択的な溝構造とする。これにより、作動流体の流れる方向に沿って複数の発熱体が配置されるマルチチップパッケージにおいても、排熱の均一化、効率化を実現することができる。
発熱量に応じた選択的な溝構造は、異種ＬＳＩ素子の配置に対してだけではなく、ＬＳＩ素子内の局所的な発熱（ホットスポット）にも対しても、効果を奏する。たとえば、図６Ｂの溝構造２３ｂの中で、局所的に溝２１ｂの溝幅や隔壁２２ｂの厚さを大きくすることで、その部分（ホットスポット）での蒸気圧を他の部分の蒸気圧と均等になるように低減する。後述するように、溝構造２３はインターポーザ基板のエッチングプロセスや別個の電鋳プロセス、その他の加工プロセスで形成することができるので、任意の形状に形成することができる。これにより、溝構造２３の一部で局所的に蒸気流が阻害されることを防止し、溝構造２３全体として、均一かつ効率的な蒸気の排出を実現することができる。
（変形例１）
図７は、図２〜図４の半導体パッケージ１の変形例を示す図である。図７の半導体パッケージ７１は、ループ型ヒートパイプ３０を組み込んだ半導体パッケージに、さらにヒートシンク１３０を組み合わせたものである。この構成例では、図の白抜きの矢印で示すように、ＬＳＩ素子２の接合部３側と、接合部３と反対側のＬＳＩ素子２の背面側の両方から排熱することができる。
ＬＳＩ素子２の発熱量を１００Ｗとした場合、図１に示す従来の冷却方式では、ヒートシンク１３０で約９５Ｗを排熱することができ、残り５Ｗ程度の熱量が基板側へ伝わるのが一般的である。ここで、ＬＳＩ発熱量が２０％増加したと仮定する。従来と同設計のヒートシンク１３０で９５Ｗを排熱することから、図７の半導体パッケージ７１において、ループ型ヒートパイプ３０は２５Ｗの排熱を受け持つことになる。ループ型ヒートパイプ３０の排熱能力が７０Ｗである場合、ループ型ヒートパイプ３０は７０Ｗ−２５Ｗ＝４５Ｗだけさらに排熱することができるので、ヒートシンク１３０での排熱量は９５Ｗ−４５Ｗ＝５０Ｗとなり、約半分に低減することができる。ヒートシンク１３０での排熱量は、一般に風速の１／２乗に比例することが知られており、この例ではヒートシンクへの風量を１／４に低減できることになる。その結果、ヒートシンク１３０の放熱を促進のためのファン機構での消費電力を低減することができる。
図８Ａ〜図８Ｅは、実施例１の半導体パッケージ１の製造工程図である。まず、図８Ａに示すように、インターポーザ基板２０のＬＳＩ実装領域に対応する部位に溝構造２３を形成する。この例では、マルチチップパッケージに対応して、異なる配置・形状の溝構造２３ａ、２３ｂを形成し、これらを包括して溝構造２３と総称する。
インターポーザ基板２０は、たとえば厚さ５００μｍのシリコン基板であり、フォトリソグラフィとドライエッチングにより、深さ３５０μｍの溝２１ａ、２１ｂを構成する。溝の間隔は、実装するＬＳＩ素子の発熱量と配置構成に応じて、３０〜５００μｍの間で任意に形成することができる。たとえば、ＬＳＩ素子２ａに対応する部位に、溝幅が２００μｍの溝２１ａと、厚さが１００μｍの隔壁（突起）２２ａを含む溝構造２３ａを形成し、ＬＳＩ素子２ｂに対応する部位に、溝幅が１００μｍの溝２１ｂと、厚さが５０μｍの隔壁（突起）２２ｂを含む溝構造２３ｂを形成する。溝２１ａ、２１ｂをインターポーザ基板２０に直接ドライエッチングで形成するため、どのような形状であっても一度に形成することができる。
次に、図８Ｂに示すように、インターポーザ基板２０に図示しない貫通ビア、積層配線を形成した後、ＬＳＩ素子２を実装する第１の面に実装用の電極パッド２６を形成し、回路配線基板４０に接合される第２の面に、基板接合用の電極パッド２４と、蒸発器密封用のフレーム２５を形成する。電極パッド２６，２４及びフレーム２５は、メッキ法、スクリーン印刷法、蒸着法等、任意の方法で形成することができる。
次に、図８Ｃに示すように、チップボンダー等により、インターポーザ基板２０の電極パッド２６上にＬＳＩ素子２ａ、２ｂをフリップチップ実装する。この例では、発熱量の大きいＬＳＩ素子２ａを溝構造２３ａに対応する位置に搭載し、発熱量の比較的小さいＬＳＩ素子２ｂを溝構造２３ｂに対応する位置に搭載する。
次に、図８Ｄに示すように、ＬＳＩ素子２ａ、２ｂを実装したインターポーザ基板２０を、回路配線基板４０上の電極パッド４４及び突起電極３４上にはんだ接続する。回路配線基板４０には、あらかじめ開口４１が形成されている。インターポーザ基板２０の溝構造２３（２３ａ、２３ｂの総称）は、回路配線基板４０の開口４１と対向する。
次に、図８Ｅの白抜きの矢印で示すように、蒸発器容器１１内に設置されている多孔質体１５を、インターポーザ基板２０の溝構造２３ａ、２３ｂの隔壁（突起）２２ａ、２２ｂに密着させ、蒸発器容器１１の上端部１１ａを、インターポーザ基板２０の金属フレーム２５にはんだ接合して蒸発器１０を封止する。多孔質体１５は、たとえば平均気孔径１０μｍ、気孔率４５％のニッケル焼結金属である。なお、図示はしないが、蒸発器１０には、図２に示すように液管３１ａ、蒸気管３１ｂ、及びラジエータ３２が接続されている。封止のためのはんだ接合は、ＬＳＩ素子２ａ、２ｂの接合部３や、インターポーザ基板２０と回路配線基板４０の接合部３５に影響を与えないように、低温はんだ実装とする。たとえば、ＩｎやＢｉを材料とするはんだペーストを用いて密封する。蒸発器１０をインターポーザ基板２０に封止した後、液管及び蒸気管を接続し、蒸発器２０内に作動流体を封入する。作動流体としては、たとえば水、エタノール等のアルコール類、代替フロンを用いることができる。実施例１では、代替フロンＨＦＣ-３６５ｍｆｃ（沸点４０℃）を封入する。これにより、ループ型ヒートパイプを内蔵した半導体パッケージ１が完成する。
上述した半導体パッケージの製造工程は一例であり、たとえば、図８Ａと図８Ｂの工程を入れ替えて、インターポーザ基板２０に図示しない貫通ビアや積層配線を形成した後、そのまま引き続いて電極パッド２６、２４、金属フレーム２６を形成し、その後にインターポーザ基板２０に溝構造２３を形成してもよい。
（変形例２）
図９Ａ及び図９Ｂは、図２〜図４の半導体パッケージの変形例２を示す図である。変形例２では、溝構造を直接インターポーザ基板２０に形成する構成、手法に代えて、別途形成した溝構造体５０を用いてインターポーザ基板２０に溝構造を設ける。この場合も、インターポーザ基板２０のＬＳＩ実装面と反対側の面に、溝構造体５０を密着配置する。任意で、インターポーザ基板２０に溝構造体５０を嵌合させる凹部２８を形成してもよい。凹部２８は、通常のフォトリソグラフィ法とドライエッチングにより形成することができる。インターポーザ基板２０のＬＳＩ実装面に実装用の電極パッド２６を形成し、ＬＳＩ実装面と反対側の面に、回路配線基板（不図示）への接合用の電極パッド２４及び蒸発器密封用の金属フレーム２５を形成する。
図９Ａでは図示を省略するが、図８Ｃ及び図８Ｄと同様に、インターポーザ基板２０上に電極パッド２６を介してＬＳＩ素子２ａ、２ｂを電気的に接続し、ＬＳＩ素子２ａ、２ｂを実装したインターポーザ基板２０を、回路配線基板４０に搭載する。溝構造５０は、インターポーザ基板２０を回路配線基板４０に搭載する前に（図８Ｃに対応する段階で）インターポーザ基板２０に接着されてもよいし、回路配線基板４０に搭載した後に（図８Ｄに対応する段階で）インターポーザ基板２０に接着されてもよい。
溝構造体５０は、たとえば電鋳加工により所望の形状に形成された構造体である。たとえばＣｕメッキ、Ｎｉメッキなどを利用して、アスペクト比が２０〜３０の溝を有する溝構造体５０を作製する。あるいは、Ａｌ等で溝構造体５０を形成してもよい。図９Ａの例では、溝の深さは０．５ｍｍ〜１ｍｍ、溝の間隔は３０〜５００μｍの間で選択する。溝構造体５０に、溝５１ａと隔壁５２ａを含む第１の溝構造５３ａと、これとはアスペクト比の異なる溝５１ｂと隔壁５２ｂを含む第２の溝構造５３ｂを形成することによって、発熱量の異なるＬＳＩ素子の冷却を効率的に行なうことができる。
溝構造体５０を、たとえばインジウムシートを用いてインターポーザ基板２０のＬＳＩ実装面と反対側の面に（凹部２８が形成されている場合は凹部２８に）接着して、インターポーザ基板２０に取り付ける。インジウムシートを用いることにより、表面凹凸を低減して熱の伝導効率を高めることができる。
インターポーザ基板２０と設けられた溝構造体５０の隔壁５２ａ、５２ｂが多孔質体１５に密着するように、蒸発器容器１１をインターポーザ基板２０に対して密封する。具体的には、蒸発器容器１１の先端１１ａと金属フレーム２５を低温はんだ接合する。多孔質体１５は、たとえば平均気孔径１０μｍ、気孔率４０％のポリエチレン多孔質である。密封後、ループ（図示を省略）内に代替フロンを封入して、図９Ｂに示す半導体パッケージ８１が完成する。
図９Ｂの半導体パッケージ８１は、別途作製した溝構造体５０を用いることによって、溝５１ａ、５１ｂの流路断面積を高さ方向に自由に調整可能である。高さ方向に流路断面積を増大することによって、排熱の均一化と効率化をさらに向上することができる。
図１０は、本発明の実施例２の半導体パッケージ９１を示す概略断面図である。半導体パッケージ９１では、インターポーザ基板２０と回路配線基板４０の間に、ループ型ヒートパイプ３０の液管３１ａと蒸気管３１ｂを内蔵したサーマルインターポーザ基板６０が挿入されている。
ＬＳＩ素子２が実装されたインターポーザ基板２０は、接合部９５を介してサーマルインターポーザ基板６０と電気的に接続される。サーマルインターポーザ基板６０は、接合部９６を介して回路配線基板４０と電気的に接続される。これにより、電源などの電気信号をインターポーザ基板２０から回路配線基板４０へ伝送することができる。
サーマルインターポーザ基板６０には、あらかじめ開口６１が形成されており、開口６１内にループ型ヒートパイプ３０の蒸発器１０が配置される。蒸発器１０は、液管３１ａから供給される液相の作動流体を収容する流体室１３と、流体室１３の上方（インターポーザ基板側）に配置される多孔質体１５と、インターポーザ基板２０に設けられた溝構造（図３参照）に含まれる溝２１とを含む。図示はしないが、溝構造の隔壁は実施例１と同様に多孔質体１５に接触している。
サーマルインターポーザ基板６０は、たとえばガラスエポキシ系の基板（不図示）を２枚張り合わせたものを、１層以上の配線層で挟み込んだ構成である。ガラスエポキシ系基板には、液管３１ａと蒸気管３１ｂを内蔵するための溝部があらかじめ形成されている。開口部６１は、ガラスエポキシ系基板を張り合わせ配線層で挟み込んだ後に、一括してくり抜いて形成する。図示はしないが、サーマルインターポーザ基板６０の液管３１ａと蒸気管３１ｂを収容する箇所以外の箇所には、基板を貫通するビアあるいは配線間ビアが形成されている。また、液管３１ａと蒸気管３１ｂを収容する溝の他に、冷媒を通すためのチャネルを形成しておいてもよい。
蒸発器容器１１の密封は、たとえば、ＬＳＩ素子２を実装したインターポーザ基板２０を、接合部９５を介してサーマルインターポーザ基板６０に搭載するときに、蒸発器容器１１の上端を金属フレーム２５にはんだ接合することにより行なう。そして、蒸発器１０を含むループ型ヒートパイプ３０を内蔵したサーマルインターポーザ基板６０を回路配線基板４０に搭載することにより、半導体パッケージ９１が完成する。実施例２の半導体パッケージ９１では、サーマルインターポーザ基板８０上にコンデンサ等の電子部品を配置することができ、設計の自由度が向上する。
以上説明したように、ＬＳＩの排熱経路は、はんだバンプからインターポーザ基板に設けた溝構造の隔壁により多孔質体へと熱を伝え、蒸発潜熱を利用して放熱し、熱を含んだ蒸気を溝構造の溝から排出するものである。インターポーザ基板に選択的に形成した溝構造を蒸発器の一部として取り込むことによって、熱伝導材料を使用せずに、ＬＳＩ素子の熱を直接多孔質体へ伝えることができるため、効率的にＬＳＩの排熱を行なうことができる。
溝構造は、ＬＳＩ素子の発熱量に応じて任意の配置・形状に構成できるため、パッケージ基板内の温度分布を一様にすることができる。複数のＬＳＩ素子を搭載するマルチチップパッケージにおいて、チップ間の温度ばらつきを平均化できるだけでなく、個々のチップにおいても局所的なホットスポットを解消し、排熱効率を均一化することができる。
従来のヒートシンクと組み合わせる場合は、チップ接合部からの効率的な排熱により、ヒートシンクの能力を有効利用することができる。
以上、良好な実施例に基づいて本発明を説明してきたが、本発明はこれらの例に限定されず、当業者が任意でなし得る多様な変形、改良を含む。たとえば、インターポーザ基板はシリコン基板に限定されず、ガラス基板であってもよい。サーマルインターポーザ基板はガラスエポキシ等の樹脂に限定されず、液管及び蒸気管として機能する溝や任意で冷媒を通すチャネルを含むコア部分を金属で構成したメタルコア基板を用いてもよい。
発熱体の冷却、特に電子部品をパッケージ化した電子デバイスの冷却に適用できる。
１、７１、８１，９１ 半導体パッケージ
２、２ａ、２ｂ、２ｃ、２ｄ ＬＳＩ素子（発熱体）
１０ 蒸発器
１１ 蒸発器容器
１３ 流体室
１５ 多孔質体
２０ インターポーザ基板（中継基板）
２１、２１ａ、２１ｂ、５１a、５１ｂ 溝
２２、２２ａ、２２ｂ、５２ａ、５２ｂ 隔壁（突起）
２３、２３ａ、２３ｂ、５３ａ、５３ｂ 溝構造
３０ ループ型ヒートパイプ
４０ 回路配線基板（搭載基板）
５０ 溝構造体
６０ サーマルインターポーザ基板（搭載基板）

Claims (20)

  1. 半導体素子を実装する基板と、
    前記基板の前記半導体素子の実装面と反対側の面に接合されるループ型ヒートパイプと、
    を備え、
    前記基板は前記実装面と反対側の面に溝構造を有し、当該溝構造は前記ループ型ヒートパイプの蒸発器の内部に配置された多孔質体と接触していることを特徴とする半導体パッケージ。
  2. 更に、前記基板を搭載する搭載基板を含み、前記搭載基板が、前記蒸発器を収容する開口を有することを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記溝構造は、前記ループ型ヒートパイプの流体路の一部を構成することを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記溝構造は、溝幅及び／又は溝間隔が異なる複数の領域を含むことを特徴とする請求項１または２に記載の半導体パッケージ。
  5. 前記基板は複数の半導体素子を実装し、
    前記溝構造は、前記半導体素子の発熱量に応じて前記異なる溝幅及び／又は溝間隔を有することを特徴とする請求項４に記載の半導体パッケージ。
  6. 前記溝構造は、前記基板に直接形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  7. 前記溝構造は、前記基板と異なる材料で形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  8. 前記溝構造の隔壁の高さは、前記基板の厚さよりも大きいことを特徴とする請求項７に記載の半導体パッケージ。
  9. 前記搭載基板は、回路配線基板であることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  10. 前記搭載基板は、前記基板と回路配線基板の間に挿入されるサーマルインターポーザ基板であることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  11. 前記サーマルインターポーザ基板は、前記ループ型ヒートパイプの流体管を内蔵することを特徴とする請求項１０に記載の半導体パッケージ。
  12. 前記蒸発器の容器は、前記溝構造が前記多孔質体に接触した状態で前記基板にはんだ接合されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  13. 前記蒸発器の容器をはんだ接合するはんだ材料の融点は、前記半導体素子を前記基板に実装するはんだ材料の融点よりも低いことを特徴とする請求項１２に記載の半導体パッケージ。
  14. 電子部品を実装する基板の実装面と反対側の面に配置される溝構造と、
    前記溝構造の溝間を隔てる隔壁に接触する多孔質体と、
    前記多孔質体を収容し、前記多孔質体を前記隔壁に接触させた状態で前記基板に対して密着保持される蒸発器容器と、
    前記蒸発器容器に接続されるループ状の流体循環経路と、
    を備え、前記基板の前記溝構造は、前記流体循環経路の一部をなすことを特徴とする冷却機構。
  15. 半導体素子を実装する基板の前記半導体素子の実装面と反対側の面に溝構造を配置し、
    ループ型ヒートパイプの蒸発器を、前記蒸発器内に配置されている多孔質体が前記溝構造に接触する状態で前記基板に接合する
    ことを特徴とする半導体パッケージの製造方法。
  16. 更に所定の箇所に開口を有する搭載基板に、前記基板を電気的に接続するとともに、前記蒸発器を前記開口内に配置することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  17. 前記溝構造の配置は、前記基板に直接複数の溝を形成する工程を含むことを特徴とする請求項１５又は１６に記載の半導体パッケージの製造方法。
  18. 前記溝構造の配置は、別途作製された溝構造体を前記基板の前記実装面と反対側の面に接合する工程を含むことを特徴とする請求項１５〜１７に記載の半導体パッケージの製造方法。
  19. 前記蒸発器を前記基板に接合する温度は、前記半導体素子を前記基板に実装する温度よりも低いことを特徴とする請求項１５〜１７に記載の半導体装置の製造方法。
  20. 前記基板の前記実装面と反対側の面に、溝幅及び／又は溝間隔の異なる複数の溝構造を形成する工程と、
    前記基板の前記実装面上の前記複数の溝構造が形成された箇所に対応する位置に、複数の前記半導体素子を実装する工程と
    をさらに含むことを特徴とする請求項１５〜１７に記載の半導体装置の製造方法。
JP2012537535A 2010-10-08 2010-10-08 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 Active JP5626353B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/067771 WO2012046338A1 (ja) 2010-10-08 2010-10-08 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2012046338A1 true JPWO2012046338A1 (ja) 2014-02-24
JP5626353B2 JP5626353B2 (ja) 2014-11-19

Family

ID=45927352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012537535A Active JP5626353B2 (ja) 2010-10-08 2010-10-08 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US9142476B2 (ja)
JP (1) JP5626353B2 (ja)
WO (1) WO2012046338A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US9557118B2 (en) 2012-09-28 2017-01-31 LGS Innovations LLC Cooling technique
JP6221392B2 (ja) * 2013-06-19 2017-11-01 富士通株式会社 パッケージ実装構造
US20150201486A1 (en) * 2014-01-16 2015-07-16 Whelen Engineering Company, Inc. Stacked Heatsink Assembly
US9594113B2 (en) * 2014-02-21 2017-03-14 Sensata Technologies, Inc. Package on package thermal forcing device
JP2015170625A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体パッケージ
US9978660B2 (en) 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP6191660B2 (ja) 2014-08-05 2017-09-06 株式会社豊田中央研究所 熱伝導体、熱伝導体を備える半導体装置
EP3115728B1 (en) * 2015-07-09 2019-05-01 ABB Schweiz AG Cooling apparatus and method
US10032694B2 (en) 2016-03-08 2018-07-24 Toyota Motor Engineering & Manufacturing North America, Inc Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system
JP6648824B2 (ja) * 2016-05-23 2020-02-14 富士通株式会社 ループヒートパイプ及びその製造方法並びに電子機器
DE102016211967B3 (de) * 2016-06-30 2017-09-07 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US10121729B2 (en) * 2016-07-25 2018-11-06 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
US10746475B2 (en) * 2016-08-01 2020-08-18 California Institute Of Technology Multi-phase thermal control apparatus, evaporators and methods of manufacture thereof
DE102016010304A1 (de) 2016-08-25 2018-03-01 Daimler Ag Leiterplatte mit zumindest einem elektrischen Bauelement und einer ersten Kühlvorrichtung
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US10615100B2 (en) * 2016-12-08 2020-04-07 Toyota Motor Engineering & Manufacturing North America, Inc. Electronics assemblies and cooling structures having metalized exterior surface
US10224264B1 (en) * 2017-10-04 2019-03-05 Qualcomm Incorporated High performance evaporation-condensation thermal spreading chamber for compute packages
KR102439761B1 (ko) 2017-12-22 2022-09-02 삼성전자주식회사 전자 장치 및 전자 장치의 제조 방법
US10602638B2 (en) * 2018-03-01 2020-03-24 Dell Products L.P. System and method of transferring energy
US11114713B2 (en) 2018-06-21 2021-09-07 California Institute Of Technology Thermal management systems for battery cells and methods of their manufacture
US20200176355A1 (en) * 2018-12-04 2020-06-04 Intel Corporation Substrate embedded heat pipe
EP3879219A4 (en) * 2018-12-26 2022-08-31 Tomoegawa Co., Ltd. TEMPERATURE CONTROL UNIT AND TEMPERATURE CONTROL DEVICE
US11482471B2 (en) * 2019-02-27 2022-10-25 Intel Corporation Thermal management solutions for integrated circuit packages
US11538731B2 (en) * 2019-03-28 2022-12-27 Intel Corporation Thermal solutions for package on package (PoP) architectures
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
JP2021018996A (ja) * 2019-07-17 2021-02-15 レノボ・シンガポール・プライベート・リミテッド 電子基板、電子機器
KR102347506B1 (ko) * 2020-03-09 2022-01-06 효성중공업 주식회사 냉각용 증발장치
US12100541B2 (en) * 2020-09-14 2024-09-24 Intel Corporation Embedded cooling channel in magnetics
US20220128311A1 (en) * 2020-10-22 2022-04-28 Asia Vital Components Co., Ltd Vapor-phase/liquid-phase fluid heat exchange uni
US12018892B2 (en) 2020-11-02 2024-06-25 California Institute Of Technology Systems and methods for thermal management using separable heat pipes and methods of manufacture thereof
TWI767829B (zh) * 2021-08-27 2022-06-11 創新服務股份有限公司 具蒸氣室的半導體立體封裝結構
CN116469852B (zh) * 2023-04-12 2024-05-17 广东工业大学 一种带环路热管散热系统的一体化芯片衬底

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529837B1 (en) 1991-08-26 1996-05-29 Sun Microsystems, Inc. Method and apparatus for cooling multi-chip modules using integral heatpipe technology
JP2001168256A (ja) * 1999-12-13 2001-06-22 Sumitomo Electric Ind Ltd 半導体素子用放熱構造体とそれを備えた半導体装置
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
JP2002286384A (ja) * 2001-03-26 2002-10-03 Showa Denko Kk ヒートパイプおよびその製造方法
JP2002335057A (ja) 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板
US6981543B2 (en) * 2001-09-20 2006-01-03 Intel Corporation Modular capillary pumped loop cooling system
JP2004047898A (ja) 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP3938017B2 (ja) 2002-11-21 2007-06-27 株式会社日立製作所 電子装置
US7431071B2 (en) * 2003-10-15 2008-10-07 Thermal Corp. Fluid circuit heat transfer device for plural heat sources
US7123479B2 (en) * 2003-12-08 2006-10-17 Intel Corporation Enhanced flow channel for component cooling in computer systems
TWI235817B (en) * 2004-03-26 2005-07-11 Delta Electronics Inc Heat-dissipating module
US7259965B2 (en) * 2005-04-07 2007-08-21 Intel Corporation Integrated circuit coolant microchannel assembly with targeted channel configuration
TWI262285B (en) * 2005-06-03 2006-09-21 Foxconn Tech Co Ltd Loop-type heat exchange apparatus
JP4826887B2 (ja) 2005-10-28 2011-11-30 中村製作所株式会社 液冷熱交換器を備えた電子部品用パッケージ、およびその形成方法
CN100460798C (zh) * 2007-05-16 2009-02-11 中山大学 一种均温回路热管装置
JP5178274B2 (ja) * 2008-03-26 2013-04-10 日本モレックス株式会社 ヒートパイプ、ヒートパイプの製造方法およびヒートパイプ機能付き回路基板
JP2010107153A (ja) * 2008-10-31 2010-05-13 Toshiba Corp 蒸発器およびこれを用いた循環型冷却装置
US8593810B2 (en) 2009-01-23 2013-11-26 Nec Corporation Cooling device
JP5218660B2 (ja) * 2009-07-13 2013-06-26 富士通株式会社 ループ型ヒートパイプ及びその起動方法
TW201124068A (en) * 2009-12-29 2011-07-01 Ying-Tong Chen Heat dissipating unit having antioxidant nano-film and its method of depositing antioxidant nano-film.

Also Published As

Publication number Publication date
JP5626353B2 (ja) 2014-11-19
WO2012046338A1 (ja) 2012-04-12
US9142476B2 (en) 2015-09-22
US20130223010A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5626353B2 (ja) 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
US7095110B2 (en) Light emitting diode apparatuses with heat pipes for thermal management
US7002247B2 (en) Thermal interposer for thermal management of semiconductor devices
US7180179B2 (en) Thermal interposer for thermal management of semiconductor devices
US6525420B2 (en) Semiconductor package with lid heat spreader
KR102005313B1 (ko) 반도체 장치
EP1848035B1 (en) Semiconductor device with integrated heat spreader
US8970029B2 (en) Thermally enhanced heat spreader for flip chip packaging
US20130020053A1 (en) Low-profile heat-spreading liquid chamber using boiling
KR20060129087A (ko) 열 파이프 강화 팔레트를 가진 ｒｆ 전력 증폭기 어셈블리
JP2007173416A (ja) 半導体装置
JP2008177241A (ja) 半導体パッケージ
CN112218481B (zh) 散热板及其制造方法和具有散热板的电子装置
JP5740903B2 (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JP2004523919A (ja) 流体解離電極を備えた冷却基板を含む電子モジュール及び関連する方法
CN117561801A (zh) 散热器及其制备方法、半导体装置和电子设备
JP5554444B1 (ja) 半導体パッケージの複合冷却構造
CN116825730A (zh) 半导体封装
JP5447080B2 (ja) 半導体パッケージ及び半導体装置
JP5682409B2 (ja) ループ型ヒートパイプ及び電子装置
JP5929059B2 (ja) 半導体装置及びその製造方法
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
US20240162114A1 (en) Power module
WO2021177093A1 (ja) 放熱構造体及び電子機器
US20230207422A1 (en) Heat spreader for a semiconductor package

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5626353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150