JP2015170625A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2015170625A
JP2015170625A JP2014042227A JP2014042227A JP2015170625A JP 2015170625 A JP2015170625 A JP 2015170625A JP 2014042227 A JP2014042227 A JP 2014042227A JP 2014042227 A JP2014042227 A JP 2014042227A JP 2015170625 A JP2015170625 A JP 2015170625A
Authority
JP
Japan
Prior art keywords
porous layer
semiconductor package
refrigerant
chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014042227A
Other languages
English (en)
Inventor
誠二 伊藤
Seiji Ito
誠二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014042227A priority Critical patent/JP2015170625A/ja
Publication of JP2015170625A publication Critical patent/JP2015170625A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】集積回路の放熱限界を解消することができ、冷却性能を向上させることができる半導体パッケージを提供する。
【解決手段】実施形態によれば、トランジスタ回路を形成するチップ3の裏面に連通気孔が形成された多孔質状の多孔質層8を形成し、前記多孔質層8の部分に冷媒を流す冷媒流通手段9を設けた。
【選択図】図1

Description

本発明の実施の形態は、半導体パッケージに関する。
近年、CPU等の集積回路の発熱密度は増加しており、集積回路の性能が冷却性能で限定されてしまうような状況にもなりつつある。集積回路の冷却に多大な影響をもたらす半導体パッケージは、従来から低熱抵抗化が計られてきたが、最近の集積回路の発熱密度に対応できなくなりつつある。
図5の(A),(B)は、半導体パッケージaの一例を示す。半導体パッケージaは、一般に薄い半導体基板bの表面に多数のトランジスタで回路を形成したチップcを載せて樹脂dでモールドした構造になっている。ここで、チップcは、フリップチップ半田突起eを介して半導体基板bの表面に連結されている。半導体基板bの裏面は半田ボールfを介して実装する基板gに固定されている。また、パッケージaの外部には、フィン等の放熱板(ヒートシンク)hが固定されている。そして、チップcの発熱部からの発熱はパッケージaの樹脂dの熱伝導を介してパッケージaの外部に輸送し、更にパッケージaの外部の放熱板hにより、空気などに放熱する冷却方法が採用されていた。
特開2005−123496号公報
上記従来構成の半導体パッケージaは、集積回路の放熱性能向上にはパッケージaの内部からの熱伝導による熱抵抗の低減が重要となっていた。しかしながら、パッケージ材料(基板b、モールド樹脂d)の熱伝導率等の物理的制約から、パッケージaの熱抵抗の低減には限界があるので、これが集積回路の放熱限界(すなわち性能限界)となっていた。
本実施の形態は上記事情に着目してなされたもので、集積回路の放熱限界を解消することができ、冷却性能を向上させることができる半導体パッケージを提供することにある。
実施形態によれば、トランジスタ回路を形成するチップの裏面に連通気孔が形成された多孔質状の多孔質層を形成し、前記多孔質層の部分に冷媒を流す冷媒流通手段を設けた半導体パッケージである。
第1の実施の形態の半導体パッケージを示すもので、(A)は半導体パッケージの平面図、(B)は半導体パッケージ内部の概略構成を示す縦断面図。 第1の実施の形態の半導体パッケージにおける多孔質層の冷媒流路を示す横断面図、(B)は半導体パッケージ内部の概略構成を示す縦断面図。 第2の実施の形態の半導体パッケージを示すもので、(A)は半導体パッケージにおける多孔質層の冷媒流路を示す横断面図、(B)は半導体パッケージの表面側の概略構成を示す平面図。 第3の実施の形態の半導体パッケージを示すもので、(A)は半導体パッケージに組み込んだヒートパイプを示す平面図、(B)は(A)のIVB−IVB線断面図。 従来の半導体パッケージの一例を示すもので、(A)は半導体パッケージの平面図、(B)は半導体パッケージ内部の概略構成を示す縦断面図。
[第1の実施の形態]
(構成)
以下、本実施の形態にかかわる半導体パッケージに関して図面を参照して説明する。図1(A),(B)および図2(A),(B)は、第1の実施の形態の半導体パッケージ1の一例であるフリップ・チップボールグリッドアレイパッケージを示す。この半導体パッケージ1は、薄い基板(サブストレート)2の表面に多数のトランジスタで回路を形成したチップ3を載せて樹脂4でモールドした構造になっている。ここで、チップ3は、フリップチップ半田突起5を介して基板(サブストレート)2の表面に連結されている。基板2の裏面は半田ボール6を介して実装する基板7に固定されている。なお、チップ3の半導体形成面3aは、図1中でチップ3の下面(表面)側に配置されている。
本実施の形態の半導体パッケージ1は、チップ3の上面(裏面)側に、多孔質状(ポーラス状)の多孔質層8を形成し、この多孔質層8の部分に冷媒を流す冷媒流通手段9が設けられている。多孔質層8は、例えば、SiC(シリコンカーバイト)の多孔質層によって形成されている。なお、多孔質層8は、必ずしもSiCに限定されるものではなく、たとえばチップ材質と同じシリコン、またはアルミナなどの金属等でもよい。この多孔質層8には、微細な連通気孔が形成されている。そして、この多孔質層8は、チップ3の裏面にロウ付け、固相結合、溶射等により接合、形成することができる。
図2(A),(B)に示すように多孔質層8には、チップ3の表面側の半導体形成面3aの発熱部の発熱量に応じた冷媒流路10が形成されている。本実施の形態では、冷媒流路10は、ほぼ櫛歯状の2つの溝部(第1の溝部10aと第2の溝部10b)によって形成されている。第1の溝部10aは、図2中で縦方向に配置された縦溝10a1と、この縦溝10a1と直交する方向に延設された複数の横溝10a2とを有する。同様に、第2の溝部10bは、図2中で縦方向に配置された縦溝10b1と、この縦溝10b1と直交する方向に延設された複数の横溝10b2とを有する。そして、第1の溝部10aと第2の溝部10bは、第1の溝部10aの複数の横溝10a2と第2の溝部10bの複数の横溝10b2とが噛み合う状態に互いに平行に離間対向配置されている。
さらに、第1の溝部10aには、縦溝10a1の一端側に冷媒流入口11が形成されている。第2の溝部10bには、縦溝10b1の一端側に冷媒流出口12が形成されている。冷媒流入口11には冷媒供給管13の一端部、冷媒流出口12には冷媒排出管14の一端部がそれぞれ連結されている。冷媒供給管13の他端部は、例えばガスや、液体などの図示しない冷媒の供給源に連結されている。そして、多孔質層8の冷媒流路10と、冷媒供給管13と、冷媒排出管14とによって多孔質層8の部分に冷媒を流す冷媒流通手段9が形成されている。本実施の形態では、多孔質層8の冷媒流路10は、例えば、エッチング、レーザー加工、切削加工等により形成することができる。
(作用)
次に、上記構成の作用について説明する。本実施の形態の半導体パッケージ1の動作時には、チップ3の表面側の半導体形成面3aの発熱部が発熱する。このとき、同時に冷媒流通手段9が駆動される。この冷媒流通手段9の駆動時には、冷媒供給管13から供給される冷媒が冷媒流入口11を通して第1の溝部10aに導入される。第1の溝部10aに導入された冷媒は、第1の溝部10aの縦溝10a1を通して複数の横溝10a2に流入される。その後、冷媒は、主に第1の溝部10aの複数の横溝10a2と、第2の溝部10bの複数の横溝10a2との間の多孔質層8の壁部の微細な連通気孔を透過して第2の溝部10b側に導入されたのち、第2の溝部10bの冷媒流出口12から冷媒排出管14を通して外部に排出される。
これにより、半導体パッケージ1の動作時に発生するチップ3の表面側の半導体形成面3aの発熱部の熱は、チップ3の裏面の多孔質層8側に伝熱され、多孔質層8の内部を流れる冷媒との熱交換によって外部側に排出される。このとき、多孔質層8の内部を流れる冷媒は、主に上流側の第1の溝部10aから下流側の第2の溝部10bに流れる際に、第1の溝部10aの複数の横溝10a2と、第2の溝部10bの複数の横溝10a2との間の多孔質層8の壁部の微細な連通気孔を透過する。そのため、冷媒と多孔質層8との接触面積が大きくなるため、半導体パッケージ1の動作時に発生するチップ3の表面側の半導体形成面3aの発熱部の熱を効率よく冷却することができる。
(効果)
そこで、上記構成の本実施の形態の半導体パッケージ1では、チップ3の上面(裏面)側に、多孔質状の多孔質層8を形成し、この多孔質層8の部分に冷媒を流す冷媒流通手段9を設けている。これにより、次の効果がある。
(1)発熱するチップ3の裏面の多孔質層8に直接冷媒を流すため、パッケージ1のモールド樹脂4の熱伝導による熱抵抗に左右されずに基板2の表面の集積回路の高性能な冷却が可能である。
(2)チップ3の裏面の多孔質層(ポーラス層)8の冷媒流路10をチップ3の表面側の半導体形成面3aに形成されたトランジスタ回路の発熱に合わせて設計することにより、最適な冷却や温度制御が実施できる。冷媒流路10を最適化することにより、ヒートスポット等に対処が可能である。
(3)チップ3の裏面の多孔質層8をチップ3の集積回路と一体で製造することにより、トータルで低コスト化が図れる。
以上より高性能で信頼性の高い集積回路が提供可能である。そのため、集積回路の放熱限界を解消することができ、冷却性能を向上させることができる半導体パッケージ1を提供することができる。
[第2の実施の形態]
(構成)
図3(A),(B)は、第2の実施の形態を示す。本実施の形態は、第1の実施の形態(図1(A),(B)および図2(A),(B)参照)の半導体パッケージ1の構成を次の通り変更した変形例である。なお、図3(A),(B)中で、図1(A),(B)および図2(A),(B)と同一部分には同一の符号を付してその説明を省略する。
本実施の形態の半導体パッケージ21は、チップ3の裏面の多孔質層(ポーラス層)8の冷媒流路10をチップ3の表面側の半導体形成面3aに形成されたトランジスタ回路の発熱に合わせて設計した例である。ここで、チップ3の表面側の半導体形成面3aには、図3(B)に示すようにトランジスタ回路の回路パターンによって動作中に比較的高温状態に発熱する高発熱部22と、この高発熱部22よりも低温状態に発熱する低発熱部23とが形成される。
チップ3の裏面の多孔質層(ポーラス層)8には、図3(A)に示すように表面側の高発熱部22と対応する部分に、第1の溝部10aの複数の横溝10a2と第2の溝部10bの複数の横溝10b2との間の間隔を小さくした高冷却部24が形成されている。さらに、チップ3の表面側の低発熱部23と対応する部分には、第1の溝部10aの複数の横溝10a2と第2の溝部10bの複数の横溝10b2との間の間隔を大きくした低冷却部25が形成されている。
(作用・効果)
本実施の形態の半導体パッケージ21の動作時には、第1の実施の形態の半導体パッケージ1と同様に、同時に冷媒流通手段9が駆動される。この冷媒流通手段9の駆動時には、冷媒供給管13から供給される冷媒が冷媒流入口11を通して第1の溝部10aに導入される。第1の溝部10aに導入された冷媒は、第1の溝部10aの縦溝10a1を通して複数の横溝10a2に流入される。その後、冷媒は、主に第1の溝部10aの複数の横溝10a2と、第2の溝部10bの複数の横溝10a2との間の多孔質層8の壁部の微細な連通気孔を透過して第2の溝部10b側に導入される。このとき、高冷却部24を通る冷媒は、多孔質層8の壁部の厚さが小さいので、流れやすく、低冷却部25を通る冷媒は、多孔質層8の壁部の厚さが大きいので、流れにくい。そのため、多孔質層8の高冷却部24では、低冷却部25よりも多量の冷媒が流れるので、チップ3の表面側の高発熱部22は、低発熱部23よりも効率よく冷却することができる。
したがって、本実施の形態の半導体パッケージ21では、多孔質層8の冷媒流路10に、チップ3の表面側の半導体形成面3aに形成されたトランジスタ回路の発熱量に応じた適切な形状の高冷却部24と低冷却部25とを形成し、その流路10、並びに多孔質部8に冷媒を流して冷却する構造とすることができる。そのため、冷媒流路10を最適化することにより、半導体パッケージ21の最適な冷却や、温度制御が実施できる。これにより、ヒートスポット等に対処が可能である。
[第3の実施の形態]
(構成)
図4(A),(B)は、第3の実施の形態を示す。本実施の形態は、第1の実施の形態(図1(A),(B)および図2(A),(B)参照)の半導体パッケージ1の構成を次の通り変更した変形例である。なお、図4(A),(B)中で、図1(A),(B)および図2(A),(B)と同一部分には同一の符号を付してその説明を省略する。
図4(A),(B)は本実施の形態のフリップ・チップボールグリッドアレイパッケージの半導体パッケージ31を示す。本実施の形態の半導体パッケージ31は、SiC(シリコンカーバイト)の多孔質層8をヒートパイプ32の蒸発部33として使用した冷媒流通手段34を設けたものである。ここで、ヒートパイプ32は、密閉容器35内に少量の液体(作動液)を真空封入し、内壁に毛細管構造(ウィック)を備えたもので、密閉容器35の両端に前記蒸発部33と、凝縮部36とが配置されている。
(作用・効果)
本実施の形態の半導体パッケージ31の動作時には、第1の実施の形態の半導体パッケージ1と同様に、同時に冷媒流通手段34が駆動される。この冷媒流通手段34の駆動時には、ヒートパイプ32は、(1)多孔質層8の蒸発部33で熱を吸収することで作動液が蒸発する(蒸発潜熱の吸収)。(2)この蒸気は、凝縮部36に移動する。(3)その後、凝縮部36で、蒸気が凝縮する(蒸発潜熱の放出)。このとき、(4)凝縮した液が毛細管現象で蒸発部33に環流される。そして、上記(1)〜(4)の一連の相変化が連続的に生じ、熱が素早く移動する。
これにより、半導体パッケージ31の動作時に発生するチップ3の表面側の半導体形成面3aの発熱部の熱は、チップ3の裏面の多孔質層8の蒸発部33側に伝熱され、ヒートパイプ32の凝縮部36から外部側に排出される。そのため、半導体パッケージ31の動作時に発生するチップ3の表面側の半導体形成面3aの発熱部の熱を効率よく冷却することができる。
これらの実施形態によれば、集積回路の放熱限界を解消することができ、冷却性能を向上させることができる半導体パッケージを提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体パッケージ、3…チップ、8…多孔質層、9…冷媒流通手段。

Claims (4)

  1. トランジスタ回路を形成するチップの裏面に連通気孔が形成された多孔質状の多孔質層を形成し、前記多孔質層の部分に冷媒を流す冷媒流通手段を設けた半導体パッケージ。
  2. 前記冷媒流通手段は、前記多孔質層に、前記チップの表面側の発熱部の発熱量に応じた冷媒流路を形成し、その流路並びに前記多孔質層の部分に冷媒を流して冷却する構造とした請求項1に記載の半導体パッケージ。
  3. 前記多孔質層は、SiCの多孔質層によって形成されている請求項1に記載の半導体パッケージ。
  4. 前記冷媒流通手段は、前記SiCの多孔質層をヒートパイプの蒸発部として使用した請求項3に記載の半導体パッケージ。
JP2014042227A 2014-03-05 2014-03-05 半導体パッケージ Pending JP2015170625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014042227A JP2015170625A (ja) 2014-03-05 2014-03-05 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014042227A JP2015170625A (ja) 2014-03-05 2014-03-05 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2015170625A true JP2015170625A (ja) 2015-09-28

Family

ID=54203134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014042227A Pending JP2015170625A (ja) 2014-03-05 2014-03-05 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2015170625A (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52168561U (ja) * 1976-06-15 1977-12-21
JPH03106062A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体集積回路装置の冷却構造
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
US6085831A (en) * 1999-03-03 2000-07-11 International Business Machines Corporation Direct chip-cooling through liquid vaporization heat exchange
US6237223B1 (en) * 1999-05-06 2001-05-29 Chip Coolers, Inc. Method of forming a phase change heat sink
US20050111188A1 (en) * 2003-11-26 2005-05-26 Anandaroop Bhattacharya Thermal management device for an integrated circuit
US20060042825A1 (en) * 2004-09-02 2006-03-02 Minhua Lu Cooling of substrate using interposer channels
US20060197219A1 (en) * 2005-01-13 2006-09-07 Chang-Chi Lee Heat sink and package structure
JP2007324484A (ja) * 2006-06-02 2007-12-13 Sony Computer Entertainment Inc 半導体装置および半導体装置の製造方法
JP2009117545A (ja) * 2007-11-05 2009-05-28 Nissan Motor Co Ltd 冷却装置
JP2012043954A (ja) * 2010-08-18 2012-03-01 Fujitsu Ltd 半導体装置
WO2012046338A1 (ja) * 2010-10-08 2012-04-12 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52168561U (ja) * 1976-06-15 1977-12-21
JPH03106062A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体集積回路装置の冷却構造
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
US6085831A (en) * 1999-03-03 2000-07-11 International Business Machines Corporation Direct chip-cooling through liquid vaporization heat exchange
US6237223B1 (en) * 1999-05-06 2001-05-29 Chip Coolers, Inc. Method of forming a phase change heat sink
US20050111188A1 (en) * 2003-11-26 2005-05-26 Anandaroop Bhattacharya Thermal management device for an integrated circuit
US20060042825A1 (en) * 2004-09-02 2006-03-02 Minhua Lu Cooling of substrate using interposer channels
US20060197219A1 (en) * 2005-01-13 2006-09-07 Chang-Chi Lee Heat sink and package structure
JP2007324484A (ja) * 2006-06-02 2007-12-13 Sony Computer Entertainment Inc 半導体装置および半導体装置の製造方法
JP2009117545A (ja) * 2007-11-05 2009-05-28 Nissan Motor Co Ltd 冷却装置
JP2012043954A (ja) * 2010-08-18 2012-03-01 Fujitsu Ltd 半導体装置
WO2012046338A1 (ja) * 2010-10-08 2012-04-12 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
US6889756B1 (en) High efficiency isothermal heat sink
US7353861B2 (en) Transpiration cooled heat sink and a self contained coolant supply for same
US20180187978A1 (en) Fin-diffuser heat sink with high conductivity heat spreader
US20110192574A1 (en) Cooling structure, electronic device using same, and cooling method
KR20040051517A (ko) 열수송 장치 및 전자 디바이스
JP2009130061A (ja) 放熱装置
JP2014143417A (ja) 一体化した薄膜蒸発式熱拡散器および平面ヒートパイプヒートシンク
JP2012043954A (ja) 半導体装置
JP4639850B2 (ja) 冷却方法及び装置
JP4953075B2 (ja) ヒートシンク
US10349556B2 (en) Cooling device and electronic device using same
US20070056713A1 (en) Integrated cooling design with heat pipes
JP5786132B2 (ja) 電気自動車
US9721871B2 (en) Heat exchanger methods, apparatuses and systems with a manifold structure
JP2007115917A (ja) 熱分散プレート
JP5891349B2 (ja) 冷却装置およびこれを搭載した電子機器および電気自動車
JP5957686B2 (ja) 冷却装置およびこれを搭載した電子機器および電気自動車
JP2015170625A (ja) 半導体パッケージ
JP6385741B2 (ja) 電子部品のための冷却パッケージ
JP6825615B2 (ja) 冷却システムと冷却器および冷却方法
US20080308257A1 (en) Heat dissipating assembly
US20070144199A1 (en) Method and apparatus of using an atomizer in a two-phase liquid vapor enclosure
JP2014048002A (ja) 冷却装置およびこれを搭載した電気自動車および電子機器
JP2016075437A (ja) ループ型ヒートパイプ及び電子機器
JP2011096983A (ja) 冷却装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170904

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306