JPWO2011122686A1 - 電力変換回路の制御装置 - Google Patents
電力変換回路の制御装置 Download PDFInfo
- Publication number
- JPWO2011122686A1 JPWO2011122686A1 JP2012508373A JP2012508373A JPWO2011122686A1 JP WO2011122686 A1 JPWO2011122686 A1 JP WO2011122686A1 JP 2012508373 A JP2012508373 A JP 2012508373A JP 2012508373 A JP2012508373 A JP 2012508373A JP WO2011122686 A1 JPWO2011122686 A1 JP WO2011122686A1
- Authority
- JP
- Japan
- Prior art keywords
- converter
- arithmetic
- signal
- circuit
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 80
- 238000001514 detection method Methods 0.000 claims abstract description 29
- 238000004364 calculation method Methods 0.000 claims description 71
- 238000005070 sampling Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
図13は電力変換回路9の出力電圧eoを検出し、制御装置8により電力変換回路9の電力変換用スイッチをする電力変換システムを示している(特許文献1参照)。
そして、ある演算(上記した単一の処理)の、ある部分を低ビット(たとえば、8ビット)で計算し、他の部分を高ビット(16ビット)で計算することで、高速低ビット(たとえば、8ビット)のA/D変換器と、低速高いビット(たとえば、16ビット)のA/D変換器とを使用することで、価格が格段に高い高速高ビットのA/D変換器を使用することなく、当該高速高ビットのA/D変換器を使用したと同様の電力変換回路の制御装置を提供することができる、との知見を得て本発明をなすに至った。
(1)
出力電圧、出力電流、入力電圧、入力電流、スイッチ電流、リアクトル電流のうち少なくとも1つの検出信号に基づきスイッチ動作時間データを生成し、当該スイッチ動作時間データに基づき電力変換用スイッチのためのオン・オフ制御信号を生成する電力変換回路の制御装置において、
前記検出信号を入力してA/D変換を行なう第1A/D変換器および前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成する第1演算回路を含む第1制御部と、
前記検出信号を入力してA/D変換を行なう第2A/D変換器および前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成する第2演算回路を含む第2制御部と、
前記スイッチ動作時間データを生成するスイッチ動作時間データ生成部と、
前記第1制御部と前記第2制御部と前記スイッチ動作時間データ生成部との動作を管理する動作管理回路と、
を備え、
前記第1A/D変換器と前記第2A/D変換器とが、
第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度
第1A/D変換器の分解能<第2A/D変換器の分解能
の関係を有し、
前記第1演算回路と前記第2演算回路とが、
第1演算回路の単位演算時間<第2演算回路の単位演算時間
単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間
の関係を有し、
前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成するとともに、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成し、
前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号とを合成して前記電力変換用スイッチの前記スイッチ動作時間データを生成する、
ことを特徴とする電力変換制装置の制御装置。
なお、スイッチ動作時間データは、具体的には、スイッチオン時間,スイッチオフ時間の一方、あるいは双方であってもよい。また、オン・オフ制御は、周期が一定でオン時間やオフ時間を律するものであってもよいし、周期が一定ではなくオン時間やオフ時間を律するものであってもよい。
前記動作管理回路は前記第1制御部と前記第2制御部と前記第3制御部の動作を管理し、
前記第1A/D変換器と前記第2A/D変換器と前記第3A/D変換器とが、
第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度
または、
第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度
第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能
または、
第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能
の関係を有し、
前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して前記第1演算信号を生成し、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して前記第2演算信号を生成し、前記第3演算回路が前記第3A/D変換器からのディジタル信号を入力して前記第3演算信号を生成し、
前記第1演算回路と前記第2演算回路と前記第3演算回路とが、
第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間
または、
第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間
の関係を有し、
前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号と前記第3演算信号とを合成し、前記電力変換用スイッチの前記スイッチ動作時間データを生成する、
ことを特徴とする(1)に記載の電力変換制装置の制御装置。
図1において、電力変換回路2には直流電源201と負荷202とが接続されており、電力変換用スイッチは、制御装置1Aにより駆動される。
たとえば、第1演算回路112では、比例要素のKP(Nrp−Nn,m)の演算がなされ、第1演算回路212では微分要素KD(Nn-2−Nn-3)と、積分要素KI(NrI−Nn-2)の演算がなされる。
ここで、KP,KD,KIは定数、Nrp,Nrpは比較用定数、Nn,mは、第1A/D変換器111のサンプリング周期(短周期)でのサンプリング値、Nn-2,Nn-1は、第2A/D変換器121のサンプリング周期(長周期)でのサンプリング値である。
図3(B)では、KP(Nrp−Nn,m)が8ビットで演算され、KD(Nn-2−Nn-3)+KI(NrI−Nn-2)が16ビットで演算され様子を示している。
第1A/D変換器111のサンプリング速度>第2A/D変換器121のサンプリング速度
の関係を有し、かつ、
第1A/D変換器111の分解能<第2A/D変換器121の分解能
の関係を有している。
第1演算回路112の単位演算時間<第2演算回路122の単位演算時間
単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間
の関係を有している。
これにより、スイッチオフ時間データ生成部14は、第2演算回路122の計算時間よりも短いサイクルで、オフタイミングを生成することができる。
第1制御部11Cは、第1A/D変換器111と、第1演算回路112と、フィルた113と、第1A/D変換器111とフィルタ113との間に設けた増幅器115とからなる。第2制御部12Cの構成は、図1の第2制御部12Aの構成と同じである。
これにより、第1制御部11Cでは8ビットのA/D変換器(第1A/D変換器111)を使用していながら、実質上高い分解能での処理を行うことができる。
図10では、制御装置1Dは、第1制御部11Dと第2制御部12Dと第3制御部13Dとスイッチオフ時間データ生成部14と駆動信号生成部15と動作管理回路16Dとを備えている。
第1制御部11D,第2制御部12Dの構成は、図1の第1制御部11A、第1制御部12Aの構成と同じである。
第3制御部13Dは、第3A/D変換器131と第3演算回路132とフィルタ133とを備えている。第3演算回路132は、第3A/D変換器131からのディジタル信号を入力して第3演算信号(出力信号D3)を生成する。
本実施形態では、第1A/D変換器111と第2A/D変換器121と第3A/D変換器131とが、
第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度
または、
第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度
の関係を有しかつ、
第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能
または、
第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能
の関係を有し、かつ、
第1演算回路112と第2演算回路122と第3演算回路132とが、
第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間
または、
第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間
の関係を有している。
本実施形態においては、第3制御部13がスイッチ電流iSWに基づく制御を行うことで、直流電源201の電圧変動の影響を低減した制御が行われる。
図13では、第2制御部12が、第2A/D変換器121と第3A/D変換器123とを備えており、第2A/D変換器121は出力電圧eoを入力してこれをA/D変換し、第3A/D変換器123はスイッチ電流iSWを入力してA/D変換を行う。第2制御部12が、出力電圧eoとスイッチ電流iSWとに基づくフィルタ演算を行っている。
第1A/D変換器111のサンプリング速度≧第3A/D変換器113のサンプリング速度>第2A/D変換器121のサンプリング速度
の関係を有しており、かつ、
第1演算回路112の単位演算時間<第2演算回路122の単位演算時間
の関係を有している。
本実施形態では、第2制御部12の第2演算回路122がフィルタ演算による制御を行うことで、安定した制御が行われる。
図15では、制御装置1は、第1制御部11および第2制御部12のほか、第3制御部13を備えている。第3制御部13は、第3A/D変換器131と第3演算回路132を備えている。第3A/D変換器131は、スイッチ電流iSWを入力してA/D変換を行なう。第3演算回路132は、第3A/D変換器131からのディジタル信号を入力して第3演算信号(出力信号D3)を生成する。
第1A/D変換器111のサンプリング速度>第3A/D変換器113のサンプリング速度≧第2A/D変換器121のサンプリング速度
の関係を有しており、かつ、
第1演算回路112の単位演算時間<第3演算回路132の単位演算時間≦第2演算回路122の単位演算時間
の関係を有している。
電力変換回路2は、たとえば第3実施形態において示した回路(図11参照)が適用される。
また、上記の実施形態では、オン・オフ制御信号、すなわちスイッチ動作時間を意味する信号が、オフ時間信号である場合を説明したが、本発明ではこれに限定されず、スイッチ動作時間を意味する信号が、オン時間信号である場合、オン時間信号およびオフ時間信号である場合等に適用できる。
ディジタル制御装置で動作する同等電源を作製しようとすると、たとえば高速16ビットのA/D変換器が高価となる。このため、市場は、アナログ制御装置と同価格帯のディジタル制御装置を要求している。
なお、アナログ制御回路の場合には、電力変換回路の出力コンデンサとして大容量のものを採用しなくてはならないが、本発明の制御回路は。ディジタル回路で実現される。したがって、アナログ制御回路に比較して、制御回路を小型化できるので、これに伴う低価格化も期待できる。
2 電力変換回路
11 第1制御部
12 第2制御部
13 第3制御部
14 スイッチオフ時間データ生成部
15 駆動信号生成部
16 動作管理回路
111 第1A/D変換器
112 第1演算回路
113,123,131 第3A/D変換器
115,1151,1152 増幅器
121 第2A/D変換器
122 第2演算回路
132 第3演算回路
201 直流電源
202 負荷
C キャパシタ
D,D1,D2,D3 出力信号
E ディジタル電圧値
FD 転流ダイオード
L インダクタンス
SW 電力変換用スイッチ
ei 入力電圧
eo 出力電圧
iL リアクトル電流
iSW スイッチ電流
ii 入力電流
io 出力電流
Claims (6)
- 出力電圧、出力電流、入力電圧、入力電流、スイッチ電流、リアクトル電流のうち少なくとも1つの検出信号に基づきスイッチ動作時間データを生成し、当該スイッチ動作時間データに基づき電力変換用スイッチのためのオン・オフ制御信号を生成する電力変換回路の制御装置において、
前記検出信号を入力してA/D変換を行なう第1A/D変換器および前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成する第1演算回路を含む第1制御部と、
前記検出信号を入力してA/D変換を行なう第2A/D変換器および前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成する第2演算回路を含む第2制御部と、
前記スイッチ動作時間データを生成するスイッチ動作時間データ生成部と、
前記第1制御部と前記第2制御部と前記スイッチ動作時間データ生成部との動作を管理する動作管理回路と、
を備え、
前記第1A/D変換器と前記第2A/D変換器とが、
第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度
第1A/D変換器の分解能<第2A/D変換器の分解能
の関係を有し、
前記第1演算回路と前記第2演算回路とが、
第1演算回路の単位演算時間<第2演算回路の単位演算時間
単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間
の関係を有し、
前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成するとともに、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成し、
前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号とを合成して前記電力変換用スイッチの前記スイッチ動作時間データを生成する、
ことを特徴とする電力変換制装置の制御装置。 - さらに、前記検出信号と同一の検出信号または前記検出信号と異なる検出信号を入力する第3A/D変換器および前記第3A/D変換器からの信号を入力して第3演算信号を生成する第3演算回路を含む第3制御部を備え、
前記動作管理回路は前記第1制御部と前記第2制御部と前記第3制御部の動作を管理し、
前記第1A/D変換器と前記第2A/D変換器と前記第3A/D変換器とが、
第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度
または、
第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度
第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能
または、
第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能
の関係を有し、
前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して前記第1演算信号を生成し、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して前記第2演算信号を生成し、前記第3演算回路が前記第3A/D変換器からのディジタル信号を入力して前記第3演算信号を生成し、
前記第1演算回路と前記第2演算回路と前記第3演算回路とが、
第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間
または、
第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間
の関係を有し、
前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号と前記第3演算信号とを合成し、前記電力変換用スイッチの前記スイッチ動作時間データを生成する、
ことを特徴とする請求項1に記載の電力変換制装置の制御装置。 - 前記第1A/D変換器、前記第2A/D変換器、前記第3A/D変換器の前段に、フィルタを備えたことを特徴とする請求項1または2に記載の電力変換回路の制御装置。
- 前記第1A/D変換器の前段に、前記検出信号の検出値を所定のレンジ幅切り出して増幅する増幅器を備えたことを特徴とする請求項1から3の何れかに記載の電力変換回路の制御装置。
- 前記電力変換用スイッチの1オン・オフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多いことを特徴とする請求項1から4の何れかに記載の電力変換回路の制御装置。
- 前記電力変換用スイッチの1オン・オフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多く、かつ前記電力変換用スイッチの1オン・オフ周期において、前記第1演算回路の計算結果が、少なくとも1回更新されることを特徴とする請求項1から4の何れかに記載の電力変換回路の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012508373A JP5699389B2 (ja) | 2010-03-31 | 2011-03-31 | 電力変換回路の制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084702 | 2010-03-31 | ||
JP2010084702 | 2010-03-31 | ||
JP2012508373A JP5699389B2 (ja) | 2010-03-31 | 2011-03-31 | 電力変換回路の制御装置 |
PCT/JP2011/058367 WO2011122686A1 (ja) | 2010-03-31 | 2011-03-31 | 電力変換回路の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011122686A1 true JPWO2011122686A1 (ja) | 2013-07-08 |
JP5699389B2 JP5699389B2 (ja) | 2015-04-08 |
Family
ID=44712379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012508373A Expired - Fee Related JP5699389B2 (ja) | 2010-03-31 | 2011-03-31 | 電力変換回路の制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9350264B2 (ja) |
EP (1) | EP2555401A4 (ja) |
JP (1) | JP5699389B2 (ja) |
KR (1) | KR20130031245A (ja) |
WO (1) | WO2011122686A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5858533B2 (ja) | 2012-03-31 | 2016-02-10 | 国立大学法人 長崎大学 | 制御装置および電力変換回路の制御装置 |
CN103092248B (zh) * | 2012-12-31 | 2014-09-17 | 华为技术有限公司 | 一种前馈控制方法及装置 |
JP6255312B2 (ja) * | 2014-06-30 | 2017-12-27 | 新電元工業株式会社 | 電圧測定回路 |
KR102544497B1 (ko) * | 2021-05-20 | 2023-06-20 | 한국과학기술원 | 양방향 전압 제어 발진기를 이용한 대역 통과 아날로그 디지털 변환기 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258832A (ja) * | 1996-03-21 | 1997-10-03 | Hitachi Metals Ltd | 流量制御方法及び流量制御装置 |
JP3381254B2 (ja) * | 2000-03-16 | 2003-02-24 | サンケン電気株式会社 | 交流−直流変換装置 |
US7710092B2 (en) * | 2003-02-10 | 2010-05-04 | Power-One, Inc. | Self tracking ADC for digital power supply control systems |
JP3710454B2 (ja) * | 2003-03-31 | 2005-10-26 | Tdk株式会社 | 電源装置及びその制御装置 |
US7449869B2 (en) * | 2004-09-01 | 2008-11-11 | Artesyn Technologies, Inc. | Digital current mode controller with low frequency current sampling |
JP4774953B2 (ja) * | 2005-11-28 | 2011-09-21 | 株式会社日立製作所 | 時間インターリーブad変換器 |
US7180439B1 (en) * | 2006-03-16 | 2007-02-20 | Analog Devices, Inc. | Multi-path digital power supply controller |
KR100771854B1 (ko) * | 2006-08-22 | 2007-11-01 | 삼성전자주식회사 | 전원 전압의 변동을 보상할 수 있는 저 노이즈 직류-직류변환기 |
US7652459B2 (en) * | 2007-02-23 | 2010-01-26 | Intel Corporation | Adaptive controller with mode tracking and parametric estimation for digital power converters |
US8487600B2 (en) * | 2007-04-10 | 2013-07-16 | Aleksandar Prodic | Continuous-time digital controller for high-frequency DC-DC converters |
US7893674B2 (en) * | 2007-09-26 | 2011-02-22 | Qualcomm, Incorporated | Switch mode power supply (SMPS) and methods thereof |
JP5055083B2 (ja) * | 2007-10-19 | 2012-10-24 | 日立コンピュータ機器株式会社 | デジタル制御電源装置 |
JP5386754B2 (ja) * | 2008-03-31 | 2014-01-15 | 国立大学法人 長崎大学 | 電力変換回路の制御装置および制御方法 |
US7733261B2 (en) * | 2008-09-16 | 2010-06-08 | Texas Instruments Incorporated | Hybrid analog to digital converter circuit and method |
US8143871B1 (en) * | 2008-11-20 | 2012-03-27 | Linear Technology Corporation | Dynamically-compensated controller |
US8816661B2 (en) * | 2009-01-28 | 2014-08-26 | International Rectifier Corporation | Hybrid analog/digital power supply circuit including analog summer circuit to produce an error voltage |
-
2011
- 2011-03-31 EP EP11762910.5A patent/EP2555401A4/en not_active Withdrawn
- 2011-03-31 JP JP2012508373A patent/JP5699389B2/ja not_active Expired - Fee Related
- 2011-03-31 WO PCT/JP2011/058367 patent/WO2011122686A1/ja active Application Filing
- 2011-03-31 US US13/638,545 patent/US9350264B2/en not_active Expired - Fee Related
- 2011-03-31 KR KR1020127025756A patent/KR20130031245A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20130094259A1 (en) | 2013-04-18 |
US9350264B2 (en) | 2016-05-24 |
EP2555401A1 (en) | 2013-02-06 |
KR20130031245A (ko) | 2013-03-28 |
JP5699389B2 (ja) | 2015-04-08 |
WO2011122686A1 (ja) | 2011-10-06 |
EP2555401A4 (en) | 2017-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180152198A1 (en) | Analogue-to-digital converter | |
JP5699389B2 (ja) | 電力変換回路の制御装置 | |
JP2006501715A (ja) | 2つの制御経路を有するデジタルコントローラ | |
US7595692B2 (en) | Automatic gain control circuit | |
JP2009290748A (ja) | A/d変換装置、およびサーボ制御装置 | |
JP2013062941A (ja) | Dc/dcコンバータの制御回路及びdc−dcコンバータ | |
US9013340B1 (en) | Protection circuit for analog-to-digital converter, digital power supply, digital signal processing method, processing module, and circuit protection method | |
US9331574B2 (en) | Controller of the power inverter circuit and a control method | |
JP2010251885A (ja) | Agc回路 | |
KR20160052920A (ko) | 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법 | |
JP2017130916A (ja) | 移動平均フィルタの動作制御方法{method for controlling operation of moving average filter} | |
JP4836603B2 (ja) | Dc−dcコンバータ | |
JP2010279134A (ja) | 電源装置及び電源装置の制御回路 | |
JP2016106521A (ja) | デジタル制御電源装置 | |
JP2010268387A (ja) | 基準電圧発生回路およびa/d変換器ならびにd/a変換器 | |
JP2010226454A (ja) | ゲインコントロール回路及びそれを有する電子ボリューム回路 | |
JP5883705B2 (ja) | 信号生成器 | |
JP2005086611A (ja) | D級信号増幅回路 | |
JP2007194990A (ja) | 多段型ノイズシェーピング型量子化器 | |
JP5210918B2 (ja) | 利得可変増幅器 | |
US11139820B1 (en) | Efficient digital gain implementation in digital microphones | |
JP4712785B2 (ja) | パルス変調器およびd/a変換器 | |
JP2010268535A (ja) | Dc−dcコンバータ | |
JP2010049396A (ja) | 半導体装置および撮像装置 | |
JP2004222097A (ja) | リファレンス制御a/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5699389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |