JPWO2011102238A1 - フレキシブルラミネート基板への回路形成方法 - Google Patents

フレキシブルラミネート基板への回路形成方法 Download PDF

Info

Publication number
JPWO2011102238A1
JPWO2011102238A1 JP2012500552A JP2012500552A JPWO2011102238A1 JP WO2011102238 A1 JPWO2011102238 A1 JP WO2011102238A1 JP 2012500552 A JP2012500552 A JP 2012500552A JP 2012500552 A JP2012500552 A JP 2012500552A JP WO2011102238 A1 JPWO2011102238 A1 JP WO2011102238A1
Authority
JP
Japan
Prior art keywords
layer
circuit
etching
flexible laminate
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012500552A
Other languages
English (en)
Other versions
JP5313391B2 (ja
Inventor
和彦 坂口
和彦 坂口
肇 稲住
肇 稲住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2012500552A priority Critical patent/JP5313391B2/ja
Publication of JPWO2011102238A1 publication Critical patent/JPWO2011102238A1/ja
Application granted granted Critical
Publication of JP5313391B2 publication Critical patent/JP5313391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/44Compositions for etching metallic material from a metallic material substrate of different composition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

フレキシブルラミネート基板へ回路を形成する方法であって、少なくとも一方の面がプラズマ処理されたフレキシブルラミネート基板となるポリイミドフィルム、該ポリイミドフィルムの上に形成されたタイコート層A、該タイコート層上に形成された金属導体層B、さらに該金属導体層の上に前記タイコート層と同一成分の層Cとを有する無接着剤フレキシブルラミネートを用いて回路を形成する際に、前記金属導体層の上に形成したタイコート層と同一成分の層Cの上にフォトレジストを塗布し、これを露光・現像して、回路形成以外の層Cのみを予めプリエッチングにより選択的に除去し、その後再度エッチングにより前記導電体層Bを除去して回路部分を残存させ、さらに回路部分のフォトレジストを除去して回路を形成することを特徴とするフレキシブルラミネート基板への回路形成方法。無接着剤フレキシブルラミネートのタイコート層又はタイコート層と同等の金属又は合金を金属導体層状に形成することで、同時に回路配線のファインピッチ化の妨げとなるサイドエッチングの抑制及び配線の直線性を良好にすることを課題とするものである。【選択図】図1

Description

本発明は、フレキシブルプリント基板、TAB、COF等の電子部品の実装素材として用いられるフレキシブルラミネート基板への回路形成方法に関する。
背景分野
ポリイミドフィルムに主として銅からなる金属導体層を積層したFCCL(Flexible Copper Clad Laminate)は電子産業における回路基板の素材として広く用いられている。中でも、ポリイミドフィルムと金属層との間に接着剤層を有しない無接着剤フレキシブルラミネート(特に、二層フレキシブル積層体)は回路配線幅のファインピッチ化に伴い注目されている。
無接着剤フレキシブルラミネート、特にファインピッチに対応した無接着剤フレキシブルラミネートの製造方法としては、ポリイミドフィルム上にスパッタリング、CVD、蒸着などの乾式めっき法により金属層を予め形成し、次いで湿式めっき法により導体層となる金属層を製膜する、いわゆるメタライジング法が主に行われている。
このメタライジング法においては、金属層とポリイミドフィルムとの密着力を高めるために、金属層を形成するに先立ち、ポリイミドフィルム表面をプラズマ処理により、表面の汚染物質の除去ならびに表面粗さの向上を目的として改質を行うことが行われる(特許文献1及び2参照)。
この方法は極めて有効であるが、回路形成時の熱処理や使用環境での長期信頼性などにおいて密着力が低下する問題があることが分かり、さらにポリイミドフィルム層と金属導体層との密着性を高めるための中間層であるタイコート層をプラズマ処理面に形成する提案がなされた。このタイコート層の形成は、非常に有効な方法である(特許文献1参照)。
一方、TABやCOF、FPC等に使用されるFCCLは、サブトラクティブ法により金属導体層をエッチング除去する。一層の回路配線幅のファインピッチ化に伴い、セミアディティブ法の適用や金属導体層をエッチングするエッチング液にインヒビターを添加し、異方性を持つエッチングを行うことにより、エッチファクタを向上させ、ファインピッチ化する検討がなされている(特許文献3及び4参照)。
セミアディティブの場合、従来サブトラクティブ法で使用してきた工程をそのまま適用することができず、新たに金属導体層を形成するためのめっき工程が必要になるのみならず、金属導体層の厚みに相当するレジストが必要になってくる。
インヒビターを含むエッチング液は、従来のエッチングラインで適用可能であるが、金属導体層の厚みや回路配線のピッチにより、同一基板内に存在する様々な回路配線幅で形状が異なり、配線の直線性に劣るという問題を解決するに至っていない。
すなわち、目的とする回路を形成するためにレジスト塗布及び露光工程により回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を経るが、エッチングして回路を形成する際に、その回路が意図した通りの幅にならないという問題がある。
それは、エッチング後の銅箔回路の銅部分が、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる(ダレを発生する)ことである。大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。
このような「ダレ」は極力小さくすることが必要であるが、このような末広がりのエッチング不良を防止するために、エッチング時間を延長して、エッチングをより多くして、この「ダレ」を減少させることも考えた。
しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、その銅箔部分の回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅(回路幅)が得られず、特にその部分(細線化された部分)で発熱し、場合によっては断線するという問題が発生する。
電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。
特許第3173511号公報 特表2003−519901号公報 特開2004−256901号公報 特開2009−167459号公報発明の開示
本願発明は、フレキシブルラミネートのタイコート層又はタイコート層と同等の金属又は合金を金属導体層状に形成することで、同時に回路配線のファインピッチ化の妨げとなるサイドエッチングの抑制しつつ、配線の直線性が良好である回路を形成する方法を提供することを課題とするものである。
上記の課題に鑑み、本発明は以下の発明を提供するものである。
1)フレキシブルラミネート基板へ回路を形成する方法であって、少なくとも一方の面がプラズマ処理されたフレキシブルラミネート基板となるポリイミドフィルム、該ポリイミドフィルムの上に形成されたタイコート層A、該タイコート層上に形成された金属導体層B、さらに該金属導体層の上に銅よりエッチングレートの低い金属又は合金の層Cとを有する無接着剤フレキシブルラミネートを用いて回路を形成する際に、前記金属導体層の上に形成した銅よりエッチングレートの低い金属又は合金の層Cの上にフォトレジストを塗布し、これを露光・現像して、回路形成以外の層Cのみを予めプリエッチングにより選択的に除去し、その後再度エッチングにより前記導電体層Bを除去して回路部分を残存させ、さらに回路部分のフォトレジストを除去して回路を形成することを特徴とするフレキシブルラミネート基板への回路形成方法、を提供する。
本発明は、また
2)金属導体層上に形成された層Cが、厚さが1〜50nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層であることを特徴とする1)記載のフレキシブルラミネート基板への回路形成方法
3)前記金属導体層の上に形成した層Cが該タイコート層Aと同一成分であることを特徴とする1)又は2)記載のフレキシブルラミネート基板への回路形成方法
4)前記タイコート層Aが、厚さ5〜100nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層であることを特徴とする1)〜3)のいずれか一項に記載のフレキシブルラミネート基板への回路形成方法
5)前記金属導体層Bが銅又は銅合金であることを特徴とする1)〜4)のいずれか一項に記載のフレキシブルラミネート基板への回路形成方法、を提供する。
以上により、本願発明は、金属導体層Bの上下に、タイコート層A若しくはそれと同等の層C、具体的には、ニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種を形成させた無接着剤フレキシブルラミネートにおいて、タイコート層A側はポリイミドフィルムと金属層間の加熱エージング後の密着力を高めることが可能であり、一方の金属導体層の上面側は回路形成時のサイドエッチングを抑制し、高いエッチファクタを可能であるという優れた効果を有する。
すなわち、これによりフレキシブルラミネート基板の金属導体層Bをエッチングにより回路形成を行うに際し、エッチングによるダレの発生を防止し、エッチングによる回路形成の時間を短縮することが可能である。
かつ金属導体層Bのエッチングに先立ち、エッチングされるべき金属導体層Bの直上にある銅よりエッチングレートの低い金属層、具体的にはタイコート層A若しくはそれと同等の層(スパッタ層)Cを予め除去することで配線の直線性を良好にすることができるという優れた効果を有する。
目的とする回路幅のより均一な回路を形成でき、パターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる電子回路用の無接着剤フレキシブルラミネートを提供することができる効果を有する。
ポリイミドフィルム、タイコート層A、金属導体層B及びスパッタ層Cを備えた無接着剤フレキシブルラミネートの断面を示す説明図である。 エッチファクタの計算方法を示す説明図である。 無接着剤フレキシブルラミネートにフォトレジストの塗布、露光・現像、スパッタ層プリエッチング、金属導電層のエッチング及びフォトレジスト層の剥離という工程の説明図である。 比較例1の回路間の幅が狭くなっている様子を示す図である。 比較例3の、直線性に乱れが生じている回路の様子を示す図である。 実施例2の、回路の優れた直線性を有する回路の様子を示す図である。
次に、本願発明の具体例について説明する。なお、以下の説明は本願発明を理解し易くするためのものであり、この説明に発明の本質を制限されるものではない。すなわち、本発明に含まれる他の態様または変形を包含するものである。
本発明の無接着剤フレキシブルラミネートは、少なくとも一方の面がプラズマ処理されたポリイミドフィルムと、その上に形成されたタイコート層Aと、該タイコート層A上に形成された金属導体層Bを有し、さらに該金属導体層Bの上に銅よりエッチングレートの遅い金属層(前記タイコート層Aと同一成分の層又はそれと同等の層)を有する。ポリイミドフィルム表面をプラズマ処理することにより、表面の汚染物質の除去と表面の改質を行う。
タイコート層Aは、ポリイミドフィルム層と金属導体層Bとの密着性を高めるための中間層を意味する。「タイコート層」の用語は、前記特許文献1(特許第3173511号公報)でも使用されているもので、一般的は技術用語として知られているものである。本願明細書においては、必要に応じて「タイコート層」の用語を使用する。
前記タイコート層Aとしては、厚さ5〜100nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層を使用することができる。これらはいずれもポリイミドフィルム層と金属導体層Bとの密着性を高めることができる材料であり、さらに回路設計に際してエッチングが可能である。タイコート層Aは、ポリイミドフィルム層と金属導体層Bとの密着性を高める機能を持つ層である。
ニッケル合金、クロム合金、コバルト合金については、それぞれニッケル、クロム、コバルトを主成分(50質量%以上含有する)とする合金であって、副成分は特に制限されない。既存の合金であれば全て適用できるものである。スパッタリングにより形成される薄膜は、ターゲットの成分組成が直接反映され、同成分が成膜できる。
ポリイミドフィルムをプラズマ処理した面にタイコート層A及び金属導体層Bを形成した無接着剤フレキシブルラミネートのポリイミドフィルムと金属層間の積層後の初期密着力については、一般に「常態ピール強度」として測定するが、この常態ピール強度は、プラズマ処理面の粗さRzが2.5〜20nmの範囲では、プラズマ処理面粗さには依存しない。但し、タイコート層Aを施さない場合は、ピール強度は半分程度に低下する。
5nm未満では密着性は低くなり、100nmを超えると効果が飽和するので、厚さ5〜100nmが適当である。これらの材料は、無接着剤フレキシブルラミネートの作製に際して有用である。しかし、上記以外の材料の選択は、本願発明において否定されるものでないことは理解されるべきことである。
前記金属導体層Bとしては、銅または銅合金を使用することができる。これも同様に他の導電性に富む材料の選択を否定するものではない。
さらに、本発明は、金属導体層B上に形成する層Cに大きな特徴を有する。この層Cには、銅よりエッチングレートの低い金属層であり具体的にはニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層であればよい。
この層は任意に選択して適用でき、さらには、前記タイコート層Aと同一成分の層とでもよい。前記タイコート層Aと同一成分の層であれば、スパッタによる成膜が同一ターゲットで行なうことができ、また、回路形成についてもタイコート層の同等のエッチング条件で行なうことができ、生産性の面において有利である。
この層は前記タイコート層Aと同じ成分或いは類似の組成を選択できる層であるが、機能は大きく異なる。すなわち、前記タイコート層Aは、ポリイミドフィルム層と金属導体層Bとの密着性を高める機能を持つ層であるが、金属導体層B上に形成する層Cは、金属導体層Bの回路形成時のサイドエッチングを抑制してエッチングによるダレの発生を防止し、高いエッチファクタ(後述する)を可能とする機能を有するものである。
銅よりエッチングレートの低い金属層、具体的には、ニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層、さらには、タイコート層Aと同じ成分の層が、高いエッチファクタを持つという認識が非常に重要なことであり、本願発明において、初めて知見されたものである。この場合の層の厚さは、1nm未満では効果が低く、また50nmを超えると効果が飽和するので、厚さ1〜50nmが適当である。
本願発明の無接着剤フレキシブルラミネートの製造に際しては、ポリイミドフィルムの少なくとも一方の面にグロー放電によるプラズマ処理した後、タイコート層Aをスパッタリングにより形成し、次に該スパッタ層上に金属導体層Bを形成し、更に該金属導体層B上に銅よりエッチングレートの低い前記タイコート層Aと同一成分の層Cをスパッタリングにより形成する。
具体的には、前記プラズマ処理面に、ニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したターゲット材料を用いてスパッタリングして厚さ5〜100nmのタイコート層Aを形成することができる。そして、上記の通り、前記金属導体層Bに銅又は銅合金を用いることができる。
さらに、本願発明の無接着剤フレキシブルラミネートの製造に際して、具体的には前記金属導体層B上に、厚さが1〜50nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したターゲット材を用いてスパッタリングし、厚さが1〜50nmのタイコート層Aと同一成分の層(スパッタ層)Cを形成することができる。
この層は、金属導体層Bの回路形成時のサイドエッチングを抑制してエッチングによるダレの発生を防止し、高いエッチファクタを有する。
金属導体層Bの上面側は、まずはフォトレジストを施した後、回路パターンを露光、現像して、エッチング工程に投入される。一般的な塩化第二鉄、塩化第二銅のようなエッチング液に対し、本願発明のスパッタ層Cは1〜50nmと薄く、スパッタ層Cの金属、或いは合金自体が溶解する以外にも、スパッタ層内にエッチング液が浸透することで、金属導体層Bとスパッタ層の界面での剥離を促進し、エッチング中に膜としてレジスト開口部から除去される。
エッチング工程では、予めレジスト開口部に露出したスパッタ層を溶解させることも可能であり、金属導体層Bを浸食することがないプリエッチング液でスパッタ層Cを除去し、塩化第二鉄、塩化第二銅のようなエッチング液でエッチングすることが、回路の直線性を維持する上で、重要な役割を有する。
本願発明は、エッチング工程において、レジストと金属導体層B間に存在するスパッタ層Cがエッチング液による金属導体層Bのサイドエッチングを抑制するため、結果として異方性のエッチングを可能とすることにより、高いエッチファクタを得ることができる大きな理由となる。
次に、実施例および比較例に基づいて説明する。なお、本実施例はあくまで一例であり、この例のみに制限されるものではない。すなわち、本発明に含まれる他の態様または変形を包含するものである。なお、対比のために比較例も同様に説明する。
ポリイミドフィルムに使用する材料は、特に制限はない。例えば、宇部興産製ユーピレックス、DuPont/東レ・デュポン製カプトン、カネカ製アピカルなどが上市されているが、いずれのポリイミドフィルムにおいても本発明は適用できる。このような特定の品種に限定されるものではない。本実施例及び比較例では、ポリイミドフィルムとして宇部興産製ユーピレックス-SGAを使用した。
まず、最初にポリイミドフィルムを真空装置内にセットし真空排気後、酸素をチャンバー内に導入し、チャンバー圧力を10Paに調整し、プラズマ処理をした。
次に、上記のプラズマ処理したポリイミドフィルム表面にスパッタリングにより、0〜50nmの範囲で厚さを変えたタイコート層Aと、その上に銅層を300nm形成した。さらに、上記のタイコート層Aとその上の銅層の上に電気めっきにより銅からなる金属導体層B(厚さ8.5、12μm)を形成することにより、無接着剤フレキシブルラミネートを作製した。
この無接着剤フレキシブルラミネートに対し、その金属導体層B表面にさらにスパッタリングにより、1〜50nmのスパッタ層Cを形成した。
無接着剤フレキシブルラミネートの断面を図1に示す。図1に示すように、無接着剤フレキシブルラミネートは、ポリイミドフィルム、タイコート層A、金属導体層B及びスパッタ層Cを備えている。次に、エッチファクタを評価するため、試料を準備した。試料は液体レジストを塗工、乾燥した後、ライン25ミクロン、スペース15ミクロンの回路が描写された40ミクロンピッチのガラスマスクを用い、露光、現像、乾燥した後、エッチファクタの評価を実施した。エッチングに先立ち、スパッタ層Cを選択エッチングするために、プリエッチングを実施したものとしないものを準備した。
選択エッチング液としては、ニッケル合金用に硫酸−塩酸系のメック製CHシリーズ、同じく硫酸-塩酸系の日本化学産業製フリッカー、塩酸系のアデカ製NRシリーズ、有機酸−リン酸-塩酸系の荏原ユージライト製シードロン等が上市されているが、これらを任意に選択して使用でき、特に限定されるものではない。
本実施例では、日本化学産業製フリッカーを使用した。該選択エッチングの使用により、ニッケル合金のみならず、ニッケル、クロム、コバルト、クロム合金、コバルト合金についても、金属導体層Bを溶解することなく、選択エッチングが可能であった。
また、金属導体層Bのエッチングには、塩化第二鉄、塩化第二銅が適用できるが、本実施例及び比較例では、塩化第二鉄(40°ボーメ50°C)、塩化第二銅(2mol/L、塩酸3mol/L、50°C)を使用した。
エッチファクタは、図2のように定義することができる。図2に示すように、エッチファクタは、A/((B−T)/2)として計算方法する。
表1にエッチファクタの評価結果を示す。エッチング時間は、回路配線幅はトップ幅(T)を12±1ミクロンに揃えるためにサンプルによって異なる。
スペース15ミクロンのレジスト開口部から浸入したエッチング液が、ボトムに向かってエッチングが進むだけでなく、サイドエッチングも同時に起こすため、一定のトップ幅までのエッチングした場合、エッチファクタの低いサンプルはボトム幅(B)が大きくなる。
一方、サイドエッチングが抑制されたサンプルでは、ボトム方向へのエッチングが優先的に進行するため、トップ幅(T)とボトム幅(B)の差は小さくなる。
なお、回路直線性の評価は、光学顕微鏡を用い、倍率100倍で回路形状を観察した。この場合、観察画面中に40ミクロンピッチの回路が16本存在することになるが、図5のように回路が細り、乱れたものは不良とし、回路の乱れがない本数を計測することで評価した。16本中16本(16/16)のものは、回路に乱れがなく、直線性が良好と判断できる。
図3は、実施例のエッチングの工程図である。図3に示すように、無接着剤フレキシブルラミネートにフォトレジストの塗布、露光・現像、スパッタ層プリエッチング、金属導電層Bのエッチング及びフォトレジスト層の剥離という工程からなる。
(比較例1)
比較例1は、タイコート層Aを施さず、銅厚8.5ミクロンの導体層Bを形成した場合であり、スパッタ層Cがない場合である。プリエッチングは行わず、塩化第二鉄でエッチングした。
エッチング後の回路のTop幅が11.3μm、Bottom幅が21.4μmで、エッチファクタは1.69となり、不良であった。なお、回路の16本中16本(16/16)に乱れがなく、回路の直線性は良好であった。
(比較例2)
比較例2は、比較例1の塩化第二鉄を塩化第二銅に変えた場合である。エッチング後の回路のTop幅が11.3μmで、Bottom幅が20.5μmで、エッチファクタは1.85となり、不良であった。なお、回路の16本中16本(16/16)に乱れがなく、回路の直線性は良好であった。共に、スパッタ層Cがない場合、エッチング液が異なっても、エッチファクタに大きな差は見られなかった。
(比較例3)
比較例3は、ポリイミドフィルム上に、10nmのニッケル合金(Ni/Cr=80/20)からなるタイコート層A、銅厚8.5ミクロンの導体層B及び10nmのニッケル合金(Ni/Cr=80/20)からなるスパッタ層Cを形成した場合である。なお、合金組成はすべて質量%であり、合金の表記は、例えば、ニッケル80質量%、クロム20質量%である合金は、「Ni/Cr=80/20」とする。プリエッチングは行わず、塩化第二鉄でエッチングした。エッチング後の回路のTop幅が11.2μmで、Bottom幅が16.8μmで、エッチファクタは3.04と高くなり、良好であった。しかし、回路の16本中8本(8/16)に乱れが生じ、回路の直線性が悪くなる現象が観察された。
(比較例4)
比較例4は、比較例3の塩化第二鉄を塩化第二銅に変えた場合であり、エッチング後の回路のTop幅が11.1μmで、Bottom幅が16.7μmで、良好であった。しかし、比較例3と同様に、回路の16本中7本(9/16)に乱れが生じ、回路の直線性が悪くなる現象が観察された。比較例3と比較例4から、エッチング液が異なっても、エッチファクタに大きな差は見られない結果となった。
(比較例5)
比較例5は、ポリイミドフィルム上に、30nmのニッケル合金(Ni/Cr=80/20)からなるタイコート層A、銅厚8.5ミクロンの導体層B及び30nmのニッケル合金(Ni/Cr=80/20)からなるスパッタ層Cを形成した場合であり、プリエッチングは行わず、塩化第二鉄でエッチングした場合である。
この例では、スパッタ層の溶解、剥離に更に時間を要し、スパッタ層が無くなった時点で、銅層の溶解も既に進行しており、回路が流れてしまうような現象を生じたので、回路形成は不可と判断された(回路の直線性は0と評価した)。したがって、この時点で中止し、爾後の処理(エッチファクタの測定)は行わなかった。
(比較例6)
比較例6は、比較例3のニッケル合金(Ni/Cr=80/20)に替えて10nmのニッケルからなるタイコート層A及び同ニッケルからなる10nmのスパッタ層Cを形成した場合であり、プリエッチングは行わず、塩化第二鉄でエッチングした場合である。
エッチング後の回路のTop幅が11.5μmで、Bottom幅が17.2μmで、エッチファクタは2.98と高くなり、良好であった。しかし、回路の16本中9本(7/16)に乱れが生じ、回路の直線性が悪くなる現象が観察された。
(比較例7)
比較例7は、比較例6のタイコート層A及びスパッタ層Cを30nm厚さにしたものであり、比較例5と同様に回路形成が不可であった。
(比較例8)
比較例8は、比較例3のニッケル合金(Ni/Cr=80/20)に替えて、10nmのクロムのタイコート層A及び10nmのスパッタ層Cにしたものであり、クロムは塩化第二鉄に対し、殆ど溶解が進行しないため、回路形成は不可であった。
(比較例9)
比較例9は、比較例4のニッケル合金(Ni/Cr=80/20)に替えて、コバルト合金(Co/Cr=80/20)にした場合であり、エッチング後の回路のTop幅が11.3μmで、Bottom幅が17.0μmで、エッチファクタは2.98となり、良好であった。しかし、比較例4と同様に、回路の16本中6本(10/16)に乱れが生じた。
(比較例10)
比較例10は、比較例3の導体層(銅厚)Bを12ミクロンにした場合であり、銅厚が厚くなった影響で、エッチファクタは1.93と低くなり、回路の16本中14本(2/16)に乱れが生じた。
比較例3〜比較例10のように、特にプリエッチングを実施しないものは、スパッタ層Cの厚みにより影響を受け、回路形成自体に問題を生じ、エッチファクタを算出することもできない場合があった。
(実施例1)
実施例1は、ポリイミドフィルム上に、3nmのニッケル合金(Ni/Cr=80/20)のタイコート層A、銅厚8.5ミクロンの導体層Bを形成し、さらにこの上に3nmスパッタ層Cを形成した場合である。プリエッチングは行わず、塩化第二鉄でエッチングした。
エッチング後の回路のTop幅が11.9μm、Bottom幅が17.7μmで、エッチファクタは2.93と高くなり、良好なエッチング性を得た。また、回路の16本中16本(16/16)に乱れがなく、回路の直線性も良好であった。
(実施例2)
実施例2は、ポリイミドフィルム上に、30nmのニッケル合金(Ni/Cr=80/20)からなるタイコート層A、銅厚8.5ミクロンの導体層B及び30nm厚のニッケル合金(Ni/Cr=80/20)からなるスパッタ層Cを形成した場合であり、プリエッチングを行い、さらに塩化第二銅でエッチングした場合である。
エッチング後の回路のTop幅が12.7μm、Bottom幅が15.3μmで、エッチファクタは6.54と高くなり、良好なエッチング性を得た。また、回路の16本中16本(16/16)に乱れがなく、回路の直線性も良好であった。
(実施例3)
実施例3は、実施例2のニッケル合金(Ni/Cr=80/20)のタイコート層A及びスパッタ層Cを50nmにした場合である。
エッチング後の回路のTop幅が12.5μm、Bottom幅が15.8μmで、エッチファクタは5.15と高く、良好なエッチング性を得た。また、回路の16本中16本(16/16)に乱れがなく、回路の直線性も良好であった。
(実施例4)
実施例4は、ポリイミドフィルム上に、10nmのニッケルのタイコート層A、銅厚8.5ミクロンの導体層B及び10nmのニッケルからなるスパッタ層Cを形成した場合である。プリエッチングを行い、さらに塩化第二鉄でエッチングした。エッチング後の回路のTop幅が12.0μmで、Bottom幅が17.2μmで、エッチファクタは3.27と高くなり、良好であった。しかも、回路の16本中16本(16/16)に乱れが発生せず、回路の直線性が良好であった。
(実施例5)
実施例5は、ポリイミドフィルム上に、10nmのクロムからなるタイコート層A、銅厚8.5ミクロンの導体層B及び10nmのクロムからなるスパッタ層Cを形成した場合である。プリエッチングを行い、さらに塩化第二鉄でエッチングした。
エッチング後の回路のTop幅が12.5μmで、Bottom幅が16.0μmで、エッチファクタは4.86と高くなり、良好であった。しかも、回路の16本中16本(16/16)に乱れが発生せず、回路の直線性が良好であった。
(実施例6)
実施例6は、実施例5のクロムスパッタ層Cを20nmにした場合であり、エッチファクタは5.15となり、良好であった。このように、塩化第二鉄に不溶のスパッタ層Cであっても、プリエッチングで選択エッチングして除去できれば、エッチファクタを高くする効果があった。
(実施例7)
実施例7は、ポリイミドフィルム上に、10nmのコバルトからなるタイコート層A、銅厚8.5ミクロンの導体層B及び10nmのコバルトからなるスパッタ層Cを形成した場合である。プリエッチングは行わず、塩化第二銅でエッチングした。エッチング後の回路のTop幅が11.1μmで、Bottom幅が17.5μmで、エッチファクタは2.66と高くなり、良好であった。かつ、回路の16本中16本(16/16)に乱れが発生せず、回路の直線性が良好であった。
コバルトはニッケル合金(Ni/Cr=80/20)に比べ、エッチング液での溶解が容易なため、同じ10nmの厚みであっても回路形成が可能であり、直線性も良好であった。
(実施例8)
実施例8は、実施例7の条件で、さらにプリエッチングを行ったものであり、エッチファクタは2.98となり、実施例8よりも、さらに良好なエッチンファクタの結果が得られた。
(実施例9)
実施例9は、ポリイミドフィルム上に、10nmのコバルトクロム(CoCr)からなるタイコート層A、銅厚8.5ミクロンの導体層B及び10nmのコバルトクロム(CoCr)からなるスパッタ層Cを形成した場合である。プリエッチングを行い、塩化第二銅でエッチングした。エッチング後の回路のTop幅が11.5μmで、Bottom幅が16.9μmで、エッチファクタは3.15と高くなり、良好であった。しかも、回路の16本中16本(16/16)に乱れが発生せず、回路の直線性が良好である結果となった。
(実施例10)
実施例10は、ポリイミドフィルム上に、10nmのニッケル合金(Ni/Cr=80/20)からなるタイコート層A、銅厚12ミクロンの導体層B及び10nmのニッケル合金(Ni/Cr=80/20)からなるスパッタ層Cを形成した場合である。
プリエッチングを行い、さらに塩化第二鉄でエッチングした。エッチング後の回路のTop幅が12.2μmで、Bottom幅が20.2μmで、エッチファクタは2.13と高くなり、良好であった。しかも、回路の16本中16本(16/16)に乱れが発生せず、回路の直線性が良好である結果となった。
(実施例11)
実施例11は、実施例4のタイコート層Aをニッケル合金(Ni/Cr=80/20)にした場合であり、金属導電層Bの上下に異なる層を形成したものである。
タイコート層Aはニッケル合金、スパッタ層Cはニッケルであるが、金属導電層Bの上下が同じ場合と同様にプリエッチング及びその後のエッチングを進めることができ、エッチング後の回路のTop幅が11.8μmで、Bottom幅が17.4μmで、エッチファクタは3.04であり、しかも、回路の16本中16本(16/16)に乱れが発生せず、回路直線性も良好であった。
(実施例12)
実施例12は、実施例5のタイコート層Aをニッケル合金(Ni/Cr=80/20)に、スパッタ層をクロム層とした場合であり、金属導電層Bの上下に異なる層を形成したものである。タイコート層Aはニッケル合金、スパッタ層Cはクロムであるが、金属導体層Bの上下が同じ場合と同様に、プリエッチング及びその後のエッチングを進めることができ、エッチング後の回路のTop幅が12.0μmで、Bottom幅が16.5μmで、エッチファクタは3.78であり、しかも、回路の16本中16本(16/16)に乱れが発生せず、回路直線性は良好であった。
図4は、比較例1のエッチングにより回路を形成した場合の様子を示す写真である。図4に示すように、ダレがあるために、回路間の幅が狭くなっているのが分かる。
図5は、比較例3のプリエッチングを施していない場合の回路の様子を示す写真である。この図5に示すように、回路の直線性が劣っており、回路の幅に乱れが生じていることが分かる。
図6は、本願発明のスパッタ層Cにプリエッチングを施した実施例2の場合であり、ダレがないために、回路間の幅が広くかつ、回路の直線性が良好であることが分かる。
金属導体層B上のスパッタ層Cは厚くなるほどエッチファクタが高くなるが、フォトレジストを剥離後、当該スパッタ層は、図3のように残っている。しかし、これは最終的には除去されるものである。なお、
一般に、耐マイグレーション性のような電気的な長期信頼性が必要とされるファインパターンの回路形成においては、塩化第二鉄又は塩化第二銅で回路形成後、タイコート層の残渣を除去する目的で、タイコート層Aの選択エッチングがポストエッチングとして導入されている。本発明においても、同様に適用できる。
また、当該スパッタ層Cは、このポストエッチングによって除去可能であり、特別に除去ラインを新設する必要はない。しかし、当該スパッタ層Cの除去処理が必要なので、単に厚くすることが得策というものではない。スパッタ層の厚さは、必要に応じて変更することができるが、スパッタ層Cはその除去処理の経済性とエッチング特性を考慮すると、通常1〜50nmが望ましい。
本願発明は、無接着剤フレキシブルラミネートのタイコート層Aと同じ金属又は合金を金属導体層B上に形成することで、同時に回路配線のファインピッチ化の妨げとなるサイドエッチングの抑制することにより、上記の問題を解決するものであり、かつ金属導体層Aのエッチングに先立ち、エッチングされるべき金属導体層Aの直上にあるスパッタ層Cを予め除去することで配線の直線性を良好にするものであり、上記から本願発明の有効性が確認できる。
本願発明は、金属導体層Bの上下に、タイコート層A若しくはそれと同等の層C、具体的には、ニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種を形成させた無接着剤フレキシブルラミネートにおいて、タイコート層A側はポリイミドフィルムと金属層間の加熱エージング後の密着力を高めることが可能であり、一方の金属導体層Bの上面側は回路形成時のサイドエッチングを抑制し、高いエッチファクタを可能とする効果を有する。
これによりエッチングにより回路形成を行うに際し、エッチングによるダレの発生を防止し、エッチングによる回路形成の時間を短縮することが可能であり、かつ金属導体層Bのエッチングに先立ち、エッチングされるべき金属導体層Bの直上にあるスパッタ層Cを予め除去することで配線の直線性を良好にすることができるという優れた効果を有する。
目的とする回路幅のより均一な回路を形成でき、パターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる電子回路用の無接着剤フレキシブルラミネートを提供することができる効果を有するので、フレキシブルプリント基板、TAB、COF等の電子部品の実装素材として用いられるフレキシブルラミネートとして有用である。

Claims (5)

  1. フレキシブルラミネート基板へ回路を形成する方法であって、少なくとも一方の面がプラズマ処理されたフレキシブルラミネート基板となるポリイミドフィルム、該ポリイミドフィルムの上に形成されたタイコート層A、該タイコート層上に形成された金属導体層B、さらに該金属導体層の上に銅よりエッチングレートの低い金属又は合金の層Cとを有する無接着剤フレキシブルラミネートを用いて回路を形成する際に、前記金属導体層の上に形成した銅よりエッチングレートの低い金属又は合金の層Cの上にフォトレジストを塗布し、これを露光・現像して、回路形成以外の層Cのみを予めプリエッチングにより選択的に除去し、その後再度エッチングにより前記導電体層Bを除去して回路部分を残存させ、さらに回路部分のフォトレジストを除去して回路を形成することを特徴とするフレキシブルラミネート基板への回路形成方法。
  2. 金属導体層上に形成された層Cが、厚さが1〜50nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層であることを特徴とする請求項1記載のフレキシブルラミネート基板への回路形成方法。
  3. 前記金属導体層の上に形成した層Cが該タイコート層Aと同一成分であることを特徴とする請求項1又は2記載のフレキシブルラミネート基板への回路形成方法。
  4. 前記タイコート層Aが、厚さ5〜100nmのニッケル、クロム、コバルト、ニッケル合金、クロム合金、コバルト合金のいずれか1種から選択したスパッタ層であることを特徴とする請求項1〜3のいずれか一項に記載のフレキシブルラミネート基板への回路形成方法。
  5. 前記金属導体層Bが銅又は銅合金であることを特徴とする請求項1〜4のいずれか一項に記載のフレキシブルラミネート基板への回路形成方法。
JP2012500552A 2010-02-22 2011-02-04 フレキシブルラミネート基板への回路形成方法 Expired - Fee Related JP5313391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012500552A JP5313391B2 (ja) 2010-02-22 2011-02-04 フレキシブルラミネート基板への回路形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010035863 2010-02-22
JP2010035863 2010-02-22
JP2012500552A JP5313391B2 (ja) 2010-02-22 2011-02-04 フレキシブルラミネート基板への回路形成方法
PCT/JP2011/052340 WO2011102238A1 (ja) 2010-02-22 2011-02-04 フレキシブルラミネート基板への回路形成方法

Publications (2)

Publication Number Publication Date
JPWO2011102238A1 true JPWO2011102238A1 (ja) 2013-06-17
JP5313391B2 JP5313391B2 (ja) 2013-10-09

Family

ID=44482827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012500552A Expired - Fee Related JP5313391B2 (ja) 2010-02-22 2011-02-04 フレキシブルラミネート基板への回路形成方法

Country Status (7)

Country Link
US (1) US20130001186A1 (ja)
EP (1) EP2542038A4 (ja)
JP (1) JP5313391B2 (ja)
KR (1) KR101343729B1 (ja)
CN (1) CN102771197A (ja)
TW (1) TW201204198A (ja)
WO (1) WO2011102238A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955105B2 (ja) 2008-12-26 2012-06-20 Jx日鉱日石金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
KR102642554B1 (ko) * 2016-02-02 2024-02-28 에스케이넥실리스 주식회사 금속 적층체 및 그 제조방법
CN114686884B (zh) * 2020-12-29 2023-07-07 苏州运宏电子有限公司 一种精密防侧蚀的蚀刻区域控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116159A (ja) * 1994-10-14 1996-05-07 Hitachi Ltd 配線基板の製造方法
US5505320A (en) * 1994-11-22 1996-04-09 International Business Machines Corporation Method employing laser ablating for providing a pattern on a substrate
US6171714B1 (en) * 1996-04-18 2001-01-09 Gould Electronics Inc. Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
US6146480A (en) 1999-03-12 2000-11-14 Ga-Tek Inc. Flexible laminate for flexible circuit
JP4018559B2 (ja) 2003-02-27 2007-12-05 メック株式会社 電子基板の製造方法
JP2005023340A (ja) * 2003-06-30 2005-01-27 Nihon Kagaku Sangyo Co Ltd プリント配線板のエッチング方法及びエッチング液
JP4253280B2 (ja) * 2003-12-05 2009-04-08 三井金属鉱業株式会社 プリント配線基板の製造方法
US20100323215A1 (en) * 2007-03-20 2010-12-23 Nippon Mining & Metals Co., Ltd. Non-Adhesive-Type Flexible Laminate and Method for Production Thereof
JP4916455B2 (ja) 2008-01-15 2012-04-11 株式会社Adeka 銅含有材料用エッチング剤組成物

Also Published As

Publication number Publication date
TW201204198A (en) 2012-01-16
US20130001186A1 (en) 2013-01-03
KR101343729B1 (ko) 2013-12-19
WO2011102238A1 (ja) 2011-08-25
KR20120120325A (ko) 2012-11-01
CN102771197A (zh) 2012-11-07
EP2542038A4 (en) 2014-06-25
EP2542038A1 (en) 2013-01-02
JP5313391B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5706386B2 (ja) 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板
JP4986082B2 (ja) プリント配線基板の製造方法
JP5497911B2 (ja) フレキシブルラミネート基板への回路形成方法
KR20090105955A (ko) 무접착제 플렉시블 라미네이트 및 그 제조 방법
JP4924843B2 (ja) 2層フレキシブル基板及びその製造方法、並びに、該2層フレキシブル基板を用いたプリント配線基板及びその製造方法
JP4955104B2 (ja) 電子回路の形成方法
WO2009098832A1 (ja) 無接着剤フレキシブルラミネート
JP5313391B2 (ja) フレキシブルラミネート基板への回路形成方法
JP4986081B2 (ja) プリント配線基板の製造方法
JP2008028150A (ja) プリント配線基板の製造方法及び得られるプリント配線基板
JP2011171621A (ja) 抵抗層付き銅箔並びに銅張積層板及びその製造方法
WO2012124424A1 (ja) 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
JP2011216528A (ja) 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
JP4877022B2 (ja) プリント配線基板の製造方法
JP2011177899A (ja) 無接着剤フレキシブルラミネート及びその製造方法
Fukazawa et al. Novel Silver-seed Semi-Additive Process for High Quality Circuit Formation
JP2006324474A (ja) 金属被覆ポリイミド基板の製造方法
KR20220133495A (ko) 비접착 동박적층판을 사용한 친환경 연성회로기판 및 그 제조방법
JP2012182178A (ja) フレキシブル基板およびその製造方法並びにフレキシブル回路基板
JP2011176034A (ja) フレキシブルプリント基板の製造方法とエッチング処理方法
JP2018115373A (ja) 積層体のエッチング方法とそれを用いたプリント配線基板の製造方法
JP2008016493A (ja) 配線基板、プリント配線板及びプリント配線板製造方法
JP2013074141A (ja) 電子回路用銅箔及びその表面処理方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees