JPWO2010131496A1

JPWO2010131496A1 - Ｐｆｃコンバータ

Info

Publication number: JPWO2010131496A1
Application number: JP2010534304A
Authority: JP
Inventors: 良之鵜野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-05-15
Filing date: 2010-01-21
Publication date: 2012-11-01
Anticipated expiration: 2030-01-21
Also published as: CN102422519A; JP5182375B2; US8232780B2; US20120057382A1; CN102422519B; WO2010131496A1

Abstract

スイッチング制御回路（１３）は、入力電圧検出回路（１１）、電流検出用抵抗（Ｒ１）、及び出力電圧検出回路（１２）の検出信号をディジタル値に変換するＡ／Ｄコンバータ（１３１）と、アナログコンパレータ（１３４）へ参照電圧を与えるＤ／Ａコンバータ（１３３）と、スイッチング素子(Ｑ１）に対して制御電圧を出力するＰＷＭ回路（１３５）と、Ｄ／Ａコンバータ（１３３）へ規定値を参照電圧として与え、Ａ／Ｄコンバータ（１３１）の変換値を読み取り、インダクタ電流の平均値を求めるＣＰＵ（１３２）と、を備えている。ＣＰＵ（１３２）は、ＰＷＭ回路（１３５）の出力がハイレベルになったときインダクタ電流Ｉｂを読み取り、前記規定値により定まるインダクタ電流ピーク値Ｉｐと前記ターンオン時のインダクタ電流値Ｉｂとの平均値をインダクタ電流の平均値ＩＬａｖとして求める。

Description

この発明は、交流電源を入力して直流電圧を出力するＡＣ−ＤＣコンバータに関し、特に力率を改善するＰＦＣコンバータに関するものである。

日本や欧州などでは用途や入力電力などに応じてクラス分けされた高調波電流規制が行われている。これらに対応するため、規制に該当する一般家電製品の電源ではＰＦＣ（力率改善回路）コンバータと呼ばれる回路を付加し、高調波電流を抑える工夫をしている。

商用交流電源を入力電源とする一般的なスイッチング電源装置は、商用交流電源を整流平滑して直流電圧に変換した後、それをＤＣ−ＤＣコンバータでスイッチングするので入力電流は不連続となり、正弦波から大きく歪む。このことが高調波電流の原因である。

そこで、この高調波電流を抑制することを目的として、全波整流回路の後段で且つ平滑コンデンサによる平滑回路の手前にＰＦＣコンバータが設けられている。
このＰＦＣコンバータはチョッパ回路で構成され、入力電流波形が入力電圧波形に相似形となるように、すなわち同位相の正弦波状になるように動作する。そのため高調波電流が一定レベル以下に抑えられる。

ここで特許文献１に示されているＰＦＣコンバータの構成例を、図１を基に説明する。
図１に示す力率改善回路において、交流入力電源Ｖａｃの交流電源電圧を整流するダイオードブリッジＢ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１と電流検出抵抗Ｒとからなる直列回路が接続されている。スイッチング素子Ｑ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチング素子Ｑ１は、制御回路１０のＰＷＭ制御によりオン／オフするようになっている。電流検出抵抗Ｒは、ダイオードブリッジＢ１に流れる入力電流を検出する。

制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、電圧制御発振器（ＶＣＯ）１１５、及びＰＷＭコンパレータ１１６を備えている。

誤差増幅器１１１は、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差を求める。乗算器１１２は、誤差電圧信号とダイオードブリッジＢ１による整流電圧とを乗算する。誤差増幅器１１３は、乗算器１１２による乗算結果とダイオードブリッジＢ１に流れる電流信号との誤差を生成してＰＷＭコンパレータ１１６へ出力する。
ＶＣＯ１１５は、交流電源電圧の整流後の電圧値に応じた周波数の三角波信号を生成する。

ＰＷＭコンパレータ１１６は、ＶＣＯ１１５からの三角波信号が−端子に入力され、誤差増幅器１１３からの信号が＋端子に入力される。すなわち、ＰＷＭコンパレータ１１６は、ダイオードブリッジＢ１に流れる電流と出力電圧とに応じたデューティパルスをスイッチング素子Ｑ１に与える。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が改善される。

一方、ディジタル制御のＰＦＣコンバータとして特許文献２が開示されている。
ディジタル制御の場合もインダクタに流れる電流を検出して、その電流値に応じたＰＷＭ制御によりスイッチング素子をスイッチングすることになる。

特開２００４−２８２９５８号公報特開平７−１７７７４６号公報

上述のように、ＰＦＣコンバータにおいては、入力電流を入力電圧波形と相似形にするために、基本的にインダクタを流れる電流（以下「インダクタ電流」）を検出する必要がある。

また、一般的な電流検出手段としては、
（１）電流経路に電流検出用抵抗を直列に挿入し、抵抗の両端に生じる降下電圧を検出する。
（２）電流経路にカレントトランスを挿入するか、インダクタを一次側とするカレントトランスを用いて検出する。
（３）電流経路にホールセンサを設けて、その出力電圧を検出する。
という方法がある。

上記（１）の電流検出用抵抗を用いる方法では、その電流検出用抵抗での電力消費がそのまま損失となるので、低損失化の上で問題となる。（２）のカレントトランスを用いる方法では、検出しようとする電流のうち直流成分がカットされてしまうので、電流の交流成分しか検出できず、電流の直流成分（ＤＣオフセット）が検出できない。上記（ｂ）及び（ｃ）におけるそれぞれの電流をカレントトランスで検出し、信号を合成すればインダクタ電流の検出が可能となるが、この場合はカレントトランスが２つ必要になる。（３）のホールセンサを用いる方法では上記（１）（２）の問題は生じないが、センサが高価であるので全体にコスト高になるというデメリットがある。

特に、特許文献２のＰＦＣコンバータのように、ディジタル制御のＰＦＣにおいて電流検出にＡＤコンバータを用いる場合、クロックやサンプルホールド時間、レジスタの数などにより連続的に値を取得し続けることは困難である。そのため、リップルを有するインダクタ電流からその平均値を取得することは困難である。また、フィルタを用いてリップルを除去すると、制御ループ系にフィルタが挿入されることになるので応答性の劣化につながる。

そこで、この発明の目的は、低コストで且つ応答性の高い、平均電流制御を行うＰＦＣコンバータを提供することにある。

前記課題を解決するために、この発明は次のように構成する。
第１のタイプのＰＦＣコンバータは、交流入力電源から入力される交流電圧を整流する整流回路と、
前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、
前記スイッチング素子に並列接続された整流平滑回路と、
前記整流回路の後段に設けられた入力電圧検出回路と、
前記インダクタに流れる電流を（実質的に）検出するインダクタ電流検出回路と、
前記整流平滑回路の後段に設けられた出力電圧検出回路と、
前記入力電圧検出回路と、前記インダクタ電流検出回路と、前記出力電圧検出回路の検出結果から、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータで、次の（１）または（２）の構成とする。

（１）前記スイッチング素子がターンオンした後にインダクタ電流が規定値に達したとき出力を反転するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオン時のインダクタ電流値をサンプリングにより取得し、前記規定値により定まる前記スイッチング素子のターンオフ時のインダクタ電流値と前記ターンオン時のインダクタ電流値とから演算によりインダクタ電流の平均値を求める。
例えば、規定値により決定される電流ピーク値をＩｐ、前記スイッチング素子のターンオン直後に、前記インダクタ電流検出回路による電流検出信号をサンプリングして得た電流値をＩｂ、前記インダクタに流れる電流の平均値をＩＬａｖとした場合に、
ＩＬａｖ＝（Ｉｐ＋Ｉｂ）／２
の演算により得た値を前記インダクタ電流の平均電流値、すなわち入力電流の平均値として検知する。
これにより、実質的にＰＦＣコンバータへの入力電流の平均値を検出できる。

（２）前記スイッチング素子がターンオンした後にインダクタ電流が規定値に達したことを検出するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオンからターンオフまでの時間（Ｔｏｎ）をカウントするタイマを備え、前記タイマのカウント値から前記スイッチング素子のオン時間（Ｔｏｎ）を検出し、またはオフ時間（Ｔｏｆｆ）を算出し、前記入力電圧、前記出力電圧、前記インダクタのインダクタンス、及び前記オン時間（Ｔｏｎ）またはオフ時間（Ｔｏｆｆ）を基に、インダクタ電流の平均値を求める。
例えば、前記規定値により決定される電流ピーク値をＩｐとし、前記交流入力電源から入力される入力電圧をＶｉ、出力電圧をＶｏ、前記インダクタのインダクタンス値をＬ、前記スイッチング素子のオン時間をＴｏｎ、オフ時間をＴｏｆｆとし、前記インダクタに流れる電流の平均値をＩＬａｖとした場合に、
ＩＬａｖ＝Ｉｐ−Ｖｉ／Ｌ×Ｔｏｎ／２
または
ＩＬａｖ＝Ｉｐ−｛（Ｖｏ−Ｖｉ）／Ｌ｝×Ｔｏｆｆ／２
の演算により得た値を前記インダクタ電流の平均電流値、すなわち入力電流の平均値として検知する。
これにより、実質的にＰＦＣコンバータへの入力電流の平均値を検出できる。

前記インダクタ電流検出回路は、前記スイッチング素子に直列接続される。
これにより、スイッチング素子に流れる電流でインダクタ電流を検出するため、部品削減や損失低減につながる。

第２のタイプのＰＦＣコンバータは、負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、
負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、
負荷に対して並列に接続された平滑回路と、
前記インダクタに流れる電流を（実質的に）検出するインダクタ電流検出回路と、
前記交流入力電源から入力される入力電流の平均値が前記交流入力電源の交流電圧に対して相似形となるように前記第１及び第２のスイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータである。この第２のタイプのＰＦＣコンバータで、次の（３）または（４）の構成とする。

（３）前記第１又は第２のスイッチング素子がターンオンした後にインダクタ電流が規定値に達したとき出力を反転するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオン時のインダクタ電流値と前記スイッチング素子のターンオフ時のインダクタ電流値とからインダクタ電流の平均電流値を求める。
これにより、実質的にＰＦＣコンバータへの入力電流の平均値を検出できる。

（４）前記第１又は第２のスイッチング素子がターンオンした後にインダクタ電流が規定値に達したことを検出するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオンからターンオフまでの時間（Ｔｏｎ）をカウントするタイマを備え、前記タイマのカウント値から前記スイッチング素子のオン時間（Ｔｏｎ）を検出し、またはオフ時間（Ｔｏｆｆ）を算出し、前記入力電圧、前記出力電圧、前記インダクタのインダクタンス、及び前記オン時間（Ｔｏｎ）または前記オフ時間（Ｔｏｆｆ）を基に、インダクタ電流の平均値を求める。
これにより、実質的にＰＦＣコンバータへの入力電流の平均値を検出できる。

（５）前記スイッチング制御回路は、前記入力電圧検出回路、前記インダクタ電流検出回路、及び前記出力電圧検出回路の検出信号をディジタル値に変換するＡ／Ｄコンバータと、前記アナログコンパレータへ参照電圧を与えるＤ／Ａコンバータと、前記スイッチング素子に対して制御電圧を出力するＰＷＭ回路と、前記Ｄ／Ａコンバータへ前記参照電圧に相当する前記規定値を与え、前記Ａ／Ｄコンバータの変換値を基に前記インダクタ電流の平均値を求めるＣＰＵと、を備える。

この発明によれば次の効果を奏する。
（ａ）１スイッチングにつき１回だけ、サンプリング値を基にインダクタ電流の平均値を計算すればよいため、高性能なＡＤコンバータは必要なく、ＣＰＵなどの演算処理部の負荷も少ない。そのため比較的処理能力の低いＤＳＰ等を用いることができ、全体に低コスト化できる。

（ｂ）インダクタ電流の平均値を検出するためのフィルタは不要であり、フィルタによる応答性の劣化は生じない。

（ｃ）スイッチング素子に流れる電流でインダクタ電流を検出するため、部品削減や損失低減につながる。

（ｄ）スイッチング素子のターンオフはアナログコンパレータによりリアルタイムに処理されるため、高い応答性が得られる。

特許文献１に示されているＰＦＣコンバータの構成例を示す図である。第１の実施形態に係るＰＦＣコンバータ１０１の回路図である。スイッチング制御回路１３によるＰＦＣコンバータ１０１の交流入力電源の１周期における電流波形である。スイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。図４（Ａ）は商用電源周波数の半周期単位でのインダクタＬ１に流れる電流の平均値ＩＬａｖの電流波形、図４（Ｂ）はその一部の時間軸を拡大して表した、スイッチング周期の単位でのインダクタＬ１に流れる電流ＩＬの波形図、図４（Ｃ）はインダクタ電流ＩＬ及びスイッチング素子Ｑ１のドレイン電流ＩＤの波形図である。第２の実施形態に係るＰＦＣコンバータ１０２の回路図である。インダクタ電流ＩＬ及びスイッチング素子Ｑ１のドレイン電流ＩＤの波形図である第３の実施形態に係るＰＦＣコンバータ１０３の回路図である。ＰＦＣコンバータ１０３の４つのタイミングでの電流経路を示す図である。

《第１の実施形態》
第１の実施形態に係るＰＦＣコンバータについて図２〜図４を参照して説明する。
図２は第１の実施形態に係るＰＦＣコンバータ１０１の回路図である。図２において符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０１の入力ポート、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０１の出力ポートである。入力ポートＰ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力ポートＰ２１−Ｐ２２には負荷回路２０が接続される。

負荷回路２０は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。

ＰＦＣコンバータ１０１の入力段には交流入力電源Ｖａｃの交流電圧を全波整流するダイオードブリッジＢ１を設けている。このダイオードブリッジＢ１の出力側にはインダクタＬ１及びスイッチング素子Ｑ１の直列回路を接続している。スイッチング素子Ｑ１には電流検出用抵抗Ｒ１を直列接続している。このスイッチング素子Ｑ１と電流検出用抵抗Ｒ１に直列回路の両端にはダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路を並列接続している。このインダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１及び平滑コンデンサＣ１によっていわゆる昇圧チョッパ回路を構成している。

ダイオードブリッジＢ１の出力側の両端間には入力電圧検出回路１１を設けている。また出力ポートＰ２１−Ｐ２２間に出力電圧検出回路１２を設けている。
スイッチング制御回路１３は、入力電圧検出回路１１、電流検出用抵抗Ｒ１、及び出力電圧検出回路１２の検出信号をディジタル値に変換するＡ／Ｄコンバータ１３１と、アナログコンパレータ１３４へ参照電圧を与えるＤ／Ａコンバータ１３３と、スイッチング素子Ｑ１に対して制御電圧を出力するＰＷＭ回路１３５と、Ａ／Ｄコンバータ１３１の変換値を読み取り、Ｄ／Ａコンバータ１３３へ規定値を参照電圧として与え、ＰＷＭ回路１３５を制御して出力制御電圧を切り替えるＣＰＵ１３２と、を備えている。

後に詳述するように、スイッチング制御回路１３は、入力電圧検出回路１１、電流検出用抵抗Ｒ１、及び出力電圧検出回路１２の検出信号に基づき、交流入力電源Ｖａｃから入力される入力電流Ｉａｃが交流入力電源Ｖａｃの電圧に対して相似形となるようにスイッチング素子Ｑ１をオン／オフ制御する。

図３はスイッチング制御回路１３によるＰＦＣコンバータ１０１の交流入力電源の１周期における電流波形である。この例は電流連続モードでの波形図である。ここで、波形ＩＬは、図２に示したＰＦＣコンバータ１０１におけるインダクタＬ１に流れる電流の波形である。Ｉｐはそのピーク値（ピーク電流）の包絡線、ＩＬａｖは平均値（平均電流）の包絡線である。但し、図示の都合上、ＰＦＣコンバータ１０１のスイッチング周波数を極端に低くした場合について、すなわちインダクタＬ１に流れる電流波形が三角波状に目に見えるような周波数で表している。

図４は、電流連続モードで制御が行われている状態におけるスイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。
スイッチング制御回路１３は、ＰＦＣコンバータ１０１に対する入力電流、すなわちインダクタＬ１に流れる電流の平均値、が全波整流波形に相似形となるようにスイッチング制御を行う。このようにして入力電圧と相似形の入力電流が流れることにより、高調波が抑制され、力率が改善される。

図４において、（Ａ）は商用電源周波数の半周期単位でのインダクタＬ１に流れる電流の平均値ＩＬａｖの電流波形、（Ｂ）はその一部の時間軸を拡大して表した、スイッチング周期の単位でのインダクタＬ１に流れる電流ＩＬの波形図、（Ｃ）はインダクタ電流ＩＬ及びスイッチング素子Ｑ１のドレイン電流ＩＤの波形図である
ここで、図２に示したＰＦＣコンバータ１０１の動作、特にスイッチング制御回路１３の動作について、図４（Ｃ）を参照して説明する。
まず、ＰＷＭ回路１３５は一定周期で出力ポートをハイレベルにする。ＰＷＭ回路１３５の出力ポートがハイレベルになることにより、スイッチング素子Ｑ１がターンオンし、インダクタ電流がスイッチング素子Ｑ１に流れる。このタイミングでＡ／Ｄコンバータ１３１は前記電流検出用抵抗Ｒ１の降下電圧のディジタル値を読み取る。このディジタル値が、ターンオン時のドレイン電流（ターンオン時のインダクタ電流）Ｉｂに相当する。

一方、ＣＰＵ１３２はＤ／Ａコンバータ１３３に対して所定の規定値を出力する。これにより、アナログコンパレータ１３４の参照電圧が、前記規定値に対応する電圧となる。電流検出用抵抗Ｒ１の降下電圧がアナログコンパレータ１３４に入力されるので、この電流検出用抵抗Ｒ１の降下電圧が前記参照電圧を超えたとき、アナログコンパレータ１３４の出力電圧が反転する。

アナログコンパレータ１３４の出力電圧が反転することによって、ＰＷＭ回路１３５の出力ポートがローレベルになり、そのことによってスイッチング素子Ｑ１がターンオフする。

以上のようにターンオフ動作するため、前記規定値はターンオフのタイミングでの電流値、すなわちドレイン電流（インダクタ電流）のピーク値Ｉｐに相当する。

ＣＰＵ１３２は、次式によりインダクタ電流の平均値ＩＬａｖを求める。
ＩＬａｖ＝（Ｉｂ＋Ｉｐ）／２ …（１）
すなわち前記電流値ＩｂとＩｐの平均値をインダクタ電流の平均値ＩＬａｖとして求める。そして、ＣＰＵ１３２は、インダクタ電流の平均値ＩＬａｖが交流入力電源の電圧に対して相似形となるように前記規定値を操作することによってスイッチング素子Ｑ１をＰＷＭ制御する。

以上に示した実施形態では、スイッチング素子に直列接続した電流検出用抵抗の降下電圧でインダクタ電流を検出するように構成したので、オフ時間に電流検出用抵抗での電力消費が無く、低損失化が図れる。また、カレントトランスを同様に用いても、直流成分をカットすることなくインダクタ電流を検出できる。

《第２の実施形態》
図５は第２の実施形態に係るＰＦＣコンバータ１０２の回路図である。第１の実施形態で図２に示したＰＦＣコンバータ１０１と異なるのは、スイッチング制御回路１３内のＰＷＭ回路１３５にＣＰＵ１３２が読み取れるタイマを備えていることである。その他の構成は図２に示したものと同様である。

ここで、図５に示したＰＦＣコンバータ１０２の動作、特にスイッチング制御回路１３の動作について、図６を参照して説明する。
図６はインダクタ電流ＩＬ及びスイッチング素子Ｑ１のドレイン電流ＩＤの波形図である。

ＰＷＭ回路１３５内のタイマは一定周期のクロックをカウントするものである。このカウントは繰り返され、フルカウントになって初期値に戻る毎に、出力ポートをハイレベルにセットする。したがって、ＰＷＭ回路１３５の出力ポートは一定周期でハイレベルになる。

ＰＷＭ回路１３５の出力ポートがハイレベルになることにより、スイッチング素子Ｑ１がターンオンし、インダクタ電流がスイッチング素子Ｑ１に流れる。インダクタＬ１のインダクタンスをＬ、入力電圧をＶｉで表すと、前記インダクタ電流は（Ｖｉ／Ｌ）で定まる傾きで上昇する。

以上のようにターンオフ動作するため、規定値はターンオフのタイミングでの電流値、すなわちドレイン電流（インダクタ電流）のピーク値Ｉｐに相当する。

また、ＣＰＵ１３２は、アナログコンパレータ１３４の出力電圧が反転したとき、ＰＷＭ回路１３５の内部のタイマのカウント値を読み取る。

前記タイマはＰＷＭ回路１３５の出力ポートがハイレベルになってからの時間に相当する値をカウントするものであるので、このカウント値を読み取ることによって、図６に示したオン時間Ｔｏｎが分かる。スイッチング周期Ｔｓｗは既知であるので、Ｔｓｗ−Ｔｏｎから、オフ時間Ｔｏｆｆが求められる。

一方、インダクタＬ１のインダクタンスをＬ、入力電圧をＶｉ、出力電圧をＶｏで表すと、オフ時間Ｔｏｆｆでインダクタ電流は、（Ｖｏ−Ｖｉ）／Ｌで定まる傾きで下降する。オフ時間Ｔｏｆｆでのインダクタ電流の変化幅ΔＩＬは｛（Ｖｏ−Ｖｉ）／Ｌ｝×Ｔｏｆｆである。

したがって、インダクタ電流の平均値ＩＬａｖは、
ＩＬａｖ＝Ｉｐ−｛（Ｖｏ−Ｖｉ）／Ｌ｝×Ｔｏｆｆ／２ …（２）
の演算によって求める。

また（２）式の換わりに
ＩＬａｖ＝Ｉｐ−Ｖｉ／Ｌ×Ｔｏｎ／２ …（３）
を用いても同様にＩＬａｖを求めることができる。

《第３の実施形態》
図７は第３の実施形態に係るＰＦＣコンバータ１０３の回路図である。また図８はＰＦＣコンバータ１０３の４つのタイミングでの電流経路を示す図である。
図７に示すＰＦＣコンバータ１０３はダイオードブリッジを介さずにインダクタと２つのスイッチング素子とを備えたダイオードブリッジレスＰＦＣコンバータである。

図７において、符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０３の入力ポート、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０３の出力ポートである。入力ポートＰ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力ポートＰ２１−Ｐ２２には負荷回路２０が接続される。

ＰＦＣコンバータ１０３の入力段には、入力電圧検出回路１１を設け、一方のラインにインダクタＬ１を直列に接続している。インダクタＬ１の後段には、ダイオードＤ１，Ｄ２及びスイッチング素子Ｑ１，Ｑ２によるブリッジ回路を接続している。スイッチング素子Ｑ１，Ｑ２のソースとグランドとの間には電流検出用抵抗Ｒ２１，Ｒ２２を接続している。ブリッジ回路の出力には平滑コンデンサＣ１からなる平滑回路を並列接続している。

図８（Ａ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図８（Ｂ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオフ状態であるときの電流経路である。

また、図８（Ｃ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図８（Ｄ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオフ状態であるときの電流経路である。

交流入力電源の正の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図８（Ａ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１，Ｑ２がオフ状態であるとき、図８（Ｂ）に示す経路で電流が流れて、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ２の寄生ダイオードを介して電流が流れる。同様に、交流入力電源の負の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図８（Ｃ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１，Ｑ２がオフ状態であるとき、図８（Ｄ）に示すタイミングで、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ１の寄生ダイオードを介して電流が流れる。

電流検出用抵抗Ｒ２１は、交流入力電源の正の半サイクルでＱ１のオン時間において、インダクタＬ１に流れる電流を検出するために設けている。また、電流検出用抵抗Ｒ２２は、交流入力電源の負の半サイクルでＱ２のオン時間において、インダクタＬ１に流れる電流を検出するために設けている。図７に示したスイッチング制御回路１３は、第１の実施形態で示した方法または第２の実施形態で示した方法でインダクタ電流の平均値を求める。

第１の実施形態と同様の方法による場合は、図４（Ｃ）に示したとおり、オン時間Ｔｏｎの最初のタイミングでスイッチング素子Ｑ１またはＱ２のドレイン電流（インダクタ電流）Ｉｂを検出し、前記アナログコンパレータ１３４の出力が反転したとき、すなわちオン時間Ｔｏｎの最後のタイミングでスイッチング素子Ｑ１またはＱ２のドレイン電流（インダクタ電流）Ｉｐを検出し、ＩｂとＩｐの平均値をインダクタ電流の平均値として求める。

第２の実施形態と同様の方法による場合は、図６に示したとおり、前記アナログコンパレータ１３４の出力が反転したとき、すなわちオフ時間Ｔｏｆｆの最初のタイミングでスイッチング素子Ｑ１またはＱ２のドレイン電流Ｉｐを検出し、（２）式によってインダクタ電流の平均値を求める。

図７・図８に示した例では、ダイオードＤ１とスイッチング素子Ｑ１との接続点と交流入力電源の第１の入力端Ｐ１１との間にインダクタＬ１を接続したが、ダイオードＤ２とスイッチング素子Ｑ２との接続点と交流入力電源の第２の入力端Ｐ１２との間にもインダクタを接続してもよい。

なお、以上に示した各実施形態において、スイッチング制御回路１３のうちアナログ回路であるアナログコンパレータ１３４以外の部分はＤＳＰ（Digital Signal Processor）で構成してもよいし、ＦＰＧＡ（Field Programmable Gate Array）で構成してもよい。

Ｂ１…ダイオードブリッジ
Ｃ１…平滑コンデンサ
Ｄ１，Ｄ２…ダイオード
Ｉａｃ…入力電流
ＩＤ…ドレイン電流
ＩＬ…インダクタ電流
ＩＬａｖ…インダクタ電流の平均値
Ｌ１…インダクタ
Ｐ１１，Ｐ１２…入力端
Ｐ２１，Ｐ２２…出力ポート
Ｑ１，Ｑ２…スイッチング素子
Ｒ１…電流検出用抵抗
Ｒ２１，Ｒ２２…電流検出用抵抗
Ｔｏｆｆ…オフ時間
Ｔｏｎ…オン時間
Ｔｓｗ…スイッチング周期
Ｖａｃ…交流入力電源
Ｖｏ…出力電圧
１１…入力電圧検出回路
１２…出力電圧検出回路
１３…スイッチング制御回路
２０…負荷回路
１０１，１０２，１０３…ＰＦＣコンバータ
１３１…Ａ／Ｄコンバータ
１３２…ＣＰＵ
１３３…Ｄ／Ａコンバータ
１３４…アナログコンパレータ
１３５…ＰＷＭ回路

Claims

交流入力電源から入力される交流電圧を整流する整流回路と、
前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、
前記スイッチング素子に並列接続された整流平滑回路と、
前記整流回路の後段に設けられた入力電圧検出回路と、
前記インダクタに流れる電流を検出するインダクタ電流検出回路と、
前記整流平滑回路の後段に設けられた出力電圧検出回路と、
前記入力電圧検出回路と、前記インダクタ電流検出回路と、前記出力電圧検出回路の検出結果から、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータであって、
前記スイッチング素子がターンオンした後にインダクタ電流が規定値に達したとき出力を反転するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオン時のインダクタ電流値をサンプリングにより取得し、前記規定値により定まる前記スイッチング素子のターンオフ時のインダクタ電流値と前記ターンオン時のインダクタ電流値とから演算によりインダクタ電流の平均値を求める、ＰＦＣコンバータ。
交流入力電源から入力される交流電圧を整流する整流回路と、
前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、
前記スイッチング素子に並列接続された整流平滑回路と、
前記整流回路の後段に設けられ、入力電圧を検出する入力電圧検出回路と、
前記インダクタに流れる電流を検出するインダクタ電流検出回路と、
前記整流平滑回路の後段に設けられ、出力電圧を検出する出力電圧検出回路と、
前記入力電圧検出回路と、前記インダクタ電流検出回路と、前記出力電圧検出回路の検出結果から、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータであって、
前記スイッチング素子がターンオンした後にインダクタ電流が規定値に達したことを検出するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオンからターンオフまでの時間をカウントするタイマを備え、前記タイマのカウント値から前記スイッチング素子のオン時間を検出し、またはオフ時間を算出し、前記規定値により定まる前記スイッチング素子のターンオフ時のインダクタ電流値、前記入力電圧、前記出力電圧、前記インダクタのインダクタンス、及び前記オン時間または前記オフ時間を基に、インダクタ電流の平均値を求める、ＰＦＣコンバータ。
負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、
負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、
負荷に対して並列に接続された平滑回路と、
前記インダクタに流れる電流を検出するインダクタ電流検出回路と、
前記交流入力電源から入力される入力電流の平均値が前記交流入力電源の交流電圧に対して相似形となるように前記第１及び第２のスイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータであって、
前記第１又は第２のスイッチング素子がターンオンした後にインダクタ電流が規定値に達したとき出力を反転するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記第１又は第２のスイッチング素子をターンオフし、前記第１又は第２のスイッチング素子のターンオン時のインダクタ電流値をサンプリングにより取得し、前記規定値により定まる前記スイッチング素子のターンオフ時のインダクタ電流値と前記ターンオン時のインダクタ電流値とから演算によりインダクタ電流の平均値を求める、ＰＦＣコンバータ。
負荷に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と、交流入力電源の第１の入力端との間に接続されたインダクタと、
負荷に対して並列に接続され、第２のスイッチング素子と第２の整流素子を含み、第２のスイッチング素子と第２の整流素子との接続点が前記交流入力電源の第２の入力端に接続された第２の直列回路と、
負荷に対して並列に接続された平滑回路と、
入力電圧を検出する入力電圧検出回路と、
前記平滑回路の後段に設けられ、出力電圧を検出する出力電圧検出回路と、
前記インダクタに流れる電流を検出するインダクタ電流検出回路と、
前記交流入力電源から入力される入力電流の平均値が前記交流入力電源の交流電圧に対して相似形となるように前記第１及び第２のスイッチング素子をオン／オフ制御するスイッチング制御回路と、を備えたＰＦＣコンバータであって、
前記第１又は第２のスイッチング素子がターンオンした後にインダクタ電流が規定値に達したことを検出するアナログコンパレータを備え、
前記スイッチング制御回路は、前記アナログコンパレータの出力が反転したとき前記スイッチング素子をターンオフし、前記スイッチング素子のターンオンからターンオフまでの時間をカウントするタイマを備え、前記タイマのカウント値から前記スイッチング素子のオン時間を検出し、またはオフ時間を算出し、前記規定値により定まる前記スイッチング素子のターンオフ時のインダクタ電流値、前記入力電圧、前記出力電圧、前記インダクタのインダクタンス、及び前記オン時間または前記オフ時間を基に、インダクタ電流の平均値を求める、ＰＦＣコンバータ。
前記スイッチング制御回路は、前記入力電圧検出回路、前記インダクタ電流検出回路、及び前記出力電圧検出回路の検出信号をディジタル値に変換するＡ／Ｄコンバータと、前記アナログコンパレータへ参照電圧を与えるＤ／Ａコンバータと、前記スイッチング素子に対して制御電圧を出力するＰＷＭ回路と、前記Ｄ／Ａコンバータへ前記参照電圧に相当する前記規定値を与え、前記Ａ／Ｄコンバータの変換値を基に前記インダクタ電流の平均値を求めるＣＰＵと、を備えた、請求項１乃至４のいずれかに記載のＰＦＣコンバータ。