JPWO2010041353A1 - 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器 - Google Patents

差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器 Download PDF

Info

Publication number
JPWO2010041353A1
JPWO2010041353A1 JP2009536106A JP2009536106A JPWO2010041353A1 JP WO2010041353 A1 JPWO2010041353 A1 JP WO2010041353A1 JP 2009536106 A JP2009536106 A JP 2009536106A JP 2009536106 A JP2009536106 A JP 2009536106A JP WO2010041353 A1 JPWO2010041353 A1 JP WO2010041353A1
Authority
JP
Japan
Prior art keywords
current
source node
transistor
differential switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009536106A
Other languages
English (en)
Other versions
JP5190462B2 (ja
Inventor
平治 生駒
平治 生駒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009536106A priority Critical patent/JP5190462B2/ja
Publication of JPWO2010041353A1 publication Critical patent/JPWO2010041353A1/ja
Application granted granted Critical
Publication of JP5190462B2 publication Critical patent/JP5190462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Abstract

複数のトランジスタ(TP121,TP122)がソースノードを共有して第１のコモンソースノード(N1)を形成してなる第１の差動スイッチ基本回路(1)と、複数のトランジスタ(TP131,TP132)がソースノードを共有して第２のコモンソースノード(N2)を形成してなる第２の差動スイッチ基本回路(2)とが、並列接続されてなる差動スイッチ回路において、前記第１のコモンソースノード(N1)と前記第２のコモンソースノード(N2)が、各クロックサイクル毎に、交互に、所定の電圧にリセットされることを特徴とする。

Description

本発明は、電流経路を切り替える回路である差動スイッチ、デジタル信号をアナログ信号に変換するD/Aコンバータ(DAC)、半導体集積回路、および通信機器に関するものであり、特には、D/Aコンバータにおいて、歪み特性を改善する技術に関するものである。
近年、多種多様な無線または有線の通信方式が研究・開発されているが、それに伴い、数百MHzから数十GHz程度の変換速度を持つ、より高速な通信用途のD/Aコンバータが必要不可欠となっている。通信用途のD/Aコンバータでは、特に低歪み特性が要求されるため、様々な回路技術が提案されている。通常、通信用D/Aコンバータには、高速動作が可能な電流駆動型D/Aコンバータ(Current Steering D/A Converter)が使用される。
一般的な電流駆動型D/Aコンバータの全体構成を図1に示す。このD/Aコンバータ100では、多数の電流源104-1〜104-mの出力が、それぞれ差動スイッチ回路105-1〜105-mの入力に接続されて、電流スイッチ回路を構成している。差動スイッチ回路105-1〜105-mの2つの出力端子は、それぞれ共通接続され、D/Aコンバータ100の正転出力端子DAOUTおよび反転出力端子NDAOUTに接続される。出力端子DAOUT,NDAOUTは負荷抵抗106-1,106-2に接続される。
各電流源104-1〜104-mの電流は、バイアス回路101で生成されるバイアス電圧Vbiasにより、所定の重み付けをもった電流値に設定され、それらの組み合わせでnビットすなわち2n階調が表現される。
また、D/Aコンバータ100に入力されるnビットのデジタルデータD0〜Dn-1はデコーダ回路102によりデジタル信号S1〜Smに変換される。スイッチドライバ回路103-1〜103-mはシステムクロックCLKに同期させてデジタル信号S1〜Smを差動スイッチ回路105-1〜105-mに入力する。
以上の回路構成により、各電流源104-1〜104-mからの電流は、各差動スイッチ回路105-1〜105-mによりデジタル信号S1〜Smに従って正転出力端子DAOUTあるいは反転出力端子NDAOUTに流され加算された後、負荷抵抗106-1,106-2で差動のアナログ出力電圧に変換される。
ところで、一般に、通信用のD/Aコンバータでは、偶数次高調波歪みの低減と同相ノイズの低減を目的に、差動出力構成が採用される。
次に、一般的な電流スイッチの回路構成を図8に示す。図8は、電流源104-1と差動スイッチ105-1からなる電流スイッチの回路図である。電流源104-1は、2つのPチャネル型トランジスタTP201,TP202で構成され、それぞれのトランジスタTP201,TP202のゲートには、バイアス電圧Vbias11,Vbias12が印加されている。また、差動スイッチ回路105-1は、ソース端子同士が接続された2つのPチャネル型トランジスタTP211,TP212で構成され、それぞれのゲート端子には相補的なデジタル信号DS,NDSが入力される。
ところが、図8に示した電流スイッチを用いて図1のようなD/Aコンバータを構成した場合、入力デジタルコードによって信号DS,NDSが変化する時と変化しない時があるため、入力デジタルコードに依存したノイズが発生してアナログ出力電圧に影響を与えることがあり、歪み特性が劣化してしまう。
そこで、図9のような電流スイッチが考案されている。図9は、入力デジタルコードに依存しないように全てのデジタルコードにおいて一定のデジタルノイズを発生するようになされた差動スイッチである。図9の電流スイッチでは、Pチャネル型トランジスタTP221,TP222,TP231,TP232のソース端子が電流源104-1の出力に共通接続されている。また、トランジスタTP221,TP231のドレイン端子が正転出力端子DAOUTに共通接続され、トランジスタTP222,TP232のドレイン端子が反転出力端子NDAOUTに共通接続されている。トランジスタTP221,TP222,TP231,TP232のゲート端子は、それぞれ、デジタル信号DS1,DS2,DS3,DS4で制御される。
図3は、図9の電流スイッチの動作を示す論理表である。実動作としては、各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態を、交互に繰り返す。すなわち、常に4つのスイッチトランジスタTP221,TP222,TP231,TP232のうちの1つだけが導通していることになり、全てのクロックサイクルで2つのトランジスタが、ONからOFF、および、OFFからONへと状態変化を繰り返して、各クロックサイクルにおいてデジタルノイズは常に一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、クロック周波数に同期するため、歪み特性を劣化させるようなことはない(例えば非特許文献1を参照)。
米国特許第7,034,733号明細書 米国特許第6,842,132号明細書 S.Park et al."A Digital-to-Analog Converter Based on Differential-Quad Switching",IEEE Journal of Solid-State Circuits. VOL.37 No.10. October 2002 Douglas Mercer,"A Study Of Error Sources In Current Steering Digital-to-Analog Converters",IEEE 2004 Custom Integrated Circuits Conference
しかしながら、図9に示した電流スイッチを用いて図1のようなD/Aコンバータを構成した場合、アナログ出力端子DAOUTまたはNDAOUTにアナログ出力電圧が発生することにより、差動スイッチ回路のコモンソース端子すなわちトランジスタTP221,TP222,TP231,TP232のコモンソース端子に、トランジスタTP221,TP222,TP231,TP232のドレインコンダクタンス(gds)が0でないために、アナログ出力電圧変動の漏れが生じ、若干の電圧変動が発生する。これにより、電流スイッチの出力電流の定電流性が劣化し、歪み特性が劣化する(例えば非特許文献2を参照)。
本発明は上記の問題に着目してなされたものであり、差動スイッチ回路のコモンソースノードの電圧変動を抑制することを目的としている。また、この差動スイッチ回路を用いることによりD/Aコンバータの歪み特性を向上させることを目的としている。
上記の課題を解決するため、第1の発明は、複数のトランジスタがソースノードを共有して第1のコモンソースノードを形成してなる第1の差動スイッチ基本回路と、複数のトランジスタがソースノードを共有して第2のコモンソースノードを形成してなる第2の差動スイッチ基本回路とが、並列接続されてなる差動スイッチ回路であって、前記第1のコモンソースノードと前記第2のコモンソースノードが、各クロックサイクル毎に、交互に、所定の電圧にリセットされることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第2の発明は、第1の発明の差動スイッチ回路であって、前記第1のコモンソースノードが第1のトランジスタのドレインノードに接続され、前記第2のコモンソースノードが第2のトランジスタのドレインノードに接続され、前記第1のトランジスタのソースノードと前記第2のトランジスタのソースノードとが接続されて第3のコモンソースノードを形成することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわち第3のコモンソースノードの電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第3の発明は、第2の発明の差動スイッチ回路であって、前記第3のコモンソースノードが電流源の出力に接続されることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわち第3のコモンソースノードの電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第4の発明は、第3の発明の差動スイッチ回路であって、前記電流源は、電流源トランジスタと、前記電流源トランジスタのドレイン側にカスコード接続されたカスコードトランジスタとを備えており、前記第3のコモンソースノードが前記カスコードトランジスタのドレイン端子に接続されることを特徴とする。
上記差動スイッチ回路によれば、さらに、リセット電圧(第3のコモンソースノードの電圧)を差動スイッチ導通時の第1,第2のコモンソースノードの電圧により近づけることができるというメリットがある。
また、第5の発明は、第1の発明の差動スイッチ回路であって、前記第1のコモンソースノードと前記第2のコモンソースノードとを、交互に、リセット用電流源に接続することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第6の発明は、第5の発明の差動の差動スイッチ回路であって、前記第1のコモンソースノードが第1のトランジスタのドレインノードに接続され、前記第2のコモンソースノードが第2のトランジスタのドレインノードに接続され、前記第1のトランジスタのソースノードと前記第2のトランジスタのソースノードとが接続されて第3のコモンソースノードを形成することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第7の発明は、第6の発明の差動スイッチ回路であって、前記第3のコモンソースノードが電流源の出力に接続されることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第8の発明は、D/Aコンバータであって、第2の発明の差動スイッチ回路を複数個含むことを特徴とする。これにより、歪み特性を向上させた通信用D/Aコンバータを実現することが可能になる。
また、第9の発明は、D/Aコンバータであって、第5の発明の差動スイッチ回路を複数個含むことを特徴とする。これにより、歪み特性を向上させた通信用D/Aコンバータを実現することが可能になる。
また、第10の発明は、半導体集積回路であって、第8あるいは第9の発明のD/Aコンバータを搭載したことを特徴とする。これにより、通信性能に優れた半導体集積回路を実現することが可能になる。
また、第11の発明は、通信機器であって、第10の発明の半導体集積回路を搭載したことを特徴とする。これにより、通信性能に優れた通信機器を実現することが可能になる。
本発明によれば、差動スイッチ回路のコモンソースノードの電圧変動を抑制することが可能になり、また、この差動スイッチ回路を用いることにより、高速な変換周波数を有する通信用D/Aコンバータの歪み特性を改善することが可能となる。
実施形態1に係るD/Aコンバータの構成を示すブロック図である。 電流源と差動スイッチ回路とで構成される電流スイッチの回路図である。 図2に示した電流スイッチの動作を示す論理表である。 実施形態2に係る電流スイッチの回路図である。 実施形態3に係る電流スイッチの回路図である。 図5に示した電流スイッチの動作を示す論理表である。 実施形態4に係る通信機器の構成を示すブロック図である。 従来の電流スイッチの構成を示す回路図である。 従来の電流スイッチの構成を示す回路図である。
符号の説明
100…D/Aコンバータ
101…バイアス回路
102…デコーダ回路
103-1〜103-m…スイッチドライバ回路
104-1〜104-m,11,21…電流源
105-1〜105-m…差動スイッチ回路
TP101…電流源トランジスタ
TP111,TP112,TP102…カスコードトランジスタ
1,2…差動スイッチ基本回路
TP121,TP122,TP123,TP131,TP132,TP133…Ｐチャネル型トランジスタ
以下、本発明の実施形態について図面を参照しながら説明する。以下の各実施の形態において説明するD/Aコンバータは、例えば、無線LAN，携帯電話，ケーブルモデム，ミリ波無線，Wireless HD等の送信部に用いられる半導体集積回路や、それらの送信部を備えた通信機器に使用される。なお、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する場合がある。
《実施形態1》
(D/Aコンバータ100の構成)
図1は、実施形態1に係るD/Aコンバータ100の構成を示すブロック図である。D/Aコンバータ100は、外部から入力されるnビットのデジタル信号D0〜Dn-1をアナログ信号に変換したアナログ出力電流と、そのアナログ出力電流の反転信号とを、それぞれアナログ正転出力端子DAOUT、アナログ反転出力端子NDAOUTから出力する。アナログ正転出力端子DAOUT，アナログ反転出力端子NDAOUTにはそれぞれ負荷抵抗(RL)106-1,106-2が接続されており、出力端子DAOUT,NDAOUTから出力されたアナログ出力電流は電流−電圧変換用の負荷抵抗106-1,106-2によって電圧に変換され、その結果、入力デジタル信号D0〜Dn-1に応じたアナログ出力電圧が得られる。
D/Aコンバータ100は、バイアス回路101，デコーダ回路102，複数(ここではm個)のスイッチドライバ回路103-1〜103-m，複数(ここではm個)の電流源104-1〜104-m，複数(ここではm個)の差動スイッチ回路105-1〜105-mを備えている。
バイアス回路101はバイアス電圧Vbiasを出力する。なお、バイアス回路101から出力されるバイアス電圧Vbiasには1つまたは複数のバイアス電圧が含まれている。
デコーダ回路102は、入力されるnビットのデジタルデータD0〜Dn-1をシステムクロックCLK,あるいは,システムクロックCLKの分周クロックに同期してデコードしてデジタル信号S1〜Smを出力する。
スイッチドライバ回路103-1〜103-mは、差動スイッチ回路105-1〜105-mに対応させて設けられている。各スイッチドライバ回路103-i(i＝1〜m)は、デコーダ回路からのデジタル信号Si(i＝1〜m)をシステムクロックCLKに同期させて対応する差動スイッチ回路105-i(i＝1〜m)に供給する。
電流源104-1〜104-mは、差動スイッチ回路105-1〜105-mに対応させて設けられている。各電流源104-i(i＝1〜m)は、バイアス回路101からのバイアス電圧Vbiasにより決定される電流を出力する。各電流源104-i(i＝1〜m)から出力される電流は、対応する差動スイッチ回路105-i(i＝1〜m)に供給される。
各差動スイッチ回路105-i(i＝1〜m)は、対応する電流源104-i(i＝1〜m)からの電流をアナログ正転出力端子DAOUT側に流すか，アナログ反転出力端子NDAOUT側へ流すかの切り替え制御を、対応するスイッチドライバ103-i(i＝1〜m)からのデジタル信号Si(i＝1〜m)に応じて行う。各差動スイッチ回路105-i(i＝1〜m)のアナログ正転出力端子DAOUT側の出力は、アナログ正転出力端子DAOUTで加算されて出力され、アナログ反転出力端子NDAOUT側の出力は、アナログ反転出力端子NDAOUTで加算されて出力される。
(電流スイッチの構成)
図1に示したD/Aコンバータ100では、各電流源104-i(i＝1〜m)の出力が、それぞれ対応する差動スイッチ回路105-i(i＝1〜m)の入力に接続されて、電流スイッチを構成している。
図2は、電流源104-１と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図2と同様である。
図2に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS4が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1は、Pチャネル型トランジスタTP121,TP122で構成され、それらのコモンソースノードN1はカスコードトランジスタTP111のドレイン端子に接続される。Pチャネル型トランジスタTP121のゲートにはデジタル信号DS1が入力され、Pチャネル型トランジスタTP122のゲートにはデジタル信号DS2が入力されて、それぞれのトランジスタのオン/オフが制御される。
同様に、差動スイッチ基本回路2は、Pチャネル型トランジスタTP131,TP132で構成され、それらのコモンソースノードN2はカスコードトランジスタTP112のドレイン端子に接続される。Pチャネル型トランジスタTP131のゲートにはデジタル信号DS3が入力され、Pチャネル型トランジスタTP132のゲートにはデジタル信号DS4が入力されて、それぞれのトランジスタのオン/オフが制御される。
そのうえで、Pチャネル型トランジスタTP121,TP131のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の正転出力端子DAOUTに接続される。同様に、Pチャネル型トランジスタTP122,TP132のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の反転出力端子NDAOUTに接続される。
(電流スイッチにおける作用効果)
図3は、図2に示した電流スイッチの動作を示す論理表である。実動作としては、システムクロックCLKの各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態とを、交互に繰り返す。すなわち、常に4つのスイッチトランジスタTP121,TP122,TP131,TP132のうちの1つだけが導通していることになり、全てのクロックサイクルで1つのトランジスタが導通から非導通へ状態変化しかつ別の1つのトランジスタが非導通から導通へ状態変化するというように常に2つのトランジスタが状態変化を繰り返す。このためデジタルノイズは一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、システムクロックCLKの周波数に同期するため、歪み特性を劣化させるようなことはない。
その際、状態1あるいは状態2の場合には、差動スイッチ基本回路2を構成するPチャネル型トランジスタTP131,TP132は共に非導通であるため、それらのコモンソースノードN2は、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧にリセットされる。
同様に、状態3あるいは状態4の場合には、差動スイッチ基本回路1を構成するPチャネル型トランジスタTP121,TP122は共に非導通であるため、それらのコモンソースノードN1は、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧にリセットされる。
ところで、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧は、ノードN11がカスコードトランジスタのソースノードであるため、出力電圧が変動した場合にも、一定で変動しない。
したがって、本実施形態1によれば、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわちカスコードトランジスタのソースノードN11の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
《実施形態2》
実施形態2に係るD/Aコンバータの全体構成は図1と同様である。ただし、本実施形態2に係るD/Aコンバータでは、図2に示した電流スイッチに代えて、図4に示す電流スイッチを備えている点が異なっている。
(電流スイッチの構成)
図4は、電流源104-1と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図4と同様である。
図4に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101，カスコードトランジスタTP102を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2,Vbias3が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS4が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP102のソース端子が接続される。カスコードトランジスタTP102のゲート端子にはバイアス電圧Vbias3が印加される。カスコードトランジスタTP102のドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1,2の内部構成は図2に示したものと同様である。
(電流スイッチにおける作用効果)
図4に示す電流スイッチの動作は、図3に示した論理表と同じである。したがって、本実施形態2においても、実施形態1と同様に、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわちカスコードトランジスタのソースノードN11の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
さらに本実施形態2によれば、実施形態1と比べて、リセット電圧(ノードN11の電圧)を差動スイッチ導通時のコモンソースノードN1,N2の電圧により近づけることができるというメリットがある。
《実施形態3》
実施形態3に係るD/Aコンバータの全体構成は図1と同様である。ただし、本実施形態3に係るD/Aコンバータでは、図2に示した電流スイッチに代えて、図5に示す電流スイッチを備えている点が異なっている。
(電流スイッチの構成)
図5は、電流源104-1と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図5と同様である。
図5に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS6が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1は、Pチャネル型トランジスタTP121,TP122,TP123と、電流源11とを備えている。Pチャネル型トランジスタTP121,TP122,TP123のコモンソースノードN1はカスコードトランジスタTP111のドレイン端子に接続される。Pチャネル型トランジスタTP121のゲートにはデジタル信号DS1が入力され、Pチャネル型トランジスタTP122のゲートにはデジタル信号DS2が入力され、Pチャネル型トランジスタTP123のゲートにはデジタル信号DS5が入力されて、それぞれのトランジスタのオン/オフが制御される。
同様に、差動スイッチ基本回路2は、Pチャネル型トランジスタTP131,TP132,TP133と、電流源21とを備えている。Pチャネル型トランジスタTP131,TP132,TP133のコモンソースノードN2はカスコードトランジスタTP112のドレイン端子に接続される。Pチャネル型トランジスタTP131のゲートにはデジタル信号DS3が入力され、Pチャネル型トランジスタTP132のゲートにはデジタル信号DS4が入力され、Pチャネル型トランジスタTP133のゲートにはデジタル信号DS6が入力されて、それぞれのトランジスタのオン/オフが制御される。
そのうえで、Pチャネル型トランジスタTP121,TP131のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の正転出力端子DAOUTに接続される。同様に、Pチャネル型トランジスタTP122,TP132のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の反転出力端子NDAOUTに接続される。
Pチャネル型トランジスタTP123,TP133は、リセット用のスイッチトランジスタである。Pチャネル型トランジスタTP123のドレイン端子には電流源11が接続される。Pチャネル型トランジスタTP133のドレイン端子には電流源21が接続される。通常、電流源11,21はNチャネル型トランジスタで構成される。
そして、本電流スイッチにおいては、電流源トランジスタTP101に“Iout＋Ireset”の電流が流され、電流源11,21にはそれぞれ“Ireset”の電流が流れ、出力端子には“Iout”の電流が流れることになる。
(電流スイッチにおける作用効果)
図6は、図5に示した電流スイッチの動作を示す論理表である。実動作としては、システムクロックCLKの各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態とを、交互に繰り返す。すなわち、常に6つのスイッチトランジスタTP121,TP122,TP123,TP131,TP132,TP133のうちの2つが導通していることになり、全てのクロックサイクルで1つのトランジスタが導通から非導通へ状態変化しかつ別の1つのトランジスタが非導通から導通へ状態変化するというように常に2つのトランジスタが状態変化を繰り返す。このためデジタルノイズは一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、システムクロックCLKの周波数に同期するため、歪み特性を劣化させるようなことはない。
その際、状態1あるいは状態2の場合には、差動スイッチ基本回路2を構成するPチャネル型トランジスタTP131,TP132は共に非導通でありPチャネル型トランジスタTP133が導通であるため、それらのコモンソースノードN2は、Pチャネル型トランジスタTP133に電流源21の電流値Iresetが流れることによって決まる所定の電圧にリセットされる。
同様に、状態3あるいは状態4の場合には、差動スイッチ基本回路1を構成するPチャネル型トランジスタTP121,TP122は共に非導通でありPチャネル型トランジスタTP123が導通であるため、それらのコモンソースノードN1は、Pチャネル型トランジスタTP123に電流源11の電流値Iresetが流れることによって決まる所定の電圧にリセットされる。
本実施形態3において、クロック周波数Fclk＝1GHz，DAC出力周波数Fsig＝303.7MHzにてシミュレーションを実施したところ、3次高調波の折り返し成分(image)は主信号に対して、62dBcであった。非特許文献1と同様の回路でシミュレーションした場合と比べて、7dB程度改善できた。
したがって、本実施形態3によれば、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチが出力端子DAOUTまたはNDAOUTへ導通する前に、所定の電圧すなわちリセットトランジスタTP123,TP133に電流Iresetが流れることにより決まる電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
《実施形態4》
図7は、実施形態4に係る通信機器700の構成を示すブロック図である。この通信機器700は、例えば携帯電話などとして実現される。
この通信機器700は、図7に示すように、アンテナ710，半導体集積回路720，ベースバンドプロセッサ730を備えている。半導体集積回路720は、本発明のD/Aコンバータを応用した半導体集積回路であり、信号の送受信を主に行う。半導体集積回路720の構成については後述する。ベースバンドプロセッサ730は、受信した信号および送信する信号の処理を行う。
(半導体集積回路720の構成)
半導体集積回路720は、受信部721，送信部722，フィルタ制御部723，電圧制御発振器(VCO)724，デジタルインタフェース725を備えている。
受信部721は、アンテナ710で受信された信号をデジタル信号に変換して出力する。受信部721は、ローノイズアンプ(LNA)721a，フィルタ721b，受信用A/Dコンバータ(ADC)721cを備えている。このローノイズアンプ721aは、アンテナ710で受信された信号を増幅する。フィルタ721bは、周波数特性のチューニングが可能なフィルタであり、周波数特性はフィルタ制御部723により制御される。また、受信用A/Dコンバータ721cは、フィルタ721bの出力をデジタル信号に変換して出力する。
送信部722は、入力されたデジタル信号をアナログ信号に変換し、アンテナ710から送信する。送信部722は、送信用D/Aコンバータ(DAC)722a，フィルタ722b，パワーアンプ(PA)722cを備えている。送信用D/Aコンバータ722aは、本発明のD/Aコンバータであり、例えば上記の実施形態1〜3のD/Aコンバータ100を採用できる。送信用D/Aコンバータ722a(100)は、デジタルインタフェース725cから入力されたデジタル信号をアナログ信号に変換してフィルタ722bに出力する。フィルタ722bは、周波数特性チューニングが可能なフィルタであり、周波数特性はフィルタ制御部723により制御される。パワーアンプ722cは、フィルタ722bの出力を増幅してアンテナ710を介して送信する。
フィルタ制御部723は既述の通り、フィルタ721b,722bの周波数特性を制御するようになっている。電圧制御発信器724は、送信用D/Aコンバータ722a(100)等で使用するシステムクロックCLKを生成する。デジタルインタフェース725は、受信部721とベースバンドプロセッサ730の間,および,送信部722とベースバンドプロセッサ730の間におけるデータ(デジタル信号)のやり取りの仲介を行う。また、デジタルインタフェース725は、電圧制御発信器724の発振周波数の制御も行い、クロック信号をベースバンドプロセッサ730に出力する。
(通信機器700の動作)
この通信機器700では、受信時は、アンテナ710で受信された信号が半導体集積回路720の受信部721に入力され、ローノイズアンプ(LNA)721a，周波数チューニングされたフィルタ721b，受信用A/Dコンバータ721cを経て、デジタル信号に変換される。その後、デジタルインタフェース725を介してベースバンドプロセッサ730へ送られて信号処理される。
一方、送信時は、ベースバンドプロセッサ730で信号処理されたデジタル信号が半導体集積回路720に送られる。そして、そのデジタル信号はデジタルインタフェース725を介して送信部722へ入力される。送信部722では、送信用D/Aコンバータ722a(100)でそのデジタル信号がアナログ信号に変換された後、フィルタ722b，パワーアンプ722cを経て、アンテナ710から送信される。
上記のように本実施形態では、半導体集積回路720に本発明のD/Aコンバータが使用されているので、安価で高性能な半導体集積回路を実現できる。すなわち、通信機器700を高性能化できるとともに通信システムを安価に構築できる。
本発明に係るD/Aコンバータは、入力デジタルコードに依存しないようにデジタルノイズの均一化を図りつつ、差動スイッチのコモンソースノードの電圧が出力端子電圧に依存しないようにすることが可能になるという効果を有し、デジタル信号をアナログ信号に変換するD/Aコンバータ(DAC)，半導体集積回路，通信機器等として有用である。
本発明は、電流経路を切り替える回路である差動スイッチ、デジタル信号をアナログ信号に変換するD/Aコンバータ(DAC)、半導体集積回路、および通信機器に関するものであり、特には、D/Aコンバータにおいて、歪み特性を改善する技術に関するものである。
近年、多種多様な無線または有線の通信方式が研究・開発されているが、それに伴い、数百MHzから数十GHz程度の変換速度を持つ、より高速な通信用途のD/Aコンバータが必要不可欠となっている。通信用途のD/Aコンバータでは、特に低歪み特性が要求されるため、様々な回路技術が提案されている。通常、通信用D/Aコンバータには、高速動作が可能な電流駆動型D/Aコンバータ(Current Steering D/A Converter)が使用される。
一般的な電流駆動型D/Aコンバータの全体構成を図1に示す。このD/Aコンバータ100では、多数の電流源104-1〜104-mの出力が、それぞれ差動スイッチ回路105-1〜105-mの入力に接続されて、電流スイッチ回路を構成している。差動スイッチ回路105-1〜105-mの2つの出力端子は、それぞれ共通接続され、D/Aコンバータ100の正転出力端子DAOUTおよび反転出力端子NDAOUTに接続される。出力端子DAOUT,NDAOUTは負荷抵抗106-1,106-2に接続される。
各電流源104-1〜104-mの電流は、バイアス回路101で生成されるバイアス電圧Vbiasにより、所定の重み付けをもった電流値に設定され、それらの組み合わせでnビットすなわち2n階調が表現される。
また、D/Aコンバータ100に入力されるnビットのデジタルデータD0〜Dn-1はデコーダ回路102によりデジタル信号S1〜Smに変換される。スイッチドライバ回路103-1〜103-mはシステムクロックCLKに同期させてデジタル信号S1〜Smを差動スイッチ回路105-1〜105-mに入力する。
以上の回路構成により、各電流源104-1〜104-mからの電流は、各差動スイッチ回路105-1〜105-mによりデジタル信号S1〜Smに従って正転出力端子DAOUTあるいは反転出力端子NDAOUTに流され加算された後、負荷抵抗106-1,106-2で差動のアナログ出力電圧に変換される。
ところで、一般に、通信用のD/Aコンバータでは、偶数次高調波歪みの低減と同相ノイズの低減を目的に、差動出力構成が採用される。
次に、一般的な電流スイッチの回路構成を図8に示す。図8は、電流源104-1と差動スイッチ105-1からなる電流スイッチの回路図である。電流源104-1は、2つのPチャネル型トランジスタTP201,TP202で構成され、それぞれのトランジスタTP201,TP202のゲートには、バイアス電圧Vbias11,Vbias12が印加されている。また、差動スイッチ回路105-1は、ソース端子同士が接続された2つのPチャネル型トランジスタTP211,TP212で構成され、それぞれのゲート端子には相補的なデジタル信号DS,NDSが入力される。
ところが、図8に示した電流スイッチを用いて図1のようなD/Aコンバータを構成した場合、入力デジタルコードによって信号DS,NDSが変化する時と変化しない時があるため、入力デジタルコードに依存したノイズが発生してアナログ出力電圧に影響を与えることがあり、歪み特性が劣化してしまう。
そこで、図9のような電流スイッチが考案されている。図9は、入力デジタルコードに依存しないように全てのデジタルコードにおいて一定のデジタルノイズを発生するようになされた差動スイッチである。図9の電流スイッチでは、Pチャネル型トランジスタTP221,TP222,TP231,TP232のソース端子が電流源104-1の出力に共通接続されている。また、トランジスタTP221,TP231のドレイン端子が正転出力端子DAOUTに共通接続され、トランジスタTP222,TP232のドレイン端子が反転出力端子NDAOUTに共通接続されている。トランジスタTP221,TP222,TP231,TP232のゲート端子は、それぞれ、デジタル信号DS1,DS2,DS3,DS4で制御される。
図3は、図9の電流スイッチの動作を示す論理表である。実動作としては、各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態を、交互に繰り返す。すなわち、常に4つのスイッチトランジスタTP221,TP222,TP231,TP232のうちの1つだけが導通していることになり、全てのクロックサイクルで2つのトランジスタが、ONからOFF、および、OFFからONへと状態変化を繰り返して、各クロックサイクルにおいてデジタルノイズは常に一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、クロック周波数に同期するため、歪み特性を劣化させるようなことはない(例えば非特許文献1を参照)。
米国特許第7,034,733号明細書 米国特許第6,842,132号明細書
S.Park et al."A Digital-to-Analog Converter Based on Differential-Quad Switching",IEEE Journal of Solid-State Circuits. VOL.37 No.10. October 2002 Douglas Mercer,"A Study Of Error Sources In Current Steering Digital-to-Analog Converters",IEEE 2004 Custom Integrated Circuits Conference
しかしながら、図9に示した電流スイッチを用いて図1のようなD/Aコンバータを構成した場合、アナログ出力端子DAOUTまたはNDAOUTにアナログ出力電圧が発生することにより、差動スイッチ回路のコモンソース端子すなわちトランジスタTP221,TP222,TP231,TP232のコモンソース端子に、トランジスタTP221,TP222,TP231,TP232のドレインコンダクタンス(gds)が0でないために、アナログ出力電圧変動の漏れが生じ、若干の電圧変動が発生する。これにより、電流スイッチの出力電流の定電流性が劣化し、歪み特性が劣化する(例えば非特許文献2を参照)。
本発明は上記の問題に着目してなされたものであり、差動スイッチ回路のコモンソースノードの電圧変動を抑制することを目的としている。また、この差動スイッチ回路を用いることによりD/Aコンバータの歪み特性を向上させることを目的としている。
上記の課題を解決するため、第1の発明は、複数のトランジスタがソースノードを共有して第1のコモンソースノードを形成してなる第1の差動スイッチ基本回路と、複数のトランジスタがソースノードを共有して第2のコモンソースノードを形成してなる第2の差動スイッチ基本回路とが、並列接続されてなる差動スイッチ回路であって、前記第1のコモンソースノードと前記第2のコモンソースノードが、各クロックサイクル毎に、交互に、所定の電圧にリセットされることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第2の発明は、第1の発明の差動スイッチ回路であって、前記第1のコモンソースノードが第1のトランジスタのドレインノードに接続され、前記第2のコモンソースノードが第2のトランジスタのドレインノードに接続され、前記第1のトランジスタのソースノードと前記第2のトランジスタのソースノードとが接続されて第3のコモンソースノードを形成することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわち第3のコモンソースノードの電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第3の発明は、第2の発明の差動スイッチ回路であって、前記第3のコモンソースノードが電流源の出力に接続されることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわち第3のコモンソースノードの電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第4の発明は、第3の発明の差動スイッチ回路であって、前記電流源は、電流源トランジスタと、前記電流源トランジスタのドレイン側にカスコード接続されたカスコードトランジスタとを備えており、前記第3のコモンソースノードが前記カスコードトランジスタのドレイン端子に接続されることを特徴とする。
上記差動スイッチ回路によれば、さらに、リセット電圧(第3のコモンソースノードの電圧)を差動スイッチ導通時の第1,第2のコモンソースノードの電圧により近づけることができるというメリットがある。
また、第5の発明は、第1の発明の差動スイッチ回路であって、前記第1のコモンソースノードと前記第2のコモンソースノードとを、交互に、リセット用電流源に接続することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第6の発明は、第5の発明の差動の差動スイッチ回路であって、前記第1のコモンソースノードが第1のトランジスタのドレインノードに接続され、前記第2のコモンソースノードが第2のトランジスタのドレインノードに接続され、前記第1のトランジスタのソースノードと前記第2のトランジスタのソースノードとが接続されて第3のコモンソースノードを形成することを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第7の発明は、第6の発明の差動スイッチ回路であって、前記第3のコモンソースノードが電流源の出力に接続されることを特徴とする。
上記差動スイッチ回路においては、第1,第2のコモンソースノードの電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができる。
また、第8の発明は、D/Aコンバータであって、第2の発明の差動スイッチ回路を複数個含むことを特徴とする。これにより、歪み特性を向上させた通信用D/Aコンバータを実現することが可能になる。
また、第9の発明は、D/Aコンバータであって、第5の発明の差動スイッチ回路を複数個含むことを特徴とする。これにより、歪み特性を向上させた通信用D/Aコンバータを実現することが可能になる。
また、第10の発明は、半導体集積回路であって、第8あるいは第9の発明のD/Aコンバータを搭載したことを特徴とする。これにより、通信性能に優れた半導体集積回路を実現することが可能になる。
また、第11の発明は、通信機器であって、第10の発明の半導体集積回路を搭載したことを特徴とする。これにより、通信性能に優れた通信機器を実現することが可能になる。
本発明によれば、差動スイッチ回路のコモンソースノードの電圧変動を抑制することが可能になり、また、この差動スイッチ回路を用いることにより、高速な変換周波数を有する通信用D/Aコンバータの歪み特性を改善することが可能となる。
実施形態1に係るD/Aコンバータの構成を示すブロック図である。 電流源と差動スイッチ回路とで構成される電流スイッチの回路図である。 図2に示した電流スイッチの動作を示す論理表である。 実施形態2に係る電流スイッチの回路図である。 実施形態3に係る電流スイッチの回路図である。 図5に示した電流スイッチの動作を示す論理表である。 実施形態4に係る通信機器の構成を示すブロック図である。 従来の電流スイッチの構成を示す回路図である。 従来の電流スイッチの構成を示す回路図である。
以下、本発明の実施形態について図面を参照しながら説明する。以下の各実施の形態において説明するD/Aコンバータは、例えば、無線LAN，携帯電話，ケーブルモデム，ミリ波無線，Wireless HD等の送信部に用いられる半導体集積回路や、それらの送信部を備えた通信機器に使用される。なお、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する場合がある。
《実施形態1》
(D/Aコンバータ100の構成)
図1は、実施形態1に係るD/Aコンバータ100の構成を示すブロック図である。D/Aコンバータ100は、外部から入力されるnビットのデジタル信号D0〜Dn-1をアナログ信号に変換したアナログ出力電流と、そのアナログ出力電流の反転信号とを、それぞれアナログ正転出力端子DAOUT、アナログ反転出力端子NDAOUTから出力する。アナログ正転出力端子DAOUT，アナログ反転出力端子NDAOUTにはそれぞれ負荷抵抗(RL)106-1,106-2が接続されており、出力端子DAOUT,NDAOUTから出力されたアナログ出力電流は電流−電圧変換用の負荷抵抗106-1,106-2によって電圧に変換され、その結果、入力デジタル信号D0〜Dn-1に応じたアナログ出力電圧が得られる。
D/Aコンバータ100は、バイアス回路101，デコーダ回路102，複数(ここではm個)のスイッチドライバ回路103-1〜103-m，複数(ここではm個)の電流源104-1〜104-m，複数(ここではm個)の差動スイッチ回路105-1〜105-mを備えている。
バイアス回路101はバイアス電圧Vbiasを出力する。なお、バイアス回路101から出力されるバイアス電圧Vbiasには1つまたは複数のバイアス電圧が含まれている。
デコーダ回路102は、入力されるnビットのデジタルデータD0〜Dn-1をシステムクロックCLK,あるいは,システムクロックCLKの分周クロックに同期してデコードしてデジタル信号S1〜Smを出力する。
スイッチドライバ回路103-1〜103-mは、差動スイッチ回路105-1〜105-mに対応させて設けられている。各スイッチドライバ回路103-i(i＝1〜m)は、デコーダ回路からのデジタル信号Si(i＝1〜m)をシステムクロックCLKに同期させて対応する差動スイッチ回路105-i(i＝1〜m)に供給する。
電流源104-1〜104-mは、差動スイッチ回路105-1〜105-mに対応させて設けられている。各電流源104-i(i＝1〜m)は、バイアス回路101からのバイアス電圧Vbiasにより決定される電流を出力する。各電流源104-i(i＝1〜m)から出力される電流は、対応する差動スイッチ回路105-i(i＝1〜m)に供給される。
各差動スイッチ回路105-i(i＝1〜m)は、対応する電流源104-i(i＝1〜m)からの電流をアナログ正転出力端子DAOUT側に流すか，アナログ反転出力端子NDAOUT側へ流すかの切り替え制御を、対応するスイッチドライバ103-i(i＝1〜m)からのデジタル信号Si(i＝1〜m)に応じて行う。各差動スイッチ回路105-i(i＝1〜m)のアナログ正転出力端子DAOUT側の出力は、アナログ正転出力端子DAOUTで加算されて出力され、アナログ反転出力端子NDAOUT側の出力は、アナログ反転出力端子NDAOUTで加算されて出力される。
(電流スイッチの構成)
図1に示したD/Aコンバータ100では、各電流源104-i(i＝1〜m)の出力が、それぞれ対応する差動スイッチ回路105-i(i＝1〜m)の入力に接続されて、電流スイッチを構成している。
図2は、電流源104-１と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図2と同様である。
図2に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS4が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1は、Pチャネル型トランジスタTP121,TP122で構成され、それらのコモンソースノードN1はカスコードトランジスタTP111のドレイン端子に接続される。Pチャネル型トランジスタTP121のゲートにはデジタル信号DS1が入力され、Pチャネル型トランジスタTP122のゲートにはデジタル信号DS2が入力されて、それぞれのトランジスタのオン/オフが制御される。
同様に、差動スイッチ基本回路2は、Pチャネル型トランジスタTP131,TP132で構成され、それらのコモンソースノードN2はカスコードトランジスタTP112のドレイン端子に接続される。Pチャネル型トランジスタTP131のゲートにはデジタル信号DS3が入力され、Pチャネル型トランジスタTP132のゲートにはデジタル信号DS4が入力されて、それぞれのトランジスタのオン/オフが制御される。
そのうえで、Pチャネル型トランジスタTP121,TP131のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の正転出力端子DAOUTに接続される。同様に、Pチャネル型トランジスタTP122,TP132のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の反転出力端子NDAOUTに接続される。
(電流スイッチにおける作用効果)
図3は、図2に示した電流スイッチの動作を示す論理表である。実動作としては、システムクロックCLKの各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態とを、交互に繰り返す。すなわち、常に4つのスイッチトランジスタTP121,TP122,TP131,TP132のうちの1つだけが導通していることになり、全てのクロックサイクルで1つのトランジスタが導通から非導通へ状態変化しかつ別の1つのトランジスタが非導通から導通へ状態変化するというように常に2つのトランジスタが状態変化を繰り返す。このためデジタルノイズは一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、システムクロックCLKの周波数に同期するため、歪み特性を劣化させるようなことはない。
その際、状態1あるいは状態2の場合には、差動スイッチ基本回路2を構成するPチャネル型トランジスタTP131,TP132は共に非導通であるため、それらのコモンソースノードN2は、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧にリセットされる。
同様に、状態3あるいは状態4の場合には、差動スイッチ基本回路1を構成するPチャネル型トランジスタTP121,TP122は共に非導通であるため、それらのコモンソースノードN1は、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧にリセットされる。
ところで、カスコードトランジスタTP111,TP112のソース端子が共通接続されたノードN11の電圧は、ノードN11がカスコードトランジスタのソースノードであるため、出力電圧が変動した場合にも、一定で変動しない。
したがって、本実施形態1によれば、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわちカスコードトランジスタのソースノードN11の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
《実施形態2》
実施形態2に係るD/Aコンバータの全体構成は図1と同様である。ただし、本実施形態2に係るD/Aコンバータでは、図2に示した電流スイッチに代えて、図4に示す電流スイッチを備えている点が異なっている。
(電流スイッチの構成)
図4は、電流源104-1と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図4と同様である。
図4に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101，カスコードトランジスタTP102を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2,Vbias3が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS4が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP102のソース端子が接続される。カスコードトランジスタTP102のゲート端子にはバイアス電圧Vbias3が印加される。カスコードトランジスタTP102のドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1,2の内部構成は図2に示したものと同様である。
(電流スイッチにおける作用効果)
図4に示す電流スイッチの動作は、図3に示した論理表と同じである。したがって、本実施形態2においても、実施形態1と同様に、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチ導通前に、所定の電圧すなわちカスコードトランジスタのソースノードN11の電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
さらに本実施形態2によれば、実施形態1と比べて、リセット電圧(ノードN11の電圧)を差動スイッチ導通時のコモンソースノードN1,N2の電圧により近づけることができるというメリットがある。
《実施形態3》
実施形態3に係るD/Aコンバータの全体構成は図1と同様である。ただし、本実施形態3に係るD/Aコンバータでは、図2に示した電流スイッチに代えて、図5に示す電流スイッチを備えている点が異なっている。
(電流スイッチの構成)
図5は、電流源104-1と差動スイッチ回路105-1とで構成される電流スイッチの回路図である。なお、電流源104-i(i＝2〜m)と差動スイッチ回路105-i(i＝2〜m)とで構成される各電流スイッチの回路図も図5と同様である。
図5に示す電流スイッチにおいて、電流源104-1は、電流源トランジスタTP101を備えている。差動スイッチ回路105-1は、カスコードトランジスタTP111,TP112と、差動スイッチ基本回路1,2とを備えている。また、図1のバイアス回路101から出力されるバイアス電圧Vbiasにはバイアス電圧Vbias1,Vbias2が含まれており、デコーダ回路102から出力される各デジタル信号Si(i＝1〜m)にはデジタル信号DS1〜DS6が含まれている。
電流源トランジスタTP101は、ソース端子が電源VDDに接続され、ゲート端子にはバイアス電圧Vbias1が印加され、ドレイン端子にはカスコードトランジスタTP111,TP112のソース端子が共通に接続される。カスコードトランジスタTP111,TP112のゲート端子には共通にバイアス電圧Vbias2が印加される。
差動スイッチ基本回路1は、Pチャネル型トランジスタTP121,TP122,TP123と、電流源11とを備えている。Pチャネル型トランジスタTP121,TP122,TP123のコモンソースノードN1はカスコードトランジスタTP111のドレイン端子に接続される。Pチャネル型トランジスタTP121のゲートにはデジタル信号DS1が入力され、Pチャネル型トランジスタTP122のゲートにはデジタル信号DS2が入力され、Pチャネル型トランジスタTP123のゲートにはデジタル信号DS5が入力されて、それぞれのトランジスタのオン/オフが制御される。
同様に、差動スイッチ基本回路2は、Pチャネル型トランジスタTP131,TP132,TP133と、電流源21とを備えている。Pチャネル型トランジスタTP131,TP132,TP133のコモンソースノードN2はカスコードトランジスタTP112のドレイン端子に接続される。Pチャネル型トランジスタTP131のゲートにはデジタル信号DS3が入力され、Pチャネル型トランジスタTP132のゲートにはデジタル信号DS4が入力され、Pチャネル型トランジスタTP133のゲートにはデジタル信号DS6が入力されて、それぞれのトランジスタのオン/オフが制御される。
そのうえで、Pチャネル型トランジスタTP121,TP131のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の正転出力端子DAOUTに接続される。同様に、Pチャネル型トランジスタTP122,TP132のドレイン端子どうしが接続され、さらにこの共通接続ノードが図1の反転出力端子NDAOUTに接続される。
Pチャネル型トランジスタTP123,TP133は、リセット用のスイッチトランジスタである。Pチャネル型トランジスタTP123のドレイン端子には電流源11が接続される。Pチャネル型トランジスタTP133のドレイン端子には電流源21が接続される。通常、電流源11,21はNチャネル型トランジスタで構成される。
そして、本電流スイッチにおいては、電流源トランジスタTP101に“Iout＋Ireset”の電流が流され、電流源11,21にはそれぞれ“Ireset”の電流が流れ、出力端子には“Iout”の電流が流れることになる。
(電流スイッチにおける作用効果)
図6は、図5に示した電流スイッチの動作を示す論理表である。実動作としては、システムクロックCLKの各クロックサイクル毎に、状態1と2のうちのいずれかの状態と、状態3と4のうちのいずれかの状態とを、交互に繰り返す。すなわち、常に6つのスイッチトランジスタTP121,TP122,TP123,TP131,TP132,TP133のうちの2つが導通していることになり、全てのクロックサイクルで1つのトランジスタが導通から非導通へ状態変化しかつ別の1つのトランジスタが非導通から導通へ状態変化するというように常に2つのトランジスタが状態変化を繰り返す。このためデジタルノイズは一定となる。したがって、入力デジタルコードに依存しない全てのデジタルコードにおいて一定のデジタルノイズを発生することができるため、アナログ出力電圧へのノイズの影響は、システムクロックCLKの周波数に同期するため、歪み特性を劣化させるようなことはない。
その際、状態1あるいは状態2の場合には、差動スイッチ基本回路2を構成するPチャネル型トランジスタTP131,TP132は共に非導通でありPチャネル型トランジスタTP133が導通であるため、それらのコモンソースノードN2は、Pチャネル型トランジスタTP133に電流源21の電流値Iresetが流れることによって決まる所定の電圧にリセットされる。
同様に、状態3あるいは状態4の場合には、差動スイッチ基本回路1を構成するPチャネル型トランジスタTP121,TP122は共に非導通でありPチャネル型トランジスタTP123が導通であるため、それらのコモンソースノードN1は、Pチャネル型トランジスタTP123に電流源11の電流値Iresetが流れることによって決まる所定の電圧にリセットされる。
本実施形態3において、クロック周波数Fclk＝1GHz，DAC出力周波数Fsig＝303.7MHzにてシミュレーションを実施したところ、3次高調波の折り返し成分(image)は主信号に対して、62dBcであった。非特許文献1と同様の回路でシミュレーションした場合と比べて、7dB程度改善できた。
したがって、本実施形態3によれば、差動スイッチ基本回路1,2のコモンソースノードN1,N2の電圧が、各クロックサイクルにおいて、スイッチが出力端子DAOUTまたはNDAOUTへ導通する前に、所定の電圧すなわちリセットトランジスタTP123,TP133に電流Iresetが流れることにより決まる電圧にリセットされるので、出力端子電圧により生ずるコモンソースノード電圧変動の影響を出力電流が受けることを防止することができ、D/Aコンバータ100の歪み特性を改善することができる。
《実施形態4》
図7は、実施形態4に係る通信機器700の構成を示すブロック図である。この通信機器700は、例えば携帯電話などとして実現される。
この通信機器700は、図7に示すように、アンテナ710，半導体集積回路720，ベースバンドプロセッサ730を備えている。半導体集積回路720は、本発明のD/Aコンバータを応用した半導体集積回路であり、信号の送受信を主に行う。半導体集積回路720の構成については後述する。ベースバンドプロセッサ730は、受信した信号および送信する信号の処理を行う。
(半導体集積回路720の構成)
半導体集積回路720は、受信部721，送信部722，フィルタ制御部723，電圧制御発振器(VCO)724，デジタルインタフェース725を備えている。
受信部721は、アンテナ710で受信された信号をデジタル信号に変換して出力する。受信部721は、ローノイズアンプ(LNA)721a，フィルタ721b，受信用A/Dコンバータ(ADC)721cを備えている。このローノイズアンプ721aは、アンテナ710で受信された信号を増幅する。フィルタ721bは、周波数特性のチューニングが可能なフィルタであり、周波数特性はフィルタ制御部723により制御される。また、受信用A/Dコンバータ721cは、フィルタ721bの出力をデジタル信号に変換して出力する。
送信部722は、入力されたデジタル信号をアナログ信号に変換し、アンテナ710から送信する。送信部722は、送信用D/Aコンバータ(DAC)722a，フィルタ722b，パワーアンプ(PA)722cを備えている。送信用D/Aコンバータ722aは、本発明のD/Aコンバータであり、例えば上記の実施形態1〜3のD/Aコンバータ100を採用できる。送信用D/Aコンバータ722a(100)は、デジタルインタフェース725cから入力されたデジタル信号をアナログ信号に変換してフィルタ722bに出力する。フィルタ722bは、周波数特性チューニングが可能なフィルタであり、周波数特性はフィルタ制御部723により制御される。パワーアンプ722cは、フィルタ722bの出力を増幅してアンテナ710を介して送信する。
フィルタ制御部723は既述の通り、フィルタ721b,722bの周波数特性を制御するようになっている。電圧制御発信器724は、送信用D/Aコンバータ722a(100)等で使用するシステムクロックCLKを生成する。デジタルインタフェース725は、受信部721とベースバンドプロセッサ730の間,および,送信部722とベースバンドプロセッサ730の間におけるデータ(デジタル信号)のやり取りの仲介を行う。また、デジタルインタフェース725は、電圧制御発信器724の発振周波数の制御も行い、クロック信号をベースバンドプロセッサ730に出力する。
(通信機器700の動作)
この通信機器700では、受信時は、アンテナ710で受信された信号が半導体集積回路720の受信部721に入力され、ローノイズアンプ(LNA)721a，周波数チューニングされたフィルタ721b，受信用A/Dコンバータ721cを経て、デジタル信号に変換される。その後、デジタルインタフェース725を介してベースバンドプロセッサ730へ送られて信号処理される。
一方、送信時は、ベースバンドプロセッサ730で信号処理されたデジタル信号が半導体集積回路720に送られる。そして、そのデジタル信号はデジタルインタフェース725を介して送信部722へ入力される。送信部722では、送信用D/Aコンバータ722a(100)でそのデジタル信号がアナログ信号に変換された後、フィルタ722b，パワーアンプ722cを経て、アンテナ710から送信される。
上記のように本実施形態では、半導体集積回路720に本発明のD/Aコンバータが使用されているので、安価で高性能な半導体集積回路を実現できる。すなわち、通信機器700を高性能化できるとともに通信システムを安価に構築できる。
本発明に係るD/Aコンバータは、入力デジタルコードに依存しないようにデジタルノイズの均一化を図りつつ、差動スイッチのコモンソースノードの電圧が出力端子電圧に依存しないようにすることが可能になるという効果を有し、デジタル信号をアナログ信号に変換するD/Aコンバータ(DAC)，半導体集積回路，通信機器等として有用である。
100…D/Aコンバータ
101…バイアス回路
102…デコーダ回路
103-1〜103-m…スイッチドライバ回路
104-1〜104-m,11,21…電流源
105-1〜105-m…差動スイッチ回路
TP101…電流源トランジスタ
TP111,TP112,TP102…カスコードトランジスタ
1,2…差動スイッチ基本回路
TP121,TP122,TP123,TP131,TP132,TP133…Ｐチャネル型トランジスタ

Claims (11)

  1. 複数のトランジスタがソースノードを共有して第１のコモンソースノードを形成してなる第１の差動スイッチ基本回路と、複数のトランジスタがソースノードを共有して第２のコモンソースノードを形成してなる第２の差動スイッチ基本回路とが、並列接続されてなる差動スイッチ回路において、
    前記第１のコモンソースノードと前記第２のコモンソースノードが、各クロックサイクル毎に、交互に、所定の電圧にリセットされる、
    ことを特徴とする差動スイッチ回路。
  2. 請求項１において、
    前記第１のコモンソースノードが第１のトランジスタのドレインノードに接続され、
    前記第２のコモンソースノードが第２のトランジスタのドレインノードに接続され、
    前記第１のトランジスタのソースノードと前記第２のトランジスタのソースノードとが接続されて第３のコモンソースノードを形成する、
    ことを特徴とする差動スイッチ回路。
  3. 請求項２において、
    前記第３のコモンソースノードが電流源の出力に接続される、
    ことを特徴とする差動スイッチ回路。
  4. 請求項３において、
    前記電流源は、
    電流源トランジスタと、
    前記電流源トランジスタのドレイン側にカスコード接続されたカスコードトランジスタと、
    を備えており、
    前記第３のコモンソースノードが前記カスコードトランジスタのドレイン端子に接続される、
    ことを特徴とする差動スイッチ回路。
  5. 請求項１において、
    前記第１のコモンソースノードと前記第２のコモンソースノードとを、交互に、リセット用電流源に接続する、
    ことを特徴とする差動スイッチ回路。
  6. 請求項５において、
    前記第１のコモンソースノードが第１のトランジスタのドレインノードに接続され、
    前記第２のコモンソースノードが第２のトランジスタのドレインノードに接続され、
    前記第１のトランジスタのソースノードと前記第２のトランジスタのソースノードとが接続されて第３のコモンソースノードを形成する、
    ことを特徴とする差動スイッチ回路。
  7. 請求項６において、
    前記第３のコモンソースノードが電流源の出力に接続される、
    ことを特徴とする差動スイッチ回路。
  8. 請求項２に記載の差動スイッチ回路を複数個含む、
    ことを特徴とするＤ/Ａコンバータ。
  9. 請求項５に記載の差動スイッチ回路を複数個含む、
    ことを特徴とするＤ/Ａコンバータ。
  10. 請求項８あるいは請求項９記載のＤ/Ａコンバータを搭載した、
    ことを特徴とする半導体集積回路。
  11. 請求項１０記載の半導体集積回路を搭載した、
    ことを特徴とする通信機器。
JP2009536106A 2008-10-06 2009-02-12 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器 Expired - Fee Related JP5190462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009536106A JP5190462B2 (ja) 2008-10-06 2009-02-12 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008259567 2008-10-06
JP2008259567 2008-10-06
JP2009536106A JP5190462B2 (ja) 2008-10-06 2009-02-12 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器
PCT/JP2009/000558 WO2010041353A1 (ja) 2008-10-06 2009-02-12 差動スイッチ、d/aコンバータ、半導体集積回路、および通信機器

Publications (2)

Publication Number Publication Date
JPWO2010041353A1 true JPWO2010041353A1 (ja) 2012-03-01
JP5190462B2 JP5190462B2 (ja) 2013-04-24

Family

ID=42100315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536106A Expired - Fee Related JP5190462B2 (ja) 2008-10-06 2009-02-12 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器

Country Status (4)

Country Link
US (1) US7973687B2 (ja)
JP (1) JP5190462B2 (ja)
CN (1) CN101803200A (ja)
WO (1) WO2010041353A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686887B2 (en) * 2011-10-26 2014-04-01 Qualcomm Incorporated NFC transceiver with current converter
US9503038B2 (en) * 2013-12-12 2016-11-22 Mediatek Inc. Current controlling device and signal converting apparatus applying the current controlling device
US9184754B2 (en) 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
CN107579729B (zh) * 2016-07-04 2021-11-26 瑞昱半导体股份有限公司 差动式开关电路
JP7215737B2 (ja) * 2016-07-14 2023-01-31 シリコン・ライン・ゲー・エム・ベー・ハー 電気信号を制御可能に遅延させるためのデバイス及び方法
US10148277B1 (en) * 2017-05-19 2018-12-04 Stmicroelectronics International N.V. Current steering digital to analog converter with decoder free quad switching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951236A (en) * 1986-05-05 1990-08-21 Texas Instruments Incorporated Low cost high precision sensor
JP3085803B2 (ja) 1992-11-26 2000-09-11 株式会社東芝 差動電流源回路
GB2379107A (en) * 2001-08-24 2003-02-26 Fujitsu Ltd A DAC using clock-controlled current switches and exhibiting reduced dependence of errors on input data
US6906652B2 (en) * 2002-08-30 2005-06-14 Engim, Inc. High dynamic linearity current-mode digital-to-analog converter architecture
US6842132B2 (en) * 2003-01-24 2005-01-11 Analog Devices, Inc. Constant switching for signal processing
US6980779B2 (en) * 2003-11-20 2005-12-27 Nokia Corporation RF transmitter using digital-to-RF conversion
JP4955250B2 (ja) 2005-10-14 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
EP1952538A1 (en) * 2005-11-17 2008-08-06 Koninklijke Philips Electronics N.V. Folding circuit

Also Published As

Publication number Publication date
JP5190462B2 (ja) 2013-04-24
CN101803200A (zh) 2010-08-11
WO2010041353A1 (ja) 2010-04-15
US20110012769A1 (en) 2011-01-20
US7973687B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP5190462B2 (ja) 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器
JP4960216B2 (ja) Ｄ／ａ変換回路
US9407278B1 (en) Digital to analog converter
JP5066176B2 (ja) Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器
EP2965431B1 (en) Low glitch-noise dac
De Matteis et al. A 63-dB DR 22.5-MHz 21.5-dBm IIP3 fourth-order FLFB analog filter
US8872685B2 (en) Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
US10454487B1 (en) Segmented resistor architecture for digital-to-analog converters
JP2021184649A (ja) 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム
US8427230B2 (en) Current-mode analog baseband apparatus
US20110133837A1 (en) Variable gain amplifier
EP3732782A1 (en) Differential amplifier with complementary unit structure
US9621180B1 (en) Apparatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters
Abdelbadie et al. An ultra-low-power RF receiver for IoT applications using 65nm CMOS technology
Alaybeyoglu et al. Frequency agile filter structure improved by MOS-only technique
Zhang et al. An input buffer for 4 GS/s 14-b time-interleaved ADC
KR20230101806A (ko) 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법
Cheng et al. High-dynamic-range programmable gain amplifier with linear-in-dB and DAC gain control
Liu et al. A wideband RF receiver with extended statistical element selection based harmonic rejection calibration
WO2013187037A1 (ja) ミキサ、ミキサ装置、およびこれらを備えた無線受信機
Dhanushree et al. A Survey on VLSI Implementation of Low Power, High Speed DAC
Idros et al. A 1.8 V high-speed 8-bit hybrid DAC with integrated rail-to-rail buffer amplifier in CMOS 180 nm
Chen Current-mode digital-to-analog converter designed in hybrid architecture
Sarkar et al. A 10-bit 500 MSPS segmented DAC with distributed octal biasing scheme
Saponara Configurable array of low-complex SAR ADCs

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees