JPWO2010032534A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2010032534A1
JPWO2010032534A1 JP2010529678A JP2010529678A JPWO2010032534A1 JP WO2010032534 A1 JPWO2010032534 A1 JP WO2010032534A1 JP 2010529678 A JP2010529678 A JP 2010529678A JP 2010529678 A JP2010529678 A JP 2010529678A JP WO2010032534 A1 JPWO2010032534 A1 JP WO2010032534A1
Authority
JP
Japan
Prior art keywords
package
coil
semiconductor
semiconductor device
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010529678A
Other languages
English (en)
Other versions
JP5536656B2 (ja
Inventor
章 多田
章 多田
浩樹 田邊
浩樹 田邊
岡田　義紀
義紀 岡田
工藤　郁夫
郁夫 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010529678A priority Critical patent/JP5536656B2/ja
Publication of JPWO2010032534A1 publication Critical patent/JPWO2010032534A1/ja
Application granted granted Critical
Publication of JP5536656B2 publication Critical patent/JP5536656B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

パッケージオンパッケージ（ＰＰ）は、半導体パッケージ（ＳＰ１〜ＳＰ３）と、半導体パッケージ（ＳＰ１〜ＳＰ３）に設けられたコイル（ＣＯ）とを備えている。半導体パッケージ（ＳＰ３）は、下面（ＬＳ）と、下面（ＬＳ）から突出した半田ボール（ＳＢ３）とを有している。コイル（ＣＯ）の軸（ＡＸ）が下面（ＬＳ）の法線（ＮＬ）に対して傾斜している。

Description

本発明は半導体装置に関し、より特定的には、コイルを有する半導体装置に関する。
チップ間通信速度の高速化により、チップ間無線通信技術への期待が高まっている。通信速度の高速化以外にも、良品チップの選別に無線通信は有効であると期待されている。チップ間無線通信には、容量結合と磁界結合との２つの方式がある。これらのうち磁界結合は、３つ以上のチップ間でも通信が可能ができるなど利点がある。磁界結合を用いたチップ間無線通信技術では、１Ｇｂｉｔ／ｓの転送速度のチャネルを１０００個並べることにより、１Ｔｂｉｔ／ｓの通信が実現されている。速度で正規化した電力、すなわちビット当りの通信エネルギーは、０．１４ｐＪ／ｂｉｔが達成されている。このことは、黒田忠広、「超低電力短距離ワイヤレス可動情報システム」、電子情報通信学会誌、Vol.90、No.3、p191-195（非特許文献１）に開示されている。
従来のチップ間無線通信技術は、たとえば特開２００５−２２８９８１号公報（特許文献１）に示されている。特許文献１の電子回路では、ＬＳＩチップが３層に積層され、３層のＬＳＩチップを互いに接続するバスが形成されている。そして、３層のＬＳＩチップの各々には、送信コイルと受信コイルとが形成されている。送信コイルおよび受信コイルは、ＬＳＩチップの上に形成されている。これにより、上下のＬＳＩチップ間で通信が実現されている。この通信の際には、層間の距離が離れたり、上下のコイル同士の平面的な位置がずれたりすると、通信に支障をきたすため、コイルの位置をそろえることが必要である。
特開２００５−２２８９８１号公報
黒田忠広、「超低電力短距離ワイヤレス可動情報システム」、電子情報通信学会誌、Vol.90, No.3, pp191-195, Mar. 2007
しかし、従来の無線通信技術においては、コイルがＬＳＩチップの主平面の法線に平行な軸を有しているため、上下以外の方向の通信が不可能であった。したがって、本発明の目的は、半導体パッケージの主平面の法線方向以外の方向の通信が可能である半導体装置を提供することである。
本発明の一実施例における半導体装置は、半導体パッケージと、コイルとを備えている。半導体パッケージは、主平面と、主平面から突出した接続電極とを有している。コイルは、少なくとも一部が半導体パッケージに設けられている。コイルの軸が上記主平面の法線に対して傾斜している。
本発明の一実施例における半導体装置によれば、半導体パッケージの主平面の法線方向以外の方向の通信が可能となる。
本発明の実施の形態１における半導体装置の構成を示す正面図である。 図１中右端部の拡大図である。 本発明の実施の形態１における半導体装置の構成を示す側面図である。 本発明の実施の形態１における半導体装置における樹脂基板ＲＳ３の下面図である。 本発明の実施の形態１における半導体装置の通信方法を説明する模式図である。 本発明の実施の形態１の半導体装置における送信回路及び受信回路の具体的構成を示す図である。 本発明の実施の形態１における送信回路および受信回路の動作を説明する波形を示す図である。 本発明の実施の形態２における半導体装置の通信方法を説明する模式図である。 本発明の実施の形態２における半導体装置の他の通信方法を説明する模式図である。 本発明の実施の形態３における半導体装置の構成を示す正面図である。 図１０両端部の拡大断面図である。 本発明の実施の形態３の半導体装置における樹脂基板ＲＳ３の上面図である。 本発明の実施の形態４の半導体装置における、電極および導電層の平面レイアウトを示す図である。 図１３のＸＩＶ−ＸＩＶ線に沿った断面図である。 本発明の実施の形態５における半導体装置の構成を示す図であって、ｘｚ平面で切った場合の部分断面図である。 本発明の実施の形態５における半導体装置の構成を示す図であって、図１６はｙｘ平面で切った場合の部分断面図である。 本発明の実施の形態５の半導体装置における樹脂基板ＲＳ１の下面図である。 本発明の実施の形態６における半導体装置の構成を示す図であって、ｙｚ平面で切った場合の部分断面図である。 本発明の実施の形態６の半導体装置における樹脂基板ＲＳ１の下面図である。 本発明の実施の形態６の半導体装置における樹脂基板ＲＳ３の上面図である。 本発明の実施の形態７の半導体装置における、電極および導電層の平面レイアウトを示す図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿った断面図である。
以下、本発明の実施の形態について、図面に基づいて説明する。
（実施の形態１）
図１〜図４は、本発明の実施の形態１における半導体装置の構成を示す図である。図１は正面図であり、図２は図１中右端部の拡大図であり、図３は側面図であり、図４は樹脂基板ＲＳ３の下面図である。図１〜図４を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージ（ＰｏＰ）ＰＰは、基板ＳＵＢ上に搭載されており、半導体パッケージＳＰ１〜ＳＰ３の各々と、コイルＣＯとを有している。半導体パッケージＳＰ１〜ＳＰ３の各々はｘｙ平面に平行に配置されており、たとえば矩形の平面形状を有している。半導体パッケージＳＰ３（半導体パッケージ）上には半導体パッケージＳＰ２が搭載されており、半導体パッケージＳＰ２上には半導体パッケージＳＰ１が搭載されている。コイルＣＯは導線によって構成されており、半導体パッケージＳＰ１〜ＳＰ３に巻付けられている。それによって、半導体パッケージＳＰ１〜ＳＰ３の各々にはコイルＣＯの一部が設けられている。なお、半導体パッケージＳＰ１〜ＳＰ３およびコイルＣＯは、モールド樹脂（図示なし）によって封止されていてもよい。
半導体パッケージＳＰ１は、モールド樹脂ＭＲ１と、樹脂基板ＲＳ１と、複数の半田ボールＳＢ１とを有している。モールド樹脂ＭＲ１は矩形の樹脂基板ＲＳ１上に配置されており、樹脂基板ＲＳ１と同一の平面形状を有している。モールド樹脂ＭＲ１内部には半導体チップ（図示なし）が埋め込まれている。樹脂基板ＲＳ１の下面には複数の半田ボールＳＢ１が配置されている。半導体パッケージＳＰ１は複数の半田ボールＳＢ１を通じて半導体パッケージＳＰ２と電気的に接続されている。同様に、半導体パッケージＳＰ２は、モールド樹脂ＭＲ２と、樹脂基板ＲＳ２と、複数の半田ボールＳＢ２とを有している。モールド樹脂ＭＲ２は矩形を有しており、矩形の樹脂基板ＲＳ２の上面の中央部に配置されている。モールド樹脂ＭＲ２内部には半導体チップ（図示なし）が埋め込まれている。樹脂基板ＲＳ２の下面には複数の半田ボールＳＢ２が配置されている。半導体パッケージＳＰ２は複数の半田ボールＳＢ２を通じて半導体パッケージＳＰ３と電気的に接続されている。半導体パッケージＳＰ３は、モールド樹脂ＭＲ３と、樹脂基板ＲＳ３と、複数の半田ボールＳＢ３とを有している。モールド樹脂ＭＲ３は矩形を有しており、矩形の樹脂基板ＲＳ３の上面の中央部に配置されている。モールド樹脂ＭＲ３内部には半導体チップ（図示なし）が埋め込まれている。樹脂基板ＲＳ３の下面ＬＳ（主平面）には複数の半田ボールＳＢ３（接続電極）が配置されている。半導体パッケージＳＰ３は複数の半田ボールＳＢ３を通じて基板ＳＵＢと電気的に接続されている。
特に図１および図３を参照して、樹脂基板ＲＳ３の下面ＬＳ（主平面）はｘｙ平面に平行な平面内にある。一方、コイルＣＯのループはｙｚ平面に平行な平面内にあり、それによってコイルＣＯの軸ＡＸはｘ軸に平行な方向を向いている。その結果、軸ＡＸは下面ＬＳの法線ＮＬに対して傾斜しており、軸ＡＸと法線ＮＬとは互いに直交している。
特に図４を参照して、樹脂基板ＲＳ３の下面におけるコイルＣＯが設けられる領域の付近（図中右側）には、ランドＬＤａおよびＬＤｂが設けられている。ランドＬＤａおよびＬＤｂは樹脂基板ＲＳ３表面のソルダレジストＳＲ３が除去されることにより形成されている。コイルＣＯの両端部はランドＬＤａおよびＬＤｂの各々を通じてモールド樹脂ＭＲ３内の半導体チップと電気的に接続されている。樹脂基板ＲＳ３の外周に沿った任意の位置には複数の半田ボールＳＢ３が設けられている。複数の半田ボールＳＢ３は樹脂基板ＲＳ３の下面ＬＳから突出している。
図５は本発明の実施の形態１における半導体装置の通信方法を説明する模式図である。図５を参照して、パッケージオンパッケージＰＰ１と、パッケージオンパッケージＰＰ２とが基板ＳＵＢ上に近接して配置されている。パッケージオンパッケージＰＰ１およびＰＰ２の各々は、図１〜図４に示すパッケージオンパッケージＰＰと同様の構成を有している。パッケージオンパッケージＰＰ１のコイルＣＯ１の軸と、パッケージオンパッケージＰＰ２のコイルＣＯ２の軸とが一致するように、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２とは配置されている。コイルＣＯ１の軸およびコイルＣＯ２の軸は、いずれもｘ軸方向を向いている。また、コイルＣＯ１とコイルＣＯ２との距離はなるべく近いことが好ましい。この配置により、コイルＣＯ１とコイルＣＯ２とは誘導性結合を形成し、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２との間でｘ軸方向における通信が可能となる。
続いて、本実施の形態の半導体装置における、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２との間での無線通信方法の一例について説明する。
図６は、本発明の実施の形態１の半導体装置における送信回路及び受信回路の具体的構成を示す図である。図５および図６を参照して、パッケージオンパッケージＰＰ１には送信回路が設けられており、パッケージオンパッケージＰＰ２の半導体チップには受信回路が設けられている。送信回路は、記憶素子ＦＦ、遅延バッファＤＢ、第１送信用バッファＩＮＶ２、および第２送信用バッファＩＮＶ３を有している。これらはパッケージオンパッケージＰＰ１の半導体チップ内に形成されている。また、送信回路はコイルＣＯ（図１）に対応する送信コイルＬ１をさらに有している。
送信回路には、送信クロック（同期信号）Ｔxclkと、これに同期した送信データＴxdataとが入力される。入力された送信データＴxdataは記憶素子ＦＦに保持され、第１送信用バッファＩＮＶ２および第２送信用バッファＩＮＶ３に入力される。ここで、記憶素子ＦＦと第１送信用バッファＩＮＶ２との間には遅延素子である遅延バッファＤＢが設けられており、第１送信用バッファＩＮＶ２への入力時間と、第２送信用バッファＩＮＶ３への入力時間とに差が生じる。第１送信用バッファＩＮＶ２の出力と第２送信用バッファＩＮＶ３の出力とは送信コイルＬ１の両端にそれぞれ接続される。この構成により、送信データに変化が生じた場合のみに、遅延バッファＤＢの信号伝播遅延時間だけ送信コイルＬ１へ電流が流れる。
受信回路は、トランジスタＴ１〜Ｔ１０と、抵抗Ｒ１およびＲ２と、ナンド回路ＮＡＮＤ１およびＮＡＮＤ２と、受信用バッファＩＮＶ１とを備えている。これらはパッケージオンパッケージＰＰ２の半導体チップ内に形成されている。また、受信回路はコイルＣＯ（図１）に対応する受信コイルＬ２をさらに有している。
受信回路には、外部から受信クロック（同期信号）Ｒxclkが入力される。また、受信コイルＬ２の両端はトランジスタＴ２およびＴ３の各々のゲート端子に電気的に接続されており、トランジスタＴ２およびＴ３は受信コイルＬ２からの信号を受ける。また、受信コイルＬ２の両端は抵抗Ｒ１およびＲ２の各々を通じてバイアス電圧Ｖbiasに電気的に接続されている。これにより、信号受信時に受信コイルＬ２両端に生じる電圧振幅の中心電圧を、信号増幅に最適な電圧値とすることができる。トランジスタＴ２およびＴ３のソース端子は、テイル電流源発生用トランジスタＴ１に電気的に接続されている。トランジスタＴ１のソース端子は接地されており、ゲート端子へは受信クロックＲxclkが入力される。トランジスタＴ２およびＴ３のドレイン側には、トランジスタＴ５とトランジスタＴ８との組、およびトランジスタＴ６とトランジスタＴ９との組によってインバータが形成されている。これらのインバータはループ状に接続されている。インバータを繋ぐ配線は、ナンド回路ＮＡＮＤ１およびＮＡＮＤ２の各々に電気的に接続されており、ナンド回路ＮＡＮＤ１とナンド回路ＮＡＮＤ２とはラッチを形成している。差動アンプで受信したデータはトランジスタＴ１へ入力される受信クロックＲxclkに同期して値が変化する。そして、ナンド回路ＮＡＮＤ１およびＮＡＮＤ２により、値の変化があったときのみ、受信信号をディジタルデータとして値を取り込む。入力値の変化がない間は値を保持する。差動アンプのプリチャージと、受信クロックＲxclkがＬ（ロー）の期間のラッチの値保持のために、受信回路にはトランジスタＴ７およびＴ１０の各々が接続されている。トランジスタＴ７およびＴ１０が発生するノイズの影響で、受信コイルＬ２からの受信信号の変化がないにもかかわらず、受信データＲxdataの値が反転するのを防ぐために、受信回路にはトランジスタＴ４が接続されている。
図７は、本発明の実施の形態１における送信回路および受信回路の動作を説明する波形を示す図である。図６および図７を参照して、送信データＴxdataとしてＬ（ロー）が入力されている状態では、第１送信用バッファＩＮＶ２および第２送信用バッファおよび第２送信用バッファＩＮＶ３の出力は共にＨ（ハイ）を保持した定常状態となっている。この状態から、送信データＴxdataがＡ点の時刻にＬからＨに変化する。この信号がＢ点で記憶素子ＦＦに取り込まれ、すぐに第２送信用バッファＩＮＶ３に入力される。ここで第２送信用バッファＩＮＶ３の出力はＬとなるが、第１送信用バッファＩＮＶ２の出力はＨのままであるため、送信コイルＬ１に電流が第１送信用バッファＩＮＶ２から第２送信用バッファＩＮＶ３に向かい流れる。遅延バッファＤＢの遅延時間経過後、第１送信用バッファＩＮＶ２の出力がＬとなり、第１送信用バッファＩＮＶ２と第２送信用バッファＩＮＶ３の出力が等電位となる。これにより送信コイルＬ１には電流が流れなくなる。
送信コイルのＢ点〜Ｃ点における電流変化により、受信コイルＬ２には電圧が生じる。この電圧の振れの中心電圧はＶbiasである。受信コイルの電圧変化をラッチ付き差動アンプにより増幅し、ラッチで値を保持することにより、受信データＲxdataがＢ点〜Ｃ点に示す変化を示す。
送信データＴxdataは、Ｃ点においてＨのまま変化していない。この場合、Ｃ点における送信コイルＬ１への入力は変化せず、受信コイルＬ２の電圧も変化しない。その結果、受信データＲxdataは保持される。
送信データＴxdataがＣ点においてＨからＬに変化した場合、この信号がＤ点で記憶素子ＦＦに取り込まれ、すぐに第２送信用バッファＩＮＶ３に入力され、第２送信用バッファＩＮＶ３の出力はＬからＨへと変化する。このとき、第１送信用バッファＩＮＶ２の出力は、遅延バッファＤＢによりＬからＨへの変化が遅れ、第２送信用バッファＩＮＶ３から第１送信用バッファＩＮＶ２へ電流が流れる。遅延バッファＤＢの遅延時間経過後、第１送信用バッファＩＮＶ２の出力がＨとなり、第１送信用バッファＩＮＶ２と第２送信用バッファＩＮＶ３の出力が等電位となる。これにより送信コイルＬ１には電流が流れなくなる。
送信コイルのＤ点以降における電流変化により、受信コイルＬ２には電圧が生じる。この電圧の振れの中心電圧はＶbiasである。受信コイルの電圧変化をラッチ付き差動アンプにより増幅し、ラッチで値を保持することにより、受信データＲxdataがＤ点以降に示す変化を示す。以上の方法により、コイルＣＯ１から発生する磁界の変化に基づいて、パッケージオンパッケージＰＰ１からパッケージオンパッケージＰＰ２へデータが送信される。
本実施の形態のパッケージオンパッケージＰＰは、下面ＬＳと、下面ＬＳから突出した半田ボールＳＢ３とを有する半導体パッケージＳＰ３と、少なくとも一部が半導体パッケージＳＰ３に設けられたコイルＣＯとを備えている。コイルＣＯの軸ＡＸが下面ＬＳの法線ＮＬに対して傾斜している。
本実施の形態におけるパッケージオンパッケージＰＰによれば、コイルＣＯの軸ＡＸが下面ＬＳの法線ＮＬに対して傾斜しているので、ｚ軸方向以外の方向の通信が可能となる。
また、軸ＡＸが法線ＮＬに対して直交しているので、ｘｙ平面内での通信が可能となる。
また、コイルの少なくとも一部は導線によって構成されているので、コイルを機械的に形成することができる。
さらに、半導体パッケージＳＰ１〜ＳＰ３で１つのコイルＣＯを共有しているため、半導体パッケージ毎にコイルを形成する場合に比べて、コイルを実装するためのコストを削減することができる。
（実施の形態２）
図８は、本発明の実施の形態２における半導体装置の通信方法を説明する模式図である。図８を参照して、本実施の形態においては、パッケージオンパッケージＰＰ１のコイルＣＯ１の軸およびパッケージオンパッケージＰＰ２のコイルＣＯ２の軸は、いずれもｘｙ平面内においてｘ軸に対して傾斜する方向を向いている。また、コイルＣＯ１の軸とコイルＣＯ２の軸とが一致するように、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２とは配置されている。これにより、コイルＣＯ１とコイルＣＯ２とは誘導性結合を形成し、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２との間でｘｙ平面内における通信が可能となる。
図９は、本発明の実施の形態２における半導体装置の他の通信方法を説明する模式図である。図９を参照して、この構成においては、パッケージオンパッケージＰＰ１のコイルＣＯ１の軸およびパッケージオンパッケージＰＰ２のコイルＣＯ２の軸は、いずれもｘｚ平面内においてｘ軸に対して傾斜する方向を向いている。また、コイルＣＯ１の軸とコイルＣＯ２の軸とが一致するように、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２とは配置されている。これにより、コイルＣＯ１とコイルＣＯ２とは誘導性結合を形成し、パッケージオンパッケージＰＰ１とパッケージオンパッケージＰＰ２との間でｘｚ平面内における通信が可能となる。
図９の構成は、特に、パッケージオンパッケージＰＰ１を内蔵した携帯電話もしくはデジカメなどの機器に、パッケージオンパッケージＰＰ２を内蔵した着脱可能なモジュールを挿入した場合に適用可能である。
上述のように、本発明におけるコイルの軸は、少なくとも半導体パッケージの主平面（ｘｙ平面）の法線（ｚ軸）に対して傾斜していればよい。
（実施の形態３）
図１０〜図１２は、本発明の実施の形態３における半導体装置の構成を示す図である。図１０は正面図であり、図１１は図１０両端部の拡大断面図であり、図１２は樹脂基板ＲＳ３の上面図である。図１０〜図１２を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージＰＰは、コイルがパッケージオンパッケージ内部に形成されており、外部に露出していない点において、実施の形態１のパッケージオンパッケージとは異なっている。
特に図１１を参照して、樹脂基板ＲＳ１の下面には導電層ＣＬ１が形成されており、樹脂基板ＲＳ３の上面には導電層ＣＬ２が形成されている。導電層ＣＬ１およびＣＬ２の各々は、ｘ軸方向（図１１中横方向）に延在した棒状の平面形状を有している。また、樹脂基板ＲＳ２にはスルーホールＴＨａおよびＴＨｂが形成されている。スルーホールＴＨａおよびＴＨｂの各々は樹脂基板ＲＳ２を貫通する孔の内壁に導電体を成膜することにより形成されており、樹脂基板ＲＳ２の上面と下面とを電気的に接続する機能を有している。
導電層ＣＬ１の左端部は、半導体パッケージＳＰ１（上部半導体パッケージ）の半田ボールＳＢ１ａ（上部接続電極）、スルーホールＴＨａ、および半導体パッケージＳＰ２の半田ボールＳＢ２ａを通じて導電層ＣＬ２の左端部と電気的に接続されている。同様に、導電層ＣＬ１の右端部は、半導体パッケージＳＰ１の半田ボールＳＢ１ｂ（上部接続電極）、スルーホールＴＨｂ、および半導体パッケージＳＰ２の半田ボールＳＢ２ｂを通じて導電層ＣＬ２の右端部と電気的に接続されている。その結果、導電層ＣＬ１、半田ボールＳＢ１ａ、スルーホールＴＨａ、半田ボールＳＢ２ａ、導電層ＣＬ２、半田ボールＳＢ２ｂ、スルーホールＴＨｂ、および半田ボールＳＢ１ｂによってコイルＣＯが形成されている。コイルＣＯの軸ＡＸ（図１２）はｙ軸方向を向いており、半導体パッケージＳＰ３の下面ＬＳの法線ＮＬは、ｚ軸方向を向いている。つまり、軸ＡＸと法線ＮＬとは互いに直交している。
なお、図１２に示すように、樹脂基板ＲＳ３の上面には複数のランドＬＤが形成されている。複数のランドＬＤの各々は、たとえば樹脂基板ＲＳ３の外周に沿った任意の位置に形成されている。そして、導電層ＣＬ２は樹脂基板ＲＳ３の一辺に沿って、ランドＬＤと樹脂基板の縁との間に形成されている。
なお、これ以外のパッケージオンパッケージＰＰの構成は、実施の形態１におけるパッケージオンパッケージの構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態におけるパッケージオンパッケージＰＰによれば、実施の形態１のパッケージオンパッケージと同様の効果を得ることができる。
加えて、本実施の形態におけるパッケージオンパッケージＰＰによれば、実施の形態１のパッケージオンパッケージと同様の効果を得ることができる。加えて、コイルＣＯの少なくとも一部が半田ボールＳＢ１ａおよびＳＢ１ｂによって構成されているので、機械的にコイルを巻く作業を省略することができ、コイルを実装するためのコストおよび時間を低減することができる。
また、コイルＣＯの少なくとも一部は半導体パッケージＳＰ３内部に形成された導電層ＣＬ２と、半導体パッケージＳＰ１内部に形成された導電層ＣＬ１とによって構成されているので、コイルを実装するためのコストおよび時間を一層低減することができる。また、半導体チップにコイルを形成する場合に比べて、コイルの半径を大きくすることができる。
（実施の形態４）
図１３および図１４は、本発明の実施の形態４における半導体装置の構成を示す図である。図１３は電極および導電層の平面レイアウトを示す図であり、図１４は図１３のＸＩＶ−ＸＩＶ線に沿った断面図である。図１３および図１４を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージＰＰは、基板ＳＵＢ上に搭載されており、１つのみの半導体パッケージＳＰ４を備えている。
半導体パッケージＳＰ４は、たとえばシリコンよりなる３つの半導体チップＳＴ１〜ＳＴ３と、樹脂基板ＲＳ４と、下面ＬＳから突出した複数の半田ボールＳＢ４（接続電極）と、モールド樹脂ＭＲとを有している。半導体チップＳＴ１は樹脂基板ＲＳ４上に積層されており、半導体チップＳＴ２は半導体チップＳＴ１上に積層されており、半導体チップＳＴ３は半導体チップＳＴ２上に積層されている。そして半導体チップＳＴ１〜ＳＴ３はモールド樹脂ＭＲによって封止されている。
矩形の平面形状を有する半導体パッケージＳＰの４つの角の付近には、たとえばＡｕよりなる電極ＥＬ１〜ＥＬ４の各々が形成されている。電極ＥＬ１〜ＥＬ４の各々は半導体チップＳＴ１〜ＳＴ３を貫通しており、半導体チップＳＴ１〜ＳＴ３の各々は電極ＥＬ１〜ＥＬ４によって互いに電気的に接続されている。また、半導体チップＳＴ１内部には導電層ＣＬ３が形成されており、電極ＥＬ１（貫通電極）の上端部と電極ＥＬ２（貫通電極）の上端部とは、導電層ＣＬ３を通じて互いに電気的に接続されている。同様に、半導体チップＳＴ３内部には導電層ＣＬ４が形成されており、電極ＥＬ１の下端部と電極ＥＬ２の下端部とは、導電層ＣＬ４を通じて互いに電気的に接続されている。その結果、電極ＥＬ１、導電層ＣＬ３、電極ＥＬ２、および導電層ＣＬ４によってコイルＣＯが形成されている。コイルＣＯの軸ＡＸ（図１４）はｘ軸方向を向いており、半導体パッケージＳＰ４の下面ＬＳの法線ＮＬは、ｚ軸方向を向いている。つまり、軸ＡＸと法線ＮＬとは互いに直交している。
なお、半導体チップＳＴ１〜ＳＴ３の各々の内部には、コイルＣＯと電気的に接続された信号入出力用の配線（図示なし）が形成されており、半導体チップＳＴ１〜ＳＴ３の各々とコイルＣＯとの間の信号の伝達は、これらの配線を通じて行なわれる。
本実施の形態における電極ＥＬ１〜ＥＬ４の各々は、たとえば以下の方法によって形成される。始めに、レーザードリルを使って、半導体チップＳＴ１〜ＳＴ３の各々における電極ＥＬ１〜ＥＬ４が形成される位置にスルーホールを形成する。そして、これらのスルーホールにたとえばＡｕよりなるバンプを挿入する。続いて、半導体チップＳＴ１〜ＳＴ３を積層して最上部から圧力を加える。これにより、Ａｕバンプ同士が接合し、電極ＥＬ１〜ＥＬ４が形成される。
本実施の形態におけるパッケージオンパッケージＰＰによれば、実施の形態１のパッケージオンパッケージと同様の効果を得ることができる。
加えて、本実施の形態におけるパッケージオンパッケージＰＰによれば、半導体パッケージＳＰ４が複数の積層された半導体チップＳＴ１〜ＳＴ３を有している。複数の半導体チップＳＴ１〜ＳＴ３の各々は、法線ＮＬに沿って半導体チップＳＴ１〜ＳＴ３の各々を貫通する電極ＥＬ１およびＥＬ３により互いに電気的に接続されている。コイルＣＯの少なくとも一部は電極ＥＬ１およびＥＬ３によって構成されている。これにより、半導体チップを積層する処理と同時にコイルの一部を形成することができるので、実装コストおよび実装時間を低減することができる。
なお、本実施の形態においては、３つの半導体チップＳＰ１〜ＳＰ３が積層されている構成について示したが、積層される半導体チップの数は任意である。また、コイルＣＯの少なくとも一部が貫通電極によって構成されていればよく、電極ＥＬ１およびＥＬ３のうち一方のみが貫通電極であってもよい。
（実施の形態５）
図１５〜図１７は、本発明の実施の形態５における半導体装置の構成を示す図である。図１５はｘｚ平面で切った場合の（図１７のＸＶ−ＸＶ線に沿う）部分断面図であり、図１６はｙｘ平面で切った場合の（図１７のＸＶＩ−ＸＶＩ線に沿う）部分断面図である。図１７は樹脂基板ＲＳ１の下面図である。図１５〜図１７を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージＰＰ１は、実施の形態３におけるパッケージオンパッケージと、半導体パッケージ内部の導電層のパターンにおいて異なっている。
特に図１６を参照して、樹脂基板ＲＳ１の下面には導電層ＣＬ５が形成されており、樹脂基板ＲＳ３の上面には導電層ＣＬ６が形成されている。導電層ＣＬ５およびＣＬ６の各々は、ｙ軸方向（図１６中横方向）に延在した棒状の平面形状を有している。また、導電層ＣＬ５の図１６中左端部は、半導体パッケージＳＰ１の半田ボールＳＢ１ｂ、樹脂基板ＲＳ２に形成されたスルーホールＴＨｃ、および半導体パッケージＳＰ２の半田ボールＳＢ２ｂを通じて導電層ＣＬ６の左端部と電気的に接続されている。同様に、導電層ＣＬ５の右端部は、半導体パッケージＳＰ１の半田ボールＳＢ１ｃ、樹脂基板ＲＳ２に形成されたスルーホールＴＨｄ、および半導体パッケージＳＰ２の半田ボールＳＢ２ｃを通じて導電層ＣＬ６の右端部と電気的に接続されている。その結果、導電層ＣＬ５、半田ボールＳＢ１ｂ、スルーホールＴＨｃ、半田ボールＳＢ２ｂ、導電層ＣＬ６、半田ボールＳＢ２ｃ、スルーホールＴＨｄ、および半田ボールＳＢ１ｃによってコイルＣＯ１が形成されている。特に図１５を参照して、コイルＣＯ１の軸ＡＸはｘ軸方向を向いており、半導体パッケージＳＰ３の下面ＬＳの法線ＮＬは、ｚ軸方向を向いている。つまり、軸ＡＸと法線ＮＬとは互いに直交している。
また、樹脂基板ＲＳ３の内部には導電層ＣＬ７が形成されている。導電層ＣＬ７は導電層ＣＬ６と、半導体パッケージＳＰ３の１つの半田ボールＳＢ３（接続電極）との間を電気的に接続している。これにより、コイルＣＯ１は導電層ＣＬ７および半田ボールＳＢ３によってさらに構成されている。半導体パッケージＳＰ３が搭載される基板ＳＵＢの導電層ＣＬ８（配線）に半田ボールＳＢ３は直接電気的に接続されている。そして、導電層ＣＬ８を通じてコイルＣＯ１は他のパッケージオンパッケージＰＰ２のコイルＣＯ２と電気的に接続されている。パッケージオンパッケージＰＰ２は、パッケージオンパッケージＰＰ１とｙｚ平面に関して鏡面対称な形状を有している。すなわちコイルＣＯ２は、導電層ＣＬ９、半田ボールＳＢ４、スルーホールＴＨｅ、半田ボールＳＢ５、導電層ＣＬ１０、導電層ＣＬ１１、および半田ボールＳＢ６を含んでいる。
なお、これ以外のパッケージオンパッケージＰＰ１の構成は、実施の形態３におけるパッケージオンパッケージの構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態におけるパッケージオンパッケージＰＰによれば、実施の形態１のパッケージオンパッケージと同様の効果を得ることができる。
加えて、本実施の形態におけるパッケージオンパッケージＰＰ１においては、コイルＣＯ１の少なくとも一部は半田ボールＳＢ３によって構成されている。半田ボールＳＢ３は、基板ＳＵＢの導電層ＣＬ８に直接接続され、かつ導電層ＣＬ８を通じてコイルＣＯ１は他のパッケージオンパッケージＰＰ２のコイルＣＯ２と電気的に接続されるように構成されている。これにより、各パッケージオンパッケージのコイルを接続してコイルの巻き数を増加することができる。また、これらのコイルを使用して、テスタなどの外部機器との通信をおこなうこともできる。
（実施の形態６）
図１８〜図２０は、本発明の実施の形態６における半導体装置の構成を示す図である。図１８はｙｚ平面で切った場合の部分断面図であり、図１９は樹脂基板ＲＳ１の下面図であり、図２０は樹脂基板ＲＳ３の上面図である。図１８〜図２０を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージＰＰは、実施の形態３におけるパッケージオンパッケージと、半導体パッケージ内部の導電層のパターンにおいて異なっている。
特に図１９を参照して、半導体パッケージＳＰ１（上部半導体パッケージ）の樹脂基板ＲＳ１の下面には導電層ＣＬ１２が形成されている。導電層ＣＬ１２は環状の平面形状を有しており、樹脂基板ＲＳ１の外周に沿って形成されている。導電層ＣＬ１２の４つの角の各々には、半田ボールＳＢ１ａおよびＳＢ１ｂ（上部電極）を含めた半導体チップＳＴ１の４つの半田ボールＳＢ１の各々が形成されている。同様に、特に図２０を参照して、半導体パッケージＳＰ３（半導体パッケージ）の樹脂基板ＲＳ３の上面には導電層ＣＬ１３が形成されている。導電層ＣＬ１３は環状の平面形状を有しており、樹脂基板ＲＳ３の外周に沿って形成されている。導電層ＣＬ１３の４つの角の各々には、半田ボールＳＢ２ａおよびＳＢ２ｂを含めた半導体チップＳＴ２の４つの半田ボールＳＢ２の各々が接触する。特に図１８を参照して、導電層ＣＬ１２と導電層ＣＬ１３とは、半田ボールＳＢ１ａ、スルーホールＴＨｆ、および半田ボールＳＢ２ａを通じて互いに電気的に接続されている。その結果、導電層ＣＬ１２、導電層ＣＬ１３、半田ボールＳＢ１ａ、スルーホールＴＨｆ、および半田ボールＳＢ２ａによって２つのループよりなるコイルＣＯが形成されている。このコイルＣＯによってＺ軸方向の通信が可能となる。
なお、これ以外のパッケージオンパッケージＰＰ１の構成は、実施の形態３におけるパッケージオンパッケージの構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態におけるパッケージオンパッケージＰＰは、半導体パッケージＳＰ３と、半導体パッケージＳＰ１と、コイルＣＯとを備えている。半導体パッケージＳＰ１は半導体パッケージＳＰ３上に搭載され、かつ半導体パッケージＳＰ３と電気的に接続された半田バンプＳＢ１ａおよびＳＢ１ｂを有している。コイルＣＯは、少なくとも一部が半導体パッケージＳＰ３に設けられている。コイルＣＯの少なくとも一部は半田バンプＳＢ１ａおよびＳＢ１ｂによって構成されている。
本実施の形態におけるパッケージオンパッケージＰＰによれば、コイルＣＯの少なくとも一部が半田ボールＳＢ１ａおよびＳＢ１ｂによって構成されているので、機械的にコイルを巻く作業を省略することができ、コイルを実装するためのコストおよび時間を低減することができる。また、複数の半導体パッケージ間に跨るコイルを形成することにより、コイルの巻き数を増加させることができ、強力なコイルを形成することができる。
また、コイルＣＯの少なくとも一部は半導体パッケージＳＰ１内部に形成された導電層ＣＬ１２と、半導体パッケージＳＰ３内部に形成された導電層ＣＬ１３とによって構成されているので、コイルを実装するためのコストおよび時間を一層低減することができる。また、半導体チップにコイルを形成する場合に比べて、コイルの半径を大きくすることができる。
（実施の形態７）
図２１および図２２は、本発明の実施の形態７における半導体装置の構成を示す図である。図２１は電極および導電層の平面レイアウトを示す図であり、図２２は図２１のＸＸＩＩ−ＸＸＩＩ線に沿った断面図である。図２１および図２２を参照して、本実施の形態における半導体装置としてのパッケージオンパッケージＰＰは、実施の形態４におけるパッケージオンパッケージと、半導体チップ内部の導電層のパターンにおいて異なっている。
矩形の平面形状を有する半導体パッケージＳＰの４つの角の付近には、たとえばＡｕよりなる電極ＥＬ１〜ＥＬ４の各々が形成されている。電極ＥＬ１〜ＥＬ４の各々は半導体チップＳＴ１〜ＳＴ３を貫通しており、半導体チップＳＴ１〜ＳＴ３の各々は電極ＥＬ１〜ＥＬ４によって互いに電気的に接続されている。また、半導体チップＳＴ１内部には導電層ＣＬ１４が形成されており、半導体チップＳＴ２内部には導電層ＣＬ１５が形成されており、半導体チップＳＴ３内部には導電層ＣＬ１６が形成されている。導電層ＣＬ１４〜ＣＬ１６の各々は、電極ＥＬ１と電気的に接続されており、たとえば四角形の辺に対応する平面形状を有している。つまり、導電層ＣＬ１４〜ＣＬ１６と、電極ＥＬ１とによって３つのループよりなるコイルＣＯが形成されている。このコイルＣＯによって上下方向の通信が可能となる。
なお、半導体チップＳＴ１〜ＳＴ３の各々の内部には、コイルＣＯと電気的に接続された信号入出力用の配線（図示なし）が形成されており、半導体チップＳＴ１〜ＳＴ３の各々とコイルＣＯとの間の信号の伝達は、これらの配線を通じて行なわれる。
本実施の形態におけるパッケージオンパッケージＰＰによれば、実施の形態６のパッケージオンパッケージと同様の効果を得ることができる。
加えて、本実施の形態におけるパッケージオンパッケージＰＰによれば、半導体パッケージＳＰ４が複数の積層された半導体チップＳＴ１〜ＳＴ３を有している。複数の半導体チップＳＴ１〜ＳＴ３の各々は、法線ＮＬに沿って半導体チップＳＴ１〜ＳＴ３の各々を貫通する電極ＥＬ１およびＥＬ３により互いに電気的に接続されている。コイルＣＯの少なくとも一部は電極ＥＬ１によって構成されている。これにより、半導体チップを積層する処理と同時にコイルの一部を形成することができるので、実装コストおよび実装時間を低減することができる。
なお、本実施の形態においては、３つの半導体チップＳＰ１〜ＳＰ３が積層されている構成について示したが、積層される半導体チップの数は任意である。また、コイルＣＯの少なくとも一部が貫通電極によって構成されていればよく、電極ＥＬ１およびＥＬ３のうち一方のみが貫通電極であってもよい。
なお、本発明においては、半導体装置が２つ以上のコイルを備えていてもよい。これにより、１つのコイルを送信用とし、他のコイルを受信用とすることができる。また、半導体パッケージの数およびレイアウト、半導体チップの数およびレイアウト、半田ボールの数およびレイアウト、およびコイルの巻き数は任意である。さらに、接続電極は少なくとも半導体パッケージの電極であればよく、たとえばカーボンナノチューブなど半田バンプ以外の導電体であってもよい。
また、本発明は、上述のようなパッケージオンパッケージの他、厚みの大きい半導体パッケージや、ＳＩＰ（System In Package）にも適用可能である。特にパッケージオンパッケージは、高さ方向（ｚ軸方向）に数ｍｍの厚みを有していることが多いので、この厚みを利用してコイルを容易に形成することができる。
さらに、上記の実施の形態１〜７で説明した構成は、適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、低電力を要求される携帯機器に搭載される半導体装置として適している。また、半導体装置の組み換えで対応可能である製品に適している。さらに、金属接点を使用せずに通信可能であるため、海中撮影用デジタルカメラなどの防水機能を必要とする製品に搭載される半導体装置として適している。
ＡＸ 軸、ＣＬ１〜ＣＬ１６ 導電層、ＣＯ，ＣＯ１，ＣＯ２ コイル、ＤＢ 遅延バッファ、ＥＬ１〜ＥＬ４ 電極、ＦＦ 記憶素子、ＩＮＶ１ 受信用バッファ、ＩＮＶ２，ＩＮＶ３ 送信用バッファ、Ｌ１ 送信コイル、Ｌ２ 受信コイル、ＬＤ，ＬＤａ，ＬＤｂ ランド、ＬＳ 半導体パッケージ下面、ＭＲ，ＭＲ１〜ＭＲ３ モールド樹脂、ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路、ＮＬ 半導体パッケージ下面の法線、ＰＰ，ＰＰ１，ＰＰ２ パッケージオンパッケージ、Ｒ１ 抵抗、ＲＳ１〜ＲＳ４ 樹脂基板、Ｒxclk 受信クロック、Ｒxdata 受信データ、ＳＢ１，ＳＢ１ａ〜ＳＢ１ｃ，ＳＢ２，ＳＢ２ａ〜ＳＢ２ｃ，ＳＢ３〜ＳＢ６ 半田ボール、ＳＰ，ＳＰ１〜ＳＰ４ 半導体チップ、ＳＲ３ ソルダレジスト、ＳＴ１〜ＳＴ３ 半導体チップ、ＳＵＢ 基板、Ｔ１〜Ｔ１０ トランジスタ、ＴＨａ〜ＴＨｆ スルーホール、Ｔxclk 送信クロック、Ｔxdata 送信データ、Ｖbias バイアス電圧。

Claims (12)

  1. 主平面（ＬＳ）と、前記主平面（ＬＳ）から突出した接続電極（ＳＢ３）とを有する半導体パッケージ（ＳＰ３）と、
    少なくとも一部が前記半導体パッケージ（ＳＰ３）に設けられたコイル（ＣＯ）とを備え、
    前記コイル（ＣＯ）の軸が前記主平面（ＬＳ）の法線（ＮＬ）に対して傾斜している、半導体装置（ＰＰ）。
  2. 前記コイル（ＣＯ）の軸（ＡＸ）が前記主平面（ＬＳ）の法線（ＮＬ）に対して直交している、請求の範囲第１項に記載の半導体装置（ＰＰ）。
  3. 前記コイル（ＣＯ）の少なくとも一部は導線によって構成されている、請求の範囲第１項に記載の半導体装置。
  4. 前記半導体パッケージ（ＳＰ３）上に搭載され、かつ前記半導体パッケージ（ＳＰ３）と電気的に接続された上部接続電極（ＳＢ１ａ）を有する上部半導体パッケージ（ＳＰ１）をさらに備え、
    前記コイル（ＣＯ）の少なくとも一部は前記上部接続電極（ＳＢ１ａ）によって構成されている、請求の範囲第１項に記載の半導体装置（ＰＰ）。
  5. 前記コイル（ＣＯ）の少なくとも一部は前記半導体パッケージ（ＳＰ３）内部に形成された導電層（ＣＬ２）と、前記上部半導体パッケージ（ＳＰ１）内部に形成された上部導電層（ＣＬ１）とによって構成されている、請求の範囲第４項に記載の半導体装置（ＰＰ）。
  6. 前記コイル（ＣＯ１）は、前記半導体パッケージが搭載される基板（ＳＵＢ）の配線（ＣＬ８）に直接接続され、かつ前記配線（ＣＬ８）を通じて前記コイル（ＣＯ１）が他の半導体装置（ＰＰ２）のコイル（ＣＯ２）と電気的に接続されるように構成されている、請求の範囲第１項に記載の半導体装置（ＰＰ１）。
  7. 前記半導体パッケージ（ＳＰ４）は複数の積層された半導体チップ（ＳＴ１〜ＳＴ３）と、前記法線（ＮＬ）に沿って前記半導体チップ（ＳＴ１〜ＳＴ３）の各々を貫通することにより前記複数の半導体チップ（ＳＴ１〜ＳＴ３）の各々を互いに電気的に接続する貫通電極（ＥＬ１）とを有し、前記コイル（ＣＯ）の少なくとも一部は前記貫通電極（ＥＬ１）によって構成されている、請求の範囲第１項に記載の半導体装置（ＰＰ）。
  8. 前記コイル（ＣＯ１）から発生する磁界の変化に基づいて無線通信を行なう、請求の範囲第１項に記載の半導体装置（ＰＰ１）。
  9. 半導体パッケージ（ＳＰ３）と、
    前記半導体パッケージ（ＳＰ３）上に搭載され、かつ前記半導体パッケージ（ＳＰ３）と電気的に接続された上部接続電極（ＳＢ１ｂ）を有する上部半導体パッケージ（ＳＰ１）と、
    少なくとも一部が前記半導体パッケージ（ＳＰ３）に設けられたコイル（ＣＯ）とを備え、
    前記コイル（ＣＯ）の少なくとも一部は前記上部接続電極（ＳＢ１ｂ）によって構成されている、半導体装置（ＰＰ）。
  10. 前記コイル（ＣＯ）の少なくとも一部は前記半導体パッケージ（ＳＰ３）内部に形成された導電層（ＣＬ１３）と、前記上部半導体パッケージ（ＳＰ１）内部に形成された上部導電層（ＣＬ１２）とによって構成されている、請求の範囲第９項に記載の半導体装置（ＰＰ）。
  11. 前記半導体パッケージ（ＳＰ４）は複数の積層された半導体チップ（ＳＴ１〜ＳＴ３）と、前記法線（ＮＬ）に沿って前記半導体チップ（ＳＴ１〜ＳＴ３）の各々を貫通することにより前記複数の半導体チップ（ＳＴ１〜ＳＴ３）の各々を互いに電気的に接続する貫通電極（ＥＬ１）とを有し、前記コイル（ＣＯ）の少なくとも一部は前記貫通電極（ＥＬ１）によって構成されている、請求の範囲第９項に記載の半導体装置。
  12. 前記コイル（ＣＯ１）から発生する磁界の変化に基づいて無線通信を行なう、請求の範囲第９項に記載の半導体装置（ＰＰ１）。
JP2010529678A 2008-09-18 2009-07-02 半導体装置 Expired - Fee Related JP5536656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010529678A JP5536656B2 (ja) 2008-09-18 2009-07-02 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008239211 2008-09-18
JP2008239211 2008-09-18
PCT/JP2009/062099 WO2010032534A1 (ja) 2008-09-18 2009-07-02 半導体装置
JP2010529678A JP5536656B2 (ja) 2008-09-18 2009-07-02 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010032534A1 true JPWO2010032534A1 (ja) 2012-02-09
JP5536656B2 JP5536656B2 (ja) 2014-07-02

Family

ID=42039378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529678A Expired - Fee Related JP5536656B2 (ja) 2008-09-18 2009-07-02 半導体装置

Country Status (3)

Country Link
US (1) US8525294B2 (ja)
JP (1) JP5536656B2 (ja)
WO (1) WO2010032534A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690487B1 (ko) * 2010-11-08 2016-12-28 삼성전자주식회사 반도체 장치 및 제조 방법
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
US10269734B2 (en) * 2015-07-16 2019-04-23 Ultramemory Inc. Semiconductor element
US10483343B2 (en) * 2017-06-16 2019-11-19 Huawei Technologies Co., Ltd. Inductors for chip to chip near field communication

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414510A (en) * 1980-05-28 1983-11-08 General Electric Company Low cost sensing system and method employing anistropic magneto-resistive ferrite member
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
US5767563A (en) * 1995-12-22 1998-06-16 Micron Technology, Inc. Inductor formed at least partially in a substrate
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6310393B1 (en) * 1998-10-09 2001-10-30 Matsushita Electric Industrial Co., Ltd. Electric circuit and package for semiconductor
JP2000124406A (ja) * 1998-10-16 2000-04-28 Synthesis Corp 集積回路用データ通信装置ならびに集積回路チップおよびこの集積回路チップを用いた集積回路
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
KR100818266B1 (ko) * 2002-09-13 2008-03-31 삼성전자주식회사 고주파 집적회로에 사용되는 인덕터
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4131544B2 (ja) 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP2005229766A (ja) * 2004-02-16 2005-08-25 Nec Tokin Corp 電源モジュールおよびその製造方法
JP2005259969A (ja) * 2004-03-11 2005-09-22 Nec Electronics Corp 半導体装置およびその製造方法
JP4124365B2 (ja) 2004-08-24 2008-07-23 学校法人慶應義塾 電子回路
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP2006165287A (ja) * 2004-12-08 2006-06-22 Seiko Epson Corp 電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法
JP4609152B2 (ja) * 2005-03-30 2011-01-12 富士電機システムズ株式会社 超小型電力変換装置
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
JP2007165459A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp マルチチップモジュール
JP3933191B1 (ja) * 2006-03-13 2007-06-20 株式会社村田製作所 携帯電子機器
US7498918B2 (en) * 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
JP4821452B2 (ja) * 2006-06-20 2011-11-24 富士電機株式会社 超小型電力変換装置およびその製造方法
JP2008135430A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Ind Co Ltd 高周波モジュール
JP4835414B2 (ja) * 2006-12-07 2011-12-14 富士電機株式会社 超小型電力変換装置
JP5194749B2 (ja) * 2007-12-05 2013-05-08 富士電機株式会社 超小型電力変換装置
WO2009113372A1 (ja) * 2008-03-13 2009-09-17 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
WO2010032534A1 (ja) 2010-03-25
JP5536656B2 (ja) 2014-07-02
US20110272781A1 (en) 2011-11-10
US8525294B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
KR101066128B1 (ko) 전자회로
US9799556B2 (en) Land side and die side cavities to reduce package z-height
US20060176624A1 (en) Electronic circuit
KR101254528B1 (ko) 통신 보드
TW201843792A (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
JP6429647B2 (ja) 半導体装置
US20070018292A1 (en) Packaging for high speed integrated circuits
KR20210004830A (ko) Ic 칩용 중첩 인터포저 패키지
KR102317164B1 (ko) 집적 회로 및 이를 구비한 적층 회로
JP5536656B2 (ja) 半導体装置
JP2010109264A (ja) 半導体集積回路装置
JP2005203657A (ja) 半導体装置
JP5734217B2 (ja) 半導体装置
US9847305B2 (en) Semiconductor chip with multilayer solenoid coil and multi-chip module comprising the same
JP2008294423A (ja) 半導体装置
JP4068616B2 (ja) 半導体装置
US8276822B2 (en) Electronic circuit
TWI741983B (zh) 具有集中絕緣電線的封裝總成
JP4621917B2 (ja) 伝送線路
JP4765034B2 (ja) 受信器及び半導体装置
JP2014038880A (ja) 積層集積回路
US8405214B2 (en) Semiconductor package structure with common gold plated metal conductor on die and substrate
JP2008277332A (ja) 通信基板および半導体集積回路
JP7278016B2 (ja) 半導体装置
JPH0964269A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140424

R150 Certificate of patent or registration of utility model

Ref document number: 5536656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees