JPWO2009078200A1 - アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 - Google Patents
アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Download PDFInfo
- Publication number
- JPWO2009078200A1 JPWO2009078200A1 JP2009546166A JP2009546166A JPWO2009078200A1 JP WO2009078200 A1 JPWO2009078200 A1 JP WO2009078200A1 JP 2009546166 A JP2009546166 A JP 2009546166A JP 2009546166 A JP2009546166 A JP 2009546166A JP WO2009078200 A1 JPWO2009078200 A1 JP WO2009078200A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- active matrix
- matrix substrate
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 202
- 239000011159 matrix material Substances 0.000 title claims abstract description 177
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 239000011229 interlayer Substances 0.000 claims abstract description 129
- 239000010408 film Substances 0.000 claims description 485
- 239000010410 layer Substances 0.000 claims description 114
- 239000004065 semiconductor Substances 0.000 claims description 109
- 239000003990 capacitor Substances 0.000 claims description 108
- 238000003860 storage Methods 0.000 claims description 92
- 230000000149 penetrating effect Effects 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- 230000035515 penetration Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229920000178 Acrylic resin Polymers 0.000 claims description 7
- 239000004925 Acrylic resin Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 229920005749 polyurethane resin Polymers 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 3
- 229920003986 novolac Polymers 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 67
- 239000002184 metal Substances 0.000 description 67
- 239000007789 gas Substances 0.000 description 58
- 238000010586 diagram Methods 0.000 description 20
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 14
- 229910004205 SiNX Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 10
- 239000012528 membrane Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 235000019557 luminance Nutrition 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000007607 die coating method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 polysiloxane Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000002087 whitening effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 235000010384 tocopherol Nutrition 0.000 description 1
- 235000019731 tricalcium phosphate Nutrition 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
行および列方向に並ぶ画素領域（５Ｌ・５Ｒ・５Ｍ）と、互いに直交する走査信号線（１６α・１６β）およびデータ信号線（Ｓｐ・Ｓｑ・ｓｐ・ｓｑ）と、走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する２つの画素領域（５Ｌ・５Ｒ）の間隙と重なるように２本のデータ信号線（Ｓｑ・ｓｐ）が設けられたアクティブマトリクス基板であって、層間絶縁膜には、２本のデータ信号線（Ｓｑ・ｓｐ）の間隙と重なるように刳り貫き部Ｋが形成され、該刳り貫き部Ｋの一部がゲート絶縁膜を介して走査信号線（１６α・１６β）に重なる。上記構成によれば、隣り合う２つの画素領域の間隙と重なるように２本のデータ信号線が設けられるアクティブマトリクス基板において、該２本のデータ信号線が走査信号線上において残留物により短絡しても、これら配線を剥き出しにすることなく短絡を解消することができる。
Description
本発明は、隣接する２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられたアクティブマトリクス基板およびこれを備えた液晶パネル等に関する。
特許文献１には、１つの画素の両側に２本の信号線（１本は冗長用の信号線）を設け、この画素に含まれる１つの画素電極を、ＴＦＴ（薄膜トランジスタ）を介して２本の信号線それぞれに接続する液晶表示装置が開示されている。この液晶表示装置では、隣り合う２つの画素の間隙に信号線が２本近接して設けられることになるため、この近接する２本の信号線（画素を挟むことなく隣接し、互いに異なる画素に対応する２本の信号線）が製造工程において短絡し易いという問題がある。ここで特許文献１には、ＴＦＴ上の保護膜に、この近接する２本の信号線間に位置する溝を形成しておき、画素電極のパターニング時に短絡部分（近接する２本の信号線間の短絡箇所）を切断する手法が開示されている。
日本国公開特許公報「特開２００３−１０７５０２号公報（公開日：２００３年４月９日）」
しかしながら、特許文献１記載の液晶表示装置では、走査線や補助容量用電極配線が剥き出しになったりあるいは切断されたりすることを避けるため（特許文献１の図４参照）、これらの配線上には溝が形成されていない。すなわち、近接する２本の信号線がこれらの配線（走査線や補助容量用電極配線）上で短絡するとこの短絡を修復できないという問題があった。
本発明では、隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられるアクティブマトリクス基板において、これら２本のデータ信号線が走査信号線（上記の「走査線」に対応）や保持容量配線（上記の「補助容量用電極配線」に対応）上で残留物により短絡しても、これら配線を剥き出しにすることなく該短絡を解消することができる構成を提案する。
本発明のアクティブマトリクス基板は、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられたアクティブマトリクス基板であって、上記層間絶縁膜には、上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して走査信号線と重なっていることを特徴とする。なお、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域とし、該第１領域の行方向の隣接領域を第１隣接領域とする。
上記構成によれば、例えば、ゲート絶縁膜上に第１領域と重なるように半導体層を形成しておいて層間絶縁膜に上記刳り貫き部を形成することで、走査信号線を剥き出しにすることなく、２本のデータ信号線を短絡させる残留物を露出させることができ、例えば画素電極のパターニング時に、この露出した残留物を切断・分離することができる。すなわち、上記２本のデータ信号線が走査信号線上で残留物（残留メタルや残留半導体層あるいはそれらの積層物）によって短絡しても、その後の製造工程で、走査信号線を剥き出しにすることなく（走査信号線上にゲート絶縁膜を残したまま）該残留物を切断あるいは除去し、この短絡を解消することができる。
本発明のアクティブマトリクス基板は、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、行方向に延伸する保持容量配線と、保持容量配線および走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられたアクティブマトリクス基板であって、上記層間絶縁膜には上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して保持容量配線と重なっていることを特徴とする。なお、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域とし、該第２領域の行方向の隣接領域を第２隣接領域とする。
上記構成によれば、例えば、ゲート絶縁膜上に第２領域と重なるように半導体層を形成しておいて層間絶縁膜に上記刳り貫き部を形成することで、保持容量配線を剥き出しにすることなく、２本のデータ信号線を短絡させる残留物を露出させることができ、例えば画素電極のパターニング時に、この露出した残留物を切断することができる。すなわち、上記２本のデータ信号線が保持容量配線上で残留物（残留メタルや残留半導体層あるいはそれらの積層物）によって短絡しても、その後の製造工程で、保持容量配線を剥き出しにすることなく（保持容量配線上にゲート絶縁膜を残したまま）該残留物を切断あるいは除去し、この短絡を解消することができる。
本アクティブマトリクス基板では、上記刳り貫き部は上記２本のデータ信号線に沿う延伸形状である構成とすることもできる。
本アクティブマトリクス基板では、上記第１隣接領域と重なるように半導体層が設けられている構成とすることもできる。また、本アクティブマトリクス基板では、上記第２隣接領域と重なるように半導体層が設けられている構成とすることもできる。
本アクティブマトリクス基板では、第１領域上のゲート絶縁膜の厚みは、第１隣接領域上のゲート絶縁膜の厚み以下である構成とすることもできる。この場合、第１隣接領域上のゲート絶縁膜は複数の絶縁膜で構成されていてもよい。また、第１隣接領域上のゲート絶縁膜は無機絶縁膜と有機絶縁膜とで構成され、第１領域上のゲート絶縁膜は有機絶縁膜のみで構成されているかあるいは無機絶縁膜と有機絶縁膜とで構成されていてもよい。また、アクティブ素子形成領域上のゲート絶縁膜は、第１隣接領域上のゲート絶縁膜よりも薄い構成とすることもできる。
本アクティブマトリクス基板では、第２領域上のゲート絶縁膜の厚みは、第２隣接領域上のゲート絶縁膜の厚み以下である構成とすることもできる。この場合、第２隣接領域上のゲート絶縁膜は複数の絶縁膜で構成されていてもよい。また、第２隣接領域上のゲート絶縁膜は無機絶縁膜と有機絶縁膜とで構成され、第２領域上のゲート絶縁膜は有機絶縁膜のみで構成されているかあるいは無機絶縁膜と有機絶縁膜とで構成されていてもよい。また、アクティブ素子形成領域上のゲート絶縁膜は、第２隣接領域上のゲート絶縁膜よりも薄い構成とすることもできる。
本アクティブマトリクス基板では、第１隣接領域上のゲート絶縁膜は、塗布形成可能な絶縁膜を含んで構成されている構成とすることもできる。また、第２隣接領域上のゲート絶縁膜は、塗布形成可能な絶縁膜を含んで構成されている構成とすることもできる。なお、塗布形成可能な絶縁膜はＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよい。
本アクティブマトリクス基板では、上記層間絶縁膜は複数の絶縁膜で構成されていてもよい。この場合、上記層間絶縁膜は無機絶縁膜と有機絶縁膜とを有する構成とすることもできる。
また、本アクティブマトリクス基板では、上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれている構成とすることもできる。
本アクティブマトリクス基板では、各画素領域に画素電極が設けられ、上記２本のデータ信号線はそれぞれ、トランジスタを介して同一の画素電極に接続されている構成とすることもできる。
本アクティブマトリクス基板では、各画素領域に画素電極が設けられ、上記２本のデータ信号線はそれぞれ、トランジスタを介して異なる画素領域の画素電極に接続されている構成とすることもできる。
本アクティブマトリクス基板では、各画素領域に複数の画素電極が設けられ、該複数の画素電極それぞれがトランジスタを介して同一のデータ信号線に接続されている構成とすることもできる。
本アクティブマトリクス基板では、第１隣接領域と重なる半導体層が走査信号線を跨ぐように形成されていてもよく、また、第２隣接領域と重なる半導体層が保持容量配線を跨ぐように形成されていてもよい。
本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線とこれを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域として、第１工程においては、各データ信号線を形成する前に、上記第１領域と重なるように半導体層を形成しておくことを特徴とする。
本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線および保持容量配線とこれらを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域として、第１工程においては、各データ信号線を形成する前に、上記第２領域と重なるように半導体層を形成しておくことを特徴とする。
本アクティブマトリクス基板の製造方法では、第３工程で、透明導電性膜のパターニングと同時に、上記間隙に露出した導電性残留物をエッチングしてもよい。この場合、第３工程の後、上記間隙下に露出した半導体層をエッチングする第４工程をさらに含んでもよい。また、上記半導体層には、第１工程で導電性残留物下に意図せず残留したものと、第１工程で意図的に形成したものとが含まれていてもよい。また、第１工程で意図せず上記間隙下に残留した半導体層を、第２工程での刳り貫き部形成時にエッチングしてもよい。
本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線とこれを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域として、第１工程においては、上記ゲート絶縁膜に膜厚の大きな部分と膜厚の小さな部分とを形成するとともに、第１領域上を膜厚の大きな部分としておくことを特徴とする。
また、本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線および保持容量配線とこれらを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域として、第１工程においては、上記ゲート絶縁膜に膜厚の大きな部分と膜厚の小さな部分とを形成するとともに、第２領域上を膜厚の大きな部分としておくことを特徴とする。
本アクティブマトリクス基板の製造方法では、第３工程では、透明導電性膜のパターニングと同時に、上記間隙に露出した導電性残留物をエッチングしてもよい。この場合、第１工程で意図せず上記間隙下に残留した半導体層を、第２工程での刳り貫き部形成時にエッチングしてもよい。また、第１工程で意図せず上記間隙下に残留した半導体層と該間隙下の導電性残留物とからなる残留積層物のうち、導電性残留物を第３工程でエッチングしてもよい。また、上記残留積層物のうちの半導体層をエッチングする第４工程をさらに含んでもよい。また、第１工程では、トランジスタのチャネル下を膜厚の小さな部分としておいてもよい。
本液晶パネルは、上記アクティブマトリクス基板と共通電極を含む基板とを備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
本アクティブマトリクス基板によれば、隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられるアクティブマトリクス基板において、近接する２本のデータ信号線が走査信号線や保持容量配線上で残留物（残留メタルや残留半導体層あるいはそれらの積層物）によって短絡しても、その後の製造工程で、走査信号線や保持容量配線を剥き出しにすることなく（走査信号線上にゲート絶縁膜を残したまま）該残留物を切断あるいは除去し、この短絡を解消することができる。
３・１０３ アクティブマトリクス基板
５Ｌ・５Ｒ・５Ｍ 画素領域
１２ トランジスタ
１６α・１６β 走査信号線
１７ 画素電極
１８ 保持容量配線
２１ 有機ゲート絶縁膜
２２ 無機ゲート絶縁膜
２４ ２４ｘ・２４ｙ 半導体層
２５ 無機層間絶縁膜
２６ 有機層間絶縁膜
２７ 層間絶縁膜
８４ 液晶表示ユニット
６０１ テレビジョン受像機
８００ 液晶表示装置
Ｓｐ・Ｓｑ・ｓｐ・ｓｑ 第１・第２データ信号線
Ｋ 刳り貫き部
ＲＭ 残留メタル
ＲＳ 残留半導体層
Ｘ 第１領域
Ｙ 第２領域
５Ｌ・５Ｒ・５Ｍ 画素領域
１２ トランジスタ
１６α・１６β 走査信号線
１７ 画素電極
１８ 保持容量配線
２１ 有機ゲート絶縁膜
２２ 無機ゲート絶縁膜
２４ ２４ｘ・２４ｙ 半導体層
２５ 無機層間絶縁膜
２６ 有機層間絶縁膜
２７ 層間絶縁膜
８４ 液晶表示ユニット
６０１ テレビジョン受像機
８００ 液晶表示装置
Ｓｐ・Ｓｑ・ｓｐ・ｓｑ 第１・第２データ信号線
Ｋ 刳り貫き部
ＲＭ 残留メタル
ＲＳ 残留半導体層
Ｘ 第１領域
Ｙ 第２領域
本発明にかかる実施の形態の例を、図１〜３１を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる本アクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。
〔実施の形態１〕
図１は、本アクティブマトリクス基板の一構成例を示す平面図である。図１に示すように、本アクティブマトリクス基板３には、１つの画素領域列に対応して、その両側に、第１および第２データ信号線が設けられる。すなわち、行方向に隣接する２つの画素領域の間隙（換言すれば、隣接する２つの画素領域列間）と重なるように２本のデータ信号線が設けられており、この２本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の１つの画素領域に含まれる画素電極は、トランジスタを介して１本の走査信号線に接続されるとともに該トランジスタを介して上記第１あるいは第２データ信号線に接続される。具体的には、同一の画素領域列において、２行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線（第１あるいは第２データ信号線）に接続されている。
図１は、本アクティブマトリクス基板の一構成例を示す平面図である。図１に示すように、本アクティブマトリクス基板３には、１つの画素領域列に対応して、その両側に、第１および第２データ信号線が設けられる。すなわち、行方向に隣接する２つの画素領域の間隙（換言すれば、隣接する２つの画素領域列間）と重なるように２本のデータ信号線が設けられており、この２本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の１つの画素領域に含まれる画素電極は、トランジスタを介して１本の走査信号線に接続されるとともに該トランジスタを介して上記第１あるいは第２データ信号線に接続される。具体的には、同一の画素領域列において、２行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線（第１あるいは第２データ信号線）に接続されている。
例えば、画素領域５Ｌの両側にはこれに対応する第１および第２データ信号線Ｓｐ・Ｓｑが設けられ、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応する第１および第２データ信号線ｓｐ・ｓｑが設けられる。すなわち、行方向に隣接する２つの画素領域５Ｌ・５Ｒの間隙と重なるように２本のデータ信号線Ｓｑ・ｓｐが設けられており、これらデータ信号線Ｓｑ・ｓｐは、画素領域を挟むことなく隣接している。画素領域５Ｒ・５Ｌそれぞれの構造は同じであり、例えば画素領域５Ｌについては、走査信号線１６α上に半導体層２４を介してトランジスタ１２のソース電極８とドレイン電極９とが形成され、走査信号線１６αがトランジスタ１２のゲート電極として機能している。なお、ソース電極８は第１データ信号線Ｓｐに接続され、ドレイン電極９はコンタクトホール１１を介して画素電極１７に接続されている。
また、本アクティブマトリクス基板３には、画素領域を横切るように、行方向に延伸する保持容量配線が設けられており、例えば、保持容量配線１８は画素領域５Ｒ・５Ｌの各画素電極と保持容量を形成している。なお、第１および第２データ信号線Ｓｐ・Ｓｑは、画素領域５Ｌと列方向に隣接する画素領域５Ｍにも対応しており、該画素領域５Ｍの画素電極はトランジスタを介して走査信号線１６βに接続されるとともに該トランジスタを介してデータ信号線Ｓｑに接続されている。
本アクティブマトリクス基板３を備えた液晶表示装置では、２本の走査信号線が同時に選択され、同一画素列の２個の画素に対して同時に書き込みが行われる。例えば、走査信号線１６α・１６βが同時に選択され、データ信号線Ｓｐから画素領域５Ｌの画素電極１７への書き込みと、データ信号線Ｓｑから画素領域５Ｍの画素電極への書き込みとが同時に行われる。該構成では、一水平走査期間を走査信号線が１本ずつ選択される場合と同じにすれば２倍の本数の走査信号線を走査することができ、走査信号線の本数を上記場合と同じにすれば一水平走査期間を２倍にすることができる。したがって、本液晶表示装置は、単位時間当たりのコマ数（例えば、フレーム数、サブフレーム数、フィールド数）を２倍（例えば、１２０コマ／秒）にする倍速駆動に好適である。また、走査信号線が２１６０本あるデジタルシネマ規格の表示装置や走査信号線４３２０本のスーパーハイビジョン規格の表示装置にも好適である。
ここで、本アクティブマトリクス基板３では、トランジスタを覆う層間絶縁膜に、画素領域を挟むことなく隣接する（以下、近接すると表現する）２本のデータ信号線の間隙と重なるように、溝状の刳り貫き部が形成されている。この刳り貫き部は走査信号線と交差して（重なって）おり、走査信号線のうち刳り貫き部と交差する領域を第１領域、該第１領域の行方向の隣接領域を第１隣接領域として、第１領域はゲート絶縁膜を介して刳り貫き部と重なっており、かつ第１隣接領域と重なるように半導体層が設けられている。また、上記刳り貫き部は保持容量配線と交差して（重なって）おり、保持容量配線のうち刳り貫き部と交差する領域を第２領域、該第２領域の行方向の隣接領域を第２隣接領域として、第２領域はゲート絶縁膜を介して刳り貫き部と重なっており、かつ第２隣接領域と重なるように半導体層が設けられている。
例えば、上記層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように、溝状の刳り貫き部Ｋが形成されている。この刳り貫き部Ｋは走査信号線１６αと交差しており、走査信号線１６αのうち刳り貫き部Ｋと交差する領域を第１領域Ｘ、該第１領域Ｘの行方向の隣接領域を第１隣接領域として、第１領域Ｘはゲート絶縁膜を介して刳り貫き部Ｋと重なっており、かつ第１隣接領域と重なるように半導体層２４ｘが設けられている。また、刳り貫き部Ｋは保持容量配線１８と交差しており、保持容量配線１８のうち刳り貫き部Ｋと交差する領域を第２領域Ｙ、第１領域Ｙの行方向の隣接領域を第２隣接領域として、第２領域Ｙはゲート絶縁膜を介して刳り貫き部Ｋと重なっており、かつ第２隣接領域と重なるように半導体層２４ｙが設けられている。
図１４（ａ）（ｂ）は、図１のａ−ａ断面図の例である。なお、図１４（ａ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１４（ｂ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルＲＭがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板３（図１）のａ−ａ断面をみると、基板（透明絶縁性基板）３１上に無機ゲート絶縁膜２２が形成され、無機ゲート絶縁膜２２上に近接する２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されおり、図１４（ａ）では刳り貫き部Ｋ下には無機ゲート絶縁膜がなく、図１４（ｂ）では刳り貫き部Ｋ下に無機ゲート絶縁膜２２が配され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。なお、層間絶縁膜２７上には画素電極１７が形成される。
図１４（ｃ）（ｄ）は、図１のｂ−ｂ断面図の例である。なお、図１４（ｃ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１４（ｄ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板３（図１）のｂ−ｂ断面をみると、基板３１に形成された走査信号線１６αを覆うように無機ゲート絶縁膜２２が形成され、無機ゲート絶縁膜２２上に近接する２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されており、図１４（ｃ）では刳り貫き部Ｋ下（第１領域上）に無機ゲート絶縁膜２２が配される一方、その両側（第１隣接領域上）に無機ゲート絶縁膜２２および半導体層２４ｘが配されている。また、図１４（ｄ）では刳り貫き部Ｋ下（第１領域上）に無機ゲート絶縁膜２２が配される一方、その両側（第１隣接領域上）に無機ゲート絶縁膜２２および半導体層２４ｘが配され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。
図１４（ｅ）（ｆ）は、図１のｃ−ｃ断面図の例である。なお、図１４（ｅ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１４（ｆ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板３（図１）のｃ−ｃ断面をみると、基板３１に形成された保持容量配線１８を覆うように無機ゲート絶縁膜２２が形成され、無機ゲート絶縁膜２２上に近接する２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されており、図１４（ｅ）では刳り貫き部Ｋ下（第２領域上）に無機ゲート絶縁膜２２が配される一方、その両側（第２隣接領域上）に無機ゲート絶縁膜２２および半導体層２４ｙが配されている。また、図１４（ｆ）では刳り貫き部Ｋ下（第２領域上）に無機ゲート絶縁膜２２が配される一方、その両側（第２隣接領域上）に無機ゲート絶縁膜２２および半導体層２４ｙが配され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。なお、層間絶縁膜２７上には画素電極１７が形成される。
以下にアクティブマトリクス基板３の製造方法を、図１および図２〜５を用いて説明する。ここで、図２（ａ）〜（ｄ）に、図１のａ−ａ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがなかった箇所）の製造過程の状態を示し、図３（ａ）〜（ｄ）に、図１のａ−ａ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがあった箇所）の製造過程の状態を示し、図４（ａ）〜（ｅ）に、図１のｂ−ｂ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがなかった箇所）の製造過程の状態を示し、図５（ａ）〜（ｅ）に、図１のｂ−ｂ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがあった箇所）の製造過程の状態を示す。
アクティブマトリクス基板３を製造する際には、まず、ガラス等の透明絶縁性基板３１上に、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜してフォトリソグラフィーを行い、さらにドライエッチング、レジスト剥離することで走査信号線１６α等および保持容量配線１８を同時形成する。
次に、走査信号線１６α等および保持容量配線１８を覆うように、厚さ約４０００ÅのＳｉＮｘ（窒化ケイ素）膜からなる無機ゲート絶縁膜２２、厚さ約１５００Åのアモルファスシリコンからなる活性半導体層、およびリンをドープした厚さ約５００Åのｎ型低抵抗半導体層を、ＣＶＤにて連続成膜する。なお、ＳｉＮｘ膜（ゲート絶縁膜）の形成には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、アモルファスシリコン（活性半導体層）の形成には、ＳｉＨ４ガスとＨ２ガスとの混合ガスを用い、ｎ型低抵抗半導体層の形成には、ＳｉＨ４ガスとＰＨ３ガスとＨ２ガスとの混合ガスを用いる。
そして、上記半導体層（活性半導体層およびｎ型低抵抗半導体層）にフォトリソグラフィーを行った後、ドライエッチング、レジスト剥離を行い、島状（アイランド状）半導体層を形成する。この島状半導体層には、トランジスタ（薄膜トランジスタＴＦＴ）のチャネル部に置かれる半導体層２４（図１参照）と、走査信号線およびデータ信号線が重なる（交差する）部分に置かれる半導体層２４Ｘ（図４・５参照）と、保持容量配線およびデータ信号線が重なる（交差する）部分に置かれる半導体層２４Ｙとが含まれている。
続いて、Ｍｏ／Ａｌ／Ｍｏからなる積層膜をスパッタにより成膜し、さらにフォトリソグラフィーとウエットエッチングを行うことで、データ信号線Ｓｑ・ｓｐ、ソース電極８およびドレイン電極９（その引き出し電極含む）を同時形成する。なお、ウエットエッチングのエッチャントとして、例えば、リン酸・硝酸・酢酸の混合液を使用する。さらに、連続してｎ型低抵抗半導体層にエッチング（ソース・ドレイン分離エッチング）を行い、レジストを剥離する。これにより、ＴＦＴが形成される。
次に、基板全面を覆うように層間絶縁膜２７をＣＶＤにて成膜する。ここでは層間絶縁膜２７として、厚さ約３０００ÅのＳｉＮｘからなるパッシベーション膜（無機層間絶縁膜）を形成している。パッシベーション膜の形成には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用いる。これにより、図２〜図５の（ａ）で示す状態が実現される。なお、図３（ａ）や図５（ａ）に示す残留メタルＲＭは、例えば、データ信号線Ｓｑ・ｓｐ形成時のパターニング不良等による膜残りである。
続いて、フォトリソグラフィー、およびＣＦ４ガスとＯ２ガスとの混合ガスを用いたドライエッチングを行うことで、層間絶縁膜２７と無機ゲート絶縁膜２２とを連続してエッチングする。これにより、層間絶縁膜２７には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なる溝状の刳り貫き部Ｋと、画素電極およびドレイン電極のコンタクト用パターンと、走査信号線および外部引き出し端子のコンタクト用パターンと、データ信号線および外部引き出し端子のコンタクト用パターンとが形成される（図２〜図５の（ｂ）参照）。
これにより、データ信号線Ｓｑ・ｓｐ間の残留メタルＲＭを露出させることができる（図３（ｂ）・図５（ｂ）参照）。ここで、刳り貫き部Ｋの形成時に、半導体層２４Ｘ（走査信号線１６αおよびデータ信号線Ｓｑ・ｓｐが重なる部分に置かれた半導体層）のうちその上に残留メタルＲＭがないもの（図４（ａ）参照）はエッチング除去されるが、この半導体層２４Ｘがエッチングストッパとして機能するため、その下の無機ゲート絶縁膜２２の少なくとも一部はエッチングされずに残る（図４（ｂ）参照）。すなわち、走査信号線１６αは剥き出しにならない。保持容量配線およびデータ信号線が重なる（交差する）部分に置かれる半導体層についても同様の機能があり、これによって保持容量配線が剥き出しにならない。また、半導体層がない部分（下にデータ信号線Ｓｑ・ｓｐや保持容量配線がない部分）は、刳り貫き部Ｋの形成時に、層間絶縁膜２７およびゲート絶縁膜２２の両方が除去される（図２（ｂ）参照）。なお、半導体層２４Ｘ（走査信号線１６αおよびデータ信号線Ｓｑ・ｓｐが重なる部分に置かれた半導体層）のうちその上に残留メタルＲＭがあるもの（図５（ａ）参照）はエッチング除去されずに残る（図５（ｂ）参照）。
その後、刳り貫き部Ｋおよび各種コンタクトパターンを含む基板全面を被覆するように透明導電膜（例えば、アモルファスＩＴＯ）をスパッタリングにより形成する（図２〜図５の（ｃ）参照）。その後、フォトリソグラフィーおよびウエットエッチングを行うことで、画素電極１７を形成する。このウエットエッチングのエッチャントとしては、例えば、リン酸・硝酸・酢酸の混合液を使用する。こうすれば、透明導電膜（例えば、アモルファスＩＴＯ）のパターニングと同時にデータ信号線Ｓｑ・ｓｐ間の残留メタルＲＭをエッチングし、残留メタルＲＭを刳り貫き部Ｋ下において切断あるいは除去することができる（図３（ｄ）・図５（ｄ）参照）。
ここで、走査信号線や保持容量配線とデータ信号線とが重なる（交差する）部分に残留メタルＲＭが生じた場合には、この残留メタルＲＭをエッチング除去しても、その下に半導体層２４Ｘが残る可能性が高い（図５（ｄ）参照）。そこで、この半導体層２４Ｘを除去すべく、リワークエッチングを行う。具体的には、ＳＦ６とＨＣｌとの混合ガスを用いて、半導体層２４Ｘをドライエッチングする。これらの混合ガスによれば、無機ゲート絶縁膜２２（ＳｉＮｘ）と半導体層２４Ｘとの選択比が確保され、刳り貫き部Ｋ内で露出した無機ゲート絶縁膜２２（図２〜４の（ｄ）参照）をほとんどエッチングすることなく、刳り貫き部Ｋ内で露出した半導体層２４Ｘをエッチングし、半導体層２４Ｘを刳り貫き部Ｋ下において切断あるいは除去することができる（図５（ｅ）参照）。上記リワークエッチング（ドライエッチング）では、エッチング選択比の観点からＳＦ６とＨＣｌとの混合ガスを用いることが好ましいが、半導体層２４Ｘをエッチングしつつ無機ゲート絶縁膜２２をある程度の厚さ（走査信号線や保持容量配線が剥き出しにならない程度の厚さ）残せるものであれば足り、例えば、ＣＦ６とＯ２との混合ガスを用いることもできる。
なお、図３（ａ）〜（ｄ）は、図１のａ-ａ線部（刳り貫き部Ｋが走査信号線や保持容量配線と重ならない部分）に残留メタルＲＭのみが生じた場合を示しているが、この部分に、残留半導体層ＲＳおよび残留メタルＲＭが生じる場合もある。このような場合でも、上記の各工程を行うことで、図６（ａ）〜（ｅ）のようにしてこれら（残留半導体層ＲＳおよび残留メタルＲＭ）を刳り貫き部Ｋ下において切断あるいは除去することができる。
すなわち、残留メタルＲＭは画素電極のパターニング時に切断あるいは除去され、残留半導体層ＲＳは画素電極パターニング後のリワークエッチング（ドライエッチング）によって切断あるいは除去される。
すなわち、残留メタルＲＭは画素電極のパターニング時に切断あるいは除去され、残留半導体層ＲＳは画素電極パターニング後のリワークエッチング（ドライエッチング）によって切断あるいは除去される。
さらに、この刳り貫き部Ｋが走査信号線や保持容量配線と重ならない部分に、残留半導体層ＲＳのみが生じる場合もある。このような場合でも、上記の各工程を行うことで、図７（ａ）〜（ｄ）のようにして残留半導体層ＲＳを刳り貫き部Ｋ下において切断あるいは除去することができる。すなわち、残留半導体層ＲＳは刳り貫き部Ｋ形成時に切断あるいは除去される。
以上のように、本アクティブマトリクス基板３によれば、近接する２本のデータ信号線（例えば、Ｓｑ・ｓｐ）が走査信号線(１６α・１６β)上や保持容量配線１８上で残留物（残留メタルや残留半導体層あるいはそれらの積層物）によって短絡しても、その後の製造工程で、走査信号線(１６α・１６β)や保持容量配線１８を剥き出しにすることなく（走査信号線上や保持容量配線上にゲート絶縁膜を残したまま）該残留物を切断あるいは除去し、この短絡を解消することができる。
なお、図５（ｂ）で半導体層２４Ｘを刳り貫き部Ｋよりも幅広に形成している（このため、図１において第１隣接領域上に半導体層２４ｘが残る）のは、刳り貫き部形成時にパターニングズレ（例えば、想定位置から０．５μｍから１．５μｍ程度のズレ）が生じても走査信号線１６αが剥き出しになることを回避するためである。同様に、図１において第２隣接領域上に半導体層２４ｙが残るようにしているため、刳り貫き部Ｋの形成時にパターニングズレが生じても保持容量配線１８αが剥き出しになることを回避することができる。もっとも、例えば上記ズレを考慮しなくてよい場合には、図１において第１隣接領域上に半導体層２４ｘが残らないような構成や、同図において第２隣接領域上に半導体層２４ｙが残らないような構成も当然可能である。
さらに、図１において、半導体層２４ｘ・２４ｙを第１・第２隣接領域上からさらに列方向に拡げておいてもよい。すなわち、図３０に示すように、半導体層２４ｘが走査信号線１６を跨ぐように形成されていたり、半導体層２４ｙが保持容量配線１８を跨ぐように形成されていたりする構成でもよい。こうすれば、走査信号線１６や保持容量配線１８の線幅がばらついても、走査信号線１６や保持容量配線１８が剥き出しになることを回避することができる。
図１のアクティブマトリクス基板３では、層間絶縁膜２７（図４参照）をパッシベーション膜（無機層間絶縁膜）で構成しているが、これに限定されない。例えば、図１６のように、層間絶縁膜２７を無機層間絶縁膜２５と有機層間絶縁膜２６とで構成することもできる。こうすれば、トランジスタ上の層間絶縁膜２７が厚くなるので、図５（ｄ）の状態から半導体層２４Ｘをドライエッチングする際に、トランジスタ上の層間絶縁膜２７が除去されてトランジスタが剥き出しになってオフ特性が悪化してしまうといった問題を回避することができる。また、層間絶縁膜２７を厚くすると、画素電極（あるいはドレイン電極）と走査信号線との寄生容量や画素電極とデータ信号線（あるいはソース電極）との寄生容量を低減する効果もある。なお、図１６のように層間絶縁膜２７を無機層間絶縁膜２５と有機層間絶縁膜２６とで構成する場合には、アクティブマトリクス基板３を図１８のように構成することもできる。同図に示すように、トランジスタ１２のドレイン電極９を保持容量配線１８上まで引き出すことで、画素電極１７および保持容量配線１８間の容量（保持容量）を十分に確保することができる。
さらにこの場合、図２８に示すように、行方向に隣接する２つの画素領域（例えば、５Ｌ・５Ｒ）の間隙に沿う部分と重なるように２本のデータ信号線（例えば、Ｓｑ・ｓｐ）を配置することもできる。すなわち、画素電極を、その一部（エッジ部）がデータ信号線や走査信号線（例えば、１６α・１６β）に重なるまで拡げることが可能となる。
ここで、図２９（ａ）（ｂ）に、図２８のｖ−ｖ断面図を示す。なお、図２９（ａ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図２９（ｂ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。また、図２９（ｅ）（ｆ）に、図２８のｗ−ｗ断面図を示す。なお、図２９（ｅ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図２９（ｆ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。また、図２９（ｃ）（ｄ）に、図２８のｚ−ｚ断面図を示す。なお、図２９（ｃ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図２９（ｄ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。
図２８・２９に示すように、層間絶縁膜２７を無機層間絶縁膜２５と有機層間絶縁膜２６とで構成する場合には、画素電極・走査信号線間の寄生容量や画素電極・データ信号線間の寄生容量が低減されるため、画素電極を、データ信号線や走査信号線に重なるまで拡げることができ、超高開口率のアクティブマトリクス基板を実現することができる。
図１６の無機層間絶縁膜２５および有機層間絶縁膜２６は例えば、以下のようにして形成することができる。すなわち、トランジスタ（ＴＦＴ）を形成した後、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６に、刳り貫き部Ｋおよび各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ４ガスとＯ２ガスとの混合ガスを用いて、無機層間絶縁膜２５および無機ゲート絶縁膜２２を連続してドライエッチングする。
なお、本アクティブマトリクス基板では、有機層間絶縁膜２６の厚さを１．５μｍ〜３．０μｍ程度としている。有機層間絶縁膜２６には、アクリル系樹脂材料のほか、ＳＯＧ（スピンオンガラス）材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂等を用いることができる。なお、形成条件や誘電率の条件等を満たすのであれば、有機層間絶縁膜２６の代わりに無機系の絶縁膜を用いることもできる。
図１のアクティブマトリクス基板３を図２０のように変形することもできる。すなわち、各画素領域に２つのトランジスタと２つの画素電極とを設け、この２つの画素電極それぞれを、トランジスタを介して同一のデータ信号線および同一走査信号線に接続する（画素分割方式）。具体的には、１つの画素領域列に対応してその両側に第１および第２データ信号線が設けられており、同一画素領域列内の隣接する２つの画素領域について、一方の画素領域に含まれる２つの画素電極はともにトランジスタを介して第１データ信号線に接続され、他方の画素領域に含まれる２つの画素電極はともにトランジスタを介して第２データ信号線に接続されている。また、各画素領域の２つの画素電極はそれぞれ異なる保持容量配線と容量（保持容量）を形成している。
例えば、画素領域５Ｌの両側にはこれに対応して第１および第２データ信号線Ｓｐ・Ｓｑが設けられ、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応して第１および第２データ信号線ｓｐ・ｓｑが設けられる。そして、トランジスタを覆う層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように刳り貫き部Ｋが形成されている。なお、この近接する２本のデータ信号線の間隙と重なる部分の構造（ａ−ａ線部、ｂ−ｂ線部、ｃ−ｃ線部の断面図）およびこの構造にするための製造工程は図１におけるそれと同様である。
図２０のアクティブマトリクス基板を備えた液晶表示装置においては、各画素領域の２つの画素電極には同一のデータ信号線から同一の信号電位（データ信号に対応する電位）が供給されるが、各トランジスタのＯＦＦ時あるいはその後に、これら画素電極と容量を形成する２つの保持容量配線それぞれの電位を個別制御する（例えば、一方がプラス方向にレベルシフトするとともに他方がマイナス方向にレベルシフトするように制御する）ことによって、２つの画素電極を異なる実効電位とすることができる。これにより、上記液晶表示装置においては、１つの画素を高輝度の副画素（明副画素）と低輝度の副画素（暗副画素）とで構成して中間調を表現することが可能となり、γ特性の視角依存性（例えば、画面の白浮き等）を改善することができる。
図１のような非画素分割方式のアクティブマトリクス基板では保持容量配線の電位と対向基板側の共通電極の電位（Ｖｃｏｍ）とを実質同一とすることが一般的であるが、画素分割方式のアクティブマトリクス基板では、各保持容量配線の電位制御が前提となるため、保持容量配線と対向基板側の共通電極との短絡を避ける必要がある。この点、本構成は、保持容量配線が剥き出しにならず、共通電極との短絡のおそれが少ないため、上記のような画素分割方式のアクティブマトリクス基板に好適といえる。
本アクティブマトリクス基板は図２１のように構成することもできる。図２１に示すアクティブマトリクス基板３ａでは、１つの画素領域列に対応してその両側に第１および第２データ信号線が設けられているとともに、各画素領域には１つの画素電極と２つのトランジスタが設けられ、この１つの画素電極がトランジスタを介して第１および第２データ信号線それぞれに接続されている。
例えば、画素領域５Ｌの両側にはこれに対応して第１および第２データ信号線Ｓｐ・Ｓｑが設けられる。この画素領域５Ｌには、１つの画素電極１７と２つのトランジスタ１２ｐ・１２ｑとが設けられ、画素電極１７はトランジスタ１２ｐを介して第１データ信号線Ｓｐに接続されるとともにトランジスタ１２ｑを介して第２データ信号線Ｓｑに接続されている。また、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応して第１および第２データ信号線ｓｐ・ｓｑが設けられる。そして、トランジスタを覆う層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように刳り貫き部Ｋが形成されている。なお、この近接する２本のデータ信号線の間隙と重なる部分の構造（ａ−ａ線部、ｂ−ｂ線部、ｃ−ｃ線部の断面図）およびこの構造にするための製造工程は図１におけるそれと同様である。
図２１のアクティブマトリクス基板を備えた液晶表示装置においては、第１および第２データ信号線に同一の信号電位を供給することで、第１および第２データ信号線の一方を予備配線（冗長配線）として用いることができる。
なお、アクティブマトリクス基板３ａの層間絶縁膜を図１６のように、無機層間絶縁膜２５と有機層間絶縁膜２６の複層とすることもできる。この場合、アクティブマトリクス基板３ａを図２２のように構成することもできる。同図に示すように、トランジスタ１２ｐ・１２ｑそれぞれのドレイン電極を保持容量配線１８上まで引き出すことで、画素電極１７および保持容量配線１８間の容量（保持容量）を十分に確保することができる。
また、アクティブマトリクス基板３ａを図２４に示すように画素分割方式とすることもできる。具体的には、１つの画素領域列に対応してその両側に第１および第２データ信号線が設けられており、同一画素領域列内の各画素領域について、これに含まれる２つの画素電極それぞれが、トランジスタを介して第１および第２データ信号線に接続されている。さらに、各画素領域の２つの画素電極はそれぞれ異なる保持容量配線と容量（保持容量）を形成している。
例えば、画素領域５Ｌの両側にはこれに対応して第１および第２データ信号線Ｓｐ・Ｓｑが設けられ、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応して第１および第２データ信号線ｓｐ・ｓｑが設けられる。そして、トランジスタを覆う層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように刳り貫き部Ｋが形成されている。なお、この近接する２本のデータ信号線の間隙と重なる部分の構造（ａ−ａ線部、ｂ−ｂ線部、ｃ−ｃ線部の断面図）およびこの構造にするための製造工程は図１におけるそれと同様である。
本アクティブマトリクス基板は図２５のように構成することもできる。図２５に示すアクティブマトリクス基板３ｂでは、１つの画素領域列に対応してその両側に第１および第２データ信号線が設けられているとともに、各画素領域には４つの画素電極と４つのトランジスタが設けられ、この４つの画素電極のうち２つがトランジスタを介して第１データ信号線に接続され、かつ残る２つの画素電極がトランジスタを介して第２データ信号線に接続されている。
例えば、画素領域５Ｌの両側にはこれに対応して第１および第２データ信号線Ｓｐ・Ｓｑが設けられ、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応して第１および第２データ信号線ｓｐ・ｓｑが設けられる。そして、トランジスタを覆う層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように刳り貫き部Ｋが形成されている。なお、この近接する２本のデータ信号線の間隙と重なる部分の構造（ａ−ａ線部、ｂ−ｂ線部、ｃ−ｃ線部の断面図）およびこの構造にするための製造工程は図１におけるそれと同様である。
図２５のアクティブマトリクス基板を備えた液晶表示装置においては、第１および第２データ信号線に異なる信号電位を供給し、さらに、各画素領域の２つの画素電極（行方向に並ぶ２つの画素電極）と容量を形成する保持容量配線の電位と、残る２つの画素電極（行方向に並ぶ２つの画素電極）と容量を形成する保持容量配線とを個別制御する（例えば、一方がプラス方向にレベルシフトするとともに他方がマイナス方向にレベルシフトするように制御する）ことによって、４つの画素電極を異なる実効電位とすることができる。これにより、上記液晶表示装置においては、１つの画素を輝度の異なる４つ副画素で構成して中間調を表現することが可能となり、γ特性の視角依存性（例えば、画面の白浮き等）を一層改善することができる。
図２６に、アクティブマトリクス基板３を備えた液晶パネルを示す。図２７は本液晶パネルのｇ-ｇ断面図である。図２７に示されるように、本液晶パネル７では、アクティブマトリクス基板３とカラーフィルタ基板ＣＦとの間に液晶層４０が設けられている。なお、本液晶パネル７はＭＶＡ（マルチドメインバーティカルアライメント）方式であり、アクティブマトリクス基板３の画素電極１７には、行方向に視てＶ字あるいはその類似形状をなす配向制御用のスリットＳＬを設け、カラーフィルタ基板ＣＦには、行方向に視てＶ字あるいはその類似形状をなす配向制御用のリブＬｉを設けている。なお、カラーフィルタ基板３０では、基板３２上にカラーフィルタ層１３が形成され、その上層に共通電極（対向電極）２８が設けられ、共通電極２８からリブＬｉが突出している。なお、共通電極２８およびリブＬｉを覆うように配向膜１９が形成されている。ここではカラーフィルタ基板に配向制御用のリブを形成しているが、このリブにかえて、カラーフィルタ基板の共通電極に配向制御用のスリットを設けることもできる。
〔実施の形態２〕
図１９は、本アクティブマトリクス基板の一構成例を示す平面図である。図１９に示すように、本アクティブマトリクス基板１０３には、１つの画素領域列に対応して、その両側に、第１および第２データ信号線が設けられる。すなわち、行方向に隣接する２つの画素領域の間隙と重なるように２本のデータ信号線が設けられており、この２本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の１つの画素領域に含まれる画素電極は、トランジスタを介して１本の走査信号線に接続されるとともに該トランジスタを介して上記第１あるいは第２データ信号線に接続される。具体的には、同一の画素領域列において、２行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線（第１あるいは第２データ信号線）に接続されている。
図１９は、本アクティブマトリクス基板の一構成例を示す平面図である。図１９に示すように、本アクティブマトリクス基板１０３には、１つの画素領域列に対応して、その両側に、第１および第２データ信号線が設けられる。すなわち、行方向に隣接する２つの画素領域の間隙と重なるように２本のデータ信号線が設けられており、この２本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の１つの画素領域に含まれる画素電極は、トランジスタを介して１本の走査信号線に接続されるとともに該トランジスタを介して上記第１あるいは第２データ信号線に接続される。具体的には、同一の画素領域列において、２行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線（第１あるいは第２データ信号線）に接続されている。
例えば、画素領域５Ｌの両側にはこれに対応する第１および第２データ信号線Ｓｐ・Ｓｑが設けられ、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応する第１および第２データ信号線ｓｐ・ｓｑが設けられる。すなわち、行方向に隣接する２つの画素領域５Ｌ・５Ｒの間隙と重なるように２本のデータ信号線Ｓｑ・ｓｐが設けられており、これらデータ信号線Ｓｑ・ｓｐは、画素領域を挟むことなく隣接している。画素領域５Ｒ・５Ｌそれぞれの構造は同じであり、例えば画素領域５Ｌについては、走査信号線１６α上に半導体層２４を介してトランジスタ１２のソース電極８とドレイン電極９とが形成され、走査信号線１６αがトランジスタ１２のゲート電極として機能している。なお、ソース電極８は第１データ信号線Ｓｐに接続され、ドレイン電極９はコンタクトホール１１を介して画素電極１７に接続されている。
また、本アクティブマトリクス基板１０３には、画素領域を横切るように、行方向に延伸する保持容量配線が設けられており、例えば、保持容量配線１８は画素領域５Ｒ・５Ｌの各画素電極と保持容量を形成している。なお、第１および第２データ信号線Ｓｐ・Ｓｑは、画素領域５Ｌと列方向に隣接する画素領域５Ｍにも対応しており、該画素領域５Ｍの画素電極はトランジスタを介して走査信号線１６βに接続されるとともに該トランジスタを介してデータ信号線Ｓｑに接続されている。
本アクティブマトリクス基板１０３を備えた液晶表示装置では、２本の走査信号線が同時に選択され、同一画素列の２個の画素に対して同時に書き込みが行われる。例えば、走査信号線１６α・１６βが同時に選択され、データ信号線Ｓｐから画素領域５Ｌの画素電極１７への書き込みと、データ信号線Ｓｑから画素領域５Ｍの画素電極への書き込みとが同時に行われる。
ここで、本アクティブマトリクス基板１０３では、トランジスタを覆う層間絶縁膜に、画素領域を挟むことなく隣接する（近接する）２本のデータ信号線の間隙と重なるように、溝状の刳り貫き部が形成される。この刳り貫き部は走査信号線と交差しており、走査信号線のうち刳り貫き部と交差する領域を第１領域、該第１領域の行方向の隣接領域を第１隣接領域とすれば、第１隣接領域上のゲート絶縁膜は、基板側に位置する厚い有機ゲート絶縁膜とその上に形成される薄い無機ゲート絶縁膜とで構成され、第１領域上のゲート絶縁膜は有機ゲート絶縁膜のみで構成されているかあるいは有機ゲート絶縁膜と無機ゲート絶縁膜とで構成されている。また、上記刳り貫き部は保持容量配線と交差しており、保持容量配線のうち刳り貫き部と交差する領域を第２領域、該第２領域の行方向の隣接領域を第２隣接領域として、第２隣接領域上のゲート絶縁膜は無機ゲート絶縁膜と有機ゲート絶縁膜とで構成され、第２領域上に位置するゲート絶縁膜は有機ゲート絶縁膜のみで構成されているかあるいは無機ゲート絶縁膜と有機ゲート絶縁膜とで構成されている。
例えば、層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように、溝状の刳り貫き部Ｋが形成されている。この刳り貫き部Ｋは走査信号線１６αと交差しており、走査信号線１６αのうち刳り貫き部Ｋと交差する領域を第１領域Ｘ、該第１領域Ｘの行方向の隣接領域を第１隣接領域として、第１隣接領域４４ｘ上のゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とで構成され、第１領域Ｘ上のゲート絶縁膜は有機ゲート絶縁膜のみで構成されているかあるいは有機ゲート絶縁膜と無機ゲート絶縁膜とで構成されている。また、刳り貫き部Ｋは保持容量配線１８と交差しており、保持容量配線１８のうち刳り貫き部Ｋと交差する領域を第２領域Ｙ、該第２領域の行方向の隣接領域を第２隣接領域として、第２隣接領域４４ｙ上のゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とで構成され、第２領域Ｙ上のゲート絶縁膜は有機ゲート絶縁膜のみで構成されているかあるいは有機ゲート絶縁膜と無機ゲート絶縁膜とで構成されている。
なお、トランジスタ１２のチャネル下部分２９ｘおよび容量（保持容量配線１８と画素電極１７との容量）下部分２９ｙのゲート絶縁膜は無機ゲート絶縁膜のみで構成され、その他の部分（例えば、データ信号線Ｓｐ・Ｓｑと走査信号線１６α・１６βとの交差部分）のゲート絶縁膜は、有機ゲート絶縁膜と無機ゲート絶縁膜とで構成されている。
図１５（ａ）（ｂ）は、図１９のｄ−ｄ断面図の例である。なお、図１５（ａ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１５（ｂ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板１０３（図１９）のｄ−ｄ断面をみると、基板（透明絶縁性基板）３１上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とが形成され、無機ゲート絶縁膜２２上に２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されており、図１５（ａ）では刳り貫き部Ｋ下のゲート絶縁膜は有機ゲート絶縁膜２１のみで構成され、図１５（ｂ）では刳り貫き部Ｋ下のゲート絶縁膜は有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。なお、層間絶縁膜２７上には画素電極１７が形成される。
図１５（ｃ）（ｄ）は、図１９のｅ−ｅ断面図の例である。なお、図１５（ｃ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１５（ｄ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板１０３（図１９）のｅ−ｅ断面をみると、基板３１に形成された走査信号線１６αを覆うように厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とが形成され、無機ゲート絶縁膜２２上に２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されており、図１５（ｃ）では刳り貫き部Ｋ下（第１領域上）のゲート絶縁膜は有機ゲート絶縁膜２１のみで構成される一方、その両側（第１隣接領域上）のゲート絶縁膜は有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成されている。また、図１５（ｄ）では刳り貫き部Ｋ下（第１領域上）のゲート絶縁膜は有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成されるとともに、その両側（第１隣接領域上）のゲート絶縁膜も有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。
図１５（ｅ）（ｆ）は、図１９のｆ−ｆ断面図の例である。なお、図１５（ｅ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じなかった（残留メタルがなかった）箇所の断面図であり、図１５（ｆ）は製造工程においてデータ信号線Ｓｑ・ｓｐ間に膜残りが生じた（残留メタルがあった）箇所の断面図である。これらの図に示すように、本アクティブマトリクス基板１０３（図１９）のｆ−ｆ断面をみると、基板３１に形成された保持容量配線１８を覆うように厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とが形成され、無機ゲート絶縁膜２２上に２本のデータ信号線Ｓｑ・ｓｐが形成される。層間絶縁膜２７はデータ信号線Ｓｑ・ｓｐを覆うように形成されるが、該層間絶縁膜２７には、これらデータ信号線Ｓｑ・ｓｐの間隙と重なるように溝状の刳り貫き部Ｋが形成されており、図１５（ｅ）では刳り貫き部Ｋ下（第２領域上）のゲート絶縁膜は有機ゲート絶縁膜２１のみで構成される一方、その両側（第２隣接領域上）のゲート絶縁膜は有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成されている。また、図１５（ｆ）では刳り貫き部Ｋ下（第２領域上）のゲート絶縁膜は有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成されるとともに、その両側（第２隣接領域上）のゲート絶縁膜も有機ゲート絶縁膜２１および無機ゲート絶縁膜２２で構成され、残留メタルＲＭが刳り貫き部Ｋ下において切断されている。なお、層間絶縁膜２７上には画素電極１７が形成される。
ここで、上記の有機ゲート絶縁膜としては、絶縁性の材料を用いることが可能であるが、例えば、スピンオンガラス（ＳＯＧ）材料を用いることができる。ＳＯＧ材料とは、スピンコート法などの塗布法によってガラス膜（シリカ膜）を形成し得る材料のことである。
ＳＯＧ材料の中でも、例えば有機成分を含むスピンオンガラス材料（いわゆる有機ＳＯＧ材料）を好適に用いることができる。有機ＳＯＧ材料としては、特に、Ｓｉ−Ｏ−Ｃ結合を骨格とするＳＯＧ材料や、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料を好適に用いることができる。有機ＳＯＧ材料は、比誘電率が低く、容易に厚い膜を形成することができる材料である。このため、有機ＳＯＧ材料を用いることによって、有機ゲート絶縁膜の比誘電率を低くし、有機ゲート絶縁膜を厚く形成することが容易になると共に、平坦化させることも可能になる。なお、有機ゲート絶縁膜に、シリカフィラーを含む有機ＳＯＧ材料を用いることもできる。この場合、有機ＳＯＧ材料から形成された基材中にシリカフィラーを分散させた構成とすることが好ましい。こうすれば、基板が大型化しても、有機ゲート絶縁膜を、クラックを発生させることなく形成することができる。なお、シリカフィラーの粒径は、例えば、１０ｎｍ〜３０ｎｍであり、その混入比率は、２０体積％〜８０体積％である。シリカフィラーを含む有機ＳＯＧ材料としては、例えば、触媒化学社製ＬＮＴ−０２５を用いることができる。
以下にアクティブマトリクス基板１０３の製造方法を、図８〜１１および図１９を用いて説明する。ここで、図８（ａ）〜（ｄ）に、図１９のｄ−ｄ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがなかった箇所）の製造過程の状態を示し、図９（ａ）〜（ｄ）に、図１９のｄ−ｄ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがあった箇所）の製造過程の状態を示し、図１０（ａ）〜（ｅ）に、図１９のｅ−ｅ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがなかった箇所）の製造過程の状態を示し、図１１（ａ）〜（ｅ）に、図１９のｅ−ｅ線部（Ｓｑ・ｓｐ間に残留メタルＲＭがあった箇所）の製造過程の状態を示す。
アクティブマトリクス基板１０３を製造する際には、まず、ガラス等の透明絶縁性基板３１上に、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜してフォトリソグラフィーを行い、さらにドライエッチング、レジスト剥離することで走査信号線１６α等および保持容量配線１８を同時形成する。
次に、走査信号線１６α等および保持容量配線１８を覆うように厚さ１．５μｍ〜２．０μｍの程度の厚い有機ゲート絶縁膜（ここでは有機ＳＯＧ材料）をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーとドライエッチングを行って有機ゲート絶縁膜をパターニングし、トランジスタのチャネル下部分と容量（保持容量配線と画素電極との容量）下部分とを除去する。厚い有機ゲート絶縁膜は、走査信号線あるいは保持容量配線とデータ信号線またはトランジスタのソース電極あるいはドレイン電極との間の寄生容量を低減させ、また両者間の短絡を減少させる機能を有する。なお、有機ゲート絶縁膜形成後にトランジスタのチャネル下部分を除去するのはトランジスタ特性を低下させないためであり、容量（保持容量配線１８と画素電極１７との容量）下部分を除去するのは、その容量値を大きくするためである。
さらに、厚さ約４０００ÅのＳｉＮｘ（窒化ケイ素）膜からなるゲート絶縁膜２２、厚さ約１５００Åのアモルファスシリコンからなる活性半導体層、およびリンをドープした厚さ約５００Åのｎ型低抵抗半導体層を、ＣＶＤにて連続成膜する。なお、ＳｉＮｘ膜（ゲート絶縁膜）の形成には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、アモルファスシリコン（活性半導体層）の形成には、ＳｉＨ４ガスとＨ２ガスとの混合ガスを用い、ｎ型低抵抗半導体層の形成には、ＳｉＨ４ガスとＰＨ３ガスとＨ２ガスとの混合ガスを用いる。
そして、上記半導体層（活性半導体層およびｎ型低抵抗半導体層）にフォトリソグラフィーを行った後、ドライエッチング、レジスト剥離を行い、島状（アイランド状）半導体層２４（図１９参照）を形成する。
続いて、Ｍｏ／Ａｌ／Ｍｏからなる積層膜をスパッタにより成膜し、さらにフォトリソグラフィーとウエットエッチングを行うことで、データ信号線Ｓｑ・ｓｐ、ソース電極８およびドレイン電極９（その引き出し電極含む）を同時形成する。なお、ウエットエッチングのエッチャントとして、例えば、リン酸・硝酸・酢酸の混合液を使用する。さらに、連続してｎ型低抵抗半導体層にエッチング（ソース・ドレイン分離エッチング）を行い、レジストを剥離する。これにより、ＴＦＴ１２が形成される。
次に、基板全面を覆うように層間絶縁膜２７をＣＶＤにて成膜する。ここでは層間絶縁膜２７として、厚さ約３０００ÅのＳｉＮｘからなるパッシベーション膜（無機層間絶縁膜）を形成している。パッシベーション膜の形成には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用いる。これにより、図８〜図１１の（ａ）で示す状態が実現される。なお、図９（ａ）や図１１（ａ）に示す残留メタルＲＭは、データ信号線Ｓｑ・ｓｐ形成時のパターニング不良等による膜残りである。
続いて、フォトリソグラフィー、およびＣＦ４ガスとＯ２ガスとの混合ガスを用いたドライエッチングを行うことで、層間絶縁膜２７とゲート絶縁膜２２とを連続してエッチングする。これにより、層間絶縁膜２７には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なる溝状の刳り貫き部Ｋと、画素電極およびドレイン電極のコンタクト用パターンと、走査信号線および外部引き出し端子のコンタクト用パターンと、データ信号線および外部引き出し端子のコンタクト用パターンとが形成される（図８〜図１１の（ｂ）参照）。
これにより、データ信号線Ｓｑ・ｓｐ間の残留メタルＲＭを露出させることができる（図９（ｂ）・図１１（ｂ）参照）。ここで、刳り貫き部Ｋの形成時に、無機ゲート絶縁膜２２は除去されるが、その下に厚い有機ゲート絶縁膜２１があるため、少なくともその一部はエッチングされずに残る（図８・１０（ｂ）参照）。すなわち、走査信号線１６αは剥き出しにならない。なお、無機ゲート絶縁膜２２のうちその上に残留メタルＲＭがある部分はエッチング除去されずに残る（図９・１１（ｂ）参照）。
その後、刳り貫き部Ｋおよび各種コンタクトパターンを含む基板全面を被覆するように透明導電膜（例えば、アモルファスＩＴＯ）をスパッタリングにより形成する（図８〜図１１の（ｃ）参照）。その後、フォトリソグラフィーおよびウエットエッチングを行うことで、画素電極１７を形成する。このウエットエッチングのエッチャントとしては、例えば、リン酸・硝酸・酢酸の混合液を使用する。こうすれば、透明導電膜（例えば、アモルファスＩＴＯ）のパターニングと同時にデータ信号線Ｓｑ・ｓｐ間の残留メタルＲＭをエッチングし、残留メタルＲＭを刳り貫き部Ｋ下において切断あるいは除去することができる（図９（ｄ）・図１１（ｄ）参照）。
なお、図８〜１１は、近接する２本のデータ信号線Ｓｑ・ｓｐ間に残留メタルＲＭのみが生じた場合を示しているが、この部分に、残留半導体層ＲＳおよび残留メタルＲＭが積層する場合もある。このような場合は、図１２（ａ）〜（ｅ）のようにしてこれら（残留半導体層ＲＳおよび残留メタルＲＭ）を刳り貫き部Ｋ下において切断あるいは除去することができる。すなわち、残留半導体層ＲＳを除去すべく、図８〜１１の（ｄ）の状態となった後にリワークエッチングを行う。具体的には、ＳＦ６とＨＣｌとの混合ガスを用いて、残留半導体層ＲＳをドライエッチングする。これらの混合ガスによれば、層間絶縁膜２７（ＳｉＮｘ）と残留半導体層ＲＳとの選択比が確保され、刳り貫き部Ｋ内で露出している有機ゲート絶縁膜２１や無機ゲート絶縁膜２２（図８〜１１の（ｄ）参照）をほとんどエッチングすることなく、刳り貫き部Ｋ内で露出した残留半導体層ＲＳをエッチングし、これを刳り貫き部Ｋ下において切断あるいは除去することができる（図１２（ｅ）参照）。
上記リワークエッチング（ドライエッチング）では、エッチング選択比の観点からＳＦ６とＨＣｌとの混合ガスを用いることが好ましいが、残留半導体層ＲＳをエッチングしつつ有機ゲート絶縁膜２１をある程度の厚さ（走査信号線や保持容量配線が剥き出しにならない程度の厚さ）残せるものであれば足り、例えば、ＣＦ６とＯ２との混合ガスを用いることもできる。
上記リワークエッチング（ドライエッチング）では、エッチング選択比の観点からＳＦ６とＨＣｌとの混合ガスを用いることが好ましいが、残留半導体層ＲＳをエッチングしつつ有機ゲート絶縁膜２１をある程度の厚さ（走査信号線や保持容量配線が剥き出しにならない程度の厚さ）残せるものであれば足り、例えば、ＣＦ６とＯ２との混合ガスを用いることもできる。
さらに、近接する２本のデータ信号線Ｓｑ・ｓｐ間に、残留半導体層ＲＳのみが生じる場合もある。このような場合でも、上記の各工程を行うことで、図１３（ａ）〜（ｄ）のようにして残留半導体層ＲＳを刳り貫き部Ｋ下において切断あるいは除去することができる。すなわち、残留半導体層ＲＳは刳り貫き部Ｋ形成に切断あるいは除去される。
以上のように、本アクティブマトリクス基板１０３によれば、近接する２本のデータ信号線（例えば、Ｓｑ・ｓｐ）が走査信号線(１６α・１６β)上や保持容量配線１８上で残留物（残留メタルや残留半導体層あるいはそれらの積層物）によって短絡しても、その後の製造工程で、走査信号線(１６α・１６β)や保持容量配線１８を剥き出しにすることなく（走査信号線上や保持容量配線上にゲート絶縁膜を残したまま）該残留物を切断あるいは除去し、この短絡を解消することができる。
図１９のアクティブマトリクス基板１０３では、層間絶縁膜２７（図１５（ｃ）（ｄ）参照）をパッシベーション膜（無機層間絶縁膜）で構成しているが、これに限定されない。例えば、図１７のように、層間絶縁膜２７を無機層間絶縁膜２５と有機層間絶縁膜２６とで構成することもできる。こうすれば、トランジスタ上の層間絶縁膜２７が厚くなるので、図１２（ｄ）の状態から残留半導体層ＲＳをドライエッチングする際に、トランジスタ上の層間絶縁膜２７が除去されてトランジスタが剥き出しになってオフ特性が悪化してしまうといった問題を回避することができる。また、層間絶縁膜２７を厚くすると、画素電極（あるいはドレイン電極）と走査信号線との寄生容量や画素電極とデータ信号線（あるいはソース電極）との寄生容量を低減する効果もある。
図１７の無機層間絶縁膜２５および有機層間絶縁膜２６は例えば、以下のようにして形成することができる。すなわち、トランジスタ（ＴＦＴ）を形成した後、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６に、刳り貫き部Ｋおよび各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ４ガスとＯ２ガスとの混合ガスを用いて、無機層間絶縁膜２５および無機ゲート絶縁膜２２を連続してドライエッチングする。このとき、無機ゲート絶縁膜２２下の有機ゲート絶縁膜２１も幾分エッチングされるが、その厚さゆえ全て除去されることはなく、したがって、走査信号線や保持容量配線は剥き出しにならない。
なお、本アクティブマトリクス基板では、有機層間絶縁膜２６の厚さを１．５μｍ〜３．０μｍ程度としている。有機層間絶縁膜２６には、アクリル系樹脂材料のほか、ＳＯＧ（スピンオンガラス）材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂等を用いることができる。なお、形成条件や誘電率の条件等を満たすのであれば、有機層間絶縁膜２６の代わりに無機系の絶縁膜を用いることもできる。
本アクティブマトリクス基板は図２３のように構成することもできる。図２３に示すアクティブマトリクス基板１０３ａでは、１つの画素領域列に対応してその両側に第１および第２データ信号線が設けられているとともに、各画素領域には１つの画素電極と２つのトランジスタが設けられ、この１つの画素電極がトランジスタを介して第１および第２データ信号線それぞれに接続されている。
例えば、画素領域５Ｌの両側にはこれに対応して第１および第２データ信号線Ｓｐ・Ｓｑが設けられる。この画素領域５Ｌには、１つの画素電極１７と２つのトランジスタ１２ｐ・１２ｑとが設けられ、画素電極１７はトランジスタ１２ｐを介して第１データ信号線Ｓｐに接続されるとともにトランジスタ１２ｑを介して第２データ信号線Ｓｑに接続されている。また、画素領域５Ｌと行方向に隣接する画素領域５Ｒの両側にはこれに対応して第１および第２データ信号線ｓｐ・ｓｑが設けられる。そして、トランジスタを覆う層間絶縁膜には、近接する２本のデータ信号線Ｓｑ・ｓｐの間隙と重なるように刳り貫き部Ｋが形成されている。なお、この近接する２本のデータ信号線の間隙と重なる部分の構造（ｄ−ｄ線部、ｅ−ｅ線部、ｆ−ｆ線部の断面図）およびこの構造にするための製造工程は図１９におけるそれと同様である。
なお、トランジスタ１２ｐ・１２ｑのチャネル下部分２９ｐ・２９ｑおよび容量（保持容量配線１８と画素電極１７との容量）下部分２９ｙのゲート絶縁膜は無機ゲート絶縁膜のみで構成され、その他の部分（例えば、データ信号線Ｓｐ・Ｓｑと走査信号線１６α・１６βとの交差部分）のゲート絶縁膜は、有機ゲート絶縁膜と無機ゲート絶縁膜とで構成されている。
図２３のアクティブマトリクス基板を備えた液晶表示装置においては、第１および第２データ信号線（例えば、Ｓｐ・Ｓｑ）に同一の信号電位を供給することで、第１および第２データ信号線の一方を予備配線（冗長配線）として用いることができる。
〔各実施の形態について〕
上記各実施の形態においては、各配線材料は所望のライン抵抗が得られる金属であれば特に限定されず、走査信号線や保持容量配線の材料として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属及びこれらの金属の合金等を用いてもよい。また、走査信号線やデータ信号線の材料としては、ＴａＮ／Ｔａ／ＴａＮ等の積層構造からなる膜を用いることも可能である。さらに、データ信号線の材料としては、一般的な金属膜以外にも、例えば、ＩＴＯ等の透明導電性膜を用いることもできる。
上記各実施の形態においては、各配線材料は所望のライン抵抗が得られる金属であれば特に限定されず、走査信号線や保持容量配線の材料として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属及びこれらの金属の合金等を用いてもよい。また、走査信号線やデータ信号線の材料としては、ＴａＮ／Ｔａ／ＴａＮ等の積層構造からなる膜を用いることも可能である。さらに、データ信号線の材料としては、一般的な金属膜以外にも、例えば、ＩＴＯ等の透明導電性膜を用いることもできる。
また、透明導電膜のパターニング（ドライエッチング 図２〜５の（ｃ）（ｄ）および図８〜１１の（ｃ）（ｄ）参照）に用いるエッチャントは、工程短縮の観点から、透明導電膜と残留メタル（データ信号線と同じ材料からなる金属）とを同時にエッチングできるものが好ましく、例えば、透明導電膜がＩＺＯ、データ信号線がＡｌである場合、リン酸・硝酸・酢酸の混合液をエッチャントとして用いることができる。しかしながらこれに限定されない。例えば、透明導電膜のパターニング（画素電極形成）後に、このパターニング時に用いたエッチングマスク（フォトレジスト）を剥離することなく再度利用して残留メタルをエッチング（ウエットエッチングあるいはドライエッチング）してもよい。また、透明導電膜のパターニング後に別途フォトリソグラフィーを施した後、残留メタルをエッチングしても構わない。
上記各実施形態においては、トランジスタとして、アモルファスシリコン薄膜トランジスタを形成しているが、例えば、マイクロクリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、ＣＧＳ薄膜トランジスタ等でも構わない。
また、上記各実施形態においては、画素電極として、アモルファスＩＴＯを用いているがこれに限定されない。ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明導電膜を用いることもできる。なお、反射型液晶表示装置の場合、画素電極としては、外光を反射する電極材料であればよく、例えば、Ａｌ、Ａｇ等の金属を用いることができる。
また、上記各実施の形態において、無機層間絶縁膜２５にＣＶＤ法によるＳｉＮｘ膜を用いているがこれに限定されない。ＳｉＮｘ膜以外にも、樹脂材料、感光性透明樹脂、ＳｉＯ２膜等を用いることができる。なお、層間絶縁膜に用いることができる（感光性）透明樹脂としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂等を挙げることができる。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル７（図２６・２７参照）の両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図３１（ａ）に示すように、ドライバ（ゲートドライバ１０２、ソースドライバ１０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネル７の端子部にＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板１０９（ＰＷＢ：Ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット１００が完成する。その後、図３１（ｂ）に示すように、液晶表示ユニットの各ドライバ（１０１・１０２）に、回路基板１０９を介して表示制御回路１１３を接続し、照明装置（バックライトユニット）１０４と一体化することで、液晶表示装置１１０となる。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図３２は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。
上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図３３に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図３４は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
以上のように、本発明に係るアクティブマトリクス基板には、一方向に延伸する走査信号線と、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、走査信号線を覆う第１の絶縁膜と、データ信号線を覆う第２の絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙に２本のデータ信号線が設けられたアクティブマトリクス基板であって、上記第２の絶縁膜には上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部が第１の絶縁膜を介して走査信号線と重なっているものが含まれる。ここで、特に限定されるものではないが、第１の絶縁膜としては例えばゲート絶縁膜が挙げられ、第２の絶縁膜としては例えば層間絶縁膜が挙げられる。
また、上記のアクティブマトリクス基板において、上記２本のデータ信号線は、上記２つの画素領域の間隙に少なくとも一部分が配されているとともに、残りの部分が当該画素領域と重複するように配されている構成とすることもできる。
以上のように、本発明に係るアクティブマトリクス基板には、一方向に延伸する走査信号線と、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、行方向に延伸する保持容量配線と、保持容量配線および走査信号線を覆う第１の絶縁膜と、データ信号線を覆う第２の絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙に２本のデータ信号線が設けられたアクティブマトリクス基板であって、上記第２の絶縁膜には上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部が第１の絶縁膜を介して保持容量配線と重なっているものが含まれる。ここで、特に限定されるものではないが、第１の絶縁膜としては例えばゲート絶縁膜が挙げられ、第２の絶縁膜としては例えば層間絶縁膜が挙げられる。
また、上記のアクティブマトリクス基板において、上記２本のデータ信号線は、上記２つの画素領域の間隙に少なくとも一部分が配されているとともに、残りの部分が当該画素領域と重複するように配されている構成とすることもできる。
以上のように、本発明に係るアクティブマトリクス基板の製造方法には、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線とこれを覆う第１の絶縁膜（例えばゲート絶縁膜）とを形成し、該第１の絶縁膜上に、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線を形成する第１工程と、各データ信号線を覆う第２の絶縁膜（例えば層間絶縁膜）を形成し、該第２の絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第２工程と、上記第２の絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域として、第１工程においては、各データ信号線を形成する前に、上記第１領域と重なる第１の絶縁膜上の領域に、該第１の絶縁膜を保護する保護層を形成しておく製造方法が含まれる。ここで、保護層は、上記刳り貫き部の形成時（第２工程）において、第１の絶縁膜が同時に除去されることを防止できるものであればよいが、刳り貫き部の形成時に同時に取り除かれるものであることがより好ましく、特に限定されないが半導体層が例示される。なお、このような半導体層は、ＴＦＴ等のスイッチング素子の作成時に同時に形成することもできる。
以上のように、本発明に係るアクティブマトリクス基板の製造方法には、走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、走査信号線および保持容量配線とこれを覆う第１の絶縁膜（例えばゲート絶縁膜）とを形成し、該第１の絶縁膜上に、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線を形成する第１工程と、各データ信号線を覆う第２の絶縁膜（例えば層間絶縁膜）を形成し、該第２の絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第２工程と、上記第２の絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域として、第１工程においては、各データ信号線を形成する前に、上記第２領域と重なる第１の絶縁膜上の領域に、該第１の絶縁膜を保護する保護層を形成しておく製造方法が含まれる。ここで、保護層は、上記刳り貫き部の形成時（第２工程）において、第１の絶縁膜が同時に除去されることを防止することができ、かつ刳り貫き部の形成時に同時に取り除かれるものであればよいが、刳り貫き部の形成時に同時に取り除かれるものであることがより好ましく、特に限定されないが半導体層が例示される。なお、このような半導体層は、ＴＦＴ等のスイッチング素子の作成時に同時に形成することもできる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。
Claims (41)
- 走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられたアクティブマトリクス基板であって、
上記層間絶縁膜には上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して走査信号線と重なっていることを特徴とするアクティブマトリクス基板。 - 走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、行方向に延伸する保持容量配線と、保持容量配線および走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線が設けられたアクティブマトリクス基板であって、
上記層間絶縁膜には上記２本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して保持容量配線と重なっていることを特徴とするアクティブマトリクス基板。 - 上記刳り貫き部は上記２本のデータ信号線に沿う延伸形状であることを特徴とする請求項１または２記載のアクティブマトリクス基板。
- 走査信号線のうち上記刳り貫き部下にあたる領域を第１領域、該第１領域の行方向の隣接領域を第１隣接領域として、
この第１隣接領域と重なるように半導体層が設けられていることを特徴とする請求項１記載のアクティブマトリクス基板。 - 保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域、該第２領域の行方向の隣接領域を第２隣接領域として、
この第２隣接領域と重なるように半導体層が設けられていることを特徴とする請求項２記載のアクティブマトリクス基板。 - 走査信号線のうち上記刳り貫き部下にあたる領域を第１領域、該第１領域の行方向の隣接領域を第１隣接領域として、
第１領域上のゲート絶縁膜の厚みは、第１隣接領域上のゲート絶縁膜の厚み以下であることを特徴とする請求項１記載のアクティブマトリクス基板。 - 第１隣接領域上のゲート絶縁膜は複数の絶縁膜で構成されていることを特徴とする請求項６記載のアクティブマトリクス基板。
- 第１隣接領域上のゲート絶縁膜は無機絶縁膜と有機絶縁膜とで構成され、第１領域上のゲート絶縁膜は有機絶縁膜のみで構成されているかあるいは無機絶縁膜と有機絶縁膜とで構成されていることを特徴とする請求項７記載のアクティブマトリクス基板。
- アクティブ素子形成領域上のゲート絶縁膜は、第１隣接領域上のゲート絶縁膜よりも薄いことを特徴とする請求項６記載のアクティブマトリクス基板。
- 保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域、該第２領域の行方向の隣接領域を第２隣接領域として、
第２領域上のゲート絶縁膜の厚みは、第２隣接領域上のゲート絶縁膜の厚み以下であることを特徴とする請求項２記載のアクティブマトリクス基板。 - 第２隣接領域上のゲート絶縁膜は複数の絶縁膜で構成されていることを特徴とする請求項１０記載のアクティブマトリクス基板。
- 第２隣接領域上のゲート絶縁膜は無機絶縁膜と有機絶縁膜とで構成され、第２領域上のゲート絶縁膜は有機絶縁膜のみで構成されているかあるいは無機絶縁膜と有機絶縁膜とで構成されていることを特徴とする請求項１１記載のアクティブマトリクス基板。
- アクティブ素子形成領域上のゲート絶縁膜は、第２隣接領域上のゲート絶縁膜よりも薄いことを特徴とする請求項１０記載のアクティブマトリクス基板。
- 第１隣接領域上のゲート絶縁膜は、塗布形成可能な絶縁膜を含んで構成されていることを特徴とする請求項６記載のアクティブマトリクス基板。
- 第２隣接領域上のゲート絶縁膜は、塗布形成可能な絶縁膜を含んで構成されていることを特徴とする請求項１０記載のアクティブマトリクス基板。
- 塗布形成可能な絶縁膜はＳＯＧ（スピンオンガラス）材料からなる絶縁膜であることを特徴とする請求項１４または１５記載のアクティブマトリクス基板。
- 上記層間絶縁膜は複数の絶縁膜で構成されていることを特徴とする請求項１記載のアクティブマトリクス基板。
- 上記層間絶縁膜は無機絶縁膜と有機絶縁膜とを有することを特徴とする請求項１７記載のアクティブマトリクス基板。
- 上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていることを特徴とする請求項８、１２、１８のいずれか１項に記載のアクティブマトリクス基板。
- 各画素領域に画素電極が設けられ、上記２本のデータ信号線はそれぞれ、トランジスタを介して同一の画素電極に接続されていることを特徴とする請求項１〜１９のいずれか１項に記載のアクティブマトリクス基板。
- 各画素領域に画素電極が設けられ、上記２本のデータ信号線はそれぞれ、トランジスタを介して異なる画素領域の画素電極に接続されていることを特徴とする請求項１〜１９のいずれか１項に記載のアクティブマトリクス基板。
- 各画素領域に複数の画素電極が設けられ、該複数の画素電極それぞれがトランジスタを介して同一のデータ信号線に接続されていることを特徴とする請求項２１記載のアクティブマトリクス基板。
- 上記半導体層が走査信号線を跨ぐように形成されていることを特徴とする請求項４記載のアクティブマトリクス基板。
- 上記半導体層が保持容量配線を跨ぐように形成されていることを特徴とする請求項５記載のアクティブマトリクス基板。
- 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線とこれを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域として、
第１工程においては、各データ信号線を形成する前に、上記第１領域と重なるように半導体層を形成しておくことを特徴とするアクティブマトリクス基板の製造方法。 - 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線および保持容量配線とこれらを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域として、
第１工程においては、各データ信号線を形成する前に、上記第２領域と重なるように半導体層を形成しておくことを特徴とするアクティブマトリクス基板の製造方法。 - 第３工程では、透明導電性膜のパターニングと同時に、上記間隙に露出した導電性残留物をエッチングすることを特徴とする請求項２５または２６記載のアクティブマトリクス基板の製造方法。
- 第３工程の後、上記間隙下に露出した半導体層をエッチングする第４工程をさらに含むことを特徴とする請求項２７記載のアクティブマトリクス基板の製造方法。
- 上記半導体層には、第１工程で導電性残留物下に意図せず残留したものと、第１工程で意図して形成したものとが含まれることを特徴とする請求項２８記載のアクティブマトリクス基板の製造方法。
- 第１工程で意図せず上記間隙下に残留した半導体層を、第２工程での刳り貫き部形成時にエッチングすることを特徴とする請求項２５または２６記載のアクティブマトリクス基板の製造方法。
- 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線とこれを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第１領域として、
第１工程においては、上記ゲート絶縁膜に膜厚の大きな部分と膜厚の小さな部分とを形成するとともに、第１領域上を膜厚の大きな部分としておくことを特徴とするアクティブマトリクス基板の製造方法。 - 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線および保持容量配線とこれらを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う２つの画素領域の間隙あるいは該間隙に沿う部分と重なるように２本のデータ信号線とを形成する第１工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記２本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第２工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第３工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第２領域として、
第１工程においては、上記ゲート絶縁膜に膜厚の大きな部分と膜厚の小さな部分とを形成するとともに、第２領域上を膜厚の大きな部分としておくことを特徴とするアクティブマトリクス基板の製造方法。 - 第３工程では、透明導電性膜のパターニングと同時に、上記間隙に露出した導電性残留物をエッチングすることを特徴とする請求項３１または３２記載のアクティブマトリクス基板の製造方法。
- 第１工程で意図せず上記間隙下に残留した半導体層を、第２工程での刳り貫き部形成時にエッチングすることを特徴とする請求項３３記載のアクティブマトリクス基板の製造方法。
- 第１工程で意図せず上記間隙下に残留した半導体層と該間隙下の導電性残留物とからなる残留積層物のうち、導電性残留物を第３工程でエッチングすることを特徴とする請求項３３記載のアクティブマトリクス基板の製造方法。
- 上記残留積層物のうちの半導体層をエッチングする第４工程をさらに含むことを特徴とする請求項３５記載のアクティブマトリクス基板の製造方法。
- 第１工程では、トランジスタのチャネル下を膜厚の小さな部分としておくことを特徴とする請求項３１または３２記載のアクティブマトリクス基板の製造方法。
- 請求項１〜２４のいずれか１項に記載のアクティブマトリクス基板と共通電極を含む基板とを備えることを特徴とする液晶パネル。
- 請求項３８記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
- 請求項３９記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
- 請求項４０記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009546166A JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007327939 | 2007-12-19 | ||
| JP2007327939 | 2007-12-19 | ||
| JP2009546166A JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| PCT/JP2008/065334 WO2009078200A1 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009078200A1 true JPWO2009078200A1 (ja) | 2011-04-28 |
| JP5203391B2 JP5203391B2 (ja) | 2013-06-05 |
Family
ID=40795319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009546166A Expired - Fee Related JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8450738B2 (ja) |
| EP (1) | EP2228681A4 (ja) |
| JP (1) | JP5203391B2 (ja) |
| CN (1) | CN101903826A (ja) |
| WO (1) | WO2009078200A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128279B2 (en) | 2015-04-30 | 2018-11-13 | Samsung Display Co., Ltd. | Display apparatus having a stepped part |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5488136B2 (ja) * | 2010-04-05 | 2014-05-14 | セイコーエプソン株式会社 | 電気光学装置及び電子機器並びにトランジスター |
| US20130083265A1 (en) * | 2010-07-21 | 2013-04-04 | Katsunori Misaki | Active matrix substrate, method for fabricating the same, and liquid crystal display panel |
| JP5974415B2 (ja) | 2011-10-05 | 2016-08-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN105308668B (zh) * | 2013-06-27 | 2018-02-02 | 凸版印刷株式会社 | 薄膜晶体管阵列及其制造方法、图像显示装置及显示方法 |
| EP3260911B1 (en) * | 2015-03-18 | 2020-04-01 | Toppan Printing Co., Ltd. | Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array |
| CN104765210B (zh) * | 2015-04-14 | 2016-10-12 | 深圳市华星光电技术有限公司 | 液晶显示装置及其液晶显示面板 |
| US11075231B2 (en) | 2015-04-30 | 2021-07-27 | Samsung Display Co., Ltd. | Display apparatus having a stepped part |
| WO2017146058A1 (ja) * | 2016-02-22 | 2017-08-31 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
| US9899426B2 (en) | 2016-04-25 | 2018-02-20 | Apple Inc | Dual data structure for high resolution and refresh rate |
| KR102578806B1 (ko) | 2016-10-31 | 2023-09-14 | 엘지디스플레이 주식회사 | 터치형 표시패널 및 그의 쇼트 리페어 방법 |
| CN108536324B (zh) * | 2017-03-03 | 2020-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110462842B (zh) * | 2017-04-07 | 2022-05-17 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
| CN111047986B (zh) * | 2019-11-27 | 2021-11-09 | 南京京东方显示技术有限公司 | 一种显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPS63262621A (ja) * | 1987-04-21 | 1988-10-28 | Alps Electric Co Ltd | 薄膜トランジスタアレイのトリミング方法 |
| JP2806740B2 (ja) | 1992-06-04 | 1998-09-30 | 日本電気株式会社 | 液晶表示装置およびその製造方法 |
| US5523866A (en) * | 1992-06-04 | 1996-06-04 | Nec Corporation | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits |
| JPH0618934A (ja) | 1992-06-30 | 1994-01-28 | Ricoh Co Ltd | 液晶表示装置 |
| JP3253210B2 (ja) | 1994-02-23 | 2002-02-04 | ローム株式会社 | 液晶表示素子の製法 |
| US5668649A (en) * | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
| US5616524A (en) * | 1995-12-22 | 1997-04-01 | General Electric Company | Repair method for low noise metal lines in thin film imager devices |
| KR100205373B1 (ko) * | 1996-06-11 | 1999-07-01 | 구자홍 | 액정표시소자의 제조방법 |
| JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
| JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US6900854B1 (en) * | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| JP3806629B2 (ja) | 2001-09-28 | 2006-08-09 | 三洋電機株式会社 | 液晶表示装置 |
| TWI291072B (en) * | 2001-09-28 | 2007-12-11 | Sanyo Electric Co | Liquid crystal display unit |
| JP4100278B2 (ja) * | 2003-07-15 | 2008-06-11 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
| JP4491375B2 (ja) * | 2005-04-26 | 2010-06-30 | 日本電気株式会社 | 液晶表示装置の製造方法 |
-
2008
- 2008-08-27 JP JP2009546166A patent/JP5203391B2/ja not_active Expired - Fee Related
- 2008-08-27 US US12/808,758 patent/US8450738B2/en not_active Expired - Fee Related
- 2008-08-27 CN CN2008801215003A patent/CN101903826A/zh active Pending
- 2008-08-27 WO PCT/JP2008/065334 patent/WO2009078200A1/ja active Application Filing
- 2008-08-27 EP EP08862421A patent/EP2228681A4/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128279B2 (en) | 2015-04-30 | 2018-11-13 | Samsung Display Co., Ltd. | Display apparatus having a stepped part |
Also Published As
| Publication number | Publication date |
|---|---|
| US8450738B2 (en) | 2013-05-28 |
| CN101903826A (zh) | 2010-12-01 |
| EP2228681A1 (en) | 2010-09-15 |
| US20110227097A1 (en) | 2011-09-22 |
| WO2009078200A1 (ja) | 2009-06-25 |
| JP5203391B2 (ja) | 2013-06-05 |
| EP2228681A4 (en) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5203391B2 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| JP4907659B2 (ja) | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 | |
| JP5431335B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 | |
| JP5220863B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP4685154B2 (ja) | アクティブマトリクス基板、表示装置、テレビジョン受像機 | |
| JP2019035884A (ja) | 液晶表示装置 | |
| JP4668280B2 (ja) | アクティブマトリクス基板、表示装置、テレビジョン受像機 | |
| WO2010052962A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| JP5323856B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP5318888B2 (ja) | 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP2011227294A (ja) | 表示装置及びその製造方法 | |
| JP5143905B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| KR20070002748A (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2007248903A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| US8581312B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2005062479A (ja) | 基板装置、駆動回路、及び電気光学装置、並びに電子機器 | |
| JP2007025561A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5203391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |