JP4685154B2 - アクティブマトリクス基板、表示装置、テレビジョン受像機 - Google Patents

Description

本発明は、液晶表示装置、各種ＥＬ表示装置等の表示装置、およびそれらに用いられるアクティブマトリクス基板に関する。

従来のアクティブマトリクス基板の平面図を図１５に示す。同図に示されるように、各画素領域５０において、その画素電極５１の周囲を、走査信号を供給するための走査信号線５２と、データ信号を供給するためのデータ信号線５３とが互いに交差するように設けられている。また、これらの走査信号線５２とデータ信号線５３との交差部には、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）５４が設けられている。ＴＦＴ５４のゲート電極５５には走査信号線５２が接続されており、走査信号が入力されることによってＴＦＴ５４が駆動制御される。また、ＴＦＴ５４のソース電極６６ａにはデータ信号線５３が接続されており、データ信号が入力される。さらに、ＴＦＴ５４のドレイン電極６６ｂにはドレイン引き出し配線５６が接続されている。また、ＴＦＴオフ時の液晶層の自己放電やＴＦＴのオフ電流による画像信号の劣化を防止したり、液晶駆動における各種変調信号の印加経路等に使用したりするために、画素領域５０には保持容量配線５９が形成される。

ＴＦＴ５４のドレイン電極６６ｂは、ドレイン引き出し配線５６を介して、保持容量配線５９と重畳する保持容量上電極５７（ドレイン引き出し電極）に接続されており、該保持容量上電極５７はコンタクトホール５８を介して画素電極５１に接続される。なお、保持容量上電極５７（ドレイン引き出し電極）と保持容量配線５９とによって保持容量が形成される。

図１６（ａ）は、上記従来のアクティブマトリクス基板におけるコンタクトホールを含む断面図である。また、図１６（ｂ）は、上記アクティブマトリクス基板におけるドライバ接続用端子を含む断面図である。

図１６（ａ）に示すように、画素領域内のコンタクトホール近傍においては、基板上８０に保持容量配線５９、ゲート絶縁膜８１、ドレイン引き出し電極５７、層間絶縁膜８７、および画素電極５１がこの順に形成される。層間絶縁膜８７は、コンタクトホール形成位置にあたる部分が除去（エッチングによる）されてコンタクトホール５８を形成し、これによって画素電極５１とドレイン引き出し電極５７とが接続される。

一方、アクティブマトリクス基板周辺部のドライバ接続用端子近傍においては、図１６（ｂ）に示すように、基板８０上にドライバ接続用端子９０、ゲート絶縁膜８１、および層間絶縁膜８７がこの順に形成される。ここで、ドライバ接続用端子９０は、その上層にあったゲート絶縁膜８１および層間絶縁膜８７がエッチング除去されることによって外部に露出され、各種ドライバ（駆動装置）と接続される。
日本国公開特許公報「特開平１１−１３３４５７号公報（平成１１年(1999)５月２１日公開）」 日本国公開特許公報「特開平１１−１３５６２２号公報（平成１１年(1999)５月２１日公開）」 日本国公開特許公報「特開平６−１１２４８５号公報（平成６年(1994)４月２２日公開）」

ここで、製造工程の短縮化のために、コンタクトホールを形成するためのエッチング工程と、基板上のドライバ接続用端子を露出させるエッチング工程とを同一のエッチング工程で行うことが試みられている。このエッチング工程において、層間絶縁膜は、コンタクトホールの開口内に位置する部分と、ドライバ接続用端子が位置する部分（アクティブマトリクス基板周辺部）とが同時にエッチング除去される。また、コンタクトホールの開口内に位置する部分ではドレイン引き出し電極まで、ドライバ接続用端子が位置する部分ではドライバ接続用端子までエッチングされる。

しかしながら、このようにドライバ接続用端子が位置する部分で層間絶縁膜およびゲート絶縁膜とをエッチングするのと同時に、コンタクトホール内に位置する部分で層間絶縁膜をエッチングすると、コンタクトホール（底部）下のドレイン引き出し電極に形成不良（ピンホール等）があった場合、その下層のゲート絶縁膜が除去（エッチング）されてしまい、ドレイン引き出し電極（あるいは画素電極）と保持容量配線とが短絡するという欠陥が発生するおそれがある。

また、ドレイン引き出し電極を２層構造としてその上層に画素電極（ＩＴＯ）と電蝕を起こす物質（例えば、Ａｌ）を用いた場合等、コンタクトホール下のドレイン引き出し電極を予め刳り抜いておく場合もある。この場合、コンタクトホール（底部）下に（エッチングストッパとなる）ドレイン引き出し電極がないため、コンタクトホール開口内に半導体層を残しておき、この半導体層をエッチングすることで、ゲート絶縁膜が除去（エッチング）されないようにする。しかし、半導体層の厚みやゲート絶縁膜の厚みにばらつきがあり、例えば半導体層およびゲート絶縁膜がともに薄い部分で双方がエッチングされてしまい、ドレイン引き出し電極（あるいは画素電極）と保持容量配線とが短絡するおそれがある。なお、この半導体層はＴＦＴのチャネルとなる半導体層と同時形成されるため、エッチングオーバーを回避するために厚みを増やすといったこともできない。ＴＦＴ特性が悪化するからである。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、保持容量の一方電極としての機能を有する導電体（例えば、保持容量配線）とドレイン引き出し電極（あるいは画素電極）との短絡を確実に防止できるアクティブマトリクス基板を提供する点にある。

本発明に係るアクティブマトリクス基板は、各画素領域に、トランジスタと、画素電極と、保持容量の一方電極としての機能を有する導電体と、上記トランジスタのドレイン電極に接続するとともに上記導電体と重畳するドレイン引き出し電極と、該ドレイン引き出し電極および上記画素電極を接続するコンタクトホールと、を備えたアクティブマトリクス基板であって、各トランジスタのゲート電極および上記導電体を覆うゲート絶縁膜に、コンタクトホールの少なくとも一部と重畳する第１の膜厚部と、該第１の膜厚部に隣接し、上記ドレイン引き出し電極と重畳する第２の膜厚部とが形成され、上記第１の膜厚部は第２の膜厚部より膜厚が大きいことを特徴とする。また、本発明に係るアクティブマトリクス基板は、各画素領域において、トランジスタのドレイン電極に接続するドレイン引き出し電極が、（トランジスタのゲート電極を覆う）ゲート絶縁膜を介して保持容量の一方電極としての機能を有する導電体に重なるとともに該導電体上のコンタクトホールによって画素電極に接続するアクティブマトリクス基板であって、上記ゲート絶縁膜は、コンタクトホール開口下に位置する領域の少なくとも一部の膜厚が、周り（隣接部）よりも大きくなっていることを特徴とする。

上記構成は、上記導電体（保持容量の一方電極としての機能を有する導電体）上に位置するゲート絶縁膜に、コンタクトホールと重畳する、膜厚の大きな第１の膜厚部と、該第１の膜厚部に隣接し（例えば、周囲に位置し）、上記第１の膜厚部より膜厚が小さな第２の膜厚部とを設けるものである。膜厚の小さな第２の膜厚部を設けるのは、導電体とドレイン引き出し電極との間に形成される容量（保持容量）を大きくするためである。

上記構成によれば、コンタクトホール下には厚いゲート絶縁膜（第１の膜厚部）が存在するため、仮にドレイン引き出し電極（コンタクトホール下の部分）に形成不良があっても、保持容量の一方電極としての機能を有する導電体とドレイン引き出し電極（あるいは画素電極）との短絡を防止できる。

また、上記のようにコンタクトホールの（底部の）下にドレイン引き出し電極がない場合でも、コンタクトホール下には厚いゲート絶縁膜（第１の膜厚部）が存在するため、この部分に必ずしも半導体層を形成しておく必要がない。また、半導体層を形成しておく場合でも、その膜厚のばらつきによって導電体とドレイン引き出し電極（あるいは画素電極）とが短絡するといったことを防止できる。また、コンタクトホール部分に必ずしも半導体層を形成しておく必要がないため、この（コンタクトホール部分の）半導体層と同時形成されていたチャネル部分の半導体層の膜厚を任意に設定することができる。これにより、トランジスタ特性を向上させることができる。

本アクティブマトリクス基板においては、上記第２の膜厚部の周囲に位置し、ドレイン引き出し電極と重畳しない第３の膜厚部を備え、上記第２の膜厚部は第３の膜厚部より膜厚が小さいことが好ましい。このように、導電体上にあたるゲート絶縁膜（第２の膜厚部）を、導電体上にない部分（第３の膜厚部）より薄く形成することで、保持容量を大きくとることができる。

本アクティブマトリクス基板においては、上記導電体は保持容量配線であっても良いし、走査方向の前段あるいは後段にあたる走査信号線であっても良い。

本アクティブマトリクス基板においては、上記コンタクトホールの開口下に、ドレイン引き出し電極が形成された部分と、ドレイン引き出し電極が形成されていない部分とが存在することが好ましい。こうすれば、例えば、ドレイン引き出し電極を第１金属層および第２金属層の積層構造とし、上記コンタクトホールにおいて、第１金属層のみが画素電極に接触し、第２金属層は画素電極と接触しないように構成できる。これにより、画素電極（ＩＴＯ）と電蝕をおこすＡｌ等の金属を、第２金属層としてドレイン引き出し電極に用いることができる。ここで、上記のドレイン引き出し電極が形成された部分を、ゲート絶縁膜上に半導体層を介して第１金属層が形成され、この第１金属層に画素電極が接触する構造としても良い。このように、コンタクトホール形成位置に半導体層を残すことで、コンタクトホール形成時のエッチング深さを調整し、導電体とドレイン引き出し電極（あるいは画素電極）との短絡を確実に防止できる。さらに、上記半導体層を、ゲート絶縁膜側に位置する高抵抗半導体層と低抵抗半導体層との積層構造とすることで、コンタクト抵抗を低減することもできる。また、上記のドレイン引き出し電極が形成された部分を、ゲート絶縁膜上に直接第１金属層が形成され、該第１金属層と画素電極とが接触する構造としても良い。このように、コンタクトホール形成位置に半導体層を形成しない場合、この半導体層と同時形成されていたチャネル部分の半導体層の膜厚を任意に設定でき、トランジスタ特性を向上させることができる。なお、このように半導体層を設けなくても、本構成ではコンタクトホール下に厚いゲート絶縁膜（第１の膜厚部）があるため、導電体とドレイン引き出し電極（あるいは画素電極）とが短絡しにくい。

本アクティブマトリクス基板においては、第１の膜厚部が第１ゲート絶縁層からなり、第２の膜厚部が第２ゲート絶縁層からなっていても構わない。また、第１の膜厚部が第１および第２ゲート絶縁層からなり、第２の膜厚部が第２ゲート絶縁層からなっていても構わない。この場合、基板上に、ＳＯＧ（スピンオンガラス）材料からなる第１ゲート絶縁層を形成することが好ましい。

本アクティブマトリクス基板においては、上記導電体あるいは各種信号線に接続されるドライバ接続用端子を備え、上記コンタクトホールは、上記ドライバ接続用端子の上層に存在した層間絶縁膜およびゲート絶縁膜をエッチングし、これを露出させる工程と同一の工程によって形成されていることが好ましい。このように、本構成によれば、コンタクトホール下に厚いゲート絶縁膜（第１の膜厚部）があるため、導電体とドレイン引き出し電極（あるいは画素電極）との短絡を確実に回避しつつ、（基板周辺における）ドライバ接続用端子の露出工程と、画素内のコンタクトホール形成工程とを同一工程で行うことができる。これにより、製造工程の短縮化が可能となる。

本アクティブマトリクス基板は、上記ゲート絶縁膜は複数のゲート絶縁層からなり、第２の膜厚部において１以上のゲート絶縁層を有し、第１の膜厚部においてそれより多いゲート絶縁層を有する構成とすることもでき、この場合、有機物を含むゲート絶縁層を備えることが望ましい。有機物を含む材料としてはＳＯＧ（スピンオンガラス）材料やアクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。これらの材料は基板上に塗布することで形成できるので、ミクロンオーダーの厚膜化が比較的容易である。このため、走査信号線に接続された導電層や保持容量配線と他の配線との距離を大きくすることができ、短絡を発生し難くすることができる。

本アクティブマトリクス基板は、上記ゲート絶縁膜と画素電極との間に、有機物からなる層間絶縁膜が形成され、上記コンタクトホールの形成工程では、上記層間絶縁膜がエッチングされる構成とすることもできる。

本アクティブマトリクス基板は、周辺部に、上記導電体あるいは各種信号線に接続される端子（例えば、ドライバ接続用端子）を備え、当該端子の露出工程では、該端子の上層に存在した上記層間絶縁膜（有機物からなる層間絶縁膜）がエッチングされる構成とすることもできる。

また、本発明の表示装置は、上記アクティブマトリクス基板を備えることを特徴とする。

また、本発明のテレビジョン受像機は、上記表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とする。

以上のように、本アクティブマトリクス基板によれば、コンタクトホール下に厚いゲート絶縁膜（第１の膜厚部）が存在する。したがって、コンタクトホール下にドレイン引き出し電極がある構成において、仮に該ドレイン引き出し電極に形成不良があっても、保持容量の一方電極としての機能を有する導電体とドレイン引き出し電極（あるいは画素電極）との短絡を防止することができる。また、コンタクトホール下にドレイン引き出し電極がない構成でも、コンタクトホール下には厚いゲート絶縁膜（第１の膜厚部）が存在するため、この部分に必ずしも（エッチングを遅らせるための）半導体層を形成しておく必要がなくなる。これにより、導電体とドレイン引き出し電極（あるいは画素電極）との短絡を確実に防止しつつ、チャネル部の半導体層の厚みを自由に設定してトラジスタ特性を向上させることができる。

実施の形態１に係るアクティブマトリクス基板の構成を示す断面図である。 図１（ａ）に示すアクティブマトリクス基板の端部構造を示す断面図である。 本アクティブマトリクス基板の構成を示す平面図である。 本アクティブマトリクス基板の要部の構成を拡大して示す平面図である。 実施の形態１に係るアクティブマトリクス基板の変形例を示す平面図である。 実施の形態１に係るアクティブマトリクス基板の変形例を示す平面図である。 実施の形態２に係るアクティブマトリクス基板の要部の構成を示す平面図である。 図６（ａ）に示すアクティブマトリクス基板の端部の構成を示す断面図である。 図６に示すアクティブマトリクス基板の断面図である。 実施の形態２に係るアクティブマトリクス基板の変形例を示す平面図である。 実施の形態３に係るアクティブマトリクス基板の要部の構成を示す平面図である。 図９に示すアクティブマトリクス基板の断面図である。 図１０（ａ）に示すアクティブマトリクス基板の端部の断面図である。 実施の形態１・２におけるコンタクト抵抗の低減効果を説明する説明図である。 実施の形態１・２におけるコンタクト抵抗の低減効果を説明する説明図である。 本実施の形態に係る液晶パネルの制御構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示す斜視図である。 従来のアクティブマトリクス基板の構成を示す平面図である。 上記従来のアクティブマトリクス基板の構成を示す断面図である。 図１６（ａ）に示すアクティブマトリクス基板の端部の構成を示す断面図である。

符号の説明

７ ドレイン引き出し電極
７ａ 第１金属層
７ｂ 第２金属層
６ ゲート電極
８ ドレイン電極
９ ソース電極
１０ アクティブマトリクス基板
１１ コンタクトホール
１２ ＴＦＴ（トランジスタ）
１５ データ信号線
１６ 走査信号線
１７ 画素電極
１８ 保持容量配線
２１ 第１ゲート絶縁層
２２ 第２ゲート絶縁層
２４ 半導体層
２４ａ 高抵抗半導体層（ｉ層）
２４ｂ 低抵抗半導体層（ｎ＋層）
４０ ゲート絶縁膜
４１ 第１の膜厚部
４２ 第２の膜厚部
４３ 第３の膜厚部
１１６ｆ・１１６ｂ 前段（後段）の走査信号線

〔実施の形態１〕
本発明の実施の形態１について図１〜図５に基づいて説明すれば以下のとおりである。

図２は、本実施の形態に係るアクティブマトリクス基板１０の概略構成を示す平面図であり、図３は、図１に示すアクティブマトリクス基板の保持容量配線近傍の拡大図であり、図１は、図３に示すＡ−Ａ’線矢視断面図である。

図２に示されるように、アクティブマトリクス基板１０には、互いに直交するように図中左右方向に形成された走査信号線１６および図中上下方向に形成されたデータ信号線１５と、各信号線（１５・１６）の交点近傍に形成されたＴＦＴ１２（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、画素電極１７とを備える。ＴＦＴ１２は、そのソース電極９がデータ信号線１５に接続され、そのドレイン電極８がドレイン引き出し配線４７、ドレイン引き出し電極７、およびコンタクトホール１１を介して画素電極１７に接続される。また、ＴＦＴ１２のゲート電極６は走査信号線１６に接続される。画素電極１７はＩＴＯ等の透明電極であり、アクティブマトリクス基板１０下からの光（バックライト光）を透過させる。

アクティブマトリクス基板１０においては、走査信号線１６に送られる走査信号（ゲートＯＮ電圧）によってＴＦＴ１２がＯＮ（ソース電極９とドレイン電極８とが導通状態）となり、この状態においてデータ信号線１５に送られるデータ信号（信号電圧）がソース電極９、ドレイン電極８等を介して画素電極１７に書き込まれる。なお、保持容量配線（Ｃｓ配線）１８は、保持容量の一方電極（保持容量下電極）として、ドレイン引き出し電極７が他方の電極（保持容量上電極）として機能する。なお、この保持容量は、画素電極１７に次のデータ信号が入力されるまでの間、画素電極１７に書き込まれた電位を保持するための補助的な容量である。

アクティブマトリクス基板１０は、後述するように、基板上に保持容量配線１８および多層構造（第１ゲート絶縁層および第２ゲート絶縁層）を有するゲート絶縁膜（図示せず）が形成され、その上に、半導体層２４と、ドレイン電極８（並びにドレイン引き出し配線４７およびドレイン引き出し電極７）と、層間絶縁膜（図示せず）と、画素電極７とがこの順に形成されている。ここで、ドレイン引き出し電極７は保持容量配線１８上に位置するように形成される。

図３に示されるように、保持容量配線１８上に位置する領域２７は、これに含まれる領域３１を除いて第１ゲート絶縁層が形成されていない領域である。すなわち、領域３１はゲート絶縁膜が第１ゲート絶縁層および第２ゲート絶縁層からなる領域であり、領域２７から領域３１を除いた領域は、ゲート絶縁膜が第２ゲート絶縁層からなる領域である。

したがって、本アクティブマトリクス基板１０のゲート絶縁膜は、領域３１と重なる第１の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）と、領域２７から領域３１を除いた領域と重なる第２の膜厚部（第２ゲート絶縁層からなる部分）と、該第２の膜厚部の周囲にあってドレイン引き出し電極７下にはない第３の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）とを備えることになる。

さらに、保持容量配線１８上に位置するドレイン引き出し電極７には、その一部が刳り抜かれたドレイン刳り抜き部（電極非形成部）３０が設けられている。ここで、領域３１内にコンタクトホール１１の開口が形成されるとともに、上記ドレイン刳り抜き部３０は、コンタクトホール１１の一部と重畳するように配される。また、上記半導体層２４は、ＴＦＴ１２（図１参照）の部分に形成されるほか、上記ドレイン刳り抜き部３０とコンタクトホール１１の開口との重畳部３７を取り囲むように形成される。

図１は、図３に示すＡ−Ａ’線矢視断面図である。図１に示されるように、ガラス基板２０上に保持容量配線１８が形成され、ガラス基板面および保持容量配線１８を覆うようにゲート絶縁膜４０が形成される。コンタクトホールの開口近傍については後述するものとして、それ以外の部分については、ゲート絶縁膜４０上に、ドレイン引き出し電極７（ドレイン引き出し電極７が存在する部分）、第１層間絶縁膜２５、第２層間絶縁膜２６、および画素電極１７がこの順に形成されている。

コンタクトホールの開口近傍とは、図２の領域３１にあたる部分であり、この部分のゲート絶縁膜４０は、下層（基板側）となる第１ゲート絶縁層２１および上層となる第２ゲート絶縁層２２からなる第１の膜厚部４１となっている。この第１ゲート絶縁層２１は、例えばＳＯＧ（スピンオンガラス）材料で形成する。そして、第１の膜厚部４１の第２ゲート絶縁層２２上には、コンタクトホール１１を形成する画素電極１７の一部が直接形成され、さらにこれを取り囲む半導体層２４が形成される。この半導体層２４上には、ドレイン引き出し電極７がのりあげ、コンタクトホール１１内の画素電極１７と接触している。

ここで、コンタクトホール１１の開口下の構造をより詳細に説明しておく。本アクティブマトリクス基板１０では、ドレイン引き出し電極７は多層構造となっており、下層（基板側）にＴｉからなる第１金属層７ａ、上層にＡｌからなる第２金属層７ｂを備える。また、半導体層２４も多層構造となっており、下層（基板側）に高抵抗半導体層（ｉ層）２４ａ、上層に低抵抗半導体層（ｎ＋層）２４ｂを備える。

コンタクトホール１１の開口下には、ドレイン引き出し電極７も半導体層２４も存在しない部分と、ドレイン引き出し電極７および半導体層２４が存在する部分とがある。ドレイン引き出し電極７も半導体層２４も存在しない部分では、第２ゲート絶縁層２２に直接画素電極１７が接触する。一方、ドレイン引き出し電極７および半導体層２４が存在する部分では、第２ゲート絶縁層２２上に高抵抗半導体層（ｉ層）２４ａ、低抵抗半導体層（ｎ＋層）２４ｂ、および第１金属層７ａがこの順に形成される。

ここでは、画素電極（ＩＴＯ）と電蝕を起こす第２金属層７ｂ（Ａｌ）を、コンタクトホール１１の開口下に存在しないようにしている。すなわち、コンタクトホール１１の開口下に、ドレイン引き出し電極７を完全に抜いた部分と、ドレイン引き出し電極７の第１金属層７ａ（Ｔｉ）のみを半導体層２４上に残した部分とを形成し、この第１金属層７ａの端面および上面を画素電極１７に接触させている。なお、第２金属層を除去する場合、残った部分が逆テーパ形状になってコンタクトホール内で画素電極が断線してしまうおそれがあるが、これを回避するため、コンタクトホール１１の開口下を上記のように構成している。

また、コンタクトホール１１の開口下において、第２ゲート絶縁層２２上に高抵抗半導体層（ｉ層）２４ａ、低抵抗半導体層（ｎ＋層）２４ｂ、および第１金属層７ａを積層させることで、コンタクト抵抗を低減させることができる。なお、図１１（ａ）（ｂ）に示すように、高抵抗半導体層２４ａの厚みが増加するのに伴ってコンタクト抵抗が下がる。よって、高抵抗半導体層２４ａを低抵抗半導体層２４ｂより厚くすることが好ましい。例えば、高抵抗半導体層２４ａを１３００〜１８００Å、低抵抗半導体層２４ｂを４００Åとする。

また、第１の膜厚部４１の周囲に位置する第２の膜厚部４２は、第２ゲート絶縁層２２のみからなっており、この第２ゲート絶縁層２２上に、ドレイン引き出し電極７、第１層間絶縁膜２５、第２層間絶縁膜２６、および画素電極１７がこの順に形成されている。また、第２の膜厚部４２の周囲に位置し、ドレイン引き出し電極７下にはない第３の膜厚部４３は、第１ゲート絶縁層２１および第２ゲート絶縁層２２からなっており、この第２ゲート絶縁層２２上に、第１層間絶縁膜２５、第２層間絶縁膜２６、および画素電極１７がこの順に形成されている。

図１（ｂ）に示されるように、本アクティブマトリクス基板１０の端部には、各種信号線（例えば、走査信号線１６）に接続されるドライバ接続用端子４５を備える。このドライバ接続用端子４５は、各種信号線を駆動するドライバ（例えば、ゲートドライバ）との接続に用いられ、各種信号線（例えば、走査信号線）と同様、基板２０上に形成される。ドライバ接続用端子４５の上には、アクティブマトリクス基板の製造工程に伴って、ゲート絶縁膜（第２ゲート絶縁層２２）および層間絶縁膜（第１層間絶縁膜２５および第２層間絶縁膜２６）が形成されるが、これらをエッチングすることによってドライバ接続用端子４５を外部に露出させる。

そして、このエッチングを、コンタクトホール１１を形成するためのエッチングと同一の工程（エッチング工程）で行う。該エッチング工程において、ドライバ接続用端子４５の露出位置では、層間絶縁膜から第２ゲート絶縁層２２までエッチングされ、コンタクトホール１１開口下でドレイン引き出し電極７が存在しない部分では、層間絶縁膜から高抵抗半導体層２４ａまでエッチングされる。なお、コンタクトホール１１開口下でドレイン引き出し電極７が存在しない部分（図１（ａ）参照）には、エッチングを遅らせるための高抵抗半導体層（ｉ層）を一旦形成しておき、その後の上記エッチング工程によって高抵抗半導体層を除去する。

本実施の形態では、コンタクトホール１１開口下（ドレイン引き出し電極７が存在しない部分）において、高抵抗半導体層でエッチングがとまらず、さらに第２ゲート絶縁層２２まで除去されてしまったとしても、その下に第１ゲート絶縁層２１が存在するため、ドレイン引き出し電極７（画素電極１７）と保持容量配線１８とが短絡するという重大欠陥を確実に防止することができる。

また、コンタクトホール１１の形成位置では、第２ゲート絶縁層２２下に第１ゲート絶縁層２１が存在するため、上記エッチングを遅らせるための高抵抗半導体層を薄くしてもドレイン引き出し電極７（画素電極１７）と保持容量配線１８とが短絡するおそれはない。したがって、この（エッチングを遅らせるための）高抵抗半導体層と同時に形成され、ＴＦＴ１２（図２参照）のチャネルとなる高抵抗半導体層の膜厚を任意に（小さく）デザインすることができる。これにより、ＴＦＴ１２の特性を向上させることができる。また、図１（ａ）および図２に示すように、ゲート絶縁膜４０には、ＴＦＴ１２の半導体層２４と重なる位置に、周囲より膜厚が小さくなった薄膜部１３が形成される。この薄膜部１３では第１ゲート絶縁層２１が除去されており、第２の膜厚部４２と同様、第２ゲート絶縁層２２のみからなっている。

次に、本アクティブマトリクス基板１０の製造方法の一例について説明する。

まず、ガラスやプラスチック等、透明で絶縁性の基板２０上に走査信号線１６を形成する。すなわち、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、あるいはそれらの積層膜をスパッタリング法等の方法にて成膜し、これをレジスト塗布、露光、レジスト剥離（現像）、レジストの残っていない部分のゲートメタルのエッチング除去、レジスト除去といったフォトエッチング法等にて必要な形状にパターニングする。

次に第１ゲート絶縁層２１を形成する。例えば、スピンオンガラス材料（ＳＯＧ材料）を用いてスピンコート法等で塗布することによって第１ゲート絶縁層２１を成膜する。なお、第１ゲート絶縁層２１には、絶縁性の材料（例えば、有機物を含む材料）を用いることが可能であるが、ここでは、ＳＯＧ材料を用いた。ＳＯＧ材料とは、スピンコート法などの塗布法によってガラス膜（シリカ系皮膜）を形成し得る材料のことである。なお、有機物を含む材料としては上記ＳＯＧ材料のほか、アクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。

第１ゲート絶縁層２１には、ＳＯＧ材料の中でも、例えば有機成分を含むスピンオンガラス材料（いわゆる有機ＳＯＧ材料）が好適である。有機ＳＯＧ材料としては、特に、Ｓｉ−Ｏ−Ｃ結合を骨格とするＳＯＧ材料や、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料を好適に用いることができる。有機ＳＯＧ材料は、比誘電率が低く、容易に厚い膜を形成することができる。すなわち、有機ＳＯＧ材料を用いれば、第１ゲート絶縁層２１の比誘電率を低くして第１ゲート絶縁層２１を厚く形成することが容易になるとともに平坦化を行うことも可能になる（有機ＳＯＧ材料を用いることで、第１ゲート絶縁層２１の比誘電率を低く抑えながらこれを厚膜形成して平坦化効果を得ることが容易である）。なお、上記Ｓｉ−Ｏ−Ｃ結合を有するＳＯＧ材料としては、例えば、特開２００１−９８２２４号公報や特開平６−２４０４５５号公報に開示されている材料や、ＩＤＷ（Information Display Workshops）’０３予稿集第６１７頁に開示されている東レ・ダウコーニング・シリコーン株式会社製ＤＤ１１００を挙げることができる。また、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料としては、例えば、特開平１０−１０２００３号公報に開示されている材料を挙げることができる。

また、第１ゲート絶縁層２１に、シリカフィラーを含む有機ＳＯＧ材料を用いることもできる。この場合、有機ＳＯＧ材料から形成された基材中にシリカフィラーを分散させた構成とすることが好ましい。こうすれば、基板２０が大型化しても、第１ゲート絶縁層２１を、クラックを発生させることなく形成することができる。なお、シリカフィラーの粒径は、例えば、１０ｎｍ〜３０ｎｍであり、その混入比率は、２０体積％〜８０体積％である。シリカフィラーを含む有機ＳＯＧ材料としては、例えば、触媒化学社製ＬＮＴ−０２５をもちいることができる。

その後、第１ゲート絶縁層２１をフォトエッチング法等によって所定のパターンに形成する。具体的には、ＴＦＴ１２が形成されている部分（特にチャネル部周辺）および保持容量配線１８が設けられている部分の第１ゲート絶縁層２１が除去される。ただし、保持容量配線１８上のコンタクトホール１１と重なる部分にある第１ゲート絶縁層２１が残る（除去されない）ようにパターン形成する。

次いで、第２ゲート絶縁層２２と半導体層２４とがプラズマＣＶＤ（化学的気相成長）法等により連続して成膜され、フォトエッチング法等によりパターン形成される。この半導体層２４は、図１（ａ）に示すように、アモルファスシリコンやポリシリコン等からなり、第２ゲート絶縁層２２上に形成される高抵抗半導体層（ｉ層）２４ａと、その上に形成され、ｎ＋アモルファスシリコン等からなる低抵抗半導体層（ｎ＋層）２４ｂとの積層構造を有する。本実施の形態では、コンタクトホール１１の形成位置に半導体層２４を残しているが（図１（ａ）参照）、後述するように、半導体層２４を残さなくても良い。

次いで、データ信号線１５、ドレイン引き出し配線４７、ドレイン引き出し電極７、ソース電極９、およびドレイン電極８が同一工程により形成される。データ信号線１５並びにドレイン引き出し配線４７およびドレイン引き出し電極７は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜をスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることで形成される。

次に、アモルファスシリコン膜等の高抵抗半導体層（ｉ層）２４ａ、ｎ＋アモルファスシリコン膜等の低抵抗半導体層（ｎ＋層）２４ｂに対して、データ信号線１５、ソース電極９、ドレイン電極８、ドレイン引き出し配線４７、およびドレイン引き出し電極７のパターンをマスクにし、ドライエッチングにてチャネルエッチングが行われる。このプロセスにてｉ層２４ａの膜厚が最適化され、ＴＦＴ１２が形成される。すなわち、データ信号線１５、ソース電極９、ドレイン電極８、ドレイン引き出し配線４７、およびドレイン引き出し電極７にて覆われていない半導体層２４がエッチング除去され、ＴＦＴ１２の能力に必要なｉ層膜厚が残される。本実施の形態では、コンタクトホール１１の形成位置に高抵抗半導体層２４ａおよび低抵抗半導体層２４ｂを残しているため、ドレイン電極がない部分には高抵抗半導体層２４ａが残される。

さらに、層間絶縁膜が形成される。層間絶縁膜は単層構造でもよく積層構造でもよい。本実施の形態では、まず第１層間絶縁膜２５として、ＴＦＴ１２のチャネル保護のための、窒化シリコン、酸化シリコン等の無機絶縁膜をプラズマＣＶＤ法等により成膜する。さらに、層間のカップリング容量を低減するために、第２層間絶縁膜２６として、感光性有機絶縁膜をスピンコート法等で塗布し２層構造としている。

コンタクトホール１１の形成位置には、第１層間絶縁膜２５および第２層間絶縁膜２６（場合によっては、これに加え第２ゲート絶縁層２２の一部または全部）を貫くホールが形成される。本実施の形態では、感光性有機絶縁膜である第２層間絶縁膜２６に露光・感光性有機絶縁膜除去の処理を行う。このとき、下層の無機絶縁膜である第１層間絶縁膜２５と第２ゲート絶縁層２２とが、感光性有機絶縁膜（第２層間絶縁膜２６）のパターンに沿ってエッチング除去される。この工程では、残膜の高抵抗半導体層２４ａが存在するためにエッチング除去の進行が遅く、その結果、第２ゲート絶縁層２２が全部または一部が残ることとなる。

次いで、上記のホール形成によって露出した第２金属層７ｂ（アルミニウム）を、第１層間絶縁膜２５をマスクとしてウエットエッチング法等で除去し、コンタクトホール１１の開口下に位置するドレイン電極７の下層（第２金属層７ａ）を露出させる。そして、画素電極１７をスパッタリング法等で成膜し、フォトエッチング法等で必要なパターンに形成する。これにより、アクティブマトリクス基板１０が製造される。

本実施の形態では、コンタクトホール開口下に、ドレイン引き出し電極７が形成されている領域と、ドレイン引き出し電極７が刳り抜かれている領域とを形成してするとともに、ドレイン引き出し電極７の上層（第２金属層７ｂ）のアルミニウムを除去し、下層（第１金属層７ａ）を露出させる。さらに、この第１金属層７ａと画素電極１７とを接触させる。これにより、コンタクトホール１１内に、ガラス基板２０側からの積層順として、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および画素電極１７が積層している部位と、第１ゲート絶縁層２１、第２ゲート絶縁層２２、ｉ層２４ａ、ｎ＋層２４ｂ、ドレイン引き出し電極７（第１金属層７ａ）、および画素電極１７が積層している部分の少なくとも２種類の部位とが存在する。こうすれば、画素電極１７（ＩＴＯ）とアルミニウムの接触を防ぎ、電蝕を起こし難くすることができる。

本実施の形態では、コンタクトホール開口下に、高抵抗半導体層２４ａおよび低抵抗半導体層２４ｂを一旦形成し、その一部の上にドレイン引き出し電極７を形成する。ドレイン引き出し電極７のない部分では、チャネルエッチングプロセスで低抵抗半導体層が除去され、層間絶縁膜のエッチングプロセスによって高抵抗半導体層も除去されて第２ゲート絶縁層２２が残る。ここで、高抵抗半導体層の膜厚ばらつきによって第２ゲート絶縁層２２まで除去された場合でも、コンタクトホール開口下には第１ゲート絶縁層２１が配置されているため、ドレイン引き出し電極７（あるいは画素電極１７）と保持容量配線１８とが導通してしまうことがなくなる。このように、第１ゲート絶縁層２１は、少なくとも、コンタクトホール開口下においてドレイン引き出し電極７が刳り抜かれている部分の直下に形成されていれば良い。

本実施の形態のように、層間絶縁膜を膜質の異なる複数の絶縁膜からなる多層構造とし、コンタクトホール１１を正方形形状とする場合には、その開口の１辺を例えば、８μｍとし、露光位置や仕上がりの誤差を考慮すれば、第１ゲート絶縁層２１の一辺（正方形の一辺）を例えば、１０μｍとすれば良い。

なお、層間絶縁膜を単層構造とし、コンタクトホール１１を正方形形状とする場合には、その開口の１辺を例えば、３μｍとし、露光位置や仕上がりの誤差を考慮すれば、第１ゲート絶縁層２１の一辺（正方形の一辺）を例えば、５μｍとすれば良い。

また、保持容量機能と遮光機能とを備える保持容量配線１８（保持容量電極）の線幅は、層間絶縁膜が単層構造の場合には例えば、１０μｍとし、上記のように層間絶縁膜が積層構造である場合には例えば、２８μｍとすれば良い。

本アクティブマトリクス基板を図４や図５に示すように構成することもできる。すなわち、保持容量の一方電極としての機能を、走査方向前段あるいは後段の走査信号線に持たせる。図４に示す本アクティブマトリクス基板１００は、走査信号線１１６と、データ信号線１１５と、各信号線（１１５・１１６）の交点近傍に形成されたＴＦＴ１１２と、画素電極１１７とを備える。ＴＦＴ１１２は、そのソース電極１０９がデータ信号線１１５に接続され、そのドレイン電極１０８がドレイン引き出し配線１４７、ドレイン引き出し電極１０７、およびコンタクトホール１１１を介して画素電極１１７に接続される。また、ＴＦＴ１１２のゲート電極１０６は走査信号線１１６から引き出される。

アクティブマトリクス基板１００においては、走査方向前段の走査信号線１１６ｆが、保持容量の一方電極（保持容量下電極）として、ドレイン引き出し電極１０７が他方電極（保持容量上電極）として機能する。

アクティブマトリクス基板１００は、後述するように、基板上に走査信号線１１６ｆおよび多層構造（第１ゲート絶縁層および第２ゲート絶縁層）を有するゲート絶縁膜（図示せず）が形成され、その上に、半導体層１２４と、ドレイン電極１０８（並びにドレイン引き出し配線１４７およびドレイン引き出し電極１０７）と、層間絶縁膜（図示せず）と、画素電極１１７とがこの順に形成されている。ここで、ドレイン引き出し電極１０７は前段の走査信号線１１６ｆ上に位置するように形成される。

図４に示されるように、前段の走査信号線１１６ｆ上に位置する領域１２７は、これに含まれる領域１３１を除いて第１ゲート絶縁層が形成されていない領域である。すなわち、領域１３１はゲート絶縁膜が第１ゲート絶縁層および第２ゲート絶縁層からなる領域であり、領域１２７から領域１３１を除いた領域は、ゲート絶縁膜が第２ゲート絶縁層からなる領域である。

したがって、本アクティブマトリクス基板１００のゲート絶縁膜は、領域１３１と重なる第１の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）と、領域１２７から領域１３１を除いた領域と重なる第２の膜厚部（第２ゲート絶縁層のみからなる部分）と、該第２の膜厚部の周囲にあってドレイン引き出し電極１０７下にはない第３の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）とを備えることになる。

さらに、前段の走査信号線１１６ｆ上に位置するドレイン引き出し電極１０７には、その一部が刳り抜かれたドレイン刳り抜き部（電極非形成部）１３０が設けられている。ここで、領域１３１内にコンタクトホール１１１の開口が形成されるとともに、上記ドレイン刳り抜き部１３０は、コンタクトホール１１１の一部と重畳するように配される。また、上記半導体層１２４は、ＴＦＴ１１２（図１参照）の部分に形成されるほか、上記ドレイン刳り抜き部１３０とコンタクトホール１１１の開口との重畳部１３７を取り囲むように形成される。

ここで、コンタクトホール１１１の開口下の構造をより詳細に説明しておく。本アクティブマトリクス基板１００では、ドレイン引き出し電極１０７は多層構造となっており、下層（基板側）にＴｉからなる第１金属層、上層にＡｌからなる第２金属層を備える。また、半導体層１２４も多層構造となっており、下層（基板側）に高抵抗半導体層（ｉ層）、上層に低抵抗半導体層（ｎ＋層）を備える。

コンタクトホール１１１の開口下には、ドレイン引き出し電極１０７も半導体層１２４も存在しない部分と、ドレイン引き出し電極１０７および半導体層１２４が存在する部分とがある。ドレイン引き出し電極１０７も半導体層１２４も存在しない部分では、第２ゲート絶縁層に直接画素電極１１７が接触する。一方、ドレイン引き出し電極１０７および半導体層１２４が存在する部分では、第２ゲート絶縁層上に高抵抗半導体層（ｉ層）、低抵抗半導体層（ｎ＋層）、および第１金属層がこの順に形成される。

なお、第１の膜厚部の周囲に位置する第２の膜厚部は、第２ゲート絶縁層のみからなっており、この第２ゲート絶縁層上に、ドレイン引き出し電極１０７、層間絶縁膜、および画素電極１１７がこの順に形成されている。また、第２の膜厚部の周囲に位置し、ドレイン引き出し電極１０７下にはない第３の膜厚部は、第１ゲート絶縁層および第２ゲート絶縁層からなっており、この第２ゲート絶縁層上に層間絶縁膜および画素電極１１７がこの順に形成されている。

本実施の形態では、コンタクトホール１１１開口下（ドレイン引き出し電極１０７が存在しない部分）において、第２ゲート絶縁層までエッチング除去されてしまったとしても、その下に第１ゲート絶縁層が存在するため、ドレイン引き出し電極１０７（画素電極１１７）と前段の走査信号線１１６ｆとが短絡するという重大欠陥を防止することができる。また、本実施の形態ではコンタクトホール形成位置に半導体層１２４を残すため、コンタクトホール形成時のホール深さを調整でき、上記ような短絡をより確実に防止することができる。さらに、半導体層１２４を、ゲート絶縁膜側に位置する高抵抗半導体層と低抵抗半導体層との積層構造とすることで、コンタクト抵抗を低減することもできる。

また、コンタクトホール１１１の形成位置では、第２ゲート絶縁層下に第１ゲート絶縁層が存在するため、エッチングを遅らせる作用をもつ半導体層１２４を薄くしてもドレイン引き出し電極１０７（画素電極１１７）と前段の走査信号線１１６ｆとが短絡するおそれはない。したがって、この半導体層１２４と同時に形成され、ＴＦＴのチャネルとなる半導体層の膜厚を任意に（小さく）デザインすることができる。これにより、ＴＦＴの特性を向上させることができる。なお、図４に示すように、アクティブマトリクス基板１００のゲート絶縁膜には、ＴＦＴ１１２の半導体層１２４と重なる位置に、周囲より膜厚が小さくなった薄膜部１１３が形成される。この薄膜部１１３では第１ゲート絶縁層が除去されており、第２の膜厚部と同様、第２ゲート絶縁層のみからなっている。

また、図５に示す本アクティブマトリクス基板１００’は、走査方向後段の走査信号線１１６ｂを、保持容量の一方電極（保持容量下電極）として機能させる構成である。その他の構成や効果は図４と同様である。

図４・５の構成によれば、保持容量配線を設けなくて済むため、ゲートメタル間の短絡のおそれや断線率を低減できる。また画素の開口率も向上させることができる。

また、本実施形態ではゲート絶縁層を２層としているがこれに限定されず多層であればよい。また、本実施形態では説明の便宜上、図２、図４、図５に示すＴＦＴの構成としているがこれに限定されるものではない。

〔実施の形態２〕
本発明の実施の形態２について図６（ａ）（ｂ）および図７に基づいて説明すれば以下のとおりである。

図６（ａ）は、本実施の形態に係るアクティブマトリクス基板の保持容量配線近傍の拡大図であり、図７は、図６（ａ）に示すＢ−Ｂ’線矢視断面図である。

本アクティブマトリクス基板は、後述するように、基板上に保持容量配線２１８および多層構造（第１ゲート絶縁層および第２ゲート絶縁層）を有するゲート絶縁膜（図示せず）が形成され、その上に、ドレイン電極（並びにドレイン引き出し配線２４７およびドレイン引き出し電極２０７）と、層間絶縁膜（図示せず）と、画素電極２１７とがこの順に形成されている。ここで、ドレイン引き出し電極２０７は保持容量配線２１８上に位置するように形成される。

図６（ａ）に示されるように、保持容量配線２１８上に位置する領域２２７は、これに含まれる領域２３１を除いて第１ゲート絶縁層が形成されていない領域である。すなわち、領域２３１はゲート絶縁膜が第１ゲート絶縁層および第２ゲート絶縁層からなる領域であり、領域２２７から領域２３１を除いた領域は、ゲート絶縁膜が第２ゲート絶縁層からなる領域である。

したがって、本アクティブマトリクス基板のゲート絶縁膜は、領域２３１と重なる第１の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）と、領域２２７から領域２３１を除いた領域と重なる第２の膜厚部（第２ゲート絶縁層からなる部分）と、該第２の膜厚部の周囲にあってドレイン引き出し電極２０７下にはない第３の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）とを備えることになる。

さらに、保持容量配線２１８上に位置するドレイン引き出し電極２０７には、その一部が刳り抜かれたドレイン刳り抜き部（電極非形成部）２３０が設けられている。ここで、領域２３１内にコンタクトホール２１１の開口が形成されるとともに、上記ドレイン刳り抜き部２３０は、コンタクトホール２１１の一部と重畳するように配される。このように、実施の形態２では、実施の形態１とは異なり、コンタクトホール近傍に半導体層を形成しない。

図７に示されるように、ガラス基板２２０上に保持容量配線２１８が形成され、ガラス基板面および保持容量配線２１８を覆うようにゲート絶縁膜２４０が形成される。コンタクトホール２１１の開口近傍下については後述するものとして、それ以外の部分については、ゲート絶縁膜２４０上に、ドレイン引き出し電極２０７（ドレイン引き出し電極７が存在する部分）、第１層間絶縁膜２２５、第２層間絶縁膜２２６、および画素電極２１７がこの順に形成されている。

コンタクトホール２１１の開口近傍とは、図６（ａ）の領域２３１にあたる部分であり、この部分のゲート絶縁膜２４０は第１の膜厚部２４１となる。第１の膜厚部２４１は、その一部が第１ゲート絶縁層２２１および第２ゲート絶縁層２２２の二層構造、他の部分が第１ゲート絶縁層２２１の一層構造であり、一層構造の部分の上には、コンタクトホール２１１を形成する画素電極２１７の一部が直接形成され、二層構造の部分の上には、ドレイン引き出し電極２０７がのりあげ、コンタクトホール２１１内の画素電極２１７と接触している。なお、第１ゲート絶縁層２２１は、例えばＳＯＧ（スピンオンガラス）材料で形成する。

ここで、コンタクトホール２１１の開口下の構造をより詳細に説明しておく。本アクティブマトリクス基板では、ドレイン引き出し電極２０７は多層構造となっており、下層（基板側）にＴｉからなる第１金属層２０７ａ、上層にＡｌからなる第２金属層２０７ｂを備える。コンタクトホール２１１の開口下には、ドレイン引き出し電極２０７が存在しない部分と、ドレイン引き出し電極２０７が存在する部分とがある。ドレイン引き出し電極２０７が存在しない部分では（第２ゲート絶縁層２２２がエッチング除去され）、画素電極２１７が直接第１ゲート絶縁層２２１に接触している。一方、ドレイン引き出し電極２０７が存在する部分では、（これがエッチンストッパとなって）第２ゲート絶縁層２２２が残り、第１金属層２０７ａ下に第２ゲート絶縁層２２２および第１ゲート絶縁層２２１が存在する。ここでは、画素電極（ＩＴＯ）と電蝕を起こす第１金属層２０７ｂ（Ａｌ）を、コンタクトホール２１１の開口下に存在しないようにしている。すなわち、コンタクトホール２１１の開口下に、ドレイン引き出し電極２０７を完全に抜いた部分と、ドレイン引き出し電極２０７の第１金属層２０７ａ（Ｔｉ）のみを第２ゲート絶縁層２２２上に残した部分とを形成し、この第１金属層２０７ａの端面および上面を画素電極２１７に接触させている。なお、第２金属層を除去する場合、残った部分が逆テーパ形状になってコンタクトホール内で画素電極が断線してしまうおそれがあるが、これを回避するため、コンタクトホール２１１の開口下を上記のように構成している。

また、第１の膜厚部２４１の周囲に位置する第２の膜厚部２４２は、第２ゲート絶縁層２２２のみからなっており、この第２ゲート絶縁層２２２上に、ドレイン引き出し電極２０７、第１層間絶縁膜２２５、第２層間絶縁膜２２６、および画素電極２１７がこの順に形成されている。また、第２の膜厚部２４２の周囲に位置し、ドレイン引き出し電極２０７下にはない第３の膜厚部２４３は、第１ゲート絶縁層２２１および第２ゲート絶縁層２２２からなっており、この第２ゲート絶縁層２２２上に、第１層間絶縁膜２２５、第２層間絶縁膜２２６、および画素電極２１７がこの順に形成されている。

図６（ｂ）に示されるように、本アクティブマトリクス基板の端部には、各種信号線（走査信号線やデータ信号線）に接続されるドライバ接続用端子２５５を備える。このドライバ接続用端子２５５は、各種信号線を駆動するドライバ（例えば、ゲートドライバ）との接続に用いられ、各種信号線（例えば、走査信号線）と同様、基板２２０上に形成される。ドライバ接続用端子２５５の上には、アクティブマトリクス基板の製造工程に伴って、ゲート絶縁膜（第２ゲート絶縁層２２２）および層間絶縁膜（第１層間絶縁膜２２５および第２層間絶縁膜２２６）が形成されるが、これらをエッチングすることによってドライバ接続用端子２５５を外部に露出させる。

そして、このエッチングを、コンタクトホール２１１を形成するためのエッチングと同一の工程（エッチング工程）で行う。該エッチング工程において、ドライバ接続用端子２５５の露出位置では、第２層間絶縁膜２２６から第２ゲート絶縁層２２２までエッチングされ、コンタクトホール開口下（ドレイン引き出し電極２０７が存在しない部分）では、第２層間絶縁膜２２６から第２ゲート絶縁層２２２までエッチングされる。

本実施の形態では、コンタクトホール開口下（ドレイン引き出し電極２０７が存在しない部分）において、第２ゲート絶縁層２２２が底までエッチングされても、その下に第１ゲート絶縁層２２１が存在するため、ドレイン引き出し電極２０７（画素電極２１７）と保持容量配線２１８とが短絡するという重大欠陥を確実に防止することができる。

また、コンタクトホール形成位置に半導体層を形成しないため、ＴＦＴ形成位置の（チャネルとなる部分の）半導体層の膜厚を任意にデザインすることができる。これにより、ＴＦＴの特性を向上させることができる。

なお、図６（ａ）の構成を図８のように変形することもできる。すなわち、領域２３１内にコンタクトホール２１１’の開口を、走査信号線（図示せず）方向を長手方向とする長方形形状に形成し、これと交差（好ましくは、直交する）ように、ドレイン刳り抜き部（電極非形成部）２３０を、データ信号線方向を長手方向とする長方形形状に形成する。こうすれば、ドレイン刳り抜き部（電極非形成部）２３０とコンタクトホール２１１’とのアライメントがずれてもコンタクト面積の変動を回避あるいは抑制することができる。

なお、実施の形態２のアクティブマトリクス基板は、上記した実施の形態１と同様の方法（半導体層の形成工程を除く）を用いて製造することができる。

〔実施の形態３〕
本発明の実施の形態３について図９・図１０（ａ）（ｂ）に基づいて説明すれば以下のとおりである。

図９は、本実施の形態に係るアクティブマトリクス基板の保持容量配線近傍の拡大図であり、図１０（ａ）は、図９に示すＣ−Ｃ’線矢視断面図である。

本アクティブマトリクス基板は、後述するように、基板上に保持容量配線３１８および多層構造（第１ゲート絶縁層および第２ゲート絶縁層）を有するゲート絶縁膜（図示せず）が形成され、その上に、ドレイン電極（並びにドレイン引き出し配線３４７およびドレイン引き出し電極３０７）と、層間絶縁膜（図示せず）と、画素電極３１７とがこの順に形成されている。ここで、ドレイン引き出し電極３０７は保持容量配線３１８上に位置するように形成される。

図９に示されるように、保持容量配線３１８上に位置する領域３２７は、これに含まれる領域３３１を除いて第１ゲート絶縁層が形成されていない領域である。すなわち、領域３３１はゲート絶縁膜が第１ゲート絶縁層および第２ゲート絶縁層からなる領域であり、領域３２７から領域３３１を除いた領域は、ゲート絶縁膜が第２ゲート絶縁層からなる領域である。

したがって、本アクティブマトリクス基板のゲート絶縁膜３４０は、領域３３１と重なる第１の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）と、領域３２７から領域３３１を除いた領域と重なる第２の膜厚部（第２ゲート絶縁層からなる部分）と、該第２の膜厚部の周囲にあってドレイン引き出し電極３０７下にはない第３の膜厚部（第１ゲート絶縁層および第２ゲート絶縁層からなる部分）とを備えることになる。この領域３３１内にコンタクトホール３１１の開口が形成される。

ここで、実施の形態３では、実施の形態１・２とは異なり、ドレイン引き出し電極３０７にドレイン刳り抜き部を形成せず、コンタクトホール３１１の下（底部の下）全体にドレイン引き出し電極３０７を形成する。

図１０（ａ）は、図９に示すＣ−Ｃ’線矢視断面図である。図１０（ａ）に示されるように、ガラス基板３２０上に保持容量配線３１８が形成され、ガラス基板面および保持容量配線３１８を覆うようにゲート絶縁膜３４０が形成される。コンタクトホールの開口近傍下については後述するものとして、それ以外の部分については、ゲート絶縁膜３４０上に、ドレイン引き出し電極３０７（ドレイン引き出し電極が存在する部分）、第１層間絶縁膜３２５、第２層間絶縁膜３２６、および画素電極３１７がこの順に形成されている。

コンタクトホールの開口近傍とは、図９の領域３３１にあたる部分であり、この部分のゲート絶縁膜３４０は、下層（基板側）となる第１ゲート絶縁層３２１および上層となる第２ゲート絶縁層３２２からなる第１の膜厚部３４１となっている。この第１ゲート絶縁層３２１は、例えばＳＯＧ（スピンオンガラス）材料で形成する。

ここで、本実施の形態では、ドレイン引き出し電極の刳り抜きをしないため、第１の膜厚部３４１の第２ゲート絶縁層３２２上には、全体にわたってドレイン引き出し電極３０７が形成される。このドレイン引き出し電極３０７の上には、コンタクトホール３１１を形成する画素電極３１７が形成される。

また、第１の膜厚部３４１の周囲に位置する第２の膜厚部３４２は、第２ゲート絶縁層３２２のみからなっており、この第２ゲート絶縁層３２２上に、ドレイン引き出し電極３０７、第１層間絶縁膜３２５、第２層間絶縁膜３２６、および画素電極３１７がこの順に形成されている。また、第２の膜厚部３４２の周囲に位置し、ドレイン引き出し電極３０７下にはない第３の膜厚部３４３は、第１ゲート絶縁層３２１および第２ゲート絶縁層３２２からなっており、この第２ゲート絶縁層３２２上に、第１層間絶縁膜３２５、第２層間絶縁膜３２６、および画素電極３１７がこの順に形成されている。

図１０（ｂ）に示されるように、本アクティブマトリクス基板の端部には、各種信号線（走査信号線やデータ信号線）に接続されるドライバ接続用端子３５５を備える。このドライバ接続用端子３５５は、各種信号線を駆動するドライバ（例えば、ゲートドライバ）との接続に用いられ、各種信号線（例えば、走査信号線）と同様、基板３２０上に形成される。ドライバ接続用端子３５５の上には、アクティブマトリクス基板の製造工程に伴って、ゲート絶縁膜（第２ゲート絶縁層３２２）および層間絶縁膜（第１層間絶縁膜３２５第２層間絶縁膜３２６）が形成されるが、これらをエッチングすることによってドライバ接続用端子３５５を外部に露出させる。

そして、このエッチングを、コンタクトホール３１１を形成するためのエッチングと同一の工程（エッチング工程）で行う。すなわち、該エッチング工程において、ドライバ接続用端子３５５の露出位置では、第２層間絶縁膜３２６から第２ゲート絶縁層３２２までエッチングされ、コンタクトホール形成位置では、層間絶縁膜３２６・３２５からドレイン引き出し電極３０７までエッチングされる。

本実施の形態では、仮にコンタクトホール下のドレイン引き出し電極３０７にピンホール等の形成不良があり、第２ゲート絶縁層３２２までエッチングされたとしても、その下に第１ゲート絶縁層３２１が存在するため、ドレイン引き出し電極３０７（画素電極３１７）と保持容量配線３１８とが短絡するという重大欠陥を防止することができる。

なお、上記各実施の形態で得られるアクティブマトリクス基板と、アクティブマトリクス基板の各画素に対応するようにマトリクス状に設けられた赤、緑、青のうちのいずれか１つの着色層および各着色層の間に設けられた遮光性のブラックマトリクスを備えるカラーフィルタ基板とを貼り合わせ、液晶を注入・封止することで、液晶パネルが形成される。この液晶パネルにドライバ（液晶駆動用ＬＳＩ）等を接続し、偏光板やバックライトを装着することで本実施の形態に係る液晶表示装置が形成される。また、上記ブラックマトリクスは、コンタクトホールの形成位置に対応して配置されることが好ましい。

なお、本発明は液晶表示装置に限定されるものではなく、例えば、カラーフィルタ基板と、カラーフィルタ基板と対向するように本アクティブマトリクス基板とを配置し、それら基板と基板との間に有機ＥＬ層を配置することで有機ＥＬパネルとし、パネルの外部引き出し端子にドライバ等を接続することにより有機ＥＬ表示装置を構成することも可能である。また、液晶表示装置や有機ＥＬ表示装置以外であっても、アクティブマトリクス基板で構成される表示装置であれば、本発明は適用可能である。

次に、本実施形態に係る液晶表示装置について説明する。

図１２は、本液晶表示装置５０９の概略構成を示すブロック図である。図１２に示すように、液晶表示装置５０９は、Ｙ／Ｃ分離回路５００、ビデオクロマ回路５０１、Ａ／Ｄコンバータ５０２、液晶コントローラ５０３、本アクティブマトリクス基板を有する液晶パネル５０４、バックライト駆動回路５０５、バックライト５０６、マイコン５０７、および階調回路５０８を備えている。

液晶表示装置５０９で表示する画像信号や映像信号（単に「映像信号」と記載する）は、Ｙ／Ｃ分離回路５００に入力され、輝度信号および色信号に分離される。これら輝度信号および色信号は、ビデオクロマ回路５０１にて光の３原色であるＲ・Ｇ・Ｂに対応するアナログＲＧＢ信号に変換される。さらに、このアナログＲＧＢ信号は、Ａ／Ｄコンバータ５０２にてデジタルＲＧＢ信号に変換され、液晶コントローラ５０３に入力される。

この液晶コントローラ５０３に入力されたデジタルＲＧＢ信号は、液晶コントローラ５０３から液晶パネル５０４に入力される。液晶パネル５０４には、液晶コントローラ５０３から所定のタイミングでデジタルＲＧＢ信号が入力されると共に、階調回路５０８からＲＧＢ各々の階調電圧が供給される。また、バックライト駆動回路５０５によりバックライト５０６を駆動させ、液晶パネル５０４に光を照射する。これにより、液晶パネル５０４は画像や映像を表示する。また、上記各処理を含め、液晶表示装置５０９全体の制御はマイコン５０７によって行われる。

上記映像信号としては、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を挙げることができる。

また、本発明の液晶表示装置５０９は、図１３に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部６００と接続することにより、チューナ部６００から出力された映像信号に基づいて映像（画像）表示を行うことが可能になる。この場合、液晶表示装置５０９とチューナ部６００とでテレビジョン受像機６０１となる。

上記液晶表示装置をテレビジョン受信機６０１とするとき、例えば、図１４に示すように、液晶表示装置５０９を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１は、液晶表示装置５０９で表示される映像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置５０９の背面側を覆うものであり、該液晶表示装置５０９を操作するための操作用回路８０５が設けられるとともに、下方に支持用部材８０８が取り付けられている。

表示装置としては、図１２に示した液晶表示装置を適用できるが、有機ＥＬ表示装置などの他の表示装置でも適用可能である。

本発明は上述した各実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明のアクティブマトリクス基板は、例えば液晶テレビに好適である。

Claims (23)

1. 各画素領域に、トランジスタと、画素電極と、保持容量の一方電極としての機能を有する導電体と、上記トランジスタのドレイン電極に接続するとともに上記導電体と重畳するドレイン引き出し電極と、該ドレイン引き出し電極および上記画素電極を接続するコンタクトホールと、を備えたアクティブマトリクス基板であって、
   各トランジスタのゲート電極および上記導電体を覆うゲート絶縁膜に、コンタクトホールの少なくとも一部と重畳する第１の膜厚部と、該第１の膜厚部に隣接し、上記ドレイン引き出し電極と重畳する第２の膜厚部とが形成され、
   上記第１の膜厚部は第２の膜厚部よりも膜厚が大きいことを特徴とするアクティブマトリクス基板。
2. ドレイン引き出し電極と重畳しない第３の膜厚部を備え、
   上記第２の膜厚部は第３の膜厚部よりも膜厚が小さいことを特徴とする請求項１記載のアクティブマトリクス基板。
3. 上記導電体は保持容量配線であることを特徴とする請求項１に記載のアクティブマトリクス基板。
4. 上記導電体は、走査方向の前段あるいは後段にあたる走査信号線であることを特徴とする請求項１に記載のアクティブマトリクス基板。
5. 上記コンタクトホールの開口下に、ドレイン引き出し電極が形成された部分と、ドレイン引き出し電極が形成されていない部分とが存在することを特徴とする請求項１記載のアクティブマトリクス基板。
6. 上記ドレイン引き出し電極は、第１金属層および第２金属層の積層構造を有し、
   上記コンタクトホールにおいては、第１金属層のみが画素電極に接触し、第２金属層は画素電極と接触していないことを特徴とする請求項５に記載のアクティブマトリクス基板。
7. 上記のドレイン引き出し電極が形成された部分は、ゲート絶縁膜上に半導体層を介して第１金属層が形成された構造となっていることを特徴とする請求項６記載のアクティブマトリクス基板。
8. 上記のドレイン引き出し電極が形成された部分は、ゲート絶縁膜上に直接第１金属層が形成された構造となっていることを特徴とする請求項６記載のアクティブマトリクス基板。
9. 第２金属層がＡｌからなることを特徴とする請求項６に記載のアクティブマトリクス基板。
10. 上記半導体層は、ゲート絶縁膜側に位置する高抵抗半導体層と低抵抗半導体層との積層構造であることを特徴とする請求項７に記載のアクティブマトリクス基板。
11. 第１の膜厚部が第１ゲート絶縁層からなり、第２の膜厚部が第２ゲート絶縁層からなることを特徴とする請求項１に記載のアクティブマトリクス基板。
12. 第１の膜厚部が第１および第２ゲート絶縁層からなり、第２の膜厚部が第２ゲート絶縁層からなることを特徴とする請求項１に記載のアクティブマトリクス基板。
13. 上記第１ゲート絶縁層はＳＯＧ（スピンオンガラス）材料からなり、基板上に形成されることを特徴とする請求項１１または１２に記載のアクティブマトリクス基板。
14. 上記導電体あるいは各種信号線に接続されるドライバ接続用端子を備え、
    上記コンタクトホールは、上記ドライバ接続用端子の上層に存在したゲート絶縁膜および層間絶縁膜をエッチングし、これを露出させる工程と同一の工程によって形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
15. 上記ゲート絶縁膜は複数のゲート絶縁層からなり、第２の膜厚部において１以上のゲート絶縁層を有し、第１の膜厚部においてそれより多いゲート絶縁層を有することを特徴とする請求項１記載のアクティブマトリクス基板。
16. 有機物を含むゲート絶縁層を備えることを特徴とする請求項１５に記載のアクティブマトリクス基板。
17. 各画素領域において、トランジスタのドレイン電極に接続するドレイン引き出し電極が、ゲート絶縁膜を介して保持容量の一方電極としての機能を有する導電体に重なるとともに該導電体上のコンタクトホールによって画素電極に接続するアクティブマトリクス基板であって、
    上記ゲート絶縁膜は、コンタクトホール開口下の少なくとも一部の膜厚が周りよりも大きくなっていることを特徴とするアクティブマトリクス基板。
18. 上記ゲート絶縁膜においては、上記膜厚が周りよりも大きくなっている部分にＳＯＧ（スピンオンガラス）材料が用いられていることを特徴とする請求項１７記載のアクティブマトリクス基板。
19. コンタクトホール開口下に、ドレイン引き出し電極が存在しない部分があることを特徴とする請求項１７記載のアクティブマトリクス基板。
20. 上記ゲート絶縁膜と画素電極との間に、有機物からなる層間絶縁膜が形成され、上記コンタクトホールの形成工程では、上記層間絶縁膜がエッチングされることを特徴とする請求項１７記載のアクティブマトリクス基板。
21. 周辺部に、上記導電体あるいは各種信号線に接続される端子を備え、
    該端子の露出工程では、その上層に存在した上記層間絶縁膜がエッチングされることを特徴とする請求項２０に記載のアクティブマトリクス基板。
22. 請求項１〜２１のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
23. 請求項２２に記載の表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とするテレビジョン受像機。

Images