JPWO2009028399A1 - Semiconductor wafer and manufacturing method thereof - Google Patents
Semiconductor wafer and manufacturing method thereof Download PDFInfo
- Publication number
- JPWO2009028399A1 JPWO2009028399A1 JP2009530076A JP2009530076A JPWO2009028399A1 JP WO2009028399 A1 JPWO2009028399 A1 JP WO2009028399A1 JP 2009530076 A JP2009530076 A JP 2009530076A JP 2009530076 A JP2009530076 A JP 2009530076A JP WO2009028399 A1 JPWO2009028399 A1 JP WO2009028399A1
- Authority
- JP
- Japan
- Prior art keywords
- small
- wafer
- wafers
- support plate
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 235000012431 wafers Nutrition 0.000 claims abstract description 205
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 46
- 229920005591 polysilicon Polymers 0.000 abstract description 28
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 10
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 241001272720 Medialuna californiensis Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
直径450mm以上の大口径ウェーハを高歩留まりでかつ安価に作製する。母材基板となる直径450mm以上の円形の石英ガラス板に、複数枚の矩形の小片シリコンウェーハをアニール等によって貼り付ける。接合後、ポリシリコンをCVDにより被着して小片シリコンウェーハ間の隙間を埋め、さらにこれらの小片シリコンウェーハの表面を研磨してデバイス形成面とする。または、これらの小片シリコンウェーハの表面にエピタキシャル層を形成してデバイス面とする。A large-diameter wafer having a diameter of 450 mm or more is manufactured at a high yield and at a low cost. A plurality of rectangular small silicon wafers are attached to a circular quartz glass plate having a diameter of 450 mm or more as a base material substrate by annealing or the like. After bonding, polysilicon is deposited by CVD to fill gaps between the small silicon wafers, and the surface of these small silicon wafers is polished to form a device forming surface. Alternatively, an epitaxial layer is formed on the surface of these small silicon wafers to form a device surface.
Description
この発明は複数枚の小片ウェーハを、直径450mm以上の1枚の大きな支持板材に貼り付けて作製した半導体ウェーハとその製造方法に関する。 The present invention relates to a semiconductor wafer produced by attaching a plurality of small wafers to one large support plate having a diameter of 450 mm or more, and a method for producing the same.
シリコンウェーハの製造方法は、CZ(チョクラルスキー)法によって単結晶インゴットを引き上げ、このインゴットからスライス、面取り、ラッピング、エッチング、鏡面研磨、洗浄などの各工程を経て、鏡面研磨ウェーハを作製することが一般的である。
しかしながら、直径450mmの大口径インゴットをCZ法により引き上げる場合には、引き上げられた単結晶の熱履歴、融液の対流、温度分布などのパラメータが、直径300mm以下の従来品の場合とは全く異なる。そのため、現状では、直径450mmの大口径でかつ無転位の単結晶インゴットをCZ法により引き上げることは、きわめて困難である。The silicon wafer is manufactured by pulling up a single crystal ingot by the CZ (Czochralski) method, and manufacturing a mirror-polished wafer from this ingot through various processes such as slicing, chamfering, lapping, etching, mirror polishing, and cleaning. Is common.
However, when a large-diameter ingot with a diameter of 450 mm is pulled by the CZ method, parameters such as the thermal history of the pulled single crystal, the convection of the melt, and the temperature distribution are completely different from those of conventional products with a diameter of 300 mm or less. . Therefore, at present, it is extremely difficult to pull up a single crystal ingot having a large diameter of 450 mm and no dislocation by the CZ method.
また、CZ法により直径450mmの単結晶シリコンインゴットを引き上げる場合には、直径300mm以下の従来の単結晶シリコンインゴットと比較して、インゴットのトップ部およびテイル部の重量が大きい。そのため、トップ部およびテイル部の切断除去によるインゴットの損失も大きい。その結果、製品の歩留も低下する。
なお、特許文献1に示すように、エロージョン部材を複数種の部材により構成したターゲットユニットが知られている。しかしながら、複数の小片ウェーハを1枚の支持板に貼り付けた半導体ウェーハは知られていない。
As shown in Patent Document 1, a target unit in which an erosion member is constituted by a plurality of types of members is known. However, a semiconductor wafer in which a plurality of small wafers are bonded to one support plate is not known.
上述のように、大径化した半導体ウェーハにあっては、その原料となる無欠陥の単結晶インゴットをCZ法により作製することが困難な状況である。 As described above, in a semiconductor wafer having an increased diameter, it is difficult to produce a defect-free single crystal ingot as a raw material by the CZ method.
そこで、本発明は、直径が450mm以上の大口径で、かつ、結晶欠陥が殆どない半導体ウェーハの製造歩留を向上させ、その結果、このような大口径ウェーハを安価で製造する方法を提供することを目的とする。 Therefore, the present invention improves the manufacturing yield of a semiconductor wafer having a large diameter of 450 mm or more and almost no crystal defects, and as a result, provides a method for manufacturing such a large diameter wafer at low cost. For the purpose.
請求項1に記載の発明は、直径450mm以上の1枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて配置し、その後、この小片ウェーハが配置された支持板材を加熱することにより、これらの複数枚の小片ウェーハを上記支持板材の一面に接合し、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハを作製する半導体ウェーハの製造方法である。 According to the first aspect of the present invention, a plurality of small wafers made of semiconductor wafers are arranged side by side on one surface of a single support plate having a diameter of 450 mm or more, and then the support plate on which the small wafers are arranged is heated. This is a method for manufacturing a semiconductor wafer, in which a plurality of small piece wafers are bonded to one surface of the support plate member, and a semiconductor wafer is produced using the surface of the small piece wafer as a device forming surface.
支持板材としては、シリコンウェーハなどの半導体ウェーハの他にも、ガラス基板などを採用することができる。
小片ウェーハとは、シリコンウェーハなどの半導体ウェーハの小片を意味し、支持板材よりも小面積のウェーハである。小片ウェーハは、公知のCZ法により引き上げられた単結晶シリコンインゴットから製造されたシリコンウェーハなどを用いて作製される。すなわち、各小片ウェーハは所定の厚さ、所定の形状を有するとともに、その表面は研磨された鏡面仕上げとすることができる。
また、小片ウェーハは、公知の貼り合わせ法などにより支持板材に貼り付けることができる。さらに、支持板材の一面に小片ウェーハを載置してアニールすることで、これらを接合する。支持板材として半導体ウェーハを用いる場合、支持板材と小片ウェーハとの貼り合わせ面同士を鏡面化しておき、常温での貼り合わせ後、貼り合わせ熱処理を行うことで強固に貼り合わせることができる。
支持板材の直径としては、例えば450mm、675mmなどを採用することができる。
支持板材の一面とは、支持板材の表面または裏面をいう。In addition to a semiconductor wafer such as a silicon wafer, a glass substrate or the like can be employed as the support plate material.
The small piece wafer means a small piece of a semiconductor wafer such as a silicon wafer, and is a wafer having a smaller area than the supporting plate material. The small wafer is produced using a silicon wafer produced from a single crystal silicon ingot pulled up by a known CZ method. That is, each small wafer has a predetermined thickness and a predetermined shape, and the surface thereof can be a polished mirror finish.
Further, the small wafer can be attached to the support plate by a known bonding method or the like. Further, a small wafer is placed on one surface of the support plate and annealed to join them. When a semiconductor wafer is used as the support plate material, the bonding surfaces of the support plate material and the small piece wafer can be mirror-finished, and can be firmly bonded by performing a bonding heat treatment after bonding at room temperature.
As the diameter of the support plate material, for example, 450 mm, 675 mm, or the like can be employed.
One surface of the support plate material means the front surface or the back surface of the support plate material.
請求項2に記載の発明は、上記支持板材を石英ガラスとし、上記小片ウェーハをシリコンウェーハの小片とし、これらを重ね合わせた後、加熱することによりシリコン酸化膜を介して複数枚の小片ウェーハが支持板材の一面に接合された請求項1に記載の半導体ウェーハの製造方法である。
石英ガラスとしては、溶融石英ガラス、合成石英ガラスを用いることができる。加熱により石英ガラス製の支持板材の表面とシリコンウェーハの小片との間には、シリコン酸化膜が成長され、シリコン酸化膜を介して両者が接合される。According to a second aspect of the present invention, the supporting plate material is made of quartz glass, the small piece wafer is made a small piece of a silicon wafer, and these are superposed and then heated to form a plurality of small piece wafers via a silicon oxide film. It is a manufacturing method of the semiconductor wafer of Claim 1 joined to one surface of the support plate material.
As the quartz glass, fused quartz glass or synthetic quartz glass can be used. A silicon oxide film is grown between the surface of the support plate made of quartz glass and a small piece of the silicon wafer by heating, and the two are bonded via the silicon oxide film.
請求項3に記載の発明は、上記小片ウェーハと小片ウェーハとの間に設けられた隙間に多結晶シリコンを充填後、それらの小片ウェーハの表面を研磨し、この研磨後の小片ウェーハの表面にエピタキシャル膜を成長させた請求項1または請求項2に記載の半導体ウェーハの製造方法である。
多結晶シリコンの充填は、例えば小片ウェーハの表面をマスクして行われるCVD法による。
小片ウェーハの表面の研磨は、枚葉式またはバッチ式の公知の片面研磨装置を用いて行われる。
小片ウェーハを含む半導体ウェーハの表面全体にエピタキシャル膜を成長させることで、支持板材の全面をエピタキシャル層として用いることができる。また、半導体ウェーハの表面のうち、小片ウェーハを除く部分をマスクし、小片ウェーハの表面のみにエピタキシャル膜を成長させてもよい。In the invention according to claim 3, after filling the gap provided between the small piece wafers with polycrystalline silicon, the surface of the small piece wafers is polished, and the surface of the polished small piece wafers is polished. 3. The method for producing a semiconductor wafer according to claim 1, wherein an epitaxial film is grown.
The filling of the polycrystalline silicon is performed by, for example, a CVD method performed by masking the surface of the small wafer.
The surface of the small wafer is polished using a known single-side polishing apparatus of a single wafer type or a batch type.
By growing the epitaxial film over the entire surface of the semiconductor wafer including the small wafer, the entire surface of the support plate can be used as the epitaxial layer. Further, a portion of the surface of the semiconductor wafer excluding the small piece wafer may be masked, and the epitaxial film may be grown only on the surface of the small piece wafer.
請求項4に記載の発明は、直径450mm以上の1枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて貼り付けることにより、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハである。
支持板材としては、半導体ウェーハの他、ガラス基板などを使用することができる。小片ウェーハとしてはシリコンウェーハ、化合物半導体ウェーハなどを用いる。各小片ウェーハはその表面の面積が支持板材のそれより小さい。In the invention according to claim 4, a plurality of small wafers composed of small pieces of semiconductor wafers are arranged side by side on one surface of a single support plate having a diameter of 450 mm or more, and the surfaces of these small wafers are defined as device forming surfaces. This is a semiconductor wafer.
As the support plate material, a glass substrate or the like can be used in addition to a semiconductor wafer. A silicon wafer, a compound semiconductor wafer, or the like is used as the small wafer. Each small wafer has a surface area smaller than that of the support plate.
請求項5に記載の発明は、上記支持板材を石英ガラス、上記小片ウェーハをシリコンウェーハの小片とし、シリコン酸化膜を介して複数枚の小片ウェーハが支持板材の一面に接合された請求項4に記載の半導体ウェーハである。
ガラス基板として石英ガラスを使用する。この場合、石英ガラス基板にシリコンウェーハの小片を例えばアニールにより接合することができる。According to a fifth aspect of the present invention, the support plate material is quartz glass, the small piece wafer is a small piece of a silicon wafer, and a plurality of small piece wafers are bonded to one surface of the support plate material via a silicon oxide film. It is a semiconductor wafer of description.
Quartz glass is used as the glass substrate. In this case, a small piece of a silicon wafer can be bonded to the quartz glass substrate by annealing, for example.
請求項6に記載の発明は、上記小片ウェーハと小片ウェーハとの間に設けられた隙間を多結晶シリコンにより充填後、それらの小片ウェーハの表面を研磨し、この研磨後の小片ウェーハの表面にエピタキシャル膜が成長された請求項4または請求項5に記載の半導体ウェーハである。
多結晶シリコンにより小片ウェーハ同士の隙間を埋めることで、この多結晶シリコン部分を金属不純物などのゲッタリングサイトとして利用することができる。
上記隙間への多結晶シリコンの充填に際して小片ウェーハの表面に被着した多結晶シリコンを研磨により除去することで、小片ウェーハの表面を鏡面として保持する。
研磨後の小片ウェーハの表面にエピタキシャル膜を形成する。これにより、大口径のエピタキシャルウェーハを容易に製造することができる。According to a sixth aspect of the present invention, after the gap provided between the small wafers is filled with polycrystalline silicon, the surfaces of the small wafers are polished, and the surfaces of the polished small wafers are polished. 6. The semiconductor wafer according to claim 4, wherein an epitaxial film is grown.
By filling the gap between the small wafers with polycrystalline silicon, this polycrystalline silicon portion can be used as a gettering site for metal impurities.
The polycrystalline silicon deposited on the surface of the small wafer when the gap is filled with the polycrystalline silicon is removed by polishing, so that the surface of the small wafer is held as a mirror surface.
An epitaxial film is formed on the surface of the small wafer after polishing. Thereby, a large-diameter epitaxial wafer can be easily manufactured.
請求項7に記載の発明は、上記支持板材は平面視して円形であり、上記小片ウェーハが矩形である請求項4に記載の半導体ウェーハである。
円形の支持板材とすれば、従来のシリコンウェーハと同等の製造、加工設備を使用してデバイス形成を行える。The invention according to claim 7 is the semiconductor wafer according to claim 4, wherein the support plate material is circular in plan view, and the small wafer is rectangular.
If a circular support plate is used, devices can be formed using the same manufacturing and processing equipment as conventional silicon wafers.
本発明によれば、直径が450mm以上の半導体ウェーハであっても、小片ウェーハとして結晶欠陥が殆どないシリコンウェーハを用いれば、殆ど結晶欠陥がない大口径ウェーハを製造可能となる。また、大口径の半導体ウェーハの製造歩留が向上し、その結果、これを安価に製造することができる。
また、本発明では、直径450mm以上の大口径ウェーハを、高平坦度の複数の小片ウェーハを利用して製造している。そのため、大口径インゴットから1枚の大口径ウェーハを作製する場合に比較して結晶欠陥が少なく、より高平坦度のウェーハを作製することが可能となる。大口径インゴットから作製した1枚の大口径ウェーハは、反りなどにより高平坦度化がきわめて困難となるからである。
また、小片ウェーハを貼り付けるとき、小片ウェーハ同士の隙間に充填した多結晶シリコンが、デバイス工程などで、ゲッタリングサイトとして有効に作用する。
さらに、小片ウェーハを矩形とすることで、シリコンウェーハからデバイスチップが容易に製造できる。According to the present invention, even if a semiconductor wafer has a diameter of 450 mm or more, if a silicon wafer having few crystal defects is used as a small piece wafer, a large-diameter wafer having almost no crystal defects can be manufactured. Moreover, the manufacturing yield of a large-diameter semiconductor wafer is improved, and as a result, it can be manufactured at low cost.
In the present invention, a large-diameter wafer having a diameter of 450 mm or more is manufactured using a plurality of small wafers with high flatness. Therefore, there are few crystal defects compared with the case where one large-diameter wafer is produced from a large-diameter ingot, and a wafer with higher flatness can be produced. This is because it is very difficult to increase the flatness of one large-diameter wafer produced from a large-diameter ingot due to warpage or the like.
Further, when a small wafer is bonded, the polycrystalline silicon filled in the gap between the small wafers effectively acts as a gettering site in a device process or the like.
Furthermore, a device chip can be easily manufactured from a silicon wafer by making a small piece wafer into a rectangle.
10 半導体ウェーハ、
11 石英ガラス基板、
12〜15 小片ウェーハ、
17 多結晶シリコン部分。10 Semiconductor wafer,
11 quartz glass substrate,
12-15 small wafers,
17 Polycrystalline silicon part.
以下、本発明に係る半導体ウェーハの一実施形態について図面を用いて詳細に説明する。この実施形態に係る半導体ウェーハは、石英ガラス上に4枚の平面視して正方形のシリコンウェーハを貼り付けて作製している。ここで、石英ガラス上に貼り付けられるシリコンウェーハの寸法(縦、横、厚み)や枚数は、作製しようとするデバイスチップのサイズ等に応じて適宜選定される。 Hereinafter, an embodiment of a semiconductor wafer according to the present invention will be described in detail with reference to the drawings. The semiconductor wafer according to this embodiment is manufactured by attaching four square silicon wafers in a plan view on quartz glass. Here, the dimensions (vertical, horizontal, and thickness) and the number of silicon wafers to be bonded onto the quartz glass are appropriately selected according to the size of the device chip to be manufactured.
以下、本実施形態に係る半導体ウェーハについて、図1、図2を参照して説明する。
図1、図2において、シリコンウェーハ10は、円形の石英ガラス基板11を支持板材として、石英ガラス基板11の表面に4枚の正方形の小片ウェーハ12,13,14,15が貼り付けられている。4枚のシリコンウェーハ12〜15は、平面視して石英ガラス基板11の中心Cを中心として点対称となるように、石英ガラス基板11に貼り付けられている。
小片ウェーハ12〜15は、平面視して十字型のポリシリコン部分16により分離されている。また、小片ウェーハ12〜15の外周縁より外側は略半月形のポリシリコン部分17により囲まれている。
また、これらの小片ウェーハ12〜15の表面は、上記ポリシリコン部分16,17の表面と同一の平面で構成されている。18は厚さ10μmのシリコン酸化膜で、石英ガラス基板11と小片ウェーハ12〜15との間に介在されている。
なお、小片ウェーハ12〜15は、同一サイズ(辺の長さ、厚さ)のウェーハである。また、小片ウェーハ12〜15は、例えばそれぞれの不純物濃度を同一にもできるが、各小片ウェーハ12〜15については、その導電型を変更したものを使用することも、その不純物濃度を変更したものを貼り付けることもできる。Hereinafter, the semiconductor wafer according to the present embodiment will be described with reference to FIGS.
1 and 2, a
The
The surfaces of these
The
次に、この実施形態における半導体ウェーハ10の製造プロセスを示す。まず、支持板材としての石英ガラス基板11を作製する。すなわち、石英ガラス基板11の母材を切断加工して例えば直径450mmの円形基板を作製する。具体的には、一辺の長さが最低450mmの正方形で、厚さが1mmにスライスされた石英ガラス基板の母材をレーザ加工機の加工台上に貼り付け、母材の表面に炭酸ガスレーザビームを照射して母材を切り抜くことで、直径450mmの円形基板を製作する。この場合、石英ガラス基板11の厚さは1mmとなる。
次に、直径が300mmのシリコンCZウェーハを加工し、150mm四方の正方形ウェーハ12〜15(片面または両面ミラーポリッシュドウェーハ)を切り出す。具体的には、炭酸ガスレーザビーム、YAGレーザビームなどのレーザビームを、直径300mmのシリコンウェーハの表面上に照射する。次に、シリコンウェーハの表面上で150mm四方の正方形を描くように、シリコンウェーハの表面上をレーザービームで走査する。これにより、正方形ウェーハ12〜15が得られる。各ウェーハ12〜15の厚さは775μmである。あるいは、直径300mmのシリコンウェーハの表面上に150mm四方の正方形をけがいた後、けがいた線に沿ってシリコンウェーハをへき開させ、へき開したシリコンウェーハの4辺を研削加工または研磨加工で平坦化する方法でも、正方形ウェーハ12〜15が得られる。Next, a manufacturing process of the
Next, a silicon CZ wafer having a diameter of 300 mm is processed, and
そして、上記石英ガラス基板11上に、石英ガラス基板11の表面の中心Cを中心として、正方形ウェーハ12〜15を点対称に重ね合わせる。具体的な重ね合わせ方法としては、石英ガラス基板11の中心Cにおいて、互いに直交する直径を示すラインD1およびラインD2を石英ガラス基板11の表面上にけがき、正方形ウェーハ12〜15の対角線の何れか一方がラインD1またはラインD2と一致するように、かつ、小片ウェーハ12〜15の間に形成される十字型の隙間(溝)の幅wが8mmとなるように配置する。これにより、一辺の長さが150mmで厚さ775μmの正方形ウェーハ12〜15が、石英ガラス基板11の表面上の点対称位置に均一な隙間をあけて配置される。
その後、所定の熱処理炉を使用し、石英ガラス基板11の上に載置された4枚の小片ウェーハ12〜15を加熱する。具体的には、1100〜1300℃において、アルゴン等の不活性ガス雰囲気中で、各小片ウェーハ12〜15を熱処理する。その結果、シリコン酸化膜18を介して、4枚の矩形小片シリコンウェーハ12〜15が、石英ガラス基板11に接合される。その際、小片ウェーハ12〜15の間には、幅wが全長にわたって8mmの十字型の隙間(溝)が形成される。Then, the
Thereafter, the four
次に、表面に小片ウェーハが接合された石英ガラス基板11をCVD炉に挿入し、ポリシリコンをその表面にデポジションする。具体的には、常圧式または減圧式CVD炉を用い、成長温度600〜700℃の条件で、厚さ約1mmのポリシリコン層が得られる。
上記ポリシリコンは、十字型の溝が埋められるまで、石英ガラス基板11の表面に被着される。その結果、小片ウェーハ12〜15の上面および石英ガラス基板11の上面(酸化膜)にも、ポリシリコン層17が堆積される。次に、小片ウェーハ12〜15およびポリシリコン部分16,17を含む石英ガラス基板11の表面を研磨することにより、小片ウェーハ12〜15の表面(鏡面)を露出させる。具体的には、ポリシリコン部分16,17が存在しない石英ガラス基板11の裏面を研磨ヘッドに真空吸着して保持した状態で、研磨布に研磨剤を供給し、研磨ヘッドに保持された石英ガラス基板11の表面を研磨布に摺接させる。これにより、小片ウェーハ12〜15の表面およびポリシリコン部分16,17の表面を鏡面仕上げする。その結果、4つの矩形のシリコン鏡面とこれを取り囲むポリシリコン面とからなる半導体ウェーハ10が得られる。
半導体ウェーハ10では、その矩形のシリコン表面部分12〜15がデバイス形成面となる。半導体ウェーハ10には、以後のデバイス工程を経て所望のデバイスが作製される。Next, the
The polysilicon is deposited on the surface of the
In the
このように、半導体ウェーハ10では、石英ガラス基板11を平面視して円板とし、小片ウェーハ12〜15は合計4枚で、かつ平面視して同一サイズの正方形状とした。しかも、各小片ウェーハ12〜15の隙間を均一化し、それぞれの隙間が十字型のポリシリコン部分16により埋められている。そのため、直径450mmの円形の石英ガラス基板11の表面上に、4枚の小片ウェーハ12〜15を、正確かつ容易に位置決めすることができる。
すなわち、石英ガラス基板11の表面の中心Cにおいて、互いに直交する直径を示すラインD1またはラインD2の何れかに、小片ウェーハ12〜15の対角線の何れか一方を揃える。しかも、石英ガラス基板11の中心Cを中心とした同心円上に、ラインD1またはラインD2上に存在する小片ウェーハ12〜15のコーナー部が重なり合うようにする。これにより、4枚の小片ウェーハ12〜15を石英ガラス基板11の表面上の均等な離間位置に、容易に位置決めできる。Thus, in the
That is, at the center C of the surface of the
また、小片ウェーハ12〜15の各隣接する隙間が、ポリシリコン部分16により埋められている。そのため、ポリシリコン部分16を、各小片ウェーハ12〜15の金属不純物などを捕獲するゲッタリングサイトに利用できる。また、小片ウェーハ12を平面視して正方形としたので、ウェーハのチップ化も容易となる。しかも、円形の支持板材としたので、従来のシリコンウェーハと同等の製造、加工設備を使用してデバイス形成を行うことができる。
Further, the adjacent gaps of the
図3には、別の実施形態における半導体ウェーハの製造プロセスを示す。この実施形態では、ポリシリコンインゴットをスライスして形成した大口径の支持板材としての基板を作製する(S21〜S23)。ポリシリコン基板の表面は鏡面研磨を施して鏡面化しておく。
そして、通常のCZ法により引き上げた直径300mmのシリコン単結晶インゴット(断面は円形)について、ブロック切断後、その円柱部の側面の4方向から側面研削または切削を行い、断面が角型の単結晶インゴットブロックを作製する(S01,S02)。インゴットブロックの断面は、一辺205mmの正方形である。
その後、インゴットブロックをワイヤソーなどを使用して厚さ775μmにスライスし(S03)、ラップ、研削、エッチングなどの加工を順次施す(S04,S05,S06)。いずれもウェーハ加工における公知の手法で行う。In FIG. 3, the manufacturing process of the semiconductor wafer in another embodiment is shown. In this embodiment, a substrate as a large-diameter support plate formed by slicing a polysilicon ingot is produced (S21 to S23). The surface of the polysilicon substrate is mirror-polished to be mirror-finished.
Then, a 300 mm diameter silicon single crystal ingot (cross section is circular) pulled up by a normal CZ method is subjected to side grinding or cutting from four directions of the side surface of the cylindrical part after block cutting, and a single crystal having a square cross section Ingot blocks are produced (S01, S02). The cross section of the ingot block is a square with a side of 205 mm.
Thereafter, the ingot block is sliced to a thickness of 775 μm using a wire saw or the like (S03), and processing such as lapping, grinding, and etching is sequentially performed (S04, S05, S06). Both are performed by known methods in wafer processing.
エッチング後、矩形のシリコンウェーハを、レーザにより4分割する(S07)。具体的な方法としては、炭酸ガスレーザビーム、YAGレーザビームなどのレーザビームをシリコンウェーハの表面上に照射し、シリコンウェーハの表面上をレーザービームで走査することにより4分割する。あるいは、シリコンウェーハの表面上に正方形をけがいた後、けがいた線に沿ってシリコンウェーハをへき開させ、へき開したシリコンウェーハの4辺を研削加工または研磨加工で平坦化しても、4分割が行える。
その後、これらの両面を鏡面研磨する(S08)。その結果、4枚の矩形の小片ウェーハを得ることができる。
次に、上記大径のポリシリコン基板の研磨面に、これらの小片矩形ウェーハの研磨面を常温で重ね合わせ、貼り合わせを行う(S09)。この貼り合わせは公知の貼り合わせ法で行い、その後、ポリシリコン基板と各小片矩形ウェーハとの貼り合わせ強化熱処理を行う。貼り合わせ強化熱処理の条件は、例えば、1000〜1200℃、アルゴン等の不活性ガス雰囲気中である。After etching, the rectangular silicon wafer is divided into four by a laser (S07). As a specific method, the surface of the silicon wafer is irradiated with a laser beam such as a carbon dioxide laser beam or a YAG laser beam, and the surface of the silicon wafer is scanned with the laser beam to divide into four. Alternatively, after dividing the square on the surface of the silicon wafer, the silicon wafer is cleaved along the scribed line, and four sides of the cleaved silicon wafer are flattened by grinding or polishing, so that four divisions can be performed.
Thereafter, both surfaces are mirror-polished (S08). As a result, four rectangular small wafers can be obtained.
Next, the polishing surface of the small rectangular wafer is superposed on the polishing surface of the large-diameter polysilicon substrate at room temperature and bonded together (S09). This bonding is performed by a known bonding method, and then a bonding strengthening heat treatment between the polysilicon substrate and each small rectangular wafer is performed. The conditions for the bonding strengthening heat treatment are, for example, 1000 to 1200 ° C. and an inert gas atmosphere such as argon.
その後、小片矩形ウェーハが貼り合わされたポリシリコン基板の表面には、所定の洗浄を施し(S10)、CVDによりその表面にポリシリコンを被着する(S11)。その結果、小片同士の隙間はポリシリコンによって埋められる。その後、所定の研磨(CMP)がポリシリコン被着表面に施され(S12)、さらに洗浄により(S13)、その表面がシリコン面(分割された4面)となる半導体ウェーハが作製される。 Thereafter, the surface of the polysilicon substrate to which the small rectangular wafer is bonded is subjected to predetermined cleaning (S10), and polysilicon is deposited on the surface by CVD (S11). As a result, the gap between the small pieces is filled with polysilicon. Thereafter, predetermined polishing (CMP) is performed on the polysilicon deposition surface (S12), and further cleaning (S13) is performed to produce a semiconductor wafer whose surface becomes a silicon surface (divided four surfaces).
このように、複数のシリコンウェーハの小片を、ポリシリコン基板の表面に並べて貼り付けることで、より大口径のシリコンウェーハを製造することができる。
この場合の製造方法として、複数のシリコンウェーハの小片をポリシリコン基板の表面に並べてアニールすることで、シリコン酸化膜に(例えば石英ガラス上に)貼り付けることもできる。
また、上記のとおり貼り合わせた後、隣接する小片ウェーハの隙間を多結晶シリコンで充填する。多結晶シリコンは、例えばゲッタリングサイトとして機能される。Thus, a silicon wafer having a larger diameter can be manufactured by arranging a plurality of small pieces of silicon wafers on the surface of the polysilicon substrate.
As a manufacturing method in this case, a plurality of pieces of silicon wafer can be attached to the silicon oxide film (for example, on quartz glass) by arranging and annealing on the surface of the polysilicon substrate.
Further, after bonding as described above, the gap between adjacent small wafers is filled with polycrystalline silicon. Polycrystalline silicon functions as a gettering site, for example.
小片ウェーハは、正方形または長方形、あるいはその他の形状でもよい。また、小片ウェーハのポリシリコン基板に貼り付けられる枚数は問わない。
各小片ウェーハをポリシリコン基板に貼り付けてから、小片ウェーハの間に介在する隙間を多結晶シリコンで充填する。その後、小片付のポリシリコン基板の表面または表裏面を鏡面研磨する。表裏面を鏡面研磨する場合は、表面のみを鏡面研磨する場合と比較して平坦度がさらに高まる。または、各小片ウェーハの表面に、エピタキシャル膜を成長させてもよい。この場合、シリコンエピタキシャル膜をデバイス形成面とする。Small wafers may be square or rectangular, or other shapes. The number of small wafers attached to the polysilicon substrate is not limited.
After each small wafer is attached to the polysilicon substrate, the gaps interposed between the small wafers are filled with polycrystalline silicon. Thereafter, the surface or front and back surfaces of the polysilicon substrate with small pieces are mirror-polished. When the front and back surfaces are mirror-polished, the flatness is further increased compared to the case where only the front surface is mirror-polished. Alternatively, an epitaxial film may be grown on the surface of each small wafer. In this case, the silicon epitaxial film is used as a device formation surface.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009530076A JP5294087B2 (en) | 2007-08-24 | 2008-08-21 | Semiconductor wafer and manufacturing method thereof |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218956 | 2007-08-24 | ||
JP2007218956 | 2007-08-24 | ||
PCT/JP2008/064945 WO2009028399A1 (en) | 2007-08-24 | 2008-08-21 | Semiconductor wafer and method for manufacturing the same |
JP2009530076A JP5294087B2 (en) | 2007-08-24 | 2008-08-21 | Semiconductor wafer and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009028399A1 true JPWO2009028399A1 (en) | 2010-12-02 |
JP5294087B2 JP5294087B2 (en) | 2013-09-18 |
Family
ID=40387121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009530076A Active JP5294087B2 (en) | 2007-08-24 | 2008-08-21 | Semiconductor wafer and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5294087B2 (en) |
TW (1) | TW200914653A (en) |
WO (1) | WO2009028399A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012060430A1 (en) * | 2010-11-05 | 2012-05-10 | シャープ株式会社 | Semiconductor substrate, method for manufacturing semiconductor substrate, thin-film transistor, semiconductor circuit, liquid crystal display device, electroluminescent device, wireless communication device, and light-emitting device |
JPWO2014020906A1 (en) * | 2012-07-30 | 2016-07-21 | 住友化学株式会社 | Manufacturing method of composite substrate and manufacturing method of semiconductor crystal layer forming substrate |
JP6854516B2 (en) * | 2017-07-19 | 2021-04-07 | 株式会社テンシックス | Compound semiconductor substrate and its manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832038A (en) * | 1994-07-15 | 1996-02-02 | Komatsu Electron Metals Co Ltd | Manufacture of stuck soi substrate and stuck soi substrate |
JP3342442B2 (en) * | 1999-07-30 | 2002-11-11 | キヤノン株式会社 | Method for manufacturing semiconductor substrate and semiconductor substrate |
JP3785067B2 (en) * | 2001-08-22 | 2006-06-14 | 株式会社東芝 | Manufacturing method of semiconductor device |
JP4103447B2 (en) * | 2002-04-30 | 2008-06-18 | 株式会社Ihi | Manufacturing method of large area single crystal silicon substrate |
JPWO2006114999A1 (en) * | 2005-04-18 | 2008-12-18 | 国立大学法人京都大学 | Compound semiconductor device and compound semiconductor manufacturing method |
-
2008
- 2008-08-15 TW TW97131098A patent/TW200914653A/en unknown
- 2008-08-21 WO PCT/JP2008/064945 patent/WO2009028399A1/en active Application Filing
- 2008-08-21 JP JP2009530076A patent/JP5294087B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP5294087B2 (en) | 2013-09-18 |
WO2009028399A1 (en) | 2009-03-05 |
TW200914653A (en) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101495581B1 (en) | Single crystal substrate with multilayer film, production method for single crystal substrate with multilayer film, and device production method | |
TWI732824B (en) | Wafer processing method | |
KR101155029B1 (en) | Silicon Wafer Manufacturing Method and Silicon Wafer | |
JP4552858B2 (en) | Manufacturing method of bonded wafer | |
TW201528357A (en) | Combined wafer production method with laser treatment and temperature-induced stresses | |
KR20060017676A (en) | Production method for silicon wafer and silicon wafer and soi wafer | |
TW201527061A (en) | Combined production method for detaching a number of thin solid layers from a thick solid body | |
JP2015224143A (en) | Manufacturing method of group iii nitride substrate | |
JP4380689B2 (en) | Vertical heat treatment boat and semiconductor wafer heat treatment method using the same | |
JP5294087B2 (en) | Semiconductor wafer and manufacturing method thereof | |
JP2010034128A (en) | Production method of wafer and wafer obtained by this method | |
TWI680512B (en) | Polishing method for silicon wafer, manufacturing method for silicon wafer, and silicon wafer | |
JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
JP5183874B2 (en) | Manufacturing method of SOI wafer | |
JP2015225902A (en) | Sapphire substrate and manufacturing method of the same | |
JP2021160971A (en) | Method for manufacturing silicon carbide wafer, method for manufacturing semiconductor substrate, and method for manufacturing silicon carbide semiconductor device | |
JP5338559B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP2010040876A (en) | Method of manufacturing semiconductor wafer | |
CN107119320B (en) | RAMO4 substrate and method for manufacturing same | |
JP2006100406A (en) | Manufacturing method of soi wafer | |
TWI807347B (en) | Semiconductor substrate and fabrication method of semiconductor device | |
JP2018182144A (en) | Manufacturing method of multilayer film soi wafer and multilayer film soi wafer | |
JP2011091143A (en) | Method of manufacturing silicon epitaxial wafer | |
JPWO2018008358A1 (en) | Disc-like glass and method for producing the same | |
JPH11274162A (en) | Semiconductor substrate and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5294087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |