JP2018182144A - Manufacturing method of multilayer film soi wafer and multilayer film soi wafer - Google Patents

Manufacturing method of multilayer film soi wafer and multilayer film soi wafer Download PDF

Info

Publication number
JP2018182144A
JP2018182144A JP2017081648A JP2017081648A JP2018182144A JP 2018182144 A JP2018182144 A JP 2018182144A JP 2017081648 A JP2017081648 A JP 2017081648A JP 2017081648 A JP2017081648 A JP 2017081648A JP 2018182144 A JP2018182144 A JP 2018182144A
Authority
JP
Japan
Prior art keywords
wafer
active layer
soi wafer
oxide film
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017081648A
Other languages
Japanese (ja)
Other versions
JP6729471B2 (en
Inventor
靖之 森川
Yasuyuki Morikawa
靖之 森川
克成 岸川
Katsunari Kishikawa
克成 岸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017081648A priority Critical patent/JP6729471B2/en
Publication of JP2018182144A publication Critical patent/JP2018182144A/en
Application granted granted Critical
Publication of JP6729471B2 publication Critical patent/JP6729471B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a multilayer film SOI wafer which has no chipping and cracking in an end surface of a second active layer.SOLUTION: A manufacturing method of a multilayer film SOI wafer, includes: a step of preferring a SOI wafer 30 having a terrace part; a step of reducing the thickness of an outer peripheral region of a wafer 40 of a second active layer, forming a shape of an upper layer part 42 of the wafer for the second active layer as a circle in a cross section in parallel to a wafer surface, and reducing a diameter of a front surface 40A of the upper layer part with respect to that of the wafer 40 of the second active layer; a step of forming a second oxidation film 24 onto the SOI wafer 30 and/or the front surface of the wafer 40 of the second active layer; a step of forming an adhesion wafer 46 by performing a combining heating processing by overlapping the SOI wafer 30 and the wafer 40 for the second active layer through the second oxidation film 24; and a step of reducing the thickness of the adhesion wafer 46, and obtaining the multilayer film SOI wafer 100 having the second active layer 48.SELECTED DRAWING: Figure 1

Description

本発明は、多層膜SOIウェーハの製造方法および多層膜SOIウェーハに関する。   The present invention relates to a method of manufacturing a multilayer SOI wafer and a multilayer SOI wafer.

SOI(Silicon on Insulator)ウェーハは、支持基板上に、酸化膜、および活性層(SOI層)が積層された構造を有する。また、高集積デバイスに有利なものとして、多層膜SOIウェーハがある。多層膜SOIウェーハは、支持基板の上に、第1酸化膜、第1活性層、第2酸化膜、および第2活性層が少なくとも積層された構造を有している。すなわち、多層膜SOIウェーハは、支持基板の上に複数の活性層を有している。   An SOI (Silicon on Insulator) wafer has a structure in which an oxide film and an active layer (SOI layer) are stacked on a supporting substrate. Also, as an advantage to highly integrated devices, there is a multilayer film SOI wafer. The multilayer SOI wafer has a structure in which at least a first oxide film, a first active layer, a second oxide film, and a second active layer are stacked on a support substrate. That is, the multilayer film SOI wafer has a plurality of active layers on the support substrate.

特許文献1には、多層膜SOIウェーハの製造方法として以下の技術が記載されている。まず、第1活性層用ウェーハの表面から酸素イオンを注入して、第1活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに第1酸化膜を形成する。次に、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せて、接合熱処理を施すことで、支持基板用ウェーハと第1活性層用ウェーハとを貼り合わせる。次に、第1活性層用ウェーハを減厚して、第1活性層を有するSOIウェーハを得る。次に、第2活性層用ウェーハの表面から酸素イオンを注入して、第2活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに第2酸化膜を形成する。次に、第2酸化膜を介して、SOIウェーハの第1活性層側に第2活性層用ウェーハを重ね合わせて、接合熱処理を施すことで、SOIウェーハと第2活性層用ウェーハとを貼り合わせる。次に、第2活性層用ウェーハを減厚して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る。   Patent Document 1 describes the following technology as a method of manufacturing a multilayer film SOI wafer. First, oxygen ions are implanted from the surface of the first active layer wafer to form an oxygen ion implanted layer in the first active layer wafer, and then the oxygen ion implanted layer is formed from the surface to which oxygen ions are implanted by thermal oxidation. A first oxide film is formed by then. Next, the supporting substrate wafer and the first active layer wafer are overlapped via the first oxide film, and bonding heat treatment is performed to bond the supporting substrate wafer and the first active layer wafer. Next, the wafer for the first active layer is thinned to obtain an SOI wafer having the first active layer. Next, oxygen ions are implanted from the surface of the wafer for the second active layer to form an oxygen ion implanted layer inside the wafer for the second active layer, and then oxygen ions are implanted from the surface to which oxygen ions are implanted by thermal oxidation. A second oxide film is formed up to the layer. Next, the second active layer wafer is superimposed on the first active layer side of the SOI wafer through the second oxide film, and bonding heat treatment is performed to bond the SOI wafer and the second active layer wafer. Match. Next, the wafer for the second active layer is thinned to obtain a multilayer SOI wafer having a second active layer of a desired thickness.

特開2007−109961号公報JP, 2007-109961, A

特許文献1には、SOIウェーハを元に多層膜SOIウェーハを作製する過程において、ウェーハの端面について何ら記載されていない。ところが、通常、支持基板用ウェーハ10や第1活性層用ウェーハ20として用いられるウェーハは、図4(A)に示すようにウェーハの端面に面取り部を有しており、この端面の構造のため、SOIウェーハは以下の工程を経て作製される。図4(A)〜(D)に示すように、端面に面取り部を有する支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合わせる。すると、貼合せ面の外周より外側には、面取り部同士が接着していない未接着領域が生じてしまう。この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となる。そのため、第1活性層用ウェーハ20の外周領域に面取り加工やエッチング処理を施すことにより、この未接着領域を除去する。具体的には、図4(D)に示すように支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合せた後に、第1活性層用ウェーハ20の外周領域を面取り加工により減厚する。これにより、第1活性層用ウェーハ20の外周領域の下部にシリコン残渣部14が残る(図4(E))。続いて、シリコン残渣部14をエッチング処理によって除去する(図4(F))。このような手順によって未接着領域を除去すると、支持基板10の外周領域上方にはテラス部32が形成される。すなわち、テラス部32とは、支持基板10の外周領域上方において、第1活性層用ウェーハ20が存在しないように第1活性層用ウェーハ20の外周領域が除去された領域を意味する。ここで、「支持基板の外周領域」とは、支持基板の最外周端から径方向内側に1〜3mmの領域を指し、「第1活性層用ウェーハの外周領域」とは、第1活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。なお、本明細書では、図4(D)〜(F)につき説明した加工を「テラス加工」と称する。その後、第1活性層用ウェーハを研削および研磨して、所望厚みの第1活性層22を有するSOIウェーハ30が作製される(図4(G))。   In the process of producing a multilayer film SOI wafer based on an SOI wafer, patent document 1 does not describe at all about the end face of the wafer. However, generally, a wafer used as the supporting substrate wafer 10 or the first active layer wafer 20 has a chamfered portion on the end face of the wafer as shown in FIG. The SOI wafer is manufactured through the following steps. As shown in FIGS. 4A to 4D, the supporting substrate wafer 10 having a chamfer on the end face is bonded to the first active layer wafer 20 with the first oxide film 12 in between. Then, the non-adhesion area | region which the chamfers do not adhere | attach will arise outside the outer periphery of a bonding surface. If this unbonded area is left, the wafer may be chipped or broken in a later process. Therefore, the non-adhered area is removed by chamfering or etching the outer peripheral area of the first active layer wafer 20. Specifically, as shown in FIG. 4 (D), after the wafer for support substrate 10 and the wafer 20 for the first active layer are bonded via the first oxide film 12, the wafer 20 for the first active layer is obtained. The peripheral region is reduced in thickness by chamfering. As a result, the silicon residual portion 14 remains in the lower part of the outer peripheral region of the first active layer wafer 20 (FIG. 4E). Subsequently, the silicon residual portion 14 is removed by etching (FIG. 4F). When the non-bonded area is removed by such a procedure, a terrace 32 is formed above the outer peripheral area of the support substrate 10. That is, the terrace portion 32 means a region above the outer peripheral region of the support substrate 10 from which the outer peripheral region of the first active layer wafer 20 has been removed so that the first active layer wafer 20 does not exist. Here, the “peripheral region of the support substrate” refers to a region of 1 to 3 mm radially inward from the outermost periphery of the support substrate, and the “peripheral region of the first active layer wafer” refers to the first active layer. Points from 1 to 3 mm radially inward from the outermost edge of the wafer. In addition, in this specification, the process demonstrated with reference to FIG.4 (D)-(F) is called "terrace process." Thereafter, the wafer for the first active layer is ground and polished to produce an SOI wafer 30 having the first active layer 22 of a desired thickness (FIG. 4 (G)).

このようにして作製されるSOIウェーハ30を元に多層膜SOIウェーハを作製してみると、第2活性層の端面に欠けや割れが発生するという問題があることを本発明者らは知見した。以下では、この知見を得るに至った実験を説明する。   The present inventors found that when a multilayer film SOI wafer is produced based on the SOI wafer 30 produced in this manner, there is a problem that a chipping or a crack is generated at the end face of the second active layer. . Below, the experiment which led to this knowledge is demonstrated.

図5(A)〜(D)を参照して、多層膜SOIウェーハを得るには、まずテラス部32を有するSOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24を介して貼り合わせる。その後、第2活性層用ウェーハ40の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ40の外周領域の下部にはシリコン残渣部16が残る(図5(E))。続いて、シリコン残渣部16をエッチング処理により除去する(図5(F))。これにより図5(F)に示すテラス部33を形成する。なお、「第2活性層用ウェーハの外周領域」とは、第2活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。   Referring to FIGS. 5A to 5D, in order to obtain a multilayer film SOI wafer, first, an SOI wafer 30 having a terrace portion 32 and a wafer 40 for the second active layer are interposed via the second oxide film 24. to paste together. Thereafter, the outer peripheral region of the second active layer wafer 40 is thinned by chamfering. As a result, the silicon residual portion 16 remains in the lower part of the outer peripheral region of the second active layer wafer 40 (FIG. 5E). Subsequently, the silicon residual portion 16 is removed by etching (FIG. 5F). Thus, a terrace 33 shown in FIG. 5F is formed. The “peripheral region of the second active layer wafer” refers to a region of 1 to 3 mm radially inward from the outermost peripheral end of the second active layer wafer.

ところが実際は、テラス部32を有するSOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24を介して貼り合わせると、図5(D)に示すように、第2活性層用ウェーハ40の外周領域の下側は、SOIウェーハの第1活性層22によって支えられていない状態となる。すなわち、第2活性層用ウェーハ40のうち少なくとも第2活性層48とする部分の径方向外側には、第2活性層用ウェーハ40が第1活性層22に支えられていない不支持領域が形成される。このような状態で、図5(E)に示すように第2活性層用ウェーハ40の外周領域に面取り加工を施すと、面取り加工中にシリコン残渣部16が剥離したり、あるいはエッチング処理中やウェーハの搬送中にシリコン残渣部16が剥離したりすることがわかった。その結果、図5(G)に示すように第2活性層用ウェーハ40を研削および研磨して得られる第2活性層48の端面には欠けや割れが発生するという問題があることがわかった。   However, in practice, when the SOI wafer 30 having the terrace portion 32 and the wafer 40 for the second active layer are bonded via the second oxide film 24, as shown in FIG. 5D, the wafer 40 for the second active layer The lower side of the outer peripheral region is not supported by the first active layer 22 of the SOI wafer. That is, the non-supporting region in which the wafer 40 for the second active layer is not supported by the first active layer 22 is formed on the radially outer side of the portion of the wafer 40 for the second active layer as at least the second active layer 48. Be done. In such a state, as shown in FIG. 5E, if the outer peripheral region of the second active layer wafer 40 is chamfered, the silicon residual portion 16 may be peeled off during the chamfering, or during the etching process, It was found that the silicon residual portion 16 peeled off during the transfer of the wafer. As a result, as shown in FIG. 5G, it was found that there is a problem that chipping or cracking occurs on the end face of the second active layer 48 obtained by grinding and polishing the wafer 40 for the second active layer. .

そこで本発明は、上記課題に鑑み、第2活性層の端面に欠けや割れがない多層膜SOIウェーハの製造方法および多層膜SOIウェーハを提供することを目的とする。   Therefore, in view of the above problems, it is an object of the present invention to provide a method for manufacturing a multilayer SOI wafer having no chipping or cracking at the end face of the second active layer, and a multilayer SOI wafer.

上記課題を解決する本発明の要旨構成は以下のとおりである。
(1)支持基板の上に第1酸化膜と第1活性層とが積層され、かつ、前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハを用意する第1工程と、
第2活性層用ウェーハの外周領域を減厚して、前記第2活性層用ウェーハの上層部の形状をウェーハ表面に平行な断面において円とし、かつ、前記上層部の表面の直径を前記第2活性層用ウェーハの直径よりも小さくする第2工程と、
前記第1活性層の表面もしくは前記上層部の表面、または、前記第1活性層の表面および前記上層部の表面に第2酸化膜を形成する第3工程と、
前記第1活性層の表面と前記上層部の表面との間に前記第2酸化膜が位置するように、前記SOIウェーハと前記第2活性層用ウェーハとを重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合わせて、貼合せウェーハを形成する第4工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る第5工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
The essential features of the present invention for solving the above-mentioned problems are as follows.
(1) Preparing an SOI wafer having a first oxide film and a first active layer stacked on a support substrate, and having a terrace portion where the first active layer does not exist above the outer peripheral region of the support substrate One step,
The outer peripheral region of the second active layer wafer is reduced in thickness to make the shape of the upper layer portion of the second active layer wafer circular in a cross section parallel to the wafer surface, and the diameter of the surface of the upper layer portion is the second 2) a second step of reducing the diameter of the wafer for the active layer,
Forming a second oxide film on the surface of the first active layer or the surface of the upper layer, or the surface of the first active layer and the surface of the upper layer;
The SOI wafer and the wafer for the second active layer are superposed and subjected to bonding heat treatment such that the second oxide film is located between the surface of the first active layer and the surface of the upper layer portion. And bonding the SOI wafer and the wafer for the second active layer to form a bonded wafer.
A fifth step of thinning the bonded wafer from the wafer side for the second active layer to obtain a multilayer film SOI wafer having a second active layer of a desired thickness;
A manufacturing method of a multilayer film SOI wafer characterized by having.

(2)前記第5工程では、前記第2工程における前記減厚によって前記第2活性層用ウェーハの外周領域に生じたシリコン残存部の一部を、前記第2活性層用ウェーハの外周から中心に向かって研削して除去した後に、前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚する、上記(1)に記載の多層膜SOIウェーハの製造方法。   (2) In the fifth step, a portion of the silicon remaining portion produced in the outer peripheral region of the wafer for the second active layer due to the thickness reduction in the second step is centered on the outer periphery of the wafer for the second active layer. The method for manufacturing a multilayer film SOI wafer according to the above (1), wherein the bonded wafer is reduced in thickness from the wafer side for the second active layer after grinding and removal toward the.

(3)前記第2工程では、前記上層部の表面の直径を前記第1活性層の直径以下とする、上記(1)または(2)に記載の多層膜SOIウェーハの製造方法。   (3) The method for producing a multilayer SOI wafer according to (1) or (2), wherein in the second step, the diameter of the surface of the upper layer portion is equal to or less than the diameter of the first active layer.

(4)前記第2工程では、前記上層部の直径を前記上層部の表面に向けて漸増させる、上記(1)〜(3)のいずれか一つに記載の多層膜SOIウェーハの製造方法。   (4) The method for manufacturing a multilayer SOI wafer according to any one of (1) to (3), wherein in the second step, the diameter of the upper layer portion is gradually increased toward the surface of the upper layer portion.

(5)支持基板の上に、第1酸化膜、第1活性層、第2酸化膜、および第2活性層が積層された多層膜SOIウェーハであって、
前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有することを特徴とする多層膜SOIウェーハ。
(5) A multilayer SOI wafer in which a first oxide film, a first active layer, a second oxide film, and a second active layer are stacked on a supporting substrate,
A multilayer film SOI wafer having a terrace portion where the first active layer does not exist above a peripheral region of the support substrate.

(6)前記第2活性層の端面には欠けや割れが無い、上記(5)に記載の多層膜SOIウェーハ。   (6) The multilayer film SOI wafer according to (5), in which there is no chipping or cracking on the end face of the second active layer.

(7)前記テラス部の表面には傷が無い、上記(5)または(6)に記載の多層膜SOIウェーハ。   (7) The multilayer film SOI wafer according to (5) or (6) above, wherein the surface of the terrace portion is not scratched.

(8)前記第2活性層の直径が前記第1活性層の直径以下である、上記(5)〜(7)のいずれか一つに記載の多層膜SOIウェーハ。   (8) The multilayer film SOI wafer according to any one of the above (5) to (7), wherein the diameter of the second active layer is equal to or less than the diameter of the first active layer.

本発明によれば、第2活性層の端面に欠けや割れがない多層膜SOIウェーハを得ることができる。   According to the present invention, it is possible to obtain a multilayer film SOI wafer having no chipping or cracking at the end face of the second active layer.

本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する模式断面図である。FIG. 7 is a schematic cross-sectional view illustrating the method of manufacturing the multilayer film SOI wafer 100 according to the first embodiment of the present invention. 本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する模式断面図である。FIG. 13 is a schematic cross-sectional view illustrating the method of manufacturing the multilayer film SOI wafer 200 according to the second embodiment of the present invention. (A)は、第1及び第2の実施形態における第2工程の加工によって得られる第2活性層用ウェーハ40の形状を示す模式断面図であり、(B)は、(A)のI部の拡大図である。(A) is a schematic cross section showing the shape of the second active layer wafer 40 obtained by the processing of the second step in the first and second embodiments, and (B) is a portion I of (A). FIG. 本発明に用いることができるテラス部32を有するSOIウェーハ30の製造方法を示す模式断面図である。It is a schematic cross section which shows the manufacturing method of SOI wafer 30 which has the terrace part 32 which can be used for this invention. 従来の多層膜SOIウェーハ300の製造方法を説明する模式断面図である。FIG. 16 is a schematic cross-sectional view illustrating the method of manufacturing the conventional multilayer film SOI wafer 300. (A)は発明例による、(B)は比較例による、多層膜SOIウェーハを上から見た場合の拡大写真である。(A) is an enlarged photograph of the multilayer SOI wafer as viewed from above according to the invention example, (B) according to the comparative example.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、各実施形態において同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。また、図1〜図5では説明の便宜上、実際の厚さの割合とは異なり、支持基板用ウェーハ10、第1活性層用ウェーハ20、SOIウェーハ30及び第2活性層用ウェーハ40に対して、第1酸化膜12および第2酸化膜24,26の厚さを誇張して示す。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each embodiment, the same reference numeral is attached to the same component in principle, and the description thereof will not be repeated. Also, in FIGS. 1 to 5 for convenience of explanation, the ratio of the actual thickness is different from that of the wafer for support substrate 10, the wafer 20 for the first active layer, the SOI wafer 30 and the wafer 40 for the second active layer. The thicknesses of the first oxide film 12 and the second oxide films 24 and 26 are exaggeratedly shown.

(多層膜SOIウェーハの製造方法)
本発明の多層膜SOIウェーハの製造方法の第1の実施形態を図1に、第2の実施形態を図2に示す。
(Manufacturing method of multilayer film SOI wafer)
A first embodiment of the method for manufacturing a multilayer SOI wafer according to the present invention is shown in FIG. 1, and a second embodiment is shown in FIG.

(第1の実施形態)
まず、図1を参照して、本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を用意する(第1工程)。次に、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の表面の直径を第2活性層用ウェーハ40の直径よりも小さくする(第2工程)。なお、この加工によって、第2活性層用ウェーハ40の外周領域にはシリコン残存部44が残る。次に、SOIウェーハ30の表面のうち第1活性層22側の表面22Aに第2酸化膜24を形成する(第3工程)。次に、上層部の表面40Aと第1活性層の表面22Aとの間に第2酸化膜24が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24を介して重ね合せる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ50を形成する(第4工程)。次に、シリコン残存部の一部44aを第2活性層用ウェーハ40の外周から中心に向かって研削して、除去する。次に、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ100を形成する(第5工程)。
First Embodiment
First, with reference to FIG. 1, a method of manufacturing a multilayer SOI wafer 100 according to a first embodiment of the present invention will be described. In the present embodiment, first, the first oxide film 12 and the first active layer 22 are stacked on the support substrate 10, and the terrace portion 32 in which the first active layer 22 does not exist above the outer peripheral region of the support substrate 10. An SOI wafer 30 is prepared (first step). Next, the outer peripheral region of the second active layer wafer 40 is reduced to make the shape of the upper layer portion 42 of the second active layer wafer 40 a circle in a cross section parallel to the wafer surface, and the surface of the upper layer portion 42 Is smaller than the diameter of the second active layer wafer 40 (second step). The silicon remaining portion 44 remains in the outer peripheral region of the second active layer wafer 40 by this processing. Next, a second oxide film 24 is formed on the surface 22A of the SOI wafer 30 on the side of the first active layer 22 (third step). Next, the SOI wafer 30 and the second active layer wafer 40 are placed on the second oxide film 24 so that the second oxide film 24 is positioned between the surface 40A of the upper layer portion and the surface 22A of the first active layer. Overlap. Thereafter, bonding heat treatment is performed to bond the SOI wafer 30 and the wafer 40 for the second active layer to form a bonded wafer 50 (fourth step). Next, a portion 44 a of the silicon remaining portion is ground and removed from the outer periphery of the wafer 40 for the second active layer. Next, the bonded wafer 50 is reduced in thickness from the side of the second active layer wafer 40 to form a multilayer SOI wafer 100 having the second active layer 48 of a desired thickness (fifth step).

この多層膜SOIウェーハ100は、支持基板10の上に、第1酸化膜12、第1活性層22、第2酸化膜24、及び第2活性層48が積層されている。   In the multilayer film SOI wafer 100, a first oxide film 12, a first active layer 22, a second oxide film 24, and a second active layer 48 are stacked on a support substrate 10.

(第2の実施形態)
次に、図2を参照して、本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を用意する(第1工程)。次に、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の表面の直径を第2活性層用ウェーハ40の直径よりも小さくする(第2工程)。なお、この加工によって、第2活性層用ウェーハ40の外周領域にはシリコン残存部44が残る。次に、第2活性層用ウェーハ40の表面に第2酸化膜26を形成する(第3工程)。次に、上層部の表面40Aと第1活性層の表面22Aとの間に第2酸化膜26が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜26を介して重ね合せる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ50を形成する(第4工程)。次に、シリコン残存部の一部44aを、第2活性層用ウェーハ40の外周から中心に向かって研削して、除去する。次に、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ200を形成する(第5工程)。
Second Embodiment
Next, with reference to FIG. 2, a method of manufacturing the multilayer SOI wafer 200 according to the second embodiment of the present invention will be described. In the present embodiment, first, the first oxide film 12 and the first active layer 22 are stacked on the support substrate 10, and the terrace portion 32 in which the first active layer 22 does not exist above the outer peripheral region of the support substrate 10. An SOI wafer 30 is prepared (first step). Next, the outer peripheral region of the second active layer wafer 40 is reduced to make the shape of the upper layer portion 42 of the second active layer wafer 40 a circle in a cross section parallel to the wafer surface, and the surface of the upper layer portion 42 Is smaller than the diameter of the second active layer wafer 40 (second step). The silicon remaining portion 44 remains in the outer peripheral region of the second active layer wafer 40 by this processing. Next, a second oxide film 26 is formed on the surface of the second active layer wafer 40 (third step). Next, the SOI wafer 30 and the wafer 40 for the second active layer are combined with the second oxide film 26 so that the second oxide film 26 is positioned between the surface 40A of the upper layer portion and the surface 22A of the first active layer. Overlap. Thereafter, bonding heat treatment is performed to bond the SOI wafer 30 and the wafer 40 for the second active layer to form a bonded wafer 50 (fourth step). Next, a portion 44a of the silicon remaining portion is removed by grinding from the outer periphery of the second active layer wafer 40 toward the center. Next, the bonded wafer 50 is reduced in thickness from the side of the second active layer wafer 40 to form a multilayer SOI wafer 200 having the second active layer 48 of a desired thickness (fifth step).

この多層膜SOIウェーハ200は、支持基板10の上に、第1酸化膜12、第1活性層22、第2酸化膜26、及び第2活性層48が積層されている。   In the multilayer film SOI wafer 200, a first oxide film 12, a first active layer 22, a second oxide film 26, and a second active layer 48 are stacked on a support substrate 10.

(第1工程:テラス部を有するSOIウェーハの形成)
第1工程では、図1,2に示すように、支持基板10の上に第1酸化膜12と第1活性層22が積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を形成する。ここで、SOIウェーハ30を形成する方法は特に限定されない。例えば、図4を参照して、以下に説明する方法を用いることができる。
(First step: formation of an SOI wafer having a terrace portion)
In the first step, as shown in FIGS. 1 and 2, the first oxide film 12 and the first active layer 22 are stacked on the support substrate 10, and the first active layer 22 is formed over the outer peripheral region of the support substrate 10. Form a SOI wafer 30 having a terrace 32 which does not exist. Here, the method of forming the SOI wafer 30 is not particularly limited. For example, with reference to FIG. 4, the method described below can be used.

まず、支持基板用ウェーハ10の表面に第1酸化膜12を形成する(図4(A),(B))。第1酸化膜12の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、第1酸化膜12の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、第1酸化膜は、第1活性層用ウェーハ20の表面に形成してもよく、また、支持基板用ウェーハ10および第1活性層用ウェーハ20の両方の表面に形成してもよい。   First, the first oxide film 12 is formed on the surface of the supporting substrate wafer 10 (FIGS. 4A and 4B). The thickness of the first oxide film 12 is preferably 0.1 μm or more and 3.0 μm or less. Here, the method of forming the first oxide film 12 is not particularly limited, and, for example, a known thermal oxidation method can be suitably used. The thermal oxidation conditions in this case are preferably 900 ° C. or more and 1200 ° C. or less, and 30 minutes or more and 2 hours or less in an oxygen atmosphere. The first oxide film may be formed on the surface of the first active layer wafer 20, or may be formed on the surfaces of both the supporting substrate wafer 10 and the first active layer wafer 20.

次に、支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して重ね合わせる(図4(C))。次に、接合熱処理を施して、支持基板用ウェーハ10と第1活性層用ウェーハ20とを貼り合せる(図4(D))。ここで、接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。   Next, the supporting substrate wafer 10 and the first active layer wafer 20 are superimposed via the first oxide film 12 (FIG. 4C). Next, bonding heat treatment is performed to bond the supporting substrate wafer 10 and the first active layer wafer 20 (FIG. 4D). Here, the bonding heat treatment is preferably performed under conditions of a wafer temperature of 400 ° C. or more and 1200 ° C. or less and 10 minutes or more and 6 hours or less in an oxidizing gas or inert gas atmosphere. By setting the wafer temperature to 400 ° C. or more, sufficient bonding strength can be obtained, and by setting the wafer temperature to 1200 ° C. or less, the occurrence of slip can be suppressed.

ここで、図4(D)に示すように、支持基板用ウェーハ10と第1活性層用ウェーハ20との貼合せ面の外周よりも外側には未接着領域が生じている。この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となるので、次のようにして未接着領域を除去する。すなわち、図4(D)に示すように支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合せた後に、第1活性層用ウェーハ20の外周領域を面取り加工により減厚する。これにより、第1活性層用ウェーハ20の外周領域の下部にはシリコン残渣部14が残る(図4(E))。シリコン残渣部14の厚さは、支持基板用ウェーハ10と第1活性層用ウェーハ20との貼合せ面から第1活性層用ウェーハ20に向かって5〜50μm程度とすることが好ましい。続いて、シリコン残渣部14をエッチング処理によって除去する(図4(F))。このような手順によって未接着領域を除去すると、支持基板10の外周領域上方には、第1活性層用ウェーハ20が存在しないように第1活性層用ウェーハ20の外周領域が除去されたテラス部32が形成される。なお、エッチングには、アルカリエッチング溶液を好適に用いることができる。また、テラス部32の表面には第1酸化膜12に由来する髭状の酸化膜残渣物が残ることがあるが、この酸化膜残渣物に粘着テープを貼り付けて剥がすことによって、これを除去してもよい。   Here, as shown in FIG. 4D, an unbonded region is generated outside the outer periphery of the bonding surface of the supporting substrate wafer 10 and the first active layer wafer 20. If this unbonded area is left, the wafer may be chipped or broken in a later step, so the unbonded area is removed as follows. That is, as shown in FIG. 4D, after bonding the support substrate wafer 10 and the first active layer wafer 20 via the first oxide film 12, the outer peripheral region of the first active layer wafer 20 is obtained. Reduce the thickness by chamfering. As a result, the silicon residual portion 14 remains in the lower part of the outer peripheral region of the first active layer wafer 20 (FIG. 4E). The thickness of the silicon residue portion 14 is preferably about 5 to 50 μm from the bonding surface of the supporting substrate wafer 10 and the first active layer wafer 20 toward the first active layer wafer 20. Subsequently, the silicon residual portion 14 is removed by etching (FIG. 4F). When the non-bonded area is removed by such a procedure, a terrace portion from which the outer peripheral area of the first active layer wafer 20 is removed so that the first active layer wafer 20 does not exist above the outer peripheral area of the support substrate 10 32 are formed. In addition, an alkaline etching solution can be used suitably for an etching. In addition, a scaly oxide film residue derived from the first oxide film 12 may remain on the surface of the terrace portion 32, but this oxide film residue is removed by sticking and peeling off an adhesive tape. You may

次に、図4(G)に示すように第1活性層用ウェーハ20を減厚して、所望厚さの第1活性層22を有するSOIウェーハ30を得る。第1活性層22の厚さは、0.1μm以上100μm以下とすることが好ましい。なお、減厚に際しては、公知または任意の方法を好適に用いることができ、例えば、平面研削法や鏡面研磨法が挙げられる。また、周知のスマートカット法(登録商標)等の他の技術を用いてもよい。   Next, as shown in FIG. 4G, the thickness of the first active layer wafer 20 is reduced to obtain an SOI wafer 30 having a first active layer 22 of a desired thickness. The thickness of the first active layer 22 is preferably 0.1 μm to 100 μm. In addition, in the case of thickness reduction, publicly known or arbitrary methods can be used suitably, for example, the surface grinding method and the mirror surface polishing method are mentioned. Also, other techniques such as the well-known Smart Cut method (registered trademark) may be used.

(第2工程:第2活性層用ウェーハの加工)
第2工程では、図1,2に示すように、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の直径を第2活性層用ウェーハ40の直径よりも小さくする。以下では、第2工程を採用する技術的意義について説明する。
(Second step: processing of wafer for second active layer)
In the second step, as shown in FIGS. 1 and 2, the outer peripheral region of the second active layer wafer 40 is reduced in thickness, and the shape of the upper layer portion 42 of the second active layer wafer 40 is a cross section parallel to the wafer surface. And the diameter of the upper layer portion 42 is smaller than the diameter of the wafer 40 for the second active layer. Below, the technical significance which employ | adopts a 2nd process is demonstrated.

図1,2を参照して、第2工程を経ることにより、第4工程で貼合せウェーハ50を形成しても、第2活性層用ウェーハ40のうち少なくとも第2活性層48とする部分の径方向外側には、図5(D)に示すような不支持領域が形成されない。また、貼合せウェーハを形成した時点で、第2活性層用ウェーハ40のうち第2活性層48とする部分の端面については予め仕上がっている。従って、第5工程では、第2活性層用ウェーハ40のうち第2活性層48としない部分だけを研削して除去すればよい。そのため、第5工程中にこの第2活性層48としない部分のシリコンが剥離したとしても、予め形成しておいた第2活性層の端面にはその影響が及ばず、欠けや割れが発生しない。   With reference to FIGS. 1 and 2, even though the bonded wafer 50 is formed in the fourth step through the second step, a portion of the wafer 40 for the second active layer which is to be at least the second active layer 48. On the radially outer side, an unsupported area as shown in FIG. 5 (D) is not formed. Further, when the bonded wafer is formed, the end face of the portion to be the second active layer 48 in the second active layer wafer 40 is finished in advance. Therefore, in the fifth step, only the portion of the second active layer wafer 40 which is not to be the second active layer 48 may be ground and removed. Therefore, even if silicon in a portion not to be the second active layer 48 peels off in the fifth step, the end face of the second active layer formed in advance is not affected and no chipping or cracking occurs. .

まず、上層部42の高さについて詳細に説明する。図3(A),(B)を参照して、上層部42の高さは、第2活性層48の所望厚みaを超えていれば特に限定されない。ここで、aは5μm以上100μm以下とすることが好ましい。なお、後述するX軸加工とY軸加工を行う場合には、図3(B)に示すbを30μm以上100μm以下とすることが好ましい。詳細は後述するが、X軸加工を行うのに必要となる隙間を確保するためである。   First, the height of the upper layer portion 42 will be described in detail. Referring to FIGS. 3A and 3B, the height of the upper layer portion 42 is not particularly limited as long as it exceeds the desired thickness a of the second active layer 48. Here, a is preferably 5 μm to 100 μm. In addition, when performing the X-axis process and Y-axis process which are mentioned later, it is preferable to set b shown in FIG. 3 (B) to 30 micrometers or more and 100 micrometers or less. Although the details will be described later, the purpose is to secure a gap necessary for performing the X-axis processing.

次に、上層部42の形状について詳細に説明する。上層部42の形状は、ウェーハ表面に平行な断面において円とし、さらに上層部42の直径dは、第2活性層用ウェーハ40の直径よりも小さくする。より好ましくは、上層部の表面の直径dは、第1活性層22の直径以下に設計し、具体的には第1活性層22の直径より1mm程度小さくすることが好ましい。直径dが第1活性層22の直径より大きい場合、多層膜SOIウェーハの側面部分は、第1活性層22よりも外方に第2活性層48の外縁部分がはみ出るため、第2活性層48と支持基板用ウェーハ10との間にミクロンオーダーの間隙部が形成されてしまう。このように間隙部が形成されると、多層膜SOIウェーハの洗浄工程において、間隙部に乾燥残りや異物残りの問題が発生する可能性があるので好ましくない。   Next, the shape of the upper layer portion 42 will be described in detail. The shape of the upper layer portion 42 is a circle in a cross section parallel to the wafer surface, and the diameter d of the upper layer portion 42 is smaller than the diameter of the second active layer wafer 40. More preferably, the diameter d of the surface of the upper layer portion is designed to be equal to or less than the diameter of the first active layer 22, and specifically, smaller than the diameter of the first active layer 22 by about 1 mm. When the diameter d is larger than the diameter of the first active layer 22, the outer edge of the second active layer 48 protrudes outside the first active layer 22 from the side portion of the multilayer SOI wafer. A gap of micron order is formed between the substrate 10 and the supporting substrate wafer 10. If the gap is formed as described above, it is not preferable because the problem of dry residue or foreign material residue may occur in the gap in the cleaning process of the multilayer SOI wafer.

また、上層部42の側面の形状は、所望の第2活性層48の端面の形状に応じて適宜設計することができる。例えば、第2活性層48の端面をウェーハ厚み方向に平行な端面にしたい場合には、上層部42の側面のうち後に第2活性層48とする部分をウェーハ厚み方向に平行になるように設計する。また、第2活性層48の直径をウェーハ上方に向けて漸減させたい場合には、上層部42の直径をその上層部の表面40Aに向けて漸増させるように設計する。この場合、上層部の表面40Aと上層部42の側面とのなす角を45°以上90°以下とすることが好ましい。なお、第2工程の加工には公知の面取り加工装置を好適に用いることができる。この時、加工の都合上、上層部42の側面のうち下側の形状は、ウェーハ厚み方向断面において図3(B)に示すようなラウンド状となる。   Further, the shape of the side surface of the upper layer portion 42 can be appropriately designed in accordance with the desired shape of the end surface of the second active layer 48. For example, when it is desired to make the end face of the second active layer 48 an end face parallel to the wafer thickness direction, a portion of the side surface of the upper layer 42 to be the second active layer 48 later is designed to be parallel to the wafer thickness direction. Do. Also, when it is desired to gradually reduce the diameter of the second active layer 48 toward the upper side of the wafer, the diameter of the upper layer portion 42 is designed to be gradually increased toward the surface 40A of the upper layer portion. In this case, the angle between the surface 40A of the upper layer portion and the side surface of the upper layer portion 42 is preferably 45 ° or more and 90 ° or less. In addition, a well-known chamfering apparatus can be used suitably for the process of a 2nd process. At this time, for convenience of processing, the lower shape of the side surface of the upper layer portion 42 becomes a round shape as shown in FIG. 3B in the cross section in the wafer thickness direction.

(第3工程:第2酸化膜の形成)
第3工程では、図1に示すように、SOIウェーハ30の表面に第2酸化膜24を形成する。すなわち、少なくともSOIウェーハ30の表面のうち第1活性層側の表面22Aには第2酸化膜24が形成される。または、図2に示すように、第2活性層用ウェーハ40の表面に第2酸化膜26を形成する。すなわち、少なくとも上層部42の表面40Aには第2酸化膜26が形成される。第2酸化膜24,26の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、第2酸化膜24,26の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、本発明の他の実施形態として、第2酸化膜は、SOIウェーハの表面および第2活性層用ウェーハの表面の両方に形成してもよい。
(Third step: formation of second oxide film)
In the third step, as shown in FIG. 1, the second oxide film 24 is formed on the surface of the SOI wafer 30. That is, the second oxide film 24 is formed on the surface 22 A on the first active layer side of at least the surface of the SOI wafer 30. Alternatively, as shown in FIG. 2, the second oxide film 26 is formed on the surface of the second active layer wafer 40. That is, the second oxide film 26 is formed at least on the surface 40 A of the upper layer portion 42. The thickness of the second oxide films 24 and 26 is preferably 0.1 μm or more and 3.0 μm or less. Here, the method for forming the second oxide films 24 and 26 is not particularly limited, and for example, a known thermal oxidation method can be suitably used. The thermal oxidation conditions in this case are preferably 900 ° C. or more and 1200 ° C. or less, and 30 minutes or more and 2 hours or less in an oxygen atmosphere. As another embodiment of the present invention, the second oxide film may be formed on both the surface of the SOI wafer and the surface of the wafer for the second active layer.

(第4工程:貼合せウェーハの形成)
第4工程では、図1,2に示すように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24,26を介して重ね合せる。すなわち、第2酸化膜24,26は、上層部の表面40Aおよび第1活性層の表面22Aの間に位置する。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ46を形成する。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
(Fourth Process: Formation of Bonded Wafer)
In the fourth step, as shown in FIGS. 1 and 2, the SOI wafer 30 and the wafer 40 for the second active layer are overlapped via the second oxide films 24 and 26. That is, the second oxide films 24 and 26 are located between the surface 40A of the upper layer portion and the surface 22A of the first active layer. Thereafter, bonding heat treatment is performed to bond the SOI wafer 30 and the wafer 40 for the second active layer to form a bonded wafer 46. The bonding heat treatment is preferably performed under conditions of a wafer temperature of 400 ° C. or more and 1200 ° C. or less for 10 minutes or more and 6 hours or less in an oxidizing gas or inert gas atmosphere. By setting the wafer temperature to 400 ° C. or more, sufficient bonding strength can be obtained, and by setting the wafer temperature to 1200 ° C. or less, the occurrence of slip can be suppressed.

(第5工程:第2活性層用ウェーハの減厚)
次に、第5工程では、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ100,200を得る。ここで、貼合せウェーハ50を第2活性層用ウェーハ40側から厚さ方向に研削すると、シリコン残存部の一部44aは、その断面形状が鋭く尖ったナイフ状の形状となって、ナイフエッジ化してしまう。そして、ナイフエッジ化した部分のシリコンが剥離すると、テラス部32の表面に傷が発生するおそれがある。そこで、テラス部32に傷を発生させない観点から、以下の工程を経た後に第2活性層用ウェーハ40を減厚することが好ましい。なお、本明細書では、厚さ方向の研削を「Y軸加工」と称する。
(Fifth step: thinning of wafer for second active layer)
Next, in the fifth step, the thickness of the bonded wafer 50 is reduced from the side of the second active layer wafer 40 to obtain multilayer SOI wafers 100 and 200 having the second active layer 48 of a desired thickness. Here, when the bonded wafer 50 is ground in the thickness direction from the second active layer wafer 40 side, a portion 44a of the silicon remaining portion has a sharp knife-like shape with a sharp cross-sectional shape, and a knife edge It will When the silicon in the knife-edgeed portion is peeled off, the surface of the terrace portion 32 may be damaged. Therefore, it is preferable to reduce the thickness of the second active layer wafer 40 after the following steps from the viewpoint of preventing the terrace portion 32 from being damaged. In the present specification, grinding in the thickness direction is referred to as “Y-axis processing”.

(X軸加工)
テラス部32の表面に傷を発生させないためには、Y軸加工を行う前に、第2活性層用ウェーハ40の外周から中心に向かって研削して、シリコン残存部44のうちナイフエッジ化するおそれがあるシリコン残存部の一部44aを予め除去することが好ましい。本明細書では、第2活性層用ウェーハの外周から中心に向かう方向を「X軸方向」と定義し、X軸方向に沿った研削を「X軸加工」と称する。ここで、X軸加工を行うには、第2活性層用ウェーハ40の下方にてX軸方向に砥石を挿入することができる隙間を十分に確保する必要がある。本実施形態では、第2活性層用ウェーハ40に対して第2工程の加工を施しているので、図1,2に示すように、支持基板10の上とシリコン残存部44の下との間に、X軸方向に砥石を挿入するための隙間を十分に確保することができる。そのため、シリコン残存部の一部44aをX軸加工によって容易に除去することができる。ここで、砥石を挿入するための隙間の大きさは、上層部42の形状につき既述した図3(B)に示すbの大きさを適宜調整することによって好適に決定することができる。なお、ナイフエッジ化するおそれがあるシリコン残存部の一部44aとは、第2活性層用ウェーハ40の端面から中心に向かって、テラス部32の径方向幅の80%〜90%の領域である。また、X軸加工には任意または公知の砥石を用いることができる。
(X axis processing)
In order to prevent generation of flaws on the surface of the terrace portion 32, grinding is performed from the outer periphery to the center of the wafer 40 for the second active layer before performing Y-axis processing to make a knife edge of the silicon remaining portion 44 It is preferable to remove in advance the portion 44a of the silicon remaining portion that may be concerned. In the present specification, a direction from the outer periphery to the center of the second active layer wafer is defined as “X-axis direction”, and grinding along the X-axis direction is referred to as “X-axis processing”. Here, in order to perform the X-axis processing, it is necessary to secure a sufficient space in which the grindstone can be inserted in the X-axis direction below the wafer 40 for the second active layer. In the present embodiment, since the second active layer wafer 40 is processed in the second step, as shown in FIGS. 1 and 2, between the upper portion of the support substrate 10 and the lower portion of the silicon remaining portion 44. In addition, it is possible to secure a sufficient space for inserting the grindstone in the X-axis direction. Therefore, the portion 44a of the silicon remaining portion can be easily removed by X-axis processing. Here, the size of the gap for inserting the grindstone can be suitably determined by appropriately adjusting the size of b shown in FIG. 3 (B) described above for the shape of the upper layer portion 42. The portion 44 a of the silicon remaining portion that may be knife-edge is 80% to 90% of the radial width of the terrace portion 32 from the end face of the wafer 40 for the second active layer toward the center. is there. Moreover, arbitrary or well-known grindstones can be used for X-axis processing.

(Y軸加工)
X軸加工の後に、貼合せウェーハ50に対して第2活性層用ウェーハ40側からY軸加工を行うことによって、所望の厚さの第2活性層48を得る。この時、シリコン残存部の一部44aがX軸加工により予め除去されているので、テラス部32の表面には傷が発生しない。第2活性層48の厚さaは、5μm以上100μm以下とすることが好ましい。なお、Y軸加工には任意または公知の砥石を用いることができる。また、研削後に鏡面研磨法等の研磨を行ってもよい。また、第2活性層48の端面に存在する酸化膜等を第5工程後にエッチング処理等で除去してもよい。
(Y-axis processing)
After X-axis processing, Y-axis processing is performed on the bonded wafer 50 from the second active layer wafer 40 side to obtain a second active layer 48 having a desired thickness. At this time, since a part 44a of the silicon remaining portion is removed in advance by the X-axis processing, the surface of the terrace portion 32 is not damaged. The thickness a of the second active layer 48 is preferably 5 μm to 100 μm. In addition, arbitrary or well-known grindstone can be used for Y-axis process. In addition, after the grinding, polishing such as mirror polishing may be performed. Further, the oxide film or the like present on the end face of the second active layer 48 may be removed by an etching process or the like after the fifth step.

(支持基板用ウェーハ、第1活性層用ウェーハ、第2活性層用ウェーハ)
本発明の支持基板用ウェーハ10、第1活性層用ウェーハ20、および第2活性層用ウェーハ40としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。さらに、これらのウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。
(Wafer for supporting substrate, wafer for first active layer, wafer for second active layer)
As the support substrate wafer 10, the first active layer wafer 20, and the second active layer wafer 40 of the present invention, a single crystal silicon wafer made of silicon single crystal can be used. As the single crystal silicon wafer, a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) can be sliced by a wire saw or the like. Furthermore, any impurity may be added to these wafers to make them n-type or p-type.

また、支持基板10、第1活性層用ウェーハ20、および第2活性層用ウェーハ40の少なくとも1つはポリッシュド・ウェーハであることが好ましい。ここで、ポリッシュド・ウェーハは、上記の単結晶シリコンウェーハを砥粒で研磨し、化学的方法により表面処理を施すことにより得ることができる。   Preferably, at least one of the support substrate 10, the first active layer wafer 20, and the second active layer wafer 40 is a polished wafer. Here, a polished wafer can be obtained by polishing the above-mentioned single crystal silicon wafer with abrasive grains and performing surface treatment by a chemical method.

以上、本発明の多層膜SOIウェーハの製造方法について、第1及び第2の実施形態を例にして説明したが、本発明の多層膜SOIウェーハの製造方法は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。   As mentioned above, although the manufacturing method of the multilayer film SOI wafer of this invention was demonstrated taking the 1st and 2nd embodiment as an example, the manufacturing method of the multilayer film SOI wafer of this invention is not limited to the said embodiment, Modifications can be made as appropriate within the scope of the claims.

(多層膜SOIウェーハ)
次に、図1,2を参照して、上記の製造方法により得られる多層膜SOIウェーハ100,200について説明する。多層膜SOIウェーハ100,200は、ともに支持基板10の上に第1酸化膜12、第1活性層22、第2酸化膜24,26、第2活性層48が積層されている。また、支持基板10の外周領域上方には第1活性層22が存在しないテラス部32が形成されている。この理由については既述の説明を援用する。
(Multilayer film SOI wafer)
Next, multilayer film SOI wafers 100 and 200 obtained by the above manufacturing method will be described with reference to FIGS. In the multilayer SOI wafers 100 and 200, the first oxide film 12, the first active layer 22, the second oxide films 24 and 26, and the second active layer 48 are stacked on the supporting substrate 10. Further, a terrace portion 32 where the first active layer 22 does not exist is formed above the outer peripheral region of the support substrate 10. The above description is incorporated for this reason.

また、第2活性層48の端面には欠けや割れが無く、テラス部32には傷が無いことが好ましい。また、第2活性層48の直径は、第1活性層22の直径以下とすることが好ましい。これらの理由についても既述の説明を援用する。また、支持基板10、第1活性層22、および第2活性層48の少なくとも1つがポリッシュド・ウェーハからなることが好ましい。   In addition, it is preferable that the end face of the second active layer 48 be free of chipping and cracking, and the terrace 32 be free of flaws. The diameter of the second active layer 48 is preferably equal to or less than the diameter of the first active layer 22. The above description is also incorporated for these reasons. Preferably, at least one of the support substrate 10, the first active layer 22, and the second active layer 48 is made of a polished wafer.

以上、本発明の多層膜SOIウェーハについて、多層膜SOIウェーハ100,200を例にして説明したが、本発明の多層膜SOIウェーハは、これに限定されず、特許請求の範囲内において適宜変更を加えることができる。   As mentioned above, although multilayer film SOI wafer 100, 200 was made into an example and explained about a multilayer film SOI wafer of the present invention, a multilayer film SOI wafer of the present invention is not limited to this, and changes suitably in a claim. It can be added.

(発明例)
まず、支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、CZ単結晶シリコンインゴットから得たシリコンウェーハから作製したポリッシュド・ウェーハを用意した。これらのウェーハの直径は200mm、厚さは725μmとした。
(Invention example)
First, polished wafers prepared from silicon wafers obtained from CZ single crystal silicon ingots were prepared as supporting substrate wafers, first active layer wafers, and second active layer wafers. The diameter of these wafers was 200 mm, and the thickness was 725 μm.

次に、図4を参照して、熱酸化法により、支持基板用ウェーハの表面に第1酸化膜を形成した。第1酸化膜の厚さは1μmとした。次に、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せた後に、接合熱処理を施して、支持基板用ウェーハと第1活性層用ウェーハとを貼り合せた。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、既述の面取り加工およびエッチング処理により、支持基板の外周領域上方にテラス部を形成した。その後、第1活性層用ウェーハを表面から研削および研磨して、第1活性層を有するSOIウェーハを作製した。なお、第1活性層の表面の直径は197mm、厚さは5μmとした。   Next, referring to FIG. 4, a first oxide film was formed on the surface of the supporting substrate wafer by thermal oxidation. The thickness of the first oxide film was 1 μm. Next, after the supporting substrate wafer and the first active layer wafer were stacked via the first oxide film, bonding heat treatment was performed to bond the supporting substrate wafer and the first active layer wafer. . The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere. Next, a terrace portion was formed above the outer peripheral region of the support substrate by the above-described chamfering process and etching process. Thereafter, the wafer for the first active layer was ground and polished from the surface to produce an SOI wafer having the first active layer. The surface of the first active layer had a diameter of 197 mm and a thickness of 5 μm.

次に、第2活性層用ウェーハの外周領域を減厚して、第2活性層用ウェーハを図3(A),(B)に示す形状に加工した。ここで、上層部の高さ(aとbとの合計値)を45μmとし、上層部の形状をウェーハ表面に平行な断面において円とした。また、上層部の表面の直径dを第2活性層用ウェーハの直径(200mm)よりも小さくし、具体的にはdを196mmとした。   Next, the outer peripheral region of the second active layer wafer was reduced in thickness, and the second active layer wafer was processed into the shape shown in FIGS. 3 (A) and 3 (B). Here, the height of the upper layer portion (total value of a and b) is 45 μm, and the shape of the upper layer portion is a circle in a cross section parallel to the wafer surface. Further, the diameter d of the surface of the upper layer portion is smaller than the diameter (200 mm) of the wafer for the second active layer, and specifically, d is 196 mm.

次に、熱酸化法により、SOIウェーハの表面のうち第1活性層側の表面に第2酸化膜を形成した。第2酸化膜の厚さは1μmとした。   Next, a second oxide film was formed on the surface on the first active layer side of the surface of the SOI wafer by thermal oxidation. The thickness of the second oxide film was 1 μm.

次に、SOIウェーハと第2活性層用ウェーハとを第2酸化膜を介して重ね合せて、接合熱処理を施すことにより、SOIウェーハと第2活性層用ウェーハとを貼り合わせて、貼合せウェーハを形成した。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。   Next, the SOI wafer and the wafer for the second active layer are stacked via the second oxide film, and a bonding heat treatment is performed to bond the SOI wafer and the wafer for the second active layer together, thereby forming a bonded wafer. Formed. The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere.

次に、X軸加工によりナイフエッジ化するおそれがあるシリコン残存部の一部を予め除去した後に、Y軸加工により貼合せウェーハを第2活性層用ウェーハ側から減厚して、表面の直径196mm、厚さ5μmの第2活性層を有する多層膜SOIウェーハを形成した。   Next, after removing in advance part of the silicon remaining portion that may become knife edged by X-axis processing, the bonded wafer is thinned from the wafer side for the second active layer by Y-axis processing, and the diameter of the surface is A multilayer SOI wafer having a second active layer of 196 mm and a thickness of 5 μm was formed.

(比較例)
図4,5に示す方法で、比較例の多層膜SOIウェーハ300を作製した。
(Comparative example)
The multilayer film SOI wafer 300 of the comparative example was manufactured by the method shown in FIGS.

まず、支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、発明例と同じウェーハを用意し、発明例と同様の方法で図4(G)に示すSOIウェーハを得た。   First, as the wafer for support substrate, the wafer for the first active layer, and the wafer for the second active layer, the same wafer as that of the invention example is prepared, and the SOI wafer shown in FIG. Obtained.

次に、SOIウェーハの表面のうち第1活性層側の表面に第2酸化膜を形成した(図5(A),(B))。第2酸化膜の厚さは1μmとした。次に、SOIウェーハと第2活性層用ウェーハとを第2酸化膜を介して重ね合わせた後に、接合熱処理を施して、SOIウェーハと第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成した(図5(C),(D))。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、図5(D)に示す不支持領域を面取り加工およびエッチング処理によって除去した(図5(E),(F))。次に、研削および研磨を施して、厚さ5μmの第2活性層を有する多層膜SOIウェーハ300を得た(図5(G))。   Next, a second oxide film was formed on the surface on the first active layer side of the surface of the SOI wafer (FIGS. 5A and 5B). The thickness of the second oxide film was 1 μm. Next, after the SOI wafer and the wafer for the second active layer are superimposed via the second oxide film, bonding heat treatment is performed to bond the SOI wafer and the wafer for the second active layer, and a bonded wafer is obtained. Were formed (FIG. 5 (C), (D)). The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere. Next, the unsupported area shown in FIG. 5D was removed by chamfering and etching (FIGS. 5E and 5F). Next, grinding and polishing were performed to obtain a multilayer SOI wafer 300 having a second active layer with a thickness of 5 μm (FIG. 5 (G)).

(評価方法)
発明例および比較例において、第2活性層の端面における欠けや割れの有無を目視観察によって調査した。また、テラス部の表面における傷の有無をマイクロスコープを用いて、倍率50倍にて調査した。図6(A),(B)に、発明例および比較例における第2活性層の端面およびテラス部の表面の拡大写真を示す。
(Evaluation method)
In the invention examples and the comparative examples, the presence or absence of a chip or crack at the end face of the second active layer was examined by visual observation. Moreover, the presence or absence of the flaw in the surface of a terrace part was investigated by magnification 50x using the microscope. FIGS. 6 (A) and 6 (B) show enlarged photographs of the end face of the second active layer and the surface of the terrace in the inventive example and the comparative example.

(評価結果の説明)
発明例では、第2活性層の端面には欠けや割れが発見されず、テラス部の表面にも傷は発見されなかった。一方、比較例では、第2活性層の端面にも欠けや割れが発見され、テラス部の表面にも傷が発見された。なお、図6(A),(B)に示す拡大写真において、第2活性層の端面に欠けや割れが存在していれば、第2活性層の端面とテラス部との境界がギザギザした形状となる。
(Explanation of evaluation results)
In the invention example, no chipping or cracking was found on the end face of the second active layer, and no flaw was found on the surface of the terrace. On the other hand, in the comparative example, chips and cracks were also found on the end face of the second active layer, and scratches were also found on the surface of the terrace. In the enlarged photographs shown in FIGS. 6A and 6B, if a chip or crack is present on the end face of the second active layer, the boundary between the end face of the second active layer and the terrace portion is jagged. It becomes.

本発明によれば、第2活性層の端面に欠けや割れがない多層膜SOIウェーハを得ることができる。   According to the present invention, it is possible to obtain a multilayer film SOI wafer having no chipping or cracking at the end face of the second active layer.

100,200 多層膜SOIウェーハ
10 支持基板用ウェーハ(支持基板)
12 第1酸化膜
14,16 シリコン残渣部
20 第1活性層用ウェーハ
22 第1活性層
22A 第1活性層の表面
24,26 第2酸化膜
30 SOIウェーハ
32 テラス部
40 第2活性層用ウェーハ
40A 上層部側の表面
42 上層部
44 シリコン残存部
44a シリコン残存部の一部
48 第2活性層
50 貼合せウェーハ
100, 200 Multilayer film SOI wafer 10 Wafer for support substrate (support substrate)
12 first oxide film 14, 16 silicon residual portion 20 wafer for first active layer 22 first active layer 22A surface of first active layer 24, 26 second oxide film 30 SOI wafer 32 terrace portion 40 wafer for second active layer 40A Upper surface side surface 42 upper layer 44 silicon remaining part 44a part of silicon remaining part 48 second active layer 50 bonded wafer

Claims (8)

支持基板の上に第1酸化膜と第1活性層とが積層され、かつ、前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハを用意する第1工程と、
第2活性層用ウェーハの外周領域を減厚して、前記第2活性層用ウェーハの上層部の形状をウェーハ表面に平行な断面において円とし、かつ、前記上層部の表面の直径を前記第2活性層用ウェーハの直径よりも小さくする第2工程と、
前記第1活性層の表面もしくは前記上層部の表面、または、前記第1活性層の表面および前記上層部の表面に第2酸化膜を形成する第3工程と、
前記第1活性層の表面と前記上層部の表面との間に前記第2酸化膜が位置するように、前記SOIウェーハと前記第2活性層用ウェーハとを重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合わせて、貼合せウェーハを形成する第4工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る第5工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
A first step of preparing an SOI wafer having a first oxide film and a first active layer stacked on a support substrate, and having a terrace portion where the first active layer does not exist above the outer peripheral region of the support substrate; ,
The outer peripheral region of the second active layer wafer is reduced in thickness to make the shape of the upper layer portion of the second active layer wafer circular in a cross section parallel to the wafer surface, and the diameter of the surface of the upper layer portion is the second 2) a second step of reducing the diameter of the wafer for the active layer,
Forming a second oxide film on the surface of the first active layer or the surface of the upper layer, or the surface of the first active layer and the surface of the upper layer;
The SOI wafer and the wafer for the second active layer are superposed and subjected to bonding heat treatment such that the second oxide film is located between the surface of the first active layer and the surface of the upper layer portion. And bonding the SOI wafer and the wafer for the second active layer to form a bonded wafer.
A fifth step of thinning the bonded wafer from the wafer side for the second active layer to obtain a multilayer film SOI wafer having a second active layer of a desired thickness;
A manufacturing method of a multilayer film SOI wafer characterized by having.
前記第5工程では、前記第2工程における前記減厚によって前記第2活性層用ウェーハの外周領域に生じたシリコン残存部の一部を、前記第2活性層用ウェーハの外周から中心に向かって研削して除去した後に、前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚する、請求項1に記載の多層膜SOIウェーハの製造方法。   In the fifth step, a portion of the silicon remaining portion formed in the outer peripheral region of the wafer for the second active layer by the thickness reduction in the second step is directed from the outer periphery of the wafer for the second active layer toward the center The method for manufacturing a multilayer SOI wafer according to claim 1, wherein the bonded wafer is thinned from the side of the second active layer wafer after grinding and removal. 前記第2工程では、前記上層部の表面の直径を前記第1活性層の直径以下とする、請求項1または2に記載の多層膜SOIウェーハの製造方法。   The method for manufacturing a multilayer SOI wafer according to claim 1, wherein in the second step, a diameter of a surface of the upper layer portion is equal to or less than a diameter of the first active layer. 前記第2工程では、前記上層部の直径を前記上層部の表面に向けて漸増させる、請求項1〜3のいずれか一項に記載の多層膜SOIウェーハの製造方法。   The method for manufacturing a multilayer SOI wafer according to any one of claims 1 to 3, wherein the diameter of the upper layer portion is gradually increased toward the surface of the upper layer portion in the second step. 支持基板の上に、第1酸化膜、第1活性層、第2酸化膜、および第2活性層が積層された多層膜SOIウェーハであって、
前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有することを特徴とする多層膜SOIウェーハ。
A multilayer SOI wafer in which a first oxide film, a first active layer, a second oxide film, and a second active layer are stacked on a support substrate,
A multilayer film SOI wafer having a terrace portion where the first active layer does not exist above a peripheral region of the support substrate.
前記第2活性層の端面には欠けや割れが無い、請求項5に記載の多層膜SOIウェーハ。   6. The multilayer SOI wafer according to claim 5, wherein the end face of the second active layer is free from chipping and cracking. 前記テラス部の表面には傷が無い、請求項5または6に記載の多層膜SOIウェーハ。   The multilayer film SOI wafer according to claim 5, wherein the surface of the terrace portion is not scratched. 前記第2活性層の直径が前記第1活性層の直径以下である、請求項5〜7のいずれか一項に記載の多層膜SOIウェーハ。   The multilayer film SOI wafer according to any one of claims 5 to 7, wherein a diameter of the second active layer is equal to or less than a diameter of the first active layer.
JP2017081648A 2017-04-17 2017-04-17 Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer Active JP6729471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017081648A JP6729471B2 (en) 2017-04-17 2017-04-17 Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081648A JP6729471B2 (en) 2017-04-17 2017-04-17 Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer

Publications (2)

Publication Number Publication Date
JP2018182144A true JP2018182144A (en) 2018-11-15
JP6729471B2 JP6729471B2 (en) 2020-07-22

Family

ID=64277211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081648A Active JP6729471B2 (en) 2017-04-17 2017-04-17 Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer

Country Status (1)

Country Link
JP (1) JP6729471B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020340A1 (en) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 Lamination wafer and laminated-wafer manufacturing method using same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (en) * 1990-07-26 1992-03-18 Fujitsu Ltd Manufacture of semiconductor device
JPH09246506A (en) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Manufacture of soi substrate
JP2007165769A (en) * 2005-12-16 2007-06-28 Shin Etsu Handotai Co Ltd Manufacturing method for laminated substrates
JP2008535232A (en) * 2005-03-29 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ Fully hybrid SOI type multilayer structure
JP2010263084A (en) * 2009-05-07 2010-11-18 Sumco Corp Method of manufacturing soi wafer
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
JP2015076549A (en) * 2013-10-10 2015-04-20 株式会社デンソー Semiconductor substrate and manufacturing method of the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (en) * 1990-07-26 1992-03-18 Fujitsu Ltd Manufacture of semiconductor device
JPH09246506A (en) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Manufacture of soi substrate
JP2008535232A (en) * 2005-03-29 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ Fully hybrid SOI type multilayer structure
JP2007165769A (en) * 2005-12-16 2007-06-28 Shin Etsu Handotai Co Ltd Manufacturing method for laminated substrates
JP2010263084A (en) * 2009-05-07 2010-11-18 Sumco Corp Method of manufacturing soi wafer
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
JP2015076549A (en) * 2013-10-10 2015-04-20 株式会社デンソー Semiconductor substrate and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020340A1 (en) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 Lamination wafer and laminated-wafer manufacturing method using same
JP7339056B2 (en) 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 Bonded wafer and manufacturing method of laminated wafer using the same

Also Published As

Publication number Publication date
JP6729471B2 (en) 2020-07-22

Similar Documents

Publication Publication Date Title
JP4839818B2 (en) Manufacturing method of bonded substrate
TWI588914B (en) Transparent SOI wafer manufacturing method
WO2001073831A1 (en) Production method for silicon wafer and soi wafer, and soi wafer
JP5521582B2 (en) Manufacturing method of bonded wafer
JP6168143B2 (en) Method for manufacturing hybrid substrate
JP2011181919A (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
JP6737224B2 (en) Method for manufacturing multilayer SOI wafer
JP2007214256A (en) Soi wafer
JP2010263084A (en) Method of manufacturing soi wafer
US10559471B2 (en) Method of manufacturing bonded wafer
JP2018182144A (en) Manufacturing method of multilayer film soi wafer and multilayer film soi wafer
JP2010153488A (en) Manufacturing method of soi wafer, and soi wafer
JP2011071283A (en) Lamination soi wafer and method for manufacturing the same
JP5564785B2 (en) Manufacturing method of bonded substrate
EP2599118B1 (en) Semiconductor and solar wafers
JP2006100406A (en) Manufacturing method of soi wafer
JP4440810B2 (en) Manufacturing method of bonded wafer
JP6696473B2 (en) Multilayer SOI wafer and method of manufacturing the same
JP7339056B2 (en) Bonded wafer and manufacturing method of laminated wafer using the same
WO2021225020A1 (en) Surface grinding method
JP2011091143A (en) Method of manufacturing silicon epitaxial wafer
JP2022070034A (en) Method for manufacturing support substrate for laminated wafer, and support substrate for laminated wafer
JP2022127060A (en) Silicon wafer and manufacturing method for multilayer wafer using the same
JP2005032882A (en) Method of manufacturing semiconductor-bonded wafer
JPH0677311A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250