JP2022127060A - Silicon wafer and manufacturing method for multilayer wafer using the same - Google Patents
Silicon wafer and manufacturing method for multilayer wafer using the same Download PDFInfo
- Publication number
- JP2022127060A JP2022127060A JP2021024979A JP2021024979A JP2022127060A JP 2022127060 A JP2022127060 A JP 2022127060A JP 2021024979 A JP2021024979 A JP 2021024979A JP 2021024979 A JP2021024979 A JP 2021024979A JP 2022127060 A JP2022127060 A JP 2022127060A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- handling
- silicon wafer
- inclined surface
- bevel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 56
- 239000010703 silicon Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 26
- 235000012431 wafers Nutrition 0.000 claims description 145
- 238000000034 method Methods 0.000 claims description 21
- 238000009751 slip forming Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 21
- 238000011109 contamination Methods 0.000 description 13
- 238000005336 cracking Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、シリコンウェーハ及びそれを用いた積層ウェーハの製造方法に関し、特にデバイス製造プロセスにおいて薄化加工されるシリコンウェーハのデバイス使用領域におけるベベルの割れや欠けが生じ難いシリコンウェーハ及びそれを用いた積層ウェーハの製造方法に関する。 TECHNICAL FIELD The present invention relates to a silicon wafer and a method for manufacturing a laminated wafer using the same, and particularly to a silicon wafer which is thinned in a device manufacturing process and which is less susceptible to bevel cracking or chipping in a device use region. The present invention relates to a laminated wafer manufacturing method.
近年、半導体チップを複数積層して機能、容量、処理能力等を向上させることが検討されている。これを実現する方法の一つとして、半導体ウェーハを複数積層させて積層ウェーハとする事で三次元デバイスを作成する方法がある。積層ウェーハにおいては、最も下層の第一の半導体ウェーハの厚さはある程度厚く形成され、同じぐらいの厚さを有する第二の半導体ウェーハが第一の半導体ウェーハの上面に積層された後、熱放散を良好とするために、または更にその上に半導体ウェーハを積層させることを可能とするために、第二の半導体ウェーハの上面の研削により薄く形成される。 In recent years, it has been studied to stack a plurality of semiconductor chips to improve functions, capacity, processing capability, and the like. As one method for realizing this, there is a method of producing a three-dimensional device by stacking a plurality of semiconductor wafers to form a stacked wafer. In the laminated wafer, the thickness of the lowest first semiconductor wafer is formed to some extent thick, and after the second semiconductor wafer having the same thickness is laminated on the top surface of the first semiconductor wafer, heat dissipation is achieved. , or to allow further stacking of semiconductor wafers thereon, the second semiconductor wafer is thinned by grinding the upper surface thereof.
例えば図6(a)に示すように、この積層ウェーハ30においては、下層の支持ウェーハ31の上に、略同じ厚さを有する、貼り合わせウェーハ32が積層される(シリコン酸化膜、或いは接着剤により接合される)。図示するように支持ウェーハ31と貼り合わせウェーハ32とは、それぞれ面取りされている。そして、熱放散を良好とするため、或いは更にその上に別の半導体ウェーハ(図示せず)を積層することを可能とするために、前記貼り合わせウェーハ32は、上面側(表面側)から研削されて薄く加工される。
For example, as shown in FIG. 6A, in this laminated
しかしながら、研削加工前の貼り合わせウェーハ32の外周端面(面取りされた面)は、図示するように断面台形状、或いは断面円弧状に形成されているため、この貼り合わせウェーハ32を薄くなるまで研削加工すると、図6(b)に示すように外周端面がナイフの刃(ナイフエッジ)のように鋭角形状となり、その結果、欠けやすくなるという課題があった。また、欠けが生じると、そこから亀裂が入り、積層ウェーハの品質低下や使用が不可能になる等の課題があった。
However, since the outer peripheral end surface (chamfered surface) of the
このような課題に対し、特許文献1には図7に示すように第一の半導体ウェーハ(支持ウェーハに相当)41の上に第二の半導体ウェーハ(貼り合わせウェーハに相当)42を積層し、これを回転させながら第二の半導体ウェーハ42の外周端面を除去した後、第二の半導体ウェーハ42の上面側を研削して薄くする加工方法が開示されている。
第二の半導体ウェーハ42の外周端面を除去する手段としては、図7に示すように外周端部に砥石部43aを有する研削砥石43を高速回転させながら下降させ、先端の砥石部43aを第二の半導体ウェーハ42の外周端部に当てて研削除去するものである。
In order to address such a problem,
As a means for removing the outer peripheral end surface of the
特許文献1に開示された方法によれば、これを実施した場合、第二の半導体ウェーハ(貼り合わせウェーハに相当)42の周端部(ベベル部)がナイフエッジ状になることを回避できる。
しかしながら、高速回転させた研削砥石43を下降させて第二の半導体ウェーハ42の周端部のみを除去しようとすると、下層の第一の半導体ウェーハ41を傷付ける虞があり、技術的に容易ではないという課題があった。
また、加工を実施しても、第二の半導体ウェーハ42の周縁だけでなく表面部の一部も除去されるため、半導体チップを積層する実効面積が小さくなるという課題があった。
また、加工面には深い破砕層が生じやすく、その後のデバイス製造工程での汚染や割れ等の原因となる虞があった。
According to the method disclosed in
However, removing only the peripheral edge of the second semiconductor wafer 42 by lowering the grinding
Moreover, even if the processing is performed, not only the peripheral edge of the second semiconductor wafer 42 but also a part of the surface portion is removed, so there is a problem that the effective area for stacking the semiconductor chips is reduced.
In addition, a deep crushed layer is likely to form on the processed surface, which may cause contamination, cracking, etc. in the subsequent device manufacturing process.
本発明は、前記したような事情の下になされたものであり、薄化加工されるとともに支持ウェーハ上に接合されるシリコンウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできるシリコンウェーハ、及びそれを用いた積層ウェーハの製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made under the circumstances described above. It is an object of the present invention to provide a silicon wafer capable of producing a silicon wafer and a method for manufacturing a laminated wafer using the silicon wafer.
前記課題を解決するためになされた、本発明に係るシリコンウェーハは、デバイス製造工程において薄化加工されるシリコンウェーハであって、周縁部が面取りされ、表裏の周縁部にそれぞれ第1及び第2の傾斜面が形成されたハンドリング部と、前記ハンドリング部の一面側において、前記ハンドリング部と同心円上に、且つ、より小径に形成された円盤状のデバイス形成部とを備え、前記デバイス形成部の周縁部は、ウェーハ面に対して傾斜した第3の傾斜面を有するとともに、前記第3の傾斜面の下端が前記ハンドリング部の周縁部の第1の傾斜面の上端に繋がるように連続形成され、前記第3の傾斜面の傾斜角度は、ウェーハ面に対して40°以上75°以下に形成されていることに特徴を有する。
尚、前記第1及び第2の傾斜面の傾斜角度は、ウェーハ面に対して15°以上50°以下に形成されていることが望ましい。
A silicon wafer according to the present invention, which has been made to solve the above-mentioned problems, is a silicon wafer that is thinned in a device manufacturing process, the peripheral edge portion of which is chamfered, and the front and back peripheral edge portions have first and second silicon wafers, respectively. and a disk-shaped device forming portion formed concentrically with the handling portion and having a smaller diameter on one side of the handling portion, wherein the device forming portion The peripheral portion has a third inclined surface that is inclined with respect to the wafer surface, and is continuously formed such that the lower end of the third inclined surface is connected to the upper end of the first inclined surface of the peripheral portion of the handling portion. , the inclination angle of the third inclined surface is 40° or more and 75° or less with respect to the wafer surface.
In addition, it is desirable that the inclination angles of the first and second inclined surfaces are set to 15° or more and 50° or less with respect to the wafer surface.
このように本発明に係るシリコンウェーハにあっては、デバイス形成部の周縁部の傾斜角(ベベル角度)が40°以上75°以下に形成されているため、周端部の角部が鋭角ではなく、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。 As described above, in the silicon wafer according to the present invention, since the inclination angle (bevel angle) of the peripheral portion of the device forming portion is formed to be 40° or more and 75° or less, the corner portion of the peripheral end portion is not an acute angle. It is possible to prevent cracks and chips from occurring. As a result, deterioration in quality of the semiconductor wafer can be suppressed.
また、前記課題を解決するためになされた、本発明に係るシリコンウェーハを用いた積層ウェーハの製造方法は、シリコンウェーハを支持ウェーハ上に接合し、前記シリコンウェーハを研削して薄厚化する積層ウェーハの製造方法であって、前記デバイス形成部の上面側を前記支持ウェーハ上に接合するステップと、前記ハンドリング部を研削して削除するステップと、を備え、前記デバイス形成部の上面側を前記支持ウェーハ上に接合するステップの前において、前記デバイス形成部の周縁部に傾斜面を形成し、該傾斜面のウェーハ面に対する傾斜角を、40°以上75°以下の範囲に形成することに特徴を有する。
尚、前記デバイス形成部の上面側を前記支持ウェーハ上に接合するステップの前において、前記ハンドリング部の周縁部に傾斜面を形成し、該傾斜面のウェーハ面に対する傾斜角を、15°以上50°以下に形成することが望ましい。
Further, a method for manufacturing a laminated wafer using a silicon wafer according to the present invention, which has been made to solve the above problems, is a laminated wafer in which a silicon wafer is bonded to a support wafer, and the silicon wafer is ground and thinned. comprising the steps of: bonding the upper surface side of the device formation portion to the support wafer; and removing the handling portion by grinding, wherein the upper surface side of the device formation portion is attached to the support wafer Before the step of bonding onto the wafer, a sloped surface is formed on the periphery of the device formation portion, and the sloped surface is formed at an angle of inclination of 40° or more and 75° or less with respect to the wafer surface. have.
In addition, before the step of bonding the upper surface side of the device formation portion to the support wafer, an inclined surface is formed in the peripheral portion of the handling portion, and the inclination angle of the inclined surface with respect to the wafer surface is 15° or more and 50°. ° or less.
このような方法によれば、研削加工では、デバイス形成部の上に配置された、デバイス形成部よりも径の大きいハンドリング部のみを除去すればよいため、容易に研削加工を行うことができる。また、薄化加工後に残るデバイス形成部の周縁部に鋭角部を形成することがなく、ウェーハの割れや欠けの発生を防止することができる。 According to such a method, since only the handling portion arranged on the device forming portion and having a larger diameter than the device forming portion needs to be removed in the grinding process, the grinding process can be easily performed. In addition, no sharp edge is formed on the periphery of the device forming portion remaining after the thinning process, so that cracking or chipping of the wafer can be prevented.
本発明によれば、薄化加工されるとともに支持ウェーハ上に接合されるシリコンウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできるシリコンウェーハ、及びそれを用いた積層ウェーハの製造方法を提供することができる。 According to the present invention, in a silicon wafer that is thinned and bonded to a support wafer, it is possible to suppress the occurrence of cracks and chips at the peripheral edge of the wafer, and a laminated wafer using the same. A manufacturing method can be provided.
以下、本発明に係るシリコンウェーハ及びその製造方法について説明する。尚、本発明に係るシリコンウェーハは、円盤状の支持ガラス或いは支持ウェーハ上に貼り合わされた後、厚さ方向に研削され薄厚化されて使用されるものである。 A silicon wafer and a method for manufacturing the same according to the present invention will be described below. The silicon wafer according to the present invention is used after being laminated on a disk-shaped support glass or support wafer and then ground in the thickness direction to be thinned.
図1は、本発明に係るシリコンウェーハの実施形態を模式的に示す斜視図である。図2は、図1のシリコンウェーハの周端部(ベベル部)を拡大して示す断面図である。尚、以下の説明においては、図1に示すシリコンウェーハ1の上面側を表面、下面側を裏面と称する。
図1に示すシリコンウェーハ1は、裏面側を形成するハンドリング部2と、前記ハンドリング部2の上に該ハンドリング部2と同心円状に形成され、表面側を形成するデバイス形成部3とを有する。
FIG. 1 is a perspective view schematically showing an embodiment of a silicon wafer according to the invention. FIG. 2 is a cross-sectional view showing an enlarged peripheral end portion (bevel portion) of the silicon wafer of FIG. In the following description, the top side of the
A
図2に示すようにハンドリング部2の上面部分とデバイス形成部3の下面部分とは連結しており、ハンドリング部2とデバイス形成部3とは一体に形成されている。
また、ハンドリング部2の周端部は表側と裏側ともに面取りされた断面台形状に形成されている。
また、デバイス形成部3は、その表面側のデバイス形成面3aと、周縁の面取りされた傾斜面3b(第3の傾斜面)とを有する。傾斜面3bの下端がハンドリング部2の表側の傾斜面2aの上端と繋がるように連続形成されている。
As shown in FIG. 2, the upper surface portion of the
In addition, the peripheral end portion of the
In addition, the
このような形状としている理由は、薄化のための研削を段階的に行い、割れ等を生じさせることなく容易に薄化加工するためである。即ち、積層ウェーハを製造する場合は、シリコンウェーハ1の表面側(デバイス形成部3の表面側)が円盤状の支持ガラスまたは支持ウェーハ(図示せず)上に貼り合わされ(即ちシリコンウェーハ1は、図1、図2の状態とは上下逆の状態とされる)、研削ではハンドリング部2が除去される。
The reason for such a shape is that grinding for thinning is performed step by step, and thinning can be easily performed without causing cracks or the like. That is, when manufacturing a laminated wafer, the surface side of the silicon wafer 1 (the surface side of the device forming portion 3) is bonded to a disk-shaped support glass or a support wafer (not shown) (that is, the
薄化加工前のシリコンウェーハ1の形状について、より具体的に説明する。
ハンドリング部2は、面取り(ベベル)の傾斜面2a、2b(第1の傾斜面、第2の傾斜面)の水平面に対する傾斜角度(ベベル角度と呼ぶ)が、表側のθ1、裏側のθ2とも15°以上50°以下に形成されている。前記ベベル角度θ1、θ2は、前記角度範囲内であれば、同じ角度であってもよいし、異なる角度であってもよい。
前記ベベル角度θ1、θ2が15°未満の場合、標準的なウェーハ厚みではベベル幅が大きくなりすぎるため(300mmの厚みの場合、ベベル幅775μmとなる)、好ましくない。また、前記ベベル角度θ1、θ2が50°より大きい場合、ハンドリングや研磨・研削加工時のチッピング、クラック、発塵の懸念があるため、好ましくない。
The shape of the
In the
If the bevel angles θ1 and θ2 are less than 15°, the bevel width becomes too large with a standard wafer thickness (for a thickness of 300 mm, the bevel width becomes 775 μm), which is not preferable. Further, when the bevel angles θ1 and θ2 are larger than 50°, chipping, cracking, and dust generation may occur during handling, polishing, and grinding, which is not preferable.
また、デバイス形成部3は、前記傾斜面3bの傾斜角度(ベベル角度と呼ぶ)θ3が、40°以上75°以下に形成されている。即ち、ベベル角度θ3は、ベベル角度θ1以上に形成され、ベベル角度θ2とθ3が等しくない限りは、傾斜面2aと傾斜面3bとの間に凹状の段差が形成されるようになっている。この凹状の段差の角度θ4は、小さい角度だと、その面の研磨等の加工が困難となるため、130°以上であることが好ましい。
また、前記ベベル角度θ3が40°未満の場合、ウェーハを薄化する際の加工時にクラックが発生するため、好ましくない。また、前記ベベル角度θ3が75°より大きい場合、ハンドリング時のクラック発生リスクや、デバイスの成膜が剥がれやすくなる懸念、さらにはウェーハキャリア(カセット)との接触により発塵する虞があるため、好ましくない。
Further, the
Moreover, if the bevel angle θ3 is less than 40°, cracks may occur during processing for thinning the wafer, which is not preferable. Further, if the bevel angle θ3 is larger than 75°, there is a risk of cracks occurring during handling, a concern that the film on the device may easily peel off, and a possibility of dust generation due to contact with the wafer carrier (cassette). I don't like it.
また、図2に示すように、研削後のデバイス形成部3の厚さAは、研削前のデバイス形成部3の厚さをT1とすると、A≦T1≦100μmの範囲に形成される。これにより薄化加工したシリコンウェーハ1の外周端部の割れや欠けを防止することができる。また、T1が500μmより大きくなると、シリコンウェーハ1のハンドリング部2の周端部が薄くなりすぎて、加工中、ベベル部に割れや欠けが発生し易くなるため好ましくない。
Further, as shown in FIG. 2, the thickness A of the
また、図2に示すようにハンドリング部2の周端部において、面取りされた部分の径方向長さ(ベベル部幅)W1は、500μm以下に形成される。この条件を満たすことによって、薄厚化後のウェーハ直径が小さくなり過ぎることを防止し、目的とするベベル形状への加工を容易とすることができる。
尚、シリコンウェーハ1の厚さ寸法T0は、特に規定しないが、例えば775μmに形成される。
Further, as shown in FIG. 2, in the peripheral end portion of the handling portion 2 , the radial length (bevel portion width) W1 of the chamfered portion is formed to be 500 μm or less. By satisfying this condition, it is possible to prevent the diameter of the wafer after thinning from becoming too small, and facilitate processing into the intended bevel shape.
Although the thickness T0 of the
このような形状のシリコンウェーハ1を形成するには、図3に示すように、予め目的とするベベル部形状に対応するベベル用砥石15を用意し、シリコンウェーハ1を中心軸周りに高速回転させながらベベル用砥石15でウェーハ周端部を研削すればよい。
In order to form the
或いは、図4(a)に示すように、例えばシリコンウェーハ1の裏面側形状(ハンドリング部2の下裏面側周端部)に対応するベベル用砥石16を用いてウェーハ裏面側周端部のみを研削し、次いで図4(b)に示すように、シリコンウェーハ1の表面側形状(ハンドリング部2上部からデバイス形成部3の周端部)に対応するベベル用砥石17を用いてウェーハ表側周端部を研削すればよい。
Alternatively, as shown in FIG. 4A, for example, a
続いて、図5(a)、(b)に沿って、このような形状のシリコンウェーハ1を用いて積層ウェーハ20を形成する工程について説明する。
先ず、図5(a)に示すように支持ウェーハ10の表面にシリコンウェーハ1の表面側(デバイス形成部3の表面)が当接するように、数十nmのシリコン酸化膜、或いは接着剤(樹脂)を介して接着する。これによりシリコンウェーハ1の裏面(ハンドリング部2の裏面)が積層ウェーハ20の上面となる。尚、このときのシリコンウェーハ1の厚さをT0(例えば775μm)とする。
Next, the process of forming the laminated wafer 20 using the
First, as shown in FIG. 5A, a silicon oxide film of several tens of nanometers or an adhesive (resin ). As a result, the back surface of the silicon wafer 1 (the back surface of the handling unit 2) becomes the top surface of the laminated wafer 20. Next, as shown in FIG. The thickness of the
次いで研削加工として、グラインダーを用いてシリコンウェーハ1を上方から目標値A(例えば100μm)まで研削加工し、図5(b)に示すようにハンドリング部2を除去する。このように研削加工においては、デバイス形成部3の上にある該デバイス形成部3よりも径の大きいハンドリング部2を研削して除去する工程であるため、容易に研削作業を行うことができる。
ここで、デバイス形成部3のベベル角度θ3は、40°以上75°以下であるため、ナイフエッジ状とはならない。
Next, as a grinding process, the
Here, since the bevel angle θ3 of the
このように本実施の形態に係るシリコンウェーハ1を用いた積層ウェーハ20にあっては、支持ウェーハ10上のデバイス形成部3のベベル角度θ3が支持ウェーハ10の表面に対し40°以上75°以下に形成されているため、周端部の角部が鋭角ではなく、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。
また、前記シリコンウェーハ1を用いた積層ウェーハ20を形成する場合、研削加工では、デバイス形成部3の上に配置された、デバイス形成部3よりも径の大きいハンドリング部2のみを除去すればよいため、容易に研削加工を行うことができる。また、薄化加工後に残るデバイス形成部3の周縁部に鋭角部を形成することがなく、ウェーハの割れや欠けの発生を防止することができる。
As described above, in the laminated wafer 20 using the
Further, when forming the laminated wafer 20 using the
本発明に係るシリコンウェーハ及びそれを用いた積層ウェーハの製造方法について、実施例に基づきさらに説明する。
本実施例では、直径300mm、厚さ775μm(T0)のシリコンウェーハを製造し、実施例1~7及び比較例1~4でそれぞれ設定した条件に基づきウェーハ周端部を加工し、ハンドリング部及びそれより小径のデバイス形成部を有するとともに、それぞれベベル角度の異なる検証用シリコンウェーハとした。
次いで、支持ウェーハ上に厚さ80nmのシリコン酸化膜を介して前記検証用シリコンウェーハを接合し、前述した本実施の形態に基づき段階的に薄厚化のための研削(#8000砥石を使用)を実施した。
The silicon wafer according to the present invention and the method for producing a laminated wafer using the silicon wafer will be further described based on examples.
In this example, a silicon wafer having a diameter of 300 mm and a thickness of 775 μm (T 0 ) was manufactured, and the peripheral edge of the wafer was processed based on the conditions set in Examples 1 to 7 and Comparative Examples 1 to 4. and silicon wafers for verification having device forming portions with smaller diameters and different bevel angles.
Next, the verification silicon wafer is bonded to the support wafer via a silicon oxide film having a thickness of 80 nm, and is ground (using a #8000 whetstone) for stepwise thinning according to the above-described embodiment. Carried out.
検証用シリコンウェーハに対する段階的な研削の目標値(設定値)は、各条件とも初期値T0=775μmに対し、研削後の目標値A=5μmとした。また、大径部の周端部(ベベル部)における径方向突出長さW1は500μmとした。 The target values (set values) for the stepwise grinding of the silicon wafer for verification were the initial value T 0 =775 μm and the post-grinding target value A=5 μm for each condition. In addition, the radial projection length W1 at the peripheral end portion (bevel portion) of the large diameter portion was set to 500 μm.
各実施例(実施例1~7、比較例1~4)では、それぞれ1000枚の試料について検証し、図2に示したθ1、θ2、θ3について条件設定した。
表1に実施例1~7、比較例1~4の条件、及び結果を示す。尚、表1において、評価項目である「ベベル割れ、欠け」は割れ、欠けが生じなかった場合を○、生じた場合を×として示す。尚、ベベル割れ、欠けとは、シリコンウェーハを研削加工している際に生じるハンドリング部の周端部の割れ、欠けを含んでいる。また、評価項目である「接合不良」は、支持ウェーハとの間に接合不良がなかった場合を○、発生率が1%以上を×とし、発生率が1%未満を△で示す。また、評価項目である「メタルコンタミネーション(金属汚染)」は、従来のベベル形状と同等のレベルを△、良好レベルを○とした。○或いは△であれば良品であると判定した。
In each example (Examples 1 to 7, Comparative Examples 1 to 4), 1000 samples were verified, and conditions were set for θ1, θ2, and θ3 shown in FIG.
Table 1 shows the conditions and results of Examples 1 to 7 and Comparative Examples 1 to 4. In Table 1, the evaluation item "bevel cracks and chipping" is indicated by ◯ when no cracking or chipping occurred, and by x when it occurred. Note that bevel cracks and chips include cracks and chips in the peripheral end portion of the handling portion that occur during grinding of the silicon wafer. In addition, the evaluation item "poor bonding" is indicated by ◯ when there is no bonding failure with the support wafer, x when the occurrence rate is 1% or more, and Δ when the occurrence rate is less than 1%. As for "metal contamination", which is an evaluation item, a level equivalent to that of the conventional bevel shape is indicated by Δ, and a good level is indicated by ○. If it was ○ or △, it was judged to be a non-defective product.
(表1)
(Table 1)
実施例1では、ハンドリング部ベベル角度θ1=30°、ハンドリング部ベベル角度θ2=30°、デバイス形成部ベベル角度θ3=40°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例2では、ハンドリング部ベベル角度θ1=30°、ハンドリング部ベベル角度θ2=30°、デバイス形成部ベベル角度θ3=60°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
In Example 1, the bevel angle θ1 of the handling portion was 30°, the bevel angle of the handling portion θ2 was 30°, and the bevel angle θ3 of the device forming portion was 40°. , metal contamination was good.
In Example 2, the bevel angle θ1 of the handling portion was 30°, the bevel angle of the handling portion θ2 was 30°, and the bevel angle θ3 of the device forming portion was 60°. , metal contamination was good.
実施例3では、ハンドリング部ベベル角度θ1=30°、ハンドリング部ベベル角度θ2=30°、デバイス形成部ベベル角度θ3=75°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例4では、ハンドリング部ベベル角度θ1=15°、ハンドリング部ベベル角度θ2=15°、デバイス形成部ベベル角度θ3=60°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
In Example 3, the bevel angle θ1 of the handling portion was 30°, the bevel angle of the handling portion θ2 was 30°, and the bevel angle θ3 of the device formation portion was 75°. , metal contamination was good.
In Example 4, the bevel angle θ1 of the handling portion was 15°, the bevel angle of the handling portion θ2 was 15°, and the bevel angle θ3 of the device formation portion was 60°. , metal contamination was good.
実施例5では、ハンドリング部ベベル角度θ1=20°、ハンドリング部ベベル角度θ2=20°、デバイス形成部ベベル角度θ3=65°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例6では、ハンドリング部ベベル角度θ1=40°、ハンドリング部ベベル角度θ2=40°、デバイス形成部ベベル角度θ3=60°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例7では、ハンドリング部ベベル角度θ1=50°、ハンドリング部ベベル角度θ2=50°、デバイス形成部ベベル角度θ3=60°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
In Example 5, the bevel angle θ1 of the handling portion was 20°, the bevel angle of the handling portion θ2 was 20°, and the bevel angle θ3 of the device formation portion was 65°. , metal contamination was good.
In Example 6, the bevel angle θ1 of the handling portion was 40°, the bevel angle of the handling portion θ2 was 40°, and the bevel angle θ3 of the device formation portion was 60°. , metal contamination was good.
In Example 7, the bevel angle θ1 of the handling portion was 50°, the bevel angle of the handling portion θ2 was 50°, and the bevel angle θ3 of the device forming portion was 60°. , metal contamination was good.
一方、比較例1では、ハンドリング部ベベル角度θ1=30°、ハンドリング部ベベル角度θ2=30°、デバイス形成部ベベル角度θ3=35°の条件とした。
接合不良は生じず、メタルコンタミネーションは良好であったが、デバイス形成部の周端部がナイフエッジ状となり、ベベル部の割れ、欠けが生じた。
On the other hand, in Comparative Example 1, the bevel angle θ1 of the handling portion was 30°, the bevel angle θ2 of the handling portion was 30°, and the bevel angle θ3 of the device formation portion was 35°.
There was no bonding failure and good metal contamination, but the peripheral edge of the device forming portion became knife-edge, and the bevel portion cracked and chipped.
比較例2では、ハンドリング部ベベル角度θ1=30°、ハンドリング部ベベル角度θ2=30°、デバイス形成部ベベル角度θ3=80°の条件とした。
接合不良は生じず、メタルコンタミネーションは良好であった。また、薄化加工時のデバイス形成部の周端部のベベル割れ、欠けは無かったが、ハンドリング部のベベル部の割れ、欠けが生じた。
In Comparative Example 2, the bevel angle θ1 of the handling portion was 30°, the bevel angle θ2 of the handling portion was 30°, and the bevel angle θ3 of the device forming portion was 80°.
No joint failure occurred, and metal contamination was good. Further, there was no bevel cracking or chipping at the peripheral edge of the device forming portion during the thinning process, but cracking or chipping occurred at the bevel portion of the handling portion.
比較例3では、ハンドリング部ベベル角度θ1=15°、ハンドリング部ベベル角度θ2=15°、デバイス形成部ベベル角度θ3=60°の条件とした。
接合不良は生じず、メタルコンタミネーションは良好であった。また、薄化加工時のデバイス形成部の周端部のベベル割れ、欠けは無かったが、ハンドリング部のベベル部がエッジ状となり、そこでの割れ、欠けが生じた。
In Comparative Example 3, the bevel angle θ1 of the handling portion was 15°, the bevel angle θ2 of the handling portion was 15°, and the bevel angle θ3 of the device formation portion was 60°.
No joint failure occurred, and metal contamination was good. Further, there was no bevel cracking or chipping at the peripheral edge of the device forming portion during the thinning process, but the bevel portion of the handling portion became edge-like, and cracking or chipping occurred there.
比較例4では、ハンドリング部ベベル角度θ1=55°、ハンドリング部ベベル角度θ2=55°、デバイス形成部ベベル角度θ3=60°の条件とした。
接合不良は生じず、メタルコンタミネーションは良好であった。また、薄化加工時のデバイス形成部の周端部のベベル割れ、欠けは無かったが、ハンドリング時においてハンドリング部のベベル部に割れ、欠けが生じた。
In Comparative Example 4, the bevel angle θ1 of the handling portion was 55°, the bevel angle θ2 of the handling portion was 55°, and the bevel angle θ3 of the device formation portion was 60°.
No joint failure occurred, and metal contamination was good. Further, there was no bevel cracking or chipping at the peripheral edge of the device forming portion during the thinning process, but cracking or chipping occurred at the bevel portion of the handling portion during handling.
以上の実施例の結果より、ハンドリング部ベベル角度θ1、θ2は、15°以上50°以下とすることによりウェーハハンドリング時のクラック発生リスクが抑えられることがわかった。
また、デバイス形成部のベベル角度θ3は、40°以上とすることにより、デバイス形成部の周縁部がエッジ状とならず、クラックの発生を抑制することができることがわかった。また、デバイス形成部のベベル角度θ3を75°以下とすることによりウェーハハンドリング時のクラック発生リスクを低減することができると確認した。
From the results of the above examples, it was found that the risk of crack generation during wafer handling can be suppressed by setting the handling portion bevel angles θ1 and θ2 to 15° or more and 50° or less.
Further, it has been found that by setting the bevel angle θ3 of the device formation portion to 40° or more, the peripheral edge portion of the device formation portion does not become edge-like, and the occurrence of cracks can be suppressed. Further, it was confirmed that the risk of crack generation during wafer handling can be reduced by setting the bevel angle θ3 of the device formation portion to 75° or less.
1 シリコンウェーハ
2 ハンドリング部
2a 傾斜面
2b 傾斜面
3 デバイス形成部
3a 傾斜面
10 支持ウェーハ
20 積層ウェーハ
θ1 ベベル角度
θ2 ベベル角度
θ3 ベベル角度
REFERENCE SIGNS
Claims (4)
周縁部が面取りされ、表裏の周縁部にそれぞれ第1及び第2の傾斜面が形成されたハンドリング部と、
前記ハンドリング部の一面側において、前記ハンドリング部と同心円上に、且つ、より小径に形成された円盤状のデバイス形成部とを備え、
前記デバイス形成部の周縁部は、ウェーハ面に対して傾斜した第3の傾斜面を有するとともに、前記第3の傾斜面の下端が前記ハンドリング部の周縁部の第1の傾斜面の上端に繋がるように連続形成され、
前記第3の傾斜面の傾斜角度は、ウェーハ面に対して40°以上75°以下に形成されていることを特徴とするシリコンウェーハ。 A silicon wafer to be thinned in the device manufacturing process,
a handling part having a chamfered peripheral edge and having first and second inclined surfaces formed on the front and back peripheral edges, respectively;
a disk-shaped device forming portion formed concentrically with the handling portion and having a smaller diameter on one side of the handling portion;
The peripheral portion of the device forming portion has a third inclined surface that is inclined with respect to the wafer surface, and the lower end of the third inclined surface is connected to the upper end of the first inclined surface of the peripheral portion of the handling portion. is continuously formed as
A silicon wafer, wherein the inclination angle of the third inclined surface is set to 40° or more and 75° or less with respect to the wafer surface.
前記デバイス形成部の上面側を前記支持ウェーハ上に接合するステップと、
前記ハンドリング部を研削して削除するステップと、を備え、
前記デバイス形成部の上面側を前記支持ウェーハ上に接合するステップの前において、
前記デバイス形成部の周縁部に傾斜面を形成し、該傾斜面のウェーハ面に対する傾斜角を、40°以上75°以下の範囲に形成することを特徴とする積層ウェーハの製造方法。 A method for manufacturing a laminated wafer, wherein the silicon wafer according to claim 1 or claim 2 is bonded to a support wafer, and the silicon wafer is ground to be thinned,
bonding the upper surface side of the device formation portion onto the support wafer;
grinding and removing the handling portion;
Before the step of bonding the upper surface side of the device formation portion onto the support wafer,
A method of manufacturing a laminated wafer, wherein an inclined surface is formed on the peripheral edge of the device forming portion, and the inclination angle of the inclined surface with respect to the wafer surface is in the range of 40° or more and 75° or less.
前記ハンドリング部の周縁部に傾斜面を形成し、該傾斜面のウェーハ面に対する傾斜角を、15°以上50°以下に形成することを特徴とする請求項3に記載された積層ウェーハの製造方法。 Before the step of bonding the upper surface side of the device formation portion onto the support wafer,
4. The method for manufacturing laminated wafers according to claim 3, wherein an inclined surface is formed on the peripheral edge of the handling part, and the inclination angle of the inclined surface with respect to the wafer surface is 15[deg.] or more and 50[deg.] or less. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021024979A JP2022127060A (en) | 2021-02-19 | 2021-02-19 | Silicon wafer and manufacturing method for multilayer wafer using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021024979A JP2022127060A (en) | 2021-02-19 | 2021-02-19 | Silicon wafer and manufacturing method for multilayer wafer using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022127060A true JP2022127060A (en) | 2022-08-31 |
Family
ID=83060010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021024979A Pending JP2022127060A (en) | 2021-02-19 | 2021-02-19 | Silicon wafer and manufacturing method for multilayer wafer using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022127060A (en) |
-
2021
- 2021-02-19 JP JP2021024979A patent/JP2022127060A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030129809A1 (en) | Wafer splitting method using cleavage | |
WO2006129485A1 (en) | Bonded wafer manufacturing method and apparatus for grinding outer circumference of bonded wafer | |
TWI327100B (en) | Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante | |
US8603897B2 (en) | Method for manufacturing bonded wafer | |
JP2000031099A (en) | Fabrication of semiconductor wafer | |
JP2006186174A (en) | Polishing method and manufacturing method for silicon wafer, polishing apparatus for disk-like work, and silicon wafer | |
JP6737224B2 (en) | Method for manufacturing multilayer SOI wafer | |
JP2010194680A (en) | Method and apparatus for machining workpiece | |
JP7412131B2 (en) | Substrate processing method and substrate processing system | |
JP2012222310A (en) | Method for processing wafer | |
TWI804670B (en) | Method and apparatus for manufacturing semiconductor device | |
JP2022127060A (en) | Silicon wafer and manufacturing method for multilayer wafer using the same | |
JP7339056B2 (en) | Bonded wafer and manufacturing method of laminated wafer using the same | |
JPH10209408A (en) | Manufacture of soi substrate | |
JP2005205543A (en) | Wafer grinding method and wafer | |
JP5912310B2 (en) | Wafer processing method | |
JP6729471B2 (en) | Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer | |
EP2599118B1 (en) | Semiconductor and solar wafers | |
JP2010040549A (en) | Semiconductor wafer and manufacturing method thereof | |
JP2021040077A (en) | Substrate processing apparatus and substrate processing method | |
JP2010036303A (en) | Grinding wheel for semiconductor wafer back-surface and grinding method for semiconductor wafer back-surface | |
WO2021172085A1 (en) | Substrate processing method and substrate processing apparatus | |
JP4440810B2 (en) | Manufacturing method of bonded wafer | |
JPH1116861A (en) | Production of semiconductor device | |
JP2719276B2 (en) | Manufacturing method of bonded SOI wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240118 |