JP6696473B2 - Multilayer SOI wafer and method of manufacturing the same - Google Patents
Multilayer SOI wafer and method of manufacturing the same Download PDFInfo
- Publication number
- JP6696473B2 JP6696473B2 JP2017081663A JP2017081663A JP6696473B2 JP 6696473 B2 JP6696473 B2 JP 6696473B2 JP 2017081663 A JP2017081663 A JP 2017081663A JP 2017081663 A JP2017081663 A JP 2017081663A JP 6696473 B2 JP6696473 B2 JP 6696473B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- oxide film
- soi wafer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 49
- 239000002131 composite material Substances 0.000 claims description 47
- 230000002093 peripheral effect Effects 0.000 claims description 45
- 238000005498 polishing Methods 0.000 claims description 23
- 239000003513 alkali Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 20
- 238000000227 grinding Methods 0.000 claims description 12
- 239000006061 abrasive grain Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 370
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- -1 oxygen ions Chemical class 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Description
本発明は、多層膜SOIウェーハ及びその製造方法に関する。 The present invention relates to a multilayer SOI wafer and a method for manufacturing the same.
SOI(Silicon on Insulator)ウェーハは、支持基板上に、酸化膜、および活性層(SOI層)が積層された構造を有する。また、高集積デバイスに有利なものとして、多層膜SOIウェーハがある。多層膜SOIウェーハは、支持基板の上に、第1酸化膜、第1活性層、第2酸化膜、および第2活性層が少なくとも積層された構造を有している。すなわち、多層膜SOIウェーハは、複数の活性層を有している。 An SOI (Silicon on Insulator) wafer has a structure in which an oxide film and an active layer (SOI layer) are stacked on a supporting substrate. Further, a multi-layered SOI wafer is advantageous as a highly integrated device. The multi-layered film SOI wafer has a structure in which at least a first oxide film, a first active layer, a second oxide film, and a second active layer are stacked on a support substrate. That is, the multilayer SOI wafer has a plurality of active layers.
特許文献1には、多層膜SOIウェーハの製造方法として以下の技術が記載されている。まず、第1活性層用ウェーハの表面から酸素イオンを注入して、第1活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに第1酸化膜を形成する。次に、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せて、接合熱処理を施すことで、支持基板用ウェーハと第1活性層用ウェーハとを貼り合わせる。次に、第1活性層用ウェーハを減厚して、第1活性層を有するSOIウェーハを得る。次に、第2活性層用ウェーハの表面から酸素イオンを注入して、第2活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに第2酸化膜を形成する。次に、第2酸化膜を介して、SOIウェーハの第1活性層側に第2活性層用ウェーハを重ね合わせて、接合熱処理を施すことで、SOIウェーハと第2活性層用ウェーハとを貼り合わせる。次に、第2活性層用ウェーハを減厚して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る。 Patent Document 1 describes the following technique as a method for manufacturing a multilayer film SOI wafer. First, oxygen ions are implanted from the surface of the first active layer wafer to form an oxygen ion implanted layer inside the first active layer wafer, and then oxygen ions are implanted from the surface where the oxygen ions are implanted by thermal oxidation. The first oxide film is formed up to this point. Next, the supporting substrate wafer and the first active layer wafer are superposed on each other with the first oxide film interposed therebetween, and subjected to a bonding heat treatment to bond the supporting substrate wafer and the first active layer wafer. Next, the thickness of the first active layer wafer is reduced to obtain an SOI wafer having the first active layer. Next, oxygen ions are implanted from the surface of the second active layer wafer to form an oxygen ion implantation layer inside the second active layer wafer, and then oxygen ions are implanted from the surface where the oxygen ions are implanted by thermal oxidation. A second oxide film is formed up to the layer. Next, the second active layer wafer is superposed on the first active layer side of the SOI wafer through the second oxide film, and a bonding heat treatment is performed to bond the SOI wafer and the second active layer wafer. To match. Next, the thickness of the second active layer wafer is reduced to obtain a multi-layered SOI wafer having the desired thickness of the second active layer.
特許文献1では、多層膜SOIウェーハを作製する過程においてウェーハの端面の構造に着目していない。ところが、半導体デバイスの製造歩留りを向上させるために活性層におけるデバイス形成可能な領域(以下、「有効エリア」とも称する。)の面積を増大させることや、半導体デバイスの微細化に伴い活性層の平坦性を高めることが求められている近年の状況において、ウェーハの端面の構造は重要である。この観点からウェーハの端面の構造に着目して、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して通常の方法により貼り合せたSOIウェーハを元に多層膜SOIウェーハを作製してみると以下の問題があることを本発明者らは知見した。 In Patent Document 1, no attention is paid to the structure of the end face of the wafer in the process of manufacturing the multi-layered SOI wafer. However, in order to improve the manufacturing yield of semiconductor devices, the area of a device-formable region in the active layer (hereinafter, also referred to as “effective area”) is increased, and as the semiconductor devices are miniaturized, the active layer becomes flat. The structure of the end surface of the wafer is important in recent years when it is required to improve the property. From this viewpoint, focusing on the structure of the end face of the wafer, a multilayer film SOI wafer is obtained based on an SOI wafer obtained by bonding a supporting substrate wafer and a first active layer wafer through a first oxide film by a usual method. The present inventors have found that there are the following problems when they are manufactured.
まず、通常の方法により貼り合せて得られるSOIウェーハの作製手順を説明する。通常、支持基板用ウェーハ10や第1活性層用ウェーハ20として用いられるウェーハは、図5(A)に示すようにその端面に面取り部を有している。図5(A)〜(D)に示すように、このようなウェーハ同士を第1酸化膜12を介して貼り合わせると、貼合せ面の外周より外側には、面取り部同士が接着していない未接着領域が生じてしまう(図5(D))。この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となる。そのため、第1活性層用ウェーハ20の外周領域に面取り加工やエッチング処理を施すことにより、この未接着領域を除去する。具体的には、図5(D)に示すように支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合せた後に、第1活性層用ウェーハ20の外周領域を面取り加工により減厚する。これにより、第1活性層用ウェーハ20の外周領域の下部にはシリコン残渣部が残る(図5(E))。続いて、このシリコン残渣部をエッチング処理によって除去する(図5(F))。このような手順によって未接着領域を除去すると、支持基板10の外周領域上方にはテラス部34が形成される。すなわち、テラス部34とは、支持基板10の外周領域上方において、第1活性層用ウェーハ20が存在しないように第1活性層用ウェーハ20の外周領域が除去された領域を意味する。ここで、「支持基板の外周領域」とは、支持基板の最外周端から径方向内側に1〜3mmの領域を指し、「第1活性層用ウェーハの外周領域」とは、第1活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。なお、本明細書では、図5(D)〜(F)につき説明した加工を「テラス加工」と称する。その後、第1活性層用ウェーハを研削および研磨して、所望厚みの第1活性層22を有するSOIウェーハ32が作製される(図5(G))。
First, a procedure for manufacturing an SOI wafer obtained by bonding by a normal method will be described. Usually, a wafer used as the supporting substrate wafer 10 or the first
次に、上述した手順により作製したSOIウェーハを元に多層膜SOIウェーハを作製する手順を説明する。図4(A)〜(D)に示すようにSOIウェーハ32と第2活性層用ウェーハ40とを第2酸化膜24を介して貼り合わせる。その後、第2活性層用ウェーハ40の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ40の外周領域の下部にはシリコン残渣部が残る(図4(E))。続いて、このシリコン残渣部をエッチング処理により除去する(図4(F))。その後、第2活性層用ウェーハを研削および研磨して、所望厚みの第2活性層44を有する多層膜SOIウェーハ300が作製される(図4(G))。
Next, a procedure for producing a multi-layered SOI wafer based on the SOI wafer produced by the above procedure will be described. As shown in FIGS. 4A to 4D, the SOI wafer 32 and the second
しかしながら、上記手順により作製した多層膜SOIウェーハ300は、テラス部34の形成により有効エリアの面積が小さくなった第1活性層の上にさらに第2酸化膜を介して第2活性層が積層される構造を有するので、第2活性層の有効エリアの面積が、第1活性層の有効エリアの面積よりもさらに小さくなるという問題がある。
However, in the
また、図5(F)に示す第1活性層用ウェーハ20を研削して減厚すると、研削して得られる第1活性層の端面は角張った形状になっている。このような状態の第1活性層の表面に対して研磨を施すと、第1活性層の外周端では、研磨パッドが大きく沈み込み、集中的に荷重がかかってしまう。そのため、図5(G)に示す研磨後の第1活性層22の外周端では、中心部に比べて研磨が促進されており、外周ダレが生じているので、第1活性層22の平坦性が低くなってしまう。図4も参照して、第2活性層44は、このように平坦性の低い第1活性層22の上に第2酸化膜24を介して積層した第2活性層用ウェーハ40を研削および研磨して得られる。そのため、第2活性層44の平坦性は、第1活性層22の平坦性よりも悪化し、結果として、第2活性層44の面内の厚みばらつきが大きくなるという問題がわかった。
When the first active layer wafer 20 shown in FIG. 5 (F) is ground to reduce its thickness, the end surface of the first active layer obtained by grinding has an angular shape. When the surface of the first active layer in such a state is polished, the polishing pad largely sinks at the outer peripheral edge of the first active layer, and a load is intensively applied. Therefore, at the outer peripheral edge of the first
そこで本発明は、上記課題に鑑み、第2活性層におけるデバイス形成可能な領域の面積が大きく、かつ、第2活性層の面内の厚みばらつきが小さい多層膜SOIウェーハ及びその製造方法を提供することを目的とする。 Therefore, in view of the above problems, the present invention provides a multi-layered SOI wafer having a large area of a device-formable region in the second active layer and having a small in-plane thickness variation of the second active layer, and a method for manufacturing the same. The purpose is to
上記課題を解決する本発明の要旨構成は以下のとおりである。
(1)支持基板の上に、第1酸化膜、第1活性層、第2酸化膜、および第2活性層が積層された多層膜SOIウェーハであって、
前記多層膜SOIウェーハの端面のうち、前記支持基板の端面と、前記第1酸化膜の端面と、前記第1活性層の端面とから構成される端面が、ウェーハ厚み方向断面において連続したラウンド状であることを特徴とする多層膜SOIウェーハ。
The gist of the present invention for solving the above problems is as follows.
(1) A multi-layer SOI wafer in which a first oxide film, a first active layer, a second oxide film, and a second active layer are laminated on a supporting substrate,
Of the end faces of the multilayer SOI wafer, the end face composed of the end face of the support substrate, the end face of the first oxide film, and the end face of the first active layer has a continuous round shape in a cross section in the wafer thickness direction. A multi-layer SOI wafer.
(2)前記第1活性層の外周領域上方において前記第2活性層が存在しないテラス部を有する、上記(1)に記載の多層膜SOIウェーハ。 (2) The multilayer SOI wafer according to (1) above, which has a terrace portion where the second active layer does not exist above the outer peripheral region of the first active layer.
(3)前記第2活性層の面内の厚みばらつきが0.40μm以下である、上記(1)または(2)に記載の多層膜SOIウェーハ。 (3) The multilayer SOI wafer according to (1) or (2) above, wherein the in-plane thickness variation of the second active layer is 0.40 μm or less.
(4)支持基板の上に第1酸化膜と第1活性層とが積層され、かつ前記支持基板の端面と、前記第1酸化膜の端面と、前記第1活性層の端面とから構成される端面が、ウェーハ厚み方向において連続したラウンド状であるSOIウェーハを形成する第1工程と、
前記第1活性層の表面もしくは第2活性層用ウェーハの表面に、または、前記第1活性層の表面および第2活性層用ウェーハの表面に第2酸化膜を形成する第2工程と、
前記SOIウェーハと前記第2活性層用ウェーハとを前記第2酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚して、第2活性層を有する多層膜SOIウェーハを得る第4工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
(4) A first oxide film and a first active layer are stacked on a support substrate, and the end face of the support substrate, the end face of the first oxide film, and the end face of the first active layer are formed. A first step of forming an SOI wafer having a rounded end face in the wafer thickness direction,
A second step of forming a second oxide film on the surface of the first active layer or the surface of the second active layer wafer, or on the surface of the first active layer and the surface of the second active layer wafer;
The SOI wafer and the second active layer wafer are overlapped with each other with the second oxide film interposed therebetween, and a bonding heat treatment is performed to bond the SOI wafer and the second active layer wafer to each other. A third step of forming a bonded wafer,
A fourth step of reducing the thickness of the bonded wafer from the second active layer wafer side to obtain a multilayer SOI wafer having a second active layer;
A method of manufacturing a multi-layered SOI wafer, comprising:
(5)前記第4工程における前記減厚の前に、前記第3工程によって前記SOIウェーハと前記第2活性層用ウェーハとの貼合せ面の外周より外側に生じた未接着領域を除去するように、前記第2活性層用ウェーハの外周領域に面取り加工およびエッチング処理を施して、前記第1活性層の外周領域上方において前記第2活性層用ウェーハが存在しないテラス部を形成する工程をさらに有する、上記(4)に記載の多層膜SOIウェーハの製造方法。 (5) Prior to the thickness reduction in the fourth step, an unbonded region generated outside the outer periphery of the bonding surface between the SOI wafer and the second active layer wafer in the third step is removed. Further, a step of performing a chamfering process and an etching process on an outer peripheral region of the second active layer wafer to form a terrace portion where the second active layer wafer does not exist above the outer peripheral region of the first active layer. The method for manufacturing a multi-layered SOI wafer according to (4) above.
(6)前記第1工程は、
前記支持基板となる支持基板用ウェーハの表面もしくは一部が前記第1活性層となる第1活性層用ウェーハの表面、または、前記支持基板用ウェーハの表面および前記第1活性層用ウェーハの表面に前記第1酸化膜を形成する工程Aと、
前記支持基板用ウェーハと前記第1活性層用ウェーハとを前記第1酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記支持基板用ウェーハと前記第1活性層用ウェーハとを貼り合わせて、ウェーハ複合体を形成する工程Bと、
前記ウェーハ複合体の端面に面取り加工を施して、前記支持基板の端面と、前記第1酸化膜の端面と、前記第1活性層用ウェーハのうち前記第1活性層となる部分の端面とから構成される、前記ウェーハ複合体の端面の一部を、ウェーハ厚み方向断面において連続したラウンド状にする工程Cと、
前記工程Cの後に、前記第1活性層用ウェーハ側から前記ウェーハ複合体を減厚して、前記第1活性層を有する前記SOIウェーハを形成する工程Dと、
を有する、上記(4)または(5)に記載の多層膜SOIウェーハの製造方法。
(6) The first step is
The surface or a part of the wafer for a supporting substrate to be the supporting substrate is the surface of the first active layer wafer to be the first active layer, or the surface of the supporting substrate wafer and the surface of the first active layer wafer. Step A of forming the first oxide film on
The support substrate wafer and the first active layer wafer are superposed on each other with the first oxide film interposed therebetween, and a bonding heat treatment is performed to bond the support substrate wafer and the first active layer wafer. Together, step B of forming a wafer composite,
A chamfering process is performed on the end face of the wafer composite, and the end face of the support substrate, the end face of the first oxide film, and the end face of the portion of the wafer for the first active layer to be the first active layer are removed. A step C of forming a part of the end face of the wafer composite into a continuous round shape in a cross section in the wafer thickness direction,
After the step C, a step D of reducing the thickness of the wafer composite from the first active layer wafer side to form the SOI wafer having the first active layer,
The method for producing a multilayer SOI wafer according to (4) or (5) above, which further comprises:
(7)前記工程Cの後であって、前記工程Dの前に、前記ウェーハ複合体の前記端面の一部にアルカリエッチング処理を施して、前記工程Cにおける前記面取り加工によって生じた加工歪みを除去する工程をさらに有する、上記(6)に記載の多層膜SOIウェーハの製造方法。 (7) After the step C and before the step D, a part of the end surface of the wafer composite is subjected to an alkali etching treatment to remove a processing strain caused by the chamfering processing in the step C. The method for manufacturing a multilayer SOI wafer according to (6), further including a step of removing.
(8)前記加工歪みを除去する工程の後であって、前記工程Dの前に、砥粒が取り付けられた面取り用テープを前記ウェーハ複合体の前記端面の一部に押し当てて、前記ウェーハ複合体の前記端面に沿って摺動させることにより、前記ウェーハ複合体の前記端面の一部を研削するテープ面取り加工を施す工程をさらに有する、上記(7)に記載の多層膜SOIウェーハの製造方法。 (8) After the step of removing the processing strain, but before the step D, a chamfering tape having abrasive grains attached is pressed against a part of the end surface of the wafer composite to obtain the wafer. The method for producing a multi-layered SOI wafer according to (7), further including a step of performing a tape chamfering process for grinding a part of the end surface of the wafer composite by sliding along the end surface of the composite. Method.
(9)前記テープ面取り加工を施す工程の後であって、前記工程Dの前に、前記ウェーハ複合体の前記端面の一部に追加のアルカリエッチング処理を施す工程をさらに有する、上記(8)に記載の多層膜SOIウェーハの製造方法。 (9) The method further comprising a step of performing an additional alkali etching treatment on a part of the end surface of the wafer composite after the step of performing the tape chamfering process and before the step D. A method for manufacturing a multi-layered SOI wafer according to item 1.
(10)前記追加のアルカリエッチング処理を施す工程の後であって、前記工程Dの前に、前記ウェーハ複合体の前記端面の一部を研磨する工程をさらに有する、上記(9)に記載の多層膜SOIウェーハの製造方法。 (10) The method according to (9), further including a step of polishing a part of the end face of the wafer composite after the step of performing the additional alkali etching treatment and before the step D. Method for manufacturing multi-layer SOI wafer.
本発明によれば、第2活性層におけるデバイス形成可能な領域の面積が大きく、かつ、第2活性層の面内の厚みばらつきが小さい多層膜SOIウェーハを得ることができる。 According to the present invention, it is possible to obtain a multi-layered SOI wafer in which the area of a device-formable region in the second active layer is large and the variation in the in-plane thickness of the second active layer is small.
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、各実施形態につき同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。また、図1〜図5では説明の便宜上、実際の厚さの割合とは異なり、支持基板用ウェーハ10、第1活性層用ウェーハ20、SOIウェーハ30及び第2活性層用ウェーハ40に対して、第1酸化膜12および第2酸化膜24,26の厚さを誇張して示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In principle, the same constituent elements in each embodiment are designated by the same reference numerals, and the repetitive description will be omitted. Further, in FIGS. 1 to 5, for convenience of description, unlike the actual thickness ratio, the
(多層膜SOIウェーハ)
まず、図1,2を参照して、本発明の一実施形態による多層膜SOIウェーハ100,200について説明する。多層膜SOIウェーハ100,200は、支持基板10の上に、第1酸化膜12、第1活性層22、第2酸化膜24,26、および第2活性層44が積層されている。また、多層膜SOIウェーハ100,200の端面のうち、支持基板10の端面と、第1酸化膜12の端面と、第1活性層22の端面とから構成される端面は、ウェーハ厚み方向において連続したラウンド状であることを特徴とする。また、多層膜SOIウェーハ100,200は、図1,2に示すように第1活性層22の外周領域上方にテラス部35を有する。ここで、テラス部35とは、第1活性層22の外周領域上方において、第2活性層44(第2活性層用ウェーハ40)が存在しないように第2活性層44(第2活性層用ウェーハ40)の外周領域が除去された領域を意味する。なお、本明細書における「第1活性層の外周領域」とは、第1活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指し、「第2活性層(第2活性層用ウェーハ)の外周領域」とは、第2活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。
(Multilayer SOI wafer)
First, referring to FIGS. 1 and 2, a
多層膜SOIウェーハ100,200によれば、第2活性層44におけるデバイス形成可能な領域の面積を大きくすることができる。例えば、支持基板用ウェーハ、第1活性層用ウェーハ、及び第2活性層用ウェーハとして直径200mmのウェーハを用いると、第1活性層の有効エリアは194mm、第2活性層の有効エリアは190mmとなる。また、第2活性層44の面内の厚みばらつきを0.40μm以下に抑制することができる。これらの理由については後述する。
According to the
ここで、支持基板10の厚さは、400μm以上725μm以下に、第1酸化膜12の厚さは、0.1μm以上3μm以下に、第1活性層22の厚さは、1μm以上100μm以下に、第2酸化膜24,26の厚さは、0.1μm以上3μm以下に、第2活性層44の厚さは、1μm以上100μm以下にすることが好ましい。
Here, the
また、支持基板10、第1活性層22、および第2活性層44は、単結晶シリコンウェーハから作製したものとすることができる。さらに、このウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。また、支持基板10、第1活性層22、および第2活性層44の少なくとも1つをポリッシュド・ウェーハから作製したものとすることもできる。
In addition, the
以上、多層膜SOIウェーハ100,200を例にして本発明の多層膜SOIウェーハを説明したが、本発明の多層膜SOIウェーハは、これに限定されず、特許請求の範囲内において適宜変更を加えることができる。
The multilayer film SOI wafer of the present invention has been described above by taking the multilayer
(多層膜SOIウェーハの製造方法)
以下では、上述した多層膜SOIウェーハ100,200の製造方法の一例を図1〜3を適宜参照して説明する。
(Method for manufacturing multi-layered SOI wafer)
Hereinafter, an example of a method of manufacturing the above-described
(第1の実施形態)
まず、図1を参照して、本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層されたSOIウェーハ30を形成する。この時、支持基板10の端面と、第1酸化膜12の端面と、第1活性層22の端面とから構成される端面を、ウェーハ厚み方向断面において連続したラウンド状に加工する(第1工程)。次に、SOIウェーハ30の表面のうち第1活性層22側の表面22Aに第2酸化膜24を形成する(第2工程)。次に、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24を介して重ね合わせる。すなわち、第1活性層の表面22Aと第2活性層用ウェーハの表面40Aとの間に第2酸化膜24が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを重ね合わせる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合せて、貼合せウェーハ42を形成する(第3工程)。次に、第3工程によってSOIウェーハ30と第2活性層用ウェーハ40との貼合せ面の外周より外側に生じた未接着領域を除去する。すなわち、第2活性層用ウェーハ40の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ40の外周領域の下部にはシリコン残渣部が残る。続いて、このシリコン残渣部をエッチング処理により除去する。このようにして未接着領域を除去すると、第1活性層22の外周領域上方には第2活性層用ウェーハ40が存在しないように第2活性層用ウェーハ40が除去されたテラス部35が形成される。次に、第2活性層用ウェーハ40側から貼合せウェーハ42を減厚して、第2活性層44を有する多層膜SOIウェーハ100を得る(第4工程)。
(First embodiment)
First, with reference to FIG. 1, a method of manufacturing the
この多層膜SOIウェーハ100は、支持基板10の上に、第1酸化膜12、第1活性層22、第2酸化膜24、及び第2活性層44が積層されている。
In this
(第2の実施形態)
次に、図2を参照して、本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層されたSOIウェーハ30を形成する。この時、支持基板10の端面と、第1酸化膜12の端面と、第1活性層22の端面とから構成される端面を、ウェーハ厚み方向断面において連続したラウンド状に加工する(第1工程)。次に、第2活性層用ウェーハ40の表面40Aに第2酸化膜26を形成する(第2工程)。次に、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜26を介して重ね合わせる。すなわち、第1活性層の表面22Aと第2活性層用ウェーハの表面40Aとの間に第2酸化膜26が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを重ね合わせる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合せて、貼合せウェーハ42を形成する(第3工程)。次に、第3工程によってSOIウェーハ30と第2活性層用ウェーハ40との貼合せ面の外周より外側に生じた未接着領域を除去する。すなわち、第2活性層用ウェーハ40の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ40の外周領域の下部にはシリコン残渣部が残る。続いて、このシリコン残渣部をエッチング処理により除去する。このようにして未接着領域を除去すると、第1活性層22の外周領域上方には第2活性層用ウェーハ40が存在しないように第2活性層用ウェーハ40が除去されたテラス部35が形成される。次に、第2活性層用ウェーハ40側から貼合せウェーハ42を減厚して、第2活性層44を有する多層膜SOIウェーハ200を得る(第4工程)。
(Second embodiment)
Next, with reference to FIG. 2, a method of manufacturing the
この多層膜SOIウェーハ200は、支持基板10の上に、第1酸化膜12、第1活性層22、第2酸化膜26、及び第2活性層44が積層されている。
In this multi-layered
(第1工程:SOIウェーハの形成)
第1工程では、図1,2を参照して、支持基板10の上に第1酸化膜12と第1活性層22が積層されたSOIウェーハ30を形成する。この時、支持基板10の端面と、第1酸化膜12の端面と、第1活性層22の端面とから構成される端面を、ウェーハ厚み方向断面において連続したラウンド状に加工する。ここで、ウェーハ厚み方向断面とは、ウェーハ中心軸を通り、かつウェーハのノッチ部を通らない断面である。本明細書では、第1工程によって得られるSOIウェーハ30を「テラスフリーSOIウェーハ30」とも称する。以下では、図3を参照して、テラスフリーSOIウェーハ30を作製する方法の一例を説明する。
(First step: formation of SOI wafer)
In the first step, referring to FIGS. 1 and 2, an
(工程A:第1酸化膜の形成)
工程Aでは、支持基板用ウェーハ10の表面に第1酸化膜12を形成する。第1酸化膜12の厚さは、0.1μm以上3μm以下とすることが好ましい。ここで、第1酸化膜12の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、第1酸化膜12は、第1活性層用ウェーハ20の表面に形成してもよく、また、支持基板用ウェーハ10および第1活性層用ウェーハ20の両方の表面に形成してもよい。支持基板用ウェーハ10および第1活性層用ウェーハ20の直径は、200mmとすることが好ましい。
(Step A: formation of first oxide film)
In step A, the
(工程B:ウェーハ複合体の形成)
工程Bでは、支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して重ね合わせる。すなわち、支持基板用ウェーハ10の表面と第1活性層用ウェーハ20の表面との間に第1酸化膜12が位置するように、支持基板用ウェーハ10と第1活性層用ウェーハ20とを重ね合わせる。その後、接合熱処理を施すことにより、支持基板用ウェーハ10と第1活性層用ウェーハ20とを貼り合わせて、ウェーハ複合体36を形成する。ここで、接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
(Process B: Formation of Wafer Complex)
In step B, the supporting
(工程C:面取り加工)
工程Bを経ると、支持基板用ウェーハ10と第1活性層用ウェーハ20との間の貼合せ面の外周より外側には未接着領域が生じるが、この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となる。そこで、工程Cでは、次の加工を行うことでこの未接着領域を除去する。すなわち、ウェーハ複合体36の端面に面取り加工を施して、支持基板10の端面と、第1酸化膜12の端面と、第1活性層用ウェーハ20のうち後に第1活性層22とする部分の端面とから構成される、ウェーハ複合体36の端面の一部を、ウェーハ厚み方向断面において連続したラウンド状にする。これにより、図5(D)〜(F)に示すテラス加工によらず未接着領域を除去することができる。このようにラウンド状の端面に面取り加工することによって未接着領域を除去することによって得られる作用効果については後述する。
(Process C: Chamfering)
After step B, an unbonded region is formed outside the outer periphery of the bonding surface between the supporting
工程Cにおける面取り加工には、ウェーハ複合体36の端面を研削可能な公知の平面砥石や上述した端面形状を形成し得る砥石等を好適に用いることができる。また、ウェーハ複合体36が反るのを抑制する観点から、図3に示すように、ウェーハ複合体36の表裏面に酸化膜を残存させておくことが好ましい。
For the chamfering process in the step C, a known flat grindstone capable of grinding the end surface of the
次に、工程Cの後であって工程Dの前に、以下に説明するアルカリエッチング処理、テープ面取り加工、追加のアルカリエッチング処理、及び研磨を行う。なお、これらの処理は必須ではない。 Next, after step C but before step D, an alkali etching treatment, a tape chamfering treatment, an additional alkali etching treatment, and polishing described below are performed. Note that these processes are not essential.
(アルカリエッチング処理)
まず、ウェーハ複合体36の端面の一部にアルカリエッチング処理を施す。ここで、工程Cにおける面取り加工によりウェーハ複合体36の端面には加工歪みが導入されてしまう。この加工歪みは、その後の工程においてウェーハの欠けや割れが生じる原因となる。そこで、ウェーハ複合体36の端面の一部にアルカリエッチング処理を施すことで、この加工歪みを除去する。さらに、アルカリエッチング処理によれば、酸エッチング処理による場合と異なり、シリコンのみを選択的にエッチングすることができる。すなわち、ウェーハ複合体36の表裏面に残存させた酸化膜にエッチング液が触れても、この酸化膜はエッチングされずに残留する。そのため、このエッチング処理に際し、ウェーハ複合体36の表裏面に残存させた酸化膜がエッチング液に曝されないように、この酸化膜を保護する必要がなく、ウェーハの端面に対する一般的なエッチング処理と同様の方法で容易に加工歪みを除去することができる。
(Alkaline etching treatment)
First, a part of the end face of the
アルカリエッチング処理におけるエッチングの取り代は、加工歪みを除去できる程度であればよく、具体的には30μm以下とすることが好ましい。なお、アルカリエッチング処理に用いるエッチング液は、シリコンと酸化膜とのエッチングレートの選択性が大きなアルカリ性エッチング液であれば特に限定されず、具体的には、KOH水溶液、NaOH水溶液、水酸化テトラメチルアンモニウム(TMAH)水溶液等を好適に用いることができる。 The etching allowance in the alkaline etching treatment may be such that the processing strain can be removed, and specifically, it is preferably 30 μm or less. The etching solution used for the alkaline etching treatment is not particularly limited as long as it is an alkaline etching solution having a large etching rate selectivity between silicon and an oxide film, and specifically, a KOH aqueous solution, a NaOH aqueous solution, tetramethyl hydroxide is used. An ammonium (TMAH) aqueous solution or the like can be preferably used.
(テープ面取り加工)
アルカリエッチング処理を施すことによって、上記の加工歪みを除去することはできる。しかしながら、アルカリエッチングの異方性および選択性により、アルカリエッチング処理後のウェーハ複合体36の端面の形状は少し歪な形状となっており平坦性に劣る。そこで、アルカリエッチング処理後のウェーハ複合体36の端面の平坦性を向上させる観点から、ウェーハ複合体36の端面の一部にテープ面取り加工を施すことが好ましい。ここで、テープ面取り加工は、砥粒が取り付けられた面取り用テープをウェーハ複合体36の端面の一部に押し当てて、ウェーハ複合体36の端面に沿って摺動させることにより行う。砥粒の粒度は、♯1000〜♯3000とすることが好ましい。
(Tape chamfering)
The above processing strain can be removed by performing an alkali etching process. However, due to the anisotropy and selectivity of the alkali etching, the shape of the end face of the
(追加のアルカリエッチング処理)
テープ面取り加工によって生じるダメージを除去する観点から、追加のアルカリエッチング処理を施すことが好ましい。エッチングの取り代は3μm程度とすることが好ましい。
(Additional alkali etching treatment)
From the viewpoint of removing damage caused by tape chamfering, it is preferable to perform additional alkali etching treatment. The etching allowance is preferably about 3 μm.
(研磨)
ウェーハ複合体36の端面の平坦性をさらに向上させる観点から、追加のエッチング処理の後に、ウェーハ複合体36の端面の一部を研磨することが好ましい。ここでの研磨には、任意または公知の研磨方法を好適に用いることができ、例えば鏡面研磨法が挙げられる。
(Polishing)
From the viewpoint of further improving the flatness of the end surface of the
(工程D:第1活性層の形成)
次に、工程Dでは、第1活性層用ウェーハ20側からウェーハ複合体36を減厚して、第1活性層22を有するSOIウェーハ30を形成する。第1活性層22の厚さは1μm以上100μm以下とすることが好ましい。なお、減厚に際しては、任意または公知の研削方法や研磨方法を好適に用いることができ、平面研削法や鏡面研磨法が挙げられる。また、周知のスマートカット法(登録商標)等の他の技術を用いてもよい。図3を参照して、このようにして得られたSOIウェーハ30は、支持基板10の上に第1酸化膜12と第1活性層22とが積層された構造を有する。また、支持基板10の端面と、第1酸化膜12の端面と、第1活性層の端面とから構成される端面は、ウェーハ厚み方向断面において連続したラウンド状となっている。
(Process D: Formation of First Active Layer)
Next, in step D, the thickness of the
以下では、工程A〜工程Dを経てテラスフリーSOIウェーハ30を作製することで得られる作用効果を説明する。図3を参照して、テラスフリーSOIウェーハ30の端面は、ウェーハ厚み方向断面において連続したラウンド状となっている。特に、工程Cに示す第2活性層用ウェーハ20を研削して減厚すると、研削して得られる第1活性層の端面は、テラス部34を有するSOIウェーハ32の場合と異なり角張った形状になっていない。従って、このような状態の第1活性層の表面に対して研磨を施すと、第1活性層の外周端における研磨パッドの沈み込みは抑制され、第1活性層の外周端にかかる荷重が抑制される。そのため、研磨後の第1活性層22における外周ダレを抑制することができる。また、テラスフリーSOIウェーハ30では、テラス部を形成するのではなく、工程Cにてラウンド状の端面に面取り加工することで未接着領域を除去する。そのため、図5(G)に示すテラス部34を有するSOIウェーハ32に比べて、第1活性層22の有効エリアの面積を増大させることができる。
Below, the effects obtained by manufacturing the terrace-
以上、テラスフリーSOIウェーハ30の具体的な作製方法の一例を説明したが、本発明におけるテラスフリーSOIウェーハの作製方法はこれに限定されず、特許請求の範囲内において適宜変更を加えることができる。
Although an example of a specific method for manufacturing the terrace-
(第2工程:第2酸化膜の形成)
第2工程では、図1に示すように、SOIウェーハ30の表面のうち第1活性層22側の表面22Aに第2酸化膜24を形成する。または、図2に示すように、第2活性層用ウェーハ40の表面40Aに第2酸化膜26を形成する。第2酸化膜24,26の厚さは、0.1μm以上3μm以下とすることが好ましい。ここで、第2酸化膜24,26の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、本発明の他の実施形態として、第2酸化膜は、SOIウェーハ30の表面および第2活性層用ウェーハ40の表面の両方に形成してもよい。なお、第2活性層用ウェーハの直径は、200mmとすることが好ましい。
(Second step: formation of second oxide film)
In the second step, as shown in FIG. 1, the
(第3工程:貼合せウェーハの形成)
第3工程では、図1,2に示すように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24,26を介して重ね合わせる。すなわち、第2酸化膜24,26は、第1活性層の表面22Aおよび第2活性層用ウェーハ40の表面40Aの間に位置している。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合せて、貼合せウェーハ42を形成する。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
(Third step: formation of bonded wafer)
In the third step, as shown in FIGS. 1 and 2, the
(面取り加工およびエッチング処理)
ここで、図1,2に示すように、第3工程によって貼合せウェーハ42の貼合せ面の外周より外側には未接着領域が生じており、これを残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となる。そこで、第4工程における減厚の前に以下に説明する方法により未接着領域を除去する。まず、第2活性層用ウェーハ40の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ40の外周領域の下部にはシリコン残渣部が残る。シリコン残渣部の厚さは、SOIウェーハ30と第2活性層用ウェーハ40との貼合せ面から第2活性層用ウェーハ40に向かって5〜50μm程度とすることが好ましい。続いて、このシリコン残渣部をエッチング処理により除去する。このようにして未接着領域を除去すると、第1活性層22の外周領域上方にはテラス部35が形成される。すなわち、テラス部35とは、第1活性層22の外周領域上方において、第2活性層用ウェーハ40が存在しないように、第2活性層用ウェーハ40の外周領域が除去された領域を意味する。なお、面取り加工には、公知の面取り加工装置を好適に用いることができ、エッチングには、任意または公知のエッチング液を好適に用いることができる。
(Chamfering and etching)
Here, as shown in FIGS. 1 and 2, an unbonded region is formed outside the outer periphery of the bonding surface of the bonded
(第4工程:第2活性層の形成)
第4工程では、図1,2に示すように、第2活性層用ウェーハ40側から貼合せウェーハ42を減厚して、所望厚さの第2活性層44を有する多層膜SOIウェーハ100,200を形成する。第2活性層44の所望厚さとしては1μm以上100μm以下とすることが好ましい。このようにして得られる多層膜SOIウェーハ100,200は、その端面のうち、支持基板10の端面と、第1酸化膜12の端面と、第1活性層22の端面とから構成される端面が、ウェーハ厚み方向断面において連続したラウンド状となっている。なお、減厚に際しては、任意または公知の研削方法や研磨方法を好適に用いることができ、平面研削法や鏡面研磨法が挙げられる。また、周知のスマートカット法(登録商標)等の他の技術を用いてもよい。
(Fourth step: formation of second active layer)
In the fourth step, as shown in FIGS. 1 and 2, the thickness of the bonded
以下では、本実施形態により得られる作用効果について説明する。まず、既述のように工程A〜工程Dを経て得られるテラスフリーSOIウェーハ30を用いることで、図5(G)に示すテラス部34を有するSOIウェーハ32を用いる場合に比べて、第1活性層22における外周ダレが抑制されている。また、第1活性層22における有効エリアの面積も増大している。そのため、第2工程〜第4工程を経て第1活性層22の上に第2酸化膜24,26を介して積層される第2活性層44の面内の厚みばらつきを0.40μm以下に抑制することができる。また、第2活性層44における有効エリアの面積も第1活性層22における有効エリアの面積の増大に伴って増大させることができる。例えば、支持基板用ウェーハ、第1活性層用ウェーハ、及び第2活性層用ウェーハとして直径200mmのウェーハを用いると、第1活性層の有効エリアは194mm、第2活性層の有効エリアは190mmとなる。
Below, the operation effect obtained by this embodiment is explained. First, by using the terrace-
また、本実施形態では、以下の付加的な効果も得られる。まず、多層膜SOIウェーハ100,200では、既述のようにその製造過程で生じてしまう未接着領域が除去されている。従って、本実施形態によれば、後の工程でウェーハが欠けたり割れたりすることがない。
In addition, the following additional effects can be obtained in this embodiment. First, in the multi-layered
さらに、特許文献1に記載の技術では、第1酸化膜や第2酸化膜の形成にあたり、第1活性層用ウェーハや第2活性層用ウェーハに対して酸素イオンを注入しているので、これに起因する結晶欠陥が第1活性層や第2活性層中に形成される。このような結晶欠陥が存在する領域は、デバイス形成領域として用いることができないので、特許文献1に記載の技術では、第1活性層や第2活性層におけるデバイス形成可能な領域が狭くなるという問題がある。これに対して、本実施形態では第1酸化膜や第2酸化膜の形成にあたりイオン注入を行っておらず、イオン注入に起因する結晶欠陥が形成されない。従って、第1活性層や第2活性層におけるデバイス形成可能な領域を従来に比べて広く確保することができる。 Furthermore, in the technique described in Patent Document 1, oxygen ions are implanted into the first active layer wafer and the second active layer wafer when forming the first oxide film and the second oxide film. A crystal defect due to is formed in the first active layer and the second active layer. A region having such a crystal defect cannot be used as a device formation region. Therefore, in the technique described in Patent Document 1, the device formation region in the first active layer and the second active layer becomes narrow. There is. On the other hand, in the present embodiment, the ion implantation is not performed for forming the first oxide film and the second oxide film, and the crystal defect due to the ion implantation is not formed. Therefore, it is possible to secure a wider area for device formation in the first active layer and the second active layer than in the conventional case.
(支持基板用ウェーハ、第1活性層用ウェーハ、第2活性層用ウェーハ)
本発明の支持基板用ウェーハ10、第1活性層用ウェーハ20、および第2活性層用ウェーハ40としては、単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。さらに、これらのウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。
(Support substrate wafer, first active layer wafer, second active layer wafer)
As the
また、支持基板10、第1活性層22、および第2活性層44の少なくとも1つはポリッシュド・ウェーハから作製することが好ましい。ここで、ポリッシュド・ウェーハは、上記の単結晶シリコンウェーハを砥粒で研磨し、化学的方法により表面処理を施すことにより得ることができる。
At least one of the
以上、本発明の多層膜SOIウェーハの製造方法について、第1及び第2の実施形態を例にして説明したが、本発明の多層膜SOIウェーハの製造方法は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。 The method for manufacturing the multilayer SOI wafer according to the present invention has been described above by taking the first and second embodiments as an example. However, the method for manufacturing the multilayer SOI wafer according to the present invention is not limited to the above-described embodiment. Modifications can be appropriately made within the scope of the claims.
具体的には、第3工程の後であって、第4工程の前に行う面取り加工およびエッチング処理は、他の公知または任意の手法によって代替することができ、例えばテラス研磨法を用いて行ってもよい。テラス研磨法を用いる場合、貼合せウェーハを構成する第2活性層用ウェーハを公知の平面研削法により減厚した後に、第2活性層用ウェーハの表面に対して斜めの方向から第2活性層用ウェーハの外周領域を公知の研磨方法により研磨する。このようにして、上記の未接着領域が除去される。 Specifically, the chamfering process and the etching process performed after the third step but before the fourth step can be replaced by other known or arbitrary methods, for example, the terrace polishing method. May be. When the terrace polishing method is used, the thickness of the second active layer wafer constituting the bonded wafer is reduced by a known surface grinding method, and then the second active layer is obliquely inclined with respect to the surface of the second active layer wafer. The outer peripheral region of the wafer for polishing is polished by a known polishing method. In this way, the unbonded area is removed.
(発明例1)
図1,3に示す手順に従って、発明例1の多層膜SOIウェーハを作製した。
(Invention Example 1)
According to the procedure shown in FIGS. 1 and 3, the multilayer film SOI wafer of Inventive Example 1 was produced.
まず、支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、CZ単結晶シリコンインゴットから得たシリコンウェーハから作製したポリッシュド・ウェーハを用意した。これらのウェーハの直径は200mm、厚さは725μmとした。 First, as the wafer for the supporting substrate, the wafer for the first active layer, and the wafer for the second active layer, polished wafers prepared from silicon wafers obtained from CZ single crystal silicon ingots were prepared. The diameter of these wafers was 200 mm and the thickness was 725 μm.
次に、熱酸化法により、支持基板用ウェーハの表面に第1酸化膜を形成した。第1酸化膜の厚さは1μmとした。次に、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せた後に、接合熱処理を施して、支持基板用ウェーハと第1活性層用ウェーハとを貼り合わせて、ウェーハ複合体を形成した。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、ウェーハ複合体の端面に図3の工程Cに示す面取り加工を施して、ウェーハ複合体の端面の一部をラウンド状の端面とした。 Next, a first oxide film was formed on the surface of the supporting substrate wafer by a thermal oxidation method. The thickness of the first oxide film was 1 μm. Next, after the wafer for the supporting substrate and the wafer for the first active layer are superposed on each other with the first oxide film interposed therebetween, a bonding heat treatment is performed to bond the wafer for the supporting substrate and the wafer for the first active layer to each other. , Formed a wafer composite. The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere. Next, the end surface of the wafer composite was chamfered as shown in step C of FIG. 3 to make a part of the end surface of the wafer composite into a round end surface.
次に、ウェーハ複合体の端面の一部にアルカリエッチング処理を施した。アルカリエッチングによる取り代は15μmとした。次に、ウェーハ複合体の端面の一部に既述のテープ面取り加工を施した。面取り用テープに取り付けられた砥粒の粒径は♯3000とした。次に、ウェーハ複合体の端面の一部に追加のアルカリエッチング処理を施した。この追加のアルカリエッチング処理におけるエッチングの取り代は3μmとした。次に、ウェーハ複合体の端面の一部を研磨した。 Next, an alkali etching treatment was applied to a part of the end surface of the wafer composite. The stock removal by alkali etching was 15 μm. Next, the tape chamfering process described above was applied to a part of the end face of the wafer composite. The grain size of the abrasive grains attached to the chamfering tape was # 3000. Next, an additional alkali etching treatment was applied to a part of the end surface of the wafer composite. The etching allowance in this additional alkali etching treatment was 3 μm. Next, a part of the end surface of the wafer composite was polished.
次に、第1活性層用ウェーハ側からウェーハ複合体を研削および研磨して、図3に示すようなラウンド状の端面を有するテラスフリーSOIウェーハを形成した。第1活性層の厚さは5μmであった。 Next, the wafer composite was ground and polished from the first active layer wafer side to form a terrace-free SOI wafer having a round end face as shown in FIG. The thickness of the first active layer was 5 μm.
次に、熱酸化法により、テラスフリーSOIウェーハの表面のうち第1活性層側の表面に第2酸化膜を形成した。第2酸化膜の厚さは1μmとした。 Next, a second oxide film was formed on the surface of the terrace-free SOI wafer on the side of the first active layer by the thermal oxidation method. The thickness of the second oxide film was 1 μm.
次に、テラスフリーSOIウェーハと第2活性層用ウェーハとを第2酸化膜を介して重ね合せて、接合熱処理を施すことにより、テラスフリーSOIウェーハと第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成した。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。 Next, the terrace-free SOI wafer and the wafer for the second active layer are overlapped with each other with the second oxide film interposed therebetween, and a bonding heat treatment is performed to bond the terrace-free SOI wafer and the wafer for the second active layer. , A bonded wafer was formed. The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere.
次に、貼合せウェーハの貼合せ面の外周より外側に生じた未接着領域を図1に示す面取り加工およびエッチング処理により除去した後に、第2活性層用ウェーハ側から貼合せウェーハを研削および研磨して、厚さ5μmの第2活性層を有する多層膜SOIウェーハを形成した。 Next, after removing the unbonded area generated outside the outer periphery of the bonded surface of the bonded wafer by the chamfering process and the etching treatment shown in FIG. 1, the bonded wafer is ground and polished from the second active layer wafer side. Then, a multi-layered SOI wafer having a second active layer with a thickness of 5 μm was formed.
(発明例2)
第2活性層の厚さを1μmとした以外は、発明例1と同様の方法で多層膜SOIウェーハを作製した。
(Invention Example 2)
A multilayer film SOI wafer was produced in the same manner as in Inventive Example 1, except that the thickness of the second active layer was 1 μm.
(比較例1)
次に、図4,5に示す手順に従って、比較例の多層膜SOIウェーハ300を作製した。
(Comparative Example 1)
Next, according to the procedure shown in FIGS. 4 and 5, a multilayer
まず、支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、発明例と同じウェーハを用意した。 First, as the wafer for the supporting substrate, the wafer for the first active layer, and the wafer for the second active layer, the same wafers as the invention examples were prepared.
次に、熱酸化法により、支持基板用ウェーハの表面に第1酸化膜を形成した(図5(A),(B))。第1酸化膜の厚さは1μmとした。次に、支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せた後に、接合熱処理を施して、支持基板用ウェーハと第1活性層用ウェーハとを貼り合わせて、ウェーハ複合体を形成した(図5(C),(D))。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、図5(D)〜(G)に示すテラス加工並びに研削および研磨を行って、テラス部を有するSOIウェーハを得た。ここで、テラス部の径方向幅は、支持基板の最外周端から径方向内側に1.5mmであった。また、第1活性層の厚さは5μmであった。 Next, a first oxide film was formed on the surface of the supporting substrate wafer by the thermal oxidation method (FIGS. 5A and 5B). The thickness of the first oxide film was 1 μm. Next, after the wafer for the supporting substrate and the wafer for the first active layer are superposed on each other with the first oxide film interposed therebetween, a bonding heat treatment is performed to bond the wafer for the supporting substrate and the wafer for the first active layer to each other. , A wafer composite was formed (FIGS. 5C and 5D). The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere. Next, terrace processing and grinding and polishing shown in FIGS. 5D to 5G were performed to obtain an SOI wafer having a terrace portion. Here, the radial width of the terrace portion was 1.5 mm inward in the radial direction from the outermost peripheral edge of the support substrate. The thickness of the first active layer was 5 μm.
次に、SOIウェーハの表面のうち第1活性層側の表面に第2酸化膜を形成した(図4(A),(B))。第2酸化膜の厚さは1μmとした。次に、SOIウェーハと第2活性層用ウェーハとを第2酸化膜を介して重ね合わせた後に、接合熱処理を施して、SOIウェーハと第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成した(図4(C),(D))。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、図4(E)〜(G)に示す面取りエッチング並びに研削および研磨して、厚さ5μmの第2活性層を有する多層膜SOIウェーハ300を得た。
Next, a second oxide film was formed on the surface of the SOI wafer on the first active layer side (FIGS. 4A and 4B). The thickness of the second oxide film was 1 μm. Next, after the SOI wafer and the second active layer wafer are superposed on each other with the second oxide film interposed therebetween, a bonding heat treatment is performed to bond the SOI wafer and the second active layer wafer to each other to obtain a bonded wafer. Was formed (FIGS. 4C and 4D). The conditions of the bonding heat treatment were 1150 ° C. and 2 hours in an oxygen atmosphere. Next, chamfering etching, grinding, and polishing shown in FIGS. 4E to 4G were performed to obtain a multilayer
(比較例2)
第2活性層の厚さを1μmとした以外は、比較例1と同様の方法で多層膜SOIウェーハを作製した。
(Comparative example 2)
A multilayer SOI wafer was produced in the same manner as in Comparative Example 1 except that the thickness of the second active layer was 1 μm.
(評価方法)
各発明例1,2および比較例1,2について、第1活性層および第2活性層の面内の厚みばらつきを評価した。ここで「面内の厚みばらつき」とは、第1活性層および第2活性層の各活性層について、活性層の表面の中心点と、活性層の表面の半径をRとした場合に、上記中心点を中心とする半径R/2の円周を4等分する4点と、活性層の表面の外周を4等分する4点と、からなる9点における、活性層の厚みのうち最大値と最小値との差を意味する。ここで、各活性層の厚みは、フーリエ変換赤外分光法(FTIR:Fourier Transform Infrared Spectroscopy)を適用した膜厚計測器を用いて測定した。評価結果を表1に示す。また、各発明例1,2および比較例1,2について、第1活性層および第2活性層におけるデバイス形成可能な領域(有効エリア)の大きさを評価した。なお、第1活性層および第2活性層における有効エリアの直径を評価指標に用いた。評価結果を表1に示す。
(Evaluation methods)
For each of Invention Examples 1 and 2 and Comparative Examples 1 and 2, the in-plane thickness variation of the first active layer and the second active layer was evaluated. Here, “in-plane thickness variation” means the above when the center point of the surface of the active layer and the radius of the surface of the active layer are R for each of the first active layer and the second active layer. Of the thickness of the active layer at 9 points, the maximum of the thickness of the active layer is 4 points that divides the circumference of the radius R / 2 centered on the center point into 4 equal parts It means the difference between the value and the minimum value. Here, the thickness of each active layer was measured using a film thickness measuring instrument to which Fourier Transform Infrared Spectroscopy (FTIR) was applied. The evaluation results are shown in Table 1. In addition, in each of Invention Examples 1 and 2 and Comparative Examples 1 and 2, the size of the device-formable region (effective area) in the first active layer and the second active layer was evaluated. The diameter of the effective area in the first active layer and the second active layer was used as the evaluation index. The evaluation results are shown in Table 1.
(評価結果の説明)
発明例1,2では、比較例1,2よりも第1活性層の有効エリアの面積が大きく、第2活性層の有効エリアの面積も増大させることができた。また、発明例1,2では、比較例1,2よりも第1活性層の面内の厚みばらつきを抑制することができたため、第2活性層の面内の厚みばらつきを顕著に抑制することができた。
(Explanation of evaluation results)
In Invention Examples 1 and 2, the effective area of the first active layer was larger than that of Comparative Examples 1 and 2, and the effective area of the second active layer could be increased. Further, in Inventive Examples 1 and 2, in-plane thickness variation of the first active layer could be suppressed more than in Comparative Examples 1 and 2, so that in-plane thickness variation of the second active layer should be significantly suppressed. I was able to.
本発明によれば、第2活性層におけるデバイス形成可能な領域の面積が大きく、かつ、第2活性層の面内の厚みばらつきが小さい多層膜SOIウェーハを得ることができる。 According to the present invention, it is possible to obtain a multi-layered SOI wafer in which the area of a device-formable region in the second active layer is large and the variation in the in-plane thickness of the second active layer is small.
100,200 多層膜SOIウェーハ
10 支持基板用ウェーハ(支持基板)
12 第1酸化膜
20 第1活性層用ウェーハ
22 第1活性層
22A 第1活性層の表面
24,26 第2酸化膜
30 テラスフリーSOIウェーハ
35 テラス部
36 ウェーハ複合体
40 第2活性層用ウェーハ
40A 第2活性層用ウェーハの表面
42 貼合せウェーハ
44 第2活性層
100,200
12
Claims (9)
前記多層膜SOIウェーハの端面のうち、前記支持基板の端面と、前記第1酸化膜の端面と、前記第1活性層の端面とから構成される端面が、ウェーハ厚み方向断面において連続したラウンド状であり、
前記第1活性層の外周領域上方において前記第2活性層が存在しないテラス部を有することを特徴とする多層膜SOIウェーハ。 A multi-layered SOI wafer in which a first oxide film, a first active layer, a second oxide film, and a second active layer are stacked on a supporting substrate,
Of the end faces of the multilayer SOI wafer, the end face composed of the end face of the support substrate, the end face of the first oxide film, and the end face of the first active layer has a continuous round shape in a cross section in the wafer thickness direction. der is,
Multilayer film SOI wafer, comprising Rukoto to have a terrace portion of the second active layer is not present in the peripheral region above the first active layer.
前記第1活性層の表面もしくは第2活性層用ウェーハの表面に、または、前記第1活性層の表面および第2活性層用ウェーハの表面に第2酸化膜を形成する第2工程と、
前記SOIウェーハと前記第2活性層用ウェーハとを前記第2酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚して、第2活性層を有する多層膜SOIウェーハを得る第4工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。 A first oxide film and a first active layer are laminated on a support substrate, and an end face composed of the end face of the support substrate, the end face of the first oxide film, and the end face of the first active layer is formed. A first step of forming a continuous round SOI wafer in a cross section in the wafer thickness direction,
A second step of forming a second oxide film on the surface of the first active layer or the surface of the second active layer wafer, or on the surface of the first active layer and the surface of the second active layer wafer;
The SOI wafer and the second active layer wafer are overlapped with each other with the second oxide film interposed therebetween, and a bonding heat treatment is performed to bond the SOI wafer and the second active layer wafer to each other. A third step of forming a bonded wafer,
A fourth step of reducing the thickness of the bonded wafer from the second active layer wafer side to obtain a multilayer SOI wafer having a second active layer;
A method of manufacturing a multi-layered SOI wafer, comprising:
前記支持基板となる支持基板用ウェーハの表面もしくは一部が前記第1活性層となる第1活性層用ウェーハの表面、または、前記支持基板用ウェーハの表面および前記第1活性層用ウェーハの表面に前記第1酸化膜を形成する工程Aと、
前記支持基板用ウェーハと前記第1活性層用ウェーハとを前記第1酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記支持基板用ウェーハと前記第1活性層用ウェーハとを貼り合わせて、ウェーハ複合体を形成する工程Bと、
前記ウェーハ複合体の端面に面取り加工を施して、前記支持基板の端面と、前記第1酸化膜の端面と、前記第1活性層用ウェーハのうち前記第1活性層となる部分の端面とから構成される、前記ウェーハ複合体の端面の一部を、ウェーハ厚み方向断面において連続したラウンド状にする工程Cと、
前記工程Cの後に、前記第1活性層用ウェーハ側から前記ウェーハ複合体を減厚して、前記第1活性層を有する前記SOIウェーハを形成する工程Dと、
を有する、請求項3または4に記載の多層膜SOIウェーハの製造方法。 The first step is
The surface or a part of the wafer for a supporting substrate to be the supporting substrate is the surface of the first active layer wafer to be the first active layer, or the surface of the supporting substrate wafer and the surface of the first active layer wafer. Step A of forming the first oxide film on
The support substrate wafer and the first active layer wafer are superposed on each other with the first oxide film interposed therebetween, and a bonding heat treatment is performed to bond the support substrate wafer and the first active layer wafer. Together, step B of forming a wafer composite,
A chamfering process is performed on the end face of the wafer composite, and the end face of the support substrate, the end face of the first oxide film, and the end face of the portion of the wafer for the first active layer to be the first active layer are removed. A step C of forming a part of the end face of the wafer composite into a continuous round shape in a cross section in the wafer thickness direction,
After the step C, a step D of reducing the thickness of the wafer composite from the first active layer wafer side to form the SOI wafer having the first active layer,
The a method for producing a multilayer SOI wafer according to claim 3 or 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081663A JP6696473B2 (en) | 2017-04-17 | 2017-04-17 | Multilayer SOI wafer and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081663A JP6696473B2 (en) | 2017-04-17 | 2017-04-17 | Multilayer SOI wafer and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182145A JP2018182145A (en) | 2018-11-15 |
JP6696473B2 true JP6696473B2 (en) | 2020-05-20 |
Family
ID=64277215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081663A Active JP6696473B2 (en) | 2017-04-17 | 2017-04-17 | Multilayer SOI wafer and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6696473B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3632531B2 (en) * | 1999-11-17 | 2005-03-23 | 株式会社デンソー | Manufacturing method of semiconductor substrate |
JP4846915B2 (en) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | Manufacturing method of bonded wafer |
JP2003046071A (en) * | 2001-08-01 | 2003-02-14 | Hitachi Ltd | Production method for semiconductor device |
JP2006100406A (en) * | 2004-09-28 | 2006-04-13 | Toshiba Ceramics Co Ltd | Manufacturing method of soi wafer |
EP1864317A1 (en) * | 2005-03-29 | 2007-12-12 | S.O.I.Tec Silicon on Insulator Technologies | Hybrid fully soi-type multilayer structure |
JP5124931B2 (en) * | 2005-10-14 | 2013-01-23 | 信越半導体株式会社 | Multilayer SOI wafer manufacturing method |
JP2011071283A (en) * | 2009-09-25 | 2011-04-07 | Sumco Corp | Lamination soi wafer and method for manufacturing the same |
JP2012164933A (en) * | 2011-02-09 | 2012-08-30 | Shin Etsu Chem Co Ltd | Method of manufacturing silicon thin-film transfer wafer |
-
2017
- 2017-04-17 JP JP2017081663A patent/JP6696473B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018182145A (en) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839818B2 (en) | Manufacturing method of bonded substrate | |
JP4846915B2 (en) | Manufacturing method of bonded wafer | |
KR100789205B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
TWI609435B (en) | Composite substrate, semiconductor device and method for manufacturing semiconductor device | |
JP6737224B2 (en) | Method for manufacturing multilayer SOI wafer | |
JP5521582B2 (en) | Manufacturing method of bonded wafer | |
JPH10209093A (en) | Forming method of laminated substrate | |
US20050161808A1 (en) | Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile | |
US8092278B2 (en) | Reclamation method of semiconductor wafer | |
US10559471B2 (en) | Method of manufacturing bonded wafer | |
JP2010263084A (en) | Method of manufacturing soi wafer | |
US11361959B2 (en) | Method for manufacturing wafer | |
JP6696473B2 (en) | Multilayer SOI wafer and method of manufacturing the same | |
JP6729471B2 (en) | Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer | |
JP3503444B2 (en) | Method for manufacturing semiconductor wafer having semiconductor wafer etching step | |
JPH05226305A (en) | Manufacture of laminated wafer | |
US20090311862A1 (en) | Method for manufacturing a semiconductor wafer | |
JP4440810B2 (en) | Manufacturing method of bonded wafer | |
JP2011071283A (en) | Lamination soi wafer and method for manufacturing the same | |
JPH11345954A (en) | Semiconductor substrate and its manufacture | |
JP5515253B2 (en) | Manufacturing method of semiconductor wafer | |
JP3996557B2 (en) | Manufacturing method of semiconductor junction wafer | |
JP7501438B2 (en) | Method for manufacturing SOI wafer | |
US9337037B2 (en) | Method for obtaining a heterogeneous substrate for the production of semiconductors | |
JPS5925231A (en) | Silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6696473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |