JPWO2009022413A1

JPWO2009022413A1 - 伝送装置

Info

Publication number: JPWO2009022413A1
Application number: JP2009528002A
Authority: JP
Inventors: 光弘川口; 昭作山崎; 茂雄谷; 松井　秀樹; 秀樹松井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-08-14
Filing date: 2007-08-14
Publication date: 2010-11-11
Anticipated expiration: 2027-08-14
Also published as: EP2180616A4; WO2009022413A1; JP4893831B2; EP2180616B1; EP2180616A1; US8355632B2; US20100124416A1; EP2180616B9

Abstract

伝送装置２００は、従来の伝送装置のようにプロテクションスイッチを信号上のパスに持たせるのではなく、基本機能だけをもつＴＳＩにプロテクションスイッチの機能を代用させ、切り替え機能を低い速度で行う処理部をＴＳＩに擬似構築し、ＳＯＮＥＴプロテクション方式のスイッチ処理をＴＳＩにて仮想的に行い、ＴＳＩ機能を制御する信号を更に制御することでプロテクションスイッチ機能を実現するので、従来のＴＳＩ機能に追加して主信号レートでの切り替えを行っていたロジックの削除を行う。

Description

本発明は、クロスコネクトスイッチを制御することにより冗長構成をなす光ネットワークから入力される光信号の伝送経路を切り替えて前記光信号を伝送する伝送装置等に関するものである。

近年の伝送データの増大に伴い、伝送信号の高速化、大容量化が進んでいる。それに伴い光伝送装置においては大容量のＴＳＩ（Time Slot Interchange；あるいはクロスコネクト）機能を持つSwitch Fabricを具備することが必要となってきている。

また、ＳＯＮＥＴ（Synchronous Optical Network）に対応した光伝送装置やＳＤＨ（Synchronous Digital Hierarchy）に対応した光伝送装置は、ネットワークの信頼性を確保するため、ＳＯＮＥＴリング等のリングネットワークを適用している。

リングネットワークの方式には、ＵＰＳＲ（Uni-directinal Path Switched Ring）方式やＢＬＳＲ（Bi-directional Line Switched Ring）方式がある。そして、これらの方式により、リングネットワーク上の異なる光伝送装置において、冗長となるチャネルを使用したプロテクション構成を用い、障害時の救済を行っている。

また、リングネットワーク上の光伝送装置が、デジタル多重伝送データの回線設定を行う場合には、デジタル多重伝送データのタイムスロットの割付けを行い、デジタル多重伝送データのチャネル位置を入れ替えることで回線設定を行っている。

なお、特許文献１では、運用系のトラフィックに障害が発生した場合に、運用系のトラフィックの切り替えを予備系のトラフィックの設定状態や他のＡＰＳ（Automatic Protection Switch）の起動状態に依存することなく実行可能とする技術が公開されている。

特開２００１−２３７７９４号公報

しかしながら、上述した従来の技術では、リングネットワークなどを構成する光伝送装置が障害対策を行う場合や、伝送データの各種回線設定を行う場合に、飛躍的に回線設定等にかかる処理容量が増大すると共に、回線設定等にかかる処理を高速に行う必要があるため、光伝送装置に搭載すべき回路規模が増大してしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、各種回線設定にかかる処理負荷を軽減させ、回路規模の増大を防止することができる伝送装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、クロスコネクトスイッチを制御することにより冗長構成をなす光ネットワークから入力される光信号の伝送経路を切り替えて前記光信号を伝送する伝送装置であって、前記クロスコネクトスイッチは、前記光信号を入力する入力スロットと前記光信号を出力する出力スロットとを備え、前記冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた入出力対応情報を記憶する記憶手段と、前記記憶手段に記憶された入出力対応情報を基にして前記クロスコネクトスイッチの入力スロットと出力スロットとを対応付けることにより前記光信号の伝送経路を切り替える伝送経路切替手段と、を備えたことを特徴とする。

また、本発明によれば、上記発明において、前記記憶手段は、前記冗長構成をなす光ネットワークにおいて、運用系の伝送経路に含まれる入力スロットおよび出力スロットと、予備系の伝送経路に含まれる入力スロットおよび出力スロットとの対応関係を示す運用／予備系スロット情報を更に記憶し、前記入出力対応情報に含まれる入力スロットあるいは出力スロットに障害が発生した場合に、前記運用／予備系スロット情報を基にして、障害の発生したスロットを予備系のスロットに変更するスロット変更手段を更に備えたことを特徴とする。

また、本発明によれば、上記発明において、前記入力スロットおよび前記出力スロットは複数のチャンネルを含み、前記伝送経路切替手段は、前記入力スロットの各チャンネルと前記出力スロットの各チャンネルとを対応付けることにより前記光信号の伝送経路を切り替えることを特徴とする。

また、本発明によれば、上記発明において、前記入出力対応情報は、１：Ｎ方式の冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする。

また、本発明によれば、上記発明において、前記入出力対応情報は、更に、１＋１方式の冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする。

また、本発明によれば、上記発明において、前記入出力対応情報は、更に、リングネットワーク方式による情報構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする。

また、本発明によれば、上記発明において、前記記憶手段は、前記１＋１方式による冗長構成および前記リングネットワーク方式による冗長構成の関係から入力スロットのチャンネルと出力スロットのチャンネルとを対応付ける対応テーブルを更に記憶し、前記伝送経路切替手段は、前記対応テーブルを利用して入力スロットのチャンネルと出力スロットのチャンネルとを対応付けることを特徴とする。

本発明によれば、クロスコネクトスイッチを制御することにより冗長構成をなす光ネットワークから入力される光信号の伝送経路を切り替えて前記光信号を伝送する伝送装置であって、クロスコネクト（ＴＳＩ）は、光信号を入力する入力スロットと光信号を出力する出力スロットとを備え、冗長構成にあわせて入力スロットと出力スロットとを対応させた入出力対応情報を記憶し、記憶した入出力対応情報を基にして前記クロスコネクトスイッチの入力スロットと出力スロットとを対応付けることにより前記光信号の伝送経路を切り替えるので、仮想的なプロテクションスイッチをＴＳＩ上で実現させ、伝送装置における各種回線設定にかかる処理負荷を軽減させ、回路規模の増大を防止することができる。

また、本発明によれば、前記冗長構成をなす光ネットワークにおいて、運用系の伝送経路に含まれる入力スロットおよび出力スロットと、予備系の伝送経路に含まれる入力スロットおよび出力スロットとの対応関係を示す運用／予備系スロット情報を更に記憶し、入出力対応情報に含まれる入力スロットあるいは出力スロットに障害が発生した場合に、前記運用／予備系スロット情報を基にして、障害の発生したスロットを予備系のスロットに変更するので、光ネットワーク上の障害に効率よく対応することができる。

また、本発明によれば、クロスコネクトの入力スロットおよび出力スロットは複数のチャンネルを含み、入力スロットの各チャンネルと出力スロットの各チャンネルとを対応付けることにより前記光信号の伝送経路を切り替えるので、チャンネルごとに光信号の伝送経路を切り替えることができる。

また、本発明によれば、各種（１：Ｎ、１＋１、リングネットワーク）方式の冗長構成にあわせて入力スロットと出力スロットとを対応させた情報を記憶し、かかる情報を基にしてクロスコネクトの切り替えを行うので、各種方式の情報構成に対応した仮想的プロテクションスイッチをクロスコネクト上に実現することができ、回路規模の増大を抑制することができる。

また、本発明によれば、１＋１方式による冗長構成および前記リングネットワーク方式による冗長構成の関係から入力スロットのチャンネルと出力スロットのチャンネルとを対応付ける対応テーブルを更に記憶し、かかる対応テーブルを利用して入力スロットのチャンネルと出力スロットのチャンネルとを対応付けるので、処理を簡略化でき、伝送装置の回路規模の増大を抑制することができる。

図１は、本実施例にかかる伝送装置の構成を示す機能ブロック図である。図２は、仮想プロテクションスイッチ部の構成を示す図である。図３は、プロテクションスイッチ処理部の構成を示す機能ブロック図である。図４は、ＡＣＭコード群データのデータ構造の一例を示す図である。図５−１は、Slot Chg Rx設定データの一例を示す図である。図５−２は、Ｄ０〜Ｄ７に入力される数値とその数値に対応するスロットおよびポートの対応関係を示す図である。図６は、受信側運用系／予備系スロット対応データのデータ構造の一例を示す図である。図７は、スロットチェンジデータのデータ構造の一例を示す図である。図８は、内部タイミングの一例を示す図である。図９は、内部アプリケーション処理部の構成を示す図である。図１０は、ＢＬＳＲスイッチ処理部の概要を説明する図である。図１１は、ＤＴＰ変換テーブルのデータ構造の一例を示す図である。図１２−１は、Slot Chg Tx設定データのデータ構造の一例を示す図である。図１２−２は、Slot Chg Tx設定データのＤ０〜Ｄ８に入力される数値とその数値に対応するＡＣＭコードの位置の対応関係を示す図である。図１３は、受信制御部の構成を示す機能ブロック図である。図１４は、１：ＮＳＥＬの処理を説明するための図（１）である。図１５は、１：ＮＳＥＬの処理を説明するための図（２）である。図１６は、送信制御部の構成を示す機能ブロック図である。図１７は、１：ＮＤＩＳの処理を説明するための図（１）である。図１８は、１：ＮＤＩＳの処理を説明するための図（２）である。図１９は、Ｒｘ側変換テーブルの一例を示す図（１）である。図２０は、Ｒｘ側変換テーブルの一例を示す図（２）である。図２１は、Ｒｘ側変換テーブルの一例を示す図（３）である。図２２は、Ｔｘ側変換テーブルの一例を示す図（１）である。図２３は、Ｔｘ側変換テーブルの一例を示す図（２）である。図２４は、Ｔｘ側変換テーブルの一例を示す図（３）である。図２５は、従来の伝送装置の構成を示す図である。図２６は、１＋１冗長構成を説明するための図である。図２７は、ＵＰＳＲ冗長構成を説明するための図である。図２８は、ＢＬＳＲ冗長構成を説明するための図である。図２９は、ＤＴＷ冗長構成（Ring Inter Connection）を説明するための図である。図３０は、ＤＴＰ冗長構成（Ring Inter Connection）を説明するための図である。図３１は、ＤＣＷ冗長構成（Ring Inter Connection）を説明するための図である。図３２は、ＤＣＰ冗長構成（Ring Inter Connection）を説明するための図である。

符号の説明

１０，２０，３０インタフェースカード
５０，２００伝送装置
５１，５２，５３通信制御部
５１ａ，５２ａ，５３ａ送信部
５１ｂ，５２ｂ，５３ｂ受信部
５１ｃ，５２ｃ，５３ｃ，６２ａ，６３ａ，７１ｂ，７４ｂ，７９ｂ，８２ｂ，２５０プロテクションスイッチ
５１ｄ，５２ｄ，５３ｄ，２４０ＳＷ制御部
５４，２１０ＴＳＩ
５４ａ，２１０ａクロスコネクト部
５５，２３０ＴＳＩ制御部
６０，６１，６２，６３，６４，６５，６６，６７，６８，６９，７０，７１，７２，７３，７４，７５，７６，７７,７８,７９,８０，８１，８２，８３，８４，８５，８６，８７，８８，８９，９０，９１，９２，９３，９４，９５，９６，９７，９８，９９，１００，１０１ノード
６０ａ，６１ｂ１＋１ＳＥＬ
６１ａ、６０ｂ，３７９１＋１ＤＩＳ
６６ａ，６７ａ，７０ａ，７１ａ，７３ａ，７４ａ，７５ａ，７６ａ，７８ａ，７９ａ，８１ａ，８２ａ，８３ａ，８４ａ，８６ａ，８７ａ，８９ａ，９０ａ，９１ａ，９３ａ，９４ａ，９５ａ，９７ａ，９８ａ，９９ａ，１０１ａＳＳ
６６ｂ，６６ｃ、６７ｂ、６７ｃリングスイッチ
９４ｂ，９４ｃＤＣＰスルーセレクタ
２２０仮想プロテクションスイッチ部
２６０スイッチ制御部
３００プロテクションスイッチ処理部
３１０シリアルインタフェース部
３２０，３３０，３４０記憶部
３５０受信制御部
３５１，３５２，３５３，３５４，３７１，３７２，３７３，３７４，３７５メモリ
３５５１：ＮＳＥＬ
３５５ａＰＴ／ＷＴ置換部
３５５ｂＡＩＳ挿入部
３５６，３５７，３７７ＲＣＴＲ
３５８，３５９，３８０ＡＩＳ／ＵＮＥＱ
３６０内部アプリケーション処理部
３６１ＢＬＳＲスイッチ処理部
３６２ＤＴＰスイッチ処理部
３６３ＡＩＳ挿入処理部
３６４ＸＣスルー処理部
３６５ＸＣ処理部
３６６ＳＳ処理部
３６７ＢＬＳＲブリッジ処理部
３７０送信制御部
３７６１：ＮＤＩＳ
３７６ａＡＩＳ挿入部
３７６ｂＲｅａｄＣＴＲ
３７８ＢＬＳＲＣＨＧ（Ｔｘ）

以下に、本発明にかかる伝送装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。

まず、本実施例の説明を行う前に、従来の光ネットワークにおける冗長機能を備えた伝送装置の構成について説明する。図２５は、従来の伝送装置の構成を示す図である。同図に示すように、この伝送装置５０は、通信制御部５１〜５３と、ＴＳＩ（Time Slot Interchange）５４と、ＴＳＩ制御部５５とを備えて構成される。また、伝送装置５０は、インタフェースカード１０〜３０に接続されている。インタフェースカード１０〜３０は、光ネットワーク上に接続された他の伝送装置等とデータ通信（光信号によるデータ通信）を行う装置である。

通信制御部５１は、インタフェースカード１０およびＴＳＩ５４との間においてデータの送受信を行う処理部である（通信制御部５２，５３に関する説明は通信制御部５１と同様であるため説明を省略する）。また、通信制御部５１は、運用系のデータの伝送経路（Line）に障害が発生した場合には、利用するデータの伝送経路を予備系の伝送経路に切り替えるプロテクションスイッチ機能を備えている。

通信制御部５１は、図２５に示すように、送信部５１ａと、受信部５１ｂと、プロテクションスイッチ５１ｃと、ＳＷ制御部５１ｄとを備える。送信部５１ａは、ＴＳＩ５４から入力されたデータを受信し、かかるデータをインタフェースカード１０に出力する処理部であり、受信部５１ｂは、インタフェースカード１０から出力されたデータを受信し、受信したデータをＴＳＩ５４に出力する処理部である。

プロテクションスイッチ５１ｃは、ＳＷ制御部５１ｄから出力される制御情報に応答して、データの伝送経路を切り替える処理部であり、ＳＷ制御部５１ｄは、運用系の伝送経路において障害が発生した場合に、利用するデータの伝送経路を予備系の伝送経路に切り替えるべく、制御情報をプロテクションスイッチ５１ｃに制御情報を出力する処理部である。

ＴＳＩ５４は、クロスコネクト部５４ａを備え、各通信制御部５１〜５３から入力されたデータを、ＴＳＩ制御部５５によって設定された通信制御部にそれぞれ出力する処理部である。ＴＳＩ制御部５５は、各通信制御部５１〜５３からＴＳＩ５４に入力されるデータの出力先となる通信制御部を設定する処理部である。例えば、ＴＳＩ制御部５５が、通信制御部５１からＴＳＩ５４に入力されたデータの出力先を通信制御部５２に設定することによって、ＴＳＩ５４は、通信制御部５１から入力されたデータを通信制御部５２に出力する。

図２５に示した従来の伝送装置５０の場合、主信号の伝送レートでプロテクションスイッチ５１ｃ〜５３ｃや、同様の処理レートが要求されるＳＷ制御部５１ｄ〜５３ｄでは、伝送経路変更等に伴う回線設定等にかかる処理容量が増大し、通信制御部５１〜５３に搭載すべき回路の規模が増大してしまうという問題がある。

次に、本実施例にて考慮している冗長構成の一例について説明する。本実施例にて考慮している冗長構成は、１＋１（１：１）冗長構成、ＵＰＳＲ（Uni-directinal Path Switched Ring）冗長構成、ＢＬＳＲ（Bi-directional Line Switched Ring）冗長構成、ＤＴＷ（Dual Transmit on Working）冗長構成、ＤＴＰ（Dual Transmit on Protection）冗長構成、ＤＣＷ（Drop and continue on Working）冗長構成、ＤＣＰ（Drop and continue on Protection）冗長構成である。

図２６は、１＋１冗長構成を説明するための図である。同図に示すように、ノード６０は、１＋１ＳＥＬ６０ａと、１＋１ＤＩＳ６０ｂとを備え、ノード６１は、１＋１ＤＩＳ６１ａと、１＋１ＳＥＬ６１ｂとを備えている。そして、ノード６０およびノード６１は、１＋１ＳＥＬ６０ａ，６１ｂと、１＋１ＤＩＳ６０ｂ，６１ａとを制御して、冗長化を実現する。

例えば、図２６において、１＋１ＳＥＬ６０ａと１＋１ＤＩＳ６１ａとを接続する運用系（Working）の伝送経路に障害が発生した場合には、障害の発生した伝送経路の代わりに、予備系（Protection）の伝送経路を利用してデータの送受信を行う。

図２７は、ＵＰＳＲ冗長構成を説明するための図である。同図に示すように、このＵＰＳＲ冗長構成は、２ファイバ（Fiber）構成で、リング状にノード６２〜６５を接続している。そして、通常時には、リングの両方向へデータを送信し、障害が発生した場合には、受信側のプロテクションスイッチ６２ａあるいは６３ａを制御して、予備系（Protection）の伝送経路に切り替えて冗長化を実現する。なお、図２７におけるＥ（East），Ｗ（West）は、データの入出力方向を識別するためのものである（後述する他の図も同様）。

図２８は、ＢＬＳＲ冗長構成を説明するための図である。同図に示すように、このＢＬＳＲ情報構成では、リング状にノード６６〜６９が接続されており、ファイバは同方向内で、運用系／予備系のタイムスロット（Time Slot）に分かれている。ＢＬＳＲ冗長構成では、通常時は運用系（Working）の伝送経路を用いてデータ転送を行うが、障害発生時には、反対方向に確保された予備系（Protection）の伝送経路を用いてデータ転送を行う。

なお、ＢＬＳＲは、１ネットワークが１６局までの制限があり、一つのネットワークの拡張性には制限がある。そのため、１６局以上のネットワークを構築するために、ＳＳ（Service Selector）６６ａ，６７ａを利用する。また、ＢＬＳＲ冗長構成では、リングスイッチ６６ｂ，６６ｃ，６７ｂ，６７ｃを切り替えて伝送経路を変更する。

図２９は、ＤＴＷ冗長構成（Ring Inter Connection）を説明するための図である。同図に示すように、このＤＴＷ冗長構成では、ノード７０〜７３をリング状に接続して第１のリングを構成し、ノード７４〜７７をリング状に接続して第２のリングを構成しており、ノード７０およびノード７５、ノード７３およびノード７６がそれぞれ接続されている。

ＤＴＷ冗長構成では、伝送経路中に障害が発生した場合や、第１のリングおよび第２のリングの接続を切り替える場合等に、ＳＳ７０ａ〜７６ａ、プロテクションスイッチ７１ｂ，７４ｂを切り替えて冗長化を実現する。後述するＤＣＰ冗長構成が片側の予備系の伝送経路（帯域）を使用するのに対して、ＤＴＷ冗長構成では、両方向とも運用系の伝送経路を使用する。

図３０は、ＤＴＰ冗長構成（Ring Inter Connection）を説明するための図である。同図に示すように、このＤＴＰ冗長構成では、ノード７８〜８１をリング状に接続して第１のリングを構成し、ノード８２〜８５をリング状に接続して第２のリングを構成しており、ノード７８およびノード８３、ノード８１およびノード８４がそれぞれ接続されている。

ＤＴＰ冗長構成では、伝送経路中に障害が発生した場合や、第１のリングおよび第２のリングの接続を切り替える場合等にＳＳ７８ａ〜８４ａ、プロテクションスイッチ（ＤＴＰ−ＳＷ）を切り替えて冗長化を実現する。

図３１は、ＤＣＷ冗長構成（Ring Inter Connection）を説明するための図である。同図に示すように、このＤＣＷ冗長構成では、ノード８６〜８９をリング状に接続して第１のリングを構成し、ノード９０〜９３をリング状に接続して第２のリングを構成しており、ノード８６およびノード９１、ノード８９およびノード９４がそれぞれ接続されている。

ＤＣＷ冗長構成では、伝送経路中に障害が発生した場合や、第１のリングおよび第２のリングの接続を切り替える場合等にＳＳ８６ａ〜９３ａを切り替えて冗長化を実現する。また、ＤＣＷ冗長構成では、Ring Inter Connectionを構成するPrimary NodeとSecondary Nodeとに着目して、Secondary NodeにてDropされるデータが運用系の伝送経路を使用する。

図３２は、ＤＣＰ冗長構成（Ring Inter Connection）を説明するための図である。同図に示すように、このＤＣＰ冗長構成では、ノード９４〜ノード９７をリング状に接続して第１のリングを構成し、ノード９８〜ノード１０１をリング状に接続して第２のリングを構成しており、ノード９４およびノード９９、ノード９７およびノード１００がそれぞれ接続されている。

ＤＣＰ冗長構成では、伝送経路中に障害が発生した場合や、第１のリングおよび第２のリングの接続を切り替える場合等にＳＳ９４ａ〜１０１ａ、ＤＣＰスルーセレクタ９４ｂ，９４ｃ，９９ｂ，９９ｃを切り替えて冗長化を実現する。ＤＣＰスルーセレクタ９４ｂ，９４ｃ，９９ｂ，９９ｃは、入力チャンネルを選択し、選択した入力チャンネルからのデータをそのまま出力先のチャンネルに出力するセレクタである。

また、ＤＣＰ冗長構成では、Ring Inter Connectionを構成するPrimary NodeとSecondary Nodeに着目して、Secondary NodeにてDropされるデータを予備系の伝送経路に出力する。

次に、本実施例にかかる伝送装置の概要および特徴について説明する。本実施例にかかる伝送装置は、図２５に示したような従来の伝送装置５０のようにプロテクションスイッチを信号上のパス（通信制御部５１〜５３）に持たせるのではなく、基本機能だけをもつＴＳＩ５４にプロテクションスイッチ５１ｃ〜５３ｃの機能を代用させ、切り替え機能を低い速度で行う処理部をＴＳＩ５４に擬似構築する。

そして、本実施例にかかる伝送装置は、ＳＯＮＥＴプロテクション方式のスイッチ処理（例えば、図２６〜図３２で説明したスイッチ処理）をＴＳＩにて仮想的に行い、ＴＳＩ機能を制御する信号を更に制御することでプロテクションスイッチ機能を実現し、従来のＴＳＩ機能に追加して主信号レートでの切り替えを行っていたロジックの削除を行うことで、高速で動作する回路を削減し、消費電力の問題を解消する。

また、図２５に示した従来の伝送装置５０の場合、主信号の伝送レートで動作するプロテクションスイッチ５１ｃ〜５３ｃやそれらに付随し、同様の処理レートが要求されるＳＷ制御部５１ｄ〜５３ｄでは、ＳＯＮＥＴタイムスロット処理において、毎スロット当たり処理を実行する必要があり、特にシリアルでタイムスロットを処理する場合には、処理レート／タイムスロット数で同じ切り替えを繰り返すことになる。

それに比べ、本実施例にかかる伝送装置は、ＴＳＩを制御する信号は最低レートとして、プロテクションスイッチ切り替えにてヒットする時間間隔に設定することが可能で、最悪の場合は、規格値である５０ｍｓの半分の時間間隔で制御可能である。このレート（５０ｍｓの半分）で仮想的にプロテクションスイッチを動作させればよく、従来と比べ消費電力の削減が可能となり、回線規模面ではシリアル処理等で処理容量を増大可能であり、より小規模なチップでの機能現実が可能となる。

続いて、本実施例にかかる伝送装置の構成について説明する。図１は、本実施例にかかる伝送装置の構成を示す機能ブロック図である。同図に示すように、この伝送装置２００は、ＴＳＩ２１０と、仮想プロテクションスイッチ部２２０とを備えて構成される。また、伝送装置２００のスロット（図示略）は、インタフェースカード１０〜３０に接続されている。

伝送装置２００においてスロットの識別子を設けることによって、複数のインタフェースカードのいずれであるかを判別できる。また、インタフェースカードには１または複数のポートが備えられ、それぞれのポートは、例えば光ファイバが接続されるインタフェース部である。従って、ポートの識別子を設けることによって、該当するインタフェースカードの複数のインタフェース部のいずれであるかを判別できる。従って、伝送装置２００に入出力される他伝送装置との伝送路インタフェースは前記したスロット識別子とポート識別子の組で特定できる。この組を伝送路インタフェース識別子とする。そして、チャンネルは、ＳＯＮＥＴ／ＳＤＨ等におけるチャンネルであり、データ信号の多重単位である。

本実施例にかかる伝送装置２００は、例えば、１スロット中に１６個のポートが存在し、１ポート中に４８チャンネル（ｃｈ）が存在しているものとする。

ＴＳＩ２１０は、クロスコネクト部２１０ａを備え、仮想プロテクションスイッチ部２２０からの制御信号を基にして入出力チャンネルを対応付け（あるいは伝送経路を切り替え）、インタフェースカード１０〜３０から入力されるデータ（光信号）を、設定されたインタフェースカードにそれぞれ出力する処理部である。ＴＳＩ２１０が、仮想プロテクションスイッチ部２２０からの制御信号に応答して、インタフェースカード１０〜３０からのデータの伝送経路を切り替えることで、図２５の各通信制御部５１〜５３が行っていたプロテクションスイッチ機能をまとめて代用することができる。

仮想プロテクションスイッチ部２２０は、図２６〜図３２等に示した冗長構成を実現すべく、クロスコネクト部２１０ａの入力チャンネルと出力チャンネルとを対応付ける処理部であり、ＴＳＩ制御部２３０と、ＳＷ制御部２４０と、プロテクションスイッチ２５０とを備える。例えば、仮想プロテクションスイッチ部２２０は、図２６〜図３２等に示した冗長構成にあわせて入力チャネルと出力チャネルとを対応付けた情報を保持しており、かかる情報を基にしてクロスコネクト部２１０ａの入力チャネルと出力チャネルとを対応付けることにより光信号の伝送経路を切り替える。

ここで、ＴＳＩ制御部２３０は、予め設定された情報に基づいて、クロスコネクト部２１０ａの入力チャンネルと出力チャンネルとの対応関係を制御する処理部であり、ＳＷ制御部２４０は、ネットワーク上に障害が発生した場合に、クロスコネクト部２１０ａに入力されるデータの伝送経路を切り替える（入力チャンネルと出力チャンネルとの対応付けを変更する）処理部である。なお、ＴＳＩ制御部２３０およびＳＷ制御部２４０は、プロテクションスイッチ部２５０を介して、クロスコネクト部２１０ａの伝送経路の切り替えを行う。プロテクションスイッチ部２５０は、ＴＳＩ制御部２３０およびＳＷ制御部２４０から入力されるデータに基づいて、クロスコネクト部２１０ａの伝送経路を切り替える処理部である。

次に、図１に示した、仮想プロテクションスイッチ部２２０の具体的な構成について説明する。図２は、仮想プロテクションスイッチ部２２０の構成を示す図である。なお、同図において、ＴＳＩ２１０に関する説明は、図１において説明したＴＳＩ２１０と同様であるため説明を省略する。

プロテクションスイッチ処理部３００は、図２６〜図３２に示した冗長構成を実現する各種アプリケーションのスイッチ制御を実行する処理部であり、スイッチ制御部２６０は、伝送装置２００が備えるＣＰＵ（図示略）との間におけるインタフェースの機能を有すると共に、ＣＰＵからの制御信号に応答して、プロテクションスイッチ処理部３００が利用する各種設定情報（障害の発生している伝送経路のデータ、運用系の伝送経路と予備系の伝送経路との関係を示すデータ等）をプロテクションスイッチ処理部３００に出力する。なお、図１に示した、ＴＳＩ制御部２３０、ＳＷ制御部２４０、プロテクションスイッチ部２５０の機能は、スイッチ制御部２６０およびプロテクションスイッチ処理部３００の機能に含まれるものとする。

次に、図２に示したプロテクションスイッチ処理部３００の具体的な構成について説明する。図３は、プロテクションスイッチ処理部３００の構成を示す機能ブロック図である。同図に示すように、このプロテクションスイッチ処理部３００は、シリアルインタフェース部３１０と、記憶部３２０〜３４０と、受信制御部３５０と、内部アプリケーション処理部３６０と、送信制御部３７０とを備える。

このうち、シリアルインタフェース部３１０は、スイッチ制御部２６０との間におけるデータの入出力を制御する処理部であり、スイッチ制御部２６０から入力される各種設定データを記憶部３２０〜３４０に記憶させる。

また、スイッチ制御部２６０は、送信制御部３７０から入力チャンネル（群）と出力チャンネル（群）との対応関係を示す入出力チャンネルデータを取得した場合に、スイッチ制御部２６０は、かかる入出力チャンネルデータを基にして、クロスコネクト部２１０ａを切り替える。

例えば、スイッチ制御部２６０は、入出力チャンネルデータにおいて、入力チャンネル１と出力チャンネル２とが対応付けられている場合には、入力チャンネル１に入力された光信号が、出力チャンネル２に出力されるように、クロスコネクト部２１０ａを切り替える。

記憶部３２０〜３４０は、スイッチ制御部２６０から入力される各種設定情報等を記憶する記憶部であり、記憶部３２０〜３４０の各種設定情報は、所定の時間間隔あるいは伝送経路に障害等が発生した場合にスイッチ制御部２６０によって更新される。主に、記憶部３２０は、ＡＣＭコード群データと、Slot Chg Rx設定データと、受信側障害管理データと、受信側運用系／予備系スロット対応データとを記憶する。

インタフェースカード１０〜３０に接続される各スロットは、１６個のポートを有し、１個のポートには、４８ｃｈ（チャンネル）が割り当てられている。後述する受信制御部３５０は、各ｃｈを一意に識別するＡＣＭコードを生成し、生成したＡＣＭコードの集合をＡＣＭコード群データとして記憶部３２０に記憶する。なお、ＡＣＭコード群データに含まれるＡＣＭコードは、対応するスロットおよびポートと対応付けられて記憶されている。図４は、ＡＣＭコード群データのデータ構造の一例を示す図である。

Slot Chg Rx設定データは、上述したＡＣＭコード群データ上において、受信制御部３５０が読み取るＡＣＭコードの場所（アドレス）を設定した情報である。図５−１は、Slot Chg Rx設定データの一例を示す図である。同図に示すように、このSlot Chg Rx設定データは、ＡＩＳ（Alarm Indication Signal）と、Ｒｅｓ（Reserve）と、Ｄ７〜Ｄ０とを有する。

このうち、ＡＩＳは、該当スロット、ポートに障害などが発生しているか否かを示す情報を格納する。また、Ｄ０〜Ｄ３は、ポートを識別する情報を格納し、Ｄ４〜Ｄ７は、スロットを識別する情報を格納する。Ｄ０〜Ｄ７を参照することによって、受信制御部３５０が読み出すべきＡＣＭコードが一意に決定する。

図５−２は、Ｄ０〜Ｄ７に入力される数値とその数値に対応するスロットおよびポートの対応関係を示す図である（図５−２に示す情報は、例えば、記憶部３２０が記憶しているものとする）。例えば、ＲｅｓおよびＤ０〜Ｄ７に、「xxx000000」が設定されている場合には、「SLOTa*4」によって識別されるスロットの「Port0」に該当するＡＣＭコードをＡＣＭコード群から抽出する。なお、Slot Chg Rx設定データは、スイッチ制御部２６０によって順次更新される。

また、図５−１のSlot Chg Rx設定データに基づいて、受信制御部３５０によって順次抽出されたＡＣＭコードの集まりをそれぞれ識別するために、読み出したＡＣＭコード群には、それぞれ識別情報（Sys(80G#m)-Sys(#m)-Side1(Side2)）が対応付けられる。

受信側障害管理データは、運用系の伝送経路および待機系の伝送経路に障害等が発生しているか否かを各伝送経路（あるいは、スロット）に対応付けて記憶する情報である。かかる受信側障害管理データは、スイッチ制御部２６０によって所定の時間間隔で（あるいは、伝送経路に障害が発生した場合に）更新される。

受信側運用系／予備系スロット対応データは、運用系のスロットと予備系のスロットとを対応付けたデータである。図６は、受信側運用系／予備系スロット対応データのデータ構造の一例を示す図である。同図に示すように、運用系のスロットと予備系のスロットとが対応付けられており、ケース（Case1、Case2）ごとに運用系のスロットと予備系のスロットとが異なっている。どちらのケースに従うかは、予め設定されているのものとする。

例えば、図６において、「Case1」に設定されている場合には、運用系のスロット２〜６は、予備系のスロット１に対応付けられているが、「Case2」に設定されている場合には、運用系のスロット１〜５は、予備系のスロット６に対応付けられる。

記憶部３３０は、ＢＬＳＲチェンジコード、その他設定データを記憶する。記憶部３３０が記憶するＢＬＳＲチェンジコードおよびその他設定データに関する説明は後述する。

記憶部３４０は、主に、スロットチェンジデータと、Slot Chg Tx設定データと、送信側障害管理データと、送信側運用系／予備系スロット対応データとを記憶する。このうち、スロットチェンジデータおよびSlot Chg Tx設定データの説明は後述する。

送信側障害管理データは、運用系の伝送経路に障害等が発生しているか否かを各伝送経路（あるいは、スロット）に対応付けて記憶する情報である。かかる送信側障害管理データは、スイッチ制御部２６０によって所定の時間間隔で（あるいは、新たに伝送経路に障害が発生した場合に）更新される。

送信側運用系／予備系スロット対応データは、運用系のスロットと予備系のスロットとを対応付けたデータである。なお、送信側運用系／予備系スロット対応データは、図６に示した受信側運用系／予備系スロット対応データのデータ構造の一例を同様であるため、説明は省略する。

図３の説明に戻ると、受信制御部３５０は、ＡＣＭコードの生成、受信側のスロットチェンジ処理（Slot Chg Rx）、受信側のラインセレクト処理（LINE SEL）を実行する処理部である。まず、受信制御部３５０が行うＡＣＭコードの生成について説明すると、受信制御部３５０は、インタフェースカード１０〜３０に接続されているスロット、ポートおよびポートに割り上げられたｃｈを検出し、検出したｃｈにＡＣＭコードを割り当て、割り当てた各ＡＣＭコードのデータをＡＣＭコード群データとして記憶部３２０に記憶する。

続いて、受信制御部３５０が行うスロットチェンジ処理について説明する。スロットチェンジ処理は、図２６〜図３２に示したような冗長構成を実現するアプリケーションに関して、運用系／予備系のタイムスロットを割付ける処理（あるいは、分離する処理）を行う。なお、タイムスロットの割付（あるいは分離）は、記憶部３２０に記憶されたSlot Chg Rx設定データを基に実行する。

受信制御部３５０は、記憶部３２０に記憶されたSlot Chg Rx設定データを参照し、Slot Chg Rx設定データによって指定されるＡＣＭコード群データの場所から各ＡＣＭコードを抽出する。そして、受信制御部３５０は、抽出した各ＡＣＭコードを、当該ＡＣＭコードを有するポートおよびスロットと対応付けたスロットチェンジデータを生成する。図７は、スロットチェンジデータのデータ構造の一例を示す図である。

また、図７に示すように、スロットチェンジデータは、かかるスロットチェンジデータを識別するための識別情報「Sys(80G#m)-Sys(#m)-Side1(Side2)」が対応付けれれるものとする。受信制御部３５０は、記憶部３２０に記憶されるSlot Chg Rx設定データがスイッチ制御部２６０によって更新されるたびに、更新されたSlot Chg Rx設定データを基にしてスロットチェンジデータを生成する。

続いて、受信制御部３５０が行うラインセレクト処理について説明する。ラインセレクト処理は、障害の発生状況に応じて、運用系／予備系の伝送経路（伝送経路に対応するスロット）を切り替える。受信制御部３５０は、スロットチェンジデータに含まれるスロットと、記憶部３２０に記憶された受信側障害管理データとを比較し、スロットチェンジデータのスロットに障害が発生しているか否かを判定する。

受信制御部３５０は、障害が発生していると判定した場合には、障害の発生していない予備系のスロットにスロットチェンジデータのスロットを置き換える処理を実行する。運用系のスロットを予備系のスロットに置き換える場合には、記憶部３２０に記憶された受信側運用系／予備系スロット対応データ（図６参照）を基にして行う。例えば、スロット２に障害が発生している場合には、スロット１に置き換える（Case1の場合）。

ここで、受信制御部３５０と内部アプリケーション処理部３６０との間における内部タイミング図を示す。図８は、内部タイミングの一例を示す図である。同図に示すように、受信制御部３５０から内部アプリケーション処理部３６０に対して、スロットチェンジデータが順次出力されている。なお、図８に示す各ｃｈには、ＡＣＭコードが割り当てられているものとする。

続いて、内部アプリケーション処理部３６０の説明に移行する。図９は、内部アプリケーション処理部３６０の構成を示す図である。同図に示すように、内部アプリケーション処理部３６０は、ＢＬＳＲスイッチ処理部３６１、ＤＴＰスイッチ処理部３６２、ＡＩＳ挿入処理部３６３、ＸＣ（クロスコネクト）スルー処理部３６４、ＸＣ処理部３６５、ＳＳ（Service Selector）処理部３６６、ＢＬＳＲブリッジ処理部３６７を備える。

ＢＬＳＲスイッチ処理部３６１は、ＢＬＳＲの救済を行う処理部であり、例えば、図２８に示した構成において、運用系の伝送経路に障害が発生した場合に、かかる運用系の伝送経路に含まれるスロットを予備系の伝送経路に含まれるスロットに切り替える。

具体的に、ＢＬＳＲスイッチ処理部３６１は、記憶部３３０に記憶されたＢＬＳＲチェンジコードに基づいて、内部アプリケーション処理部３６０に順次入力されるスロットチェンジデータ内の並び替えを実行する。図１０は、ＢＬＳＲスイッチ処理部の概要を説明する図である（図１０に対応するデータは、記憶部３３０に記憶されているものとする）。

図１０に示すように、ＢＬＳＲスイッチ処理部３６１が実行するＢＬＳＲスイッチ処理では、予め設定される「OC768 2F BLSR／OC192 4F BLSR、OC768 4F BLSR」のモードにより、スロットチェンジデータ内のｃｈの並べ換え制御を実行する。ＢＬＳＲスイッチ処理には、Ｒｘ側処理とＴｘ側処理とが存在する。

Ｒｘ側処理は、ＢＬＳＲ処理基準のインタフェースと合わせるために、予め設定されたデータにより、例えば、スロット１〜スロット４での任意のスロットを選択し、ＳＴＳ（Synchronous Transport Signal）−２４単位（ＳＴＳ−１は、１ｃｈに対応する）の入れ替えを、全てのＳｙｓ（Ｓｙｓは、スロットチェンジデータを所定のｃｈごとに分割したもの）に対して実行する。

例えば、SYS#(m)/#(m+4)-Side1による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１０」の場合（図１０の上から１段目、左側）には、「Sys#(m)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side1-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side1-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side1による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１１」の場合（図１０の上から２段目、左側）には、「Sys#(m)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH01〜24」に入れ替える。また、「Sys#(m)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side1-CH25〜48」に入れ替える。また、「Sys#(m)-Side2-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side2による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１０」の場合（図１０の上から３段目、左側）には、「Sys#(m)-Side2-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side2による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１１」の場合（図１０の上から４段目、左側）には、「Sys#(m+4)-Side1-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH25〜48」に入れ替える。

Ｔｘ側処理は、ＢＬＳＲ処理基準のインタフェースからスロット基準のインタフェースに合わせるために、予め設定された情報により、Ｓｙｓ（80G#0,1/#0-15）での任意Sys-Side選択（ＳＴＳ−１９２容量単位）、ＳＴＳ−２４単位の入れ替えを全Ｓｙｓに対して実行する。上記したＲｘ、Ｔｘ側処理に利用する各種設定データは、スイッチ制御部２６０を介して、記憶部３３０に記憶されているものとする。

例えば、SYS#(m)/#(m+4)-Side1による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１０」の場合（図１０の上から１段目、右側）には、「Sys#(m)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side1-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side1-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side1による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１１」の場合（図１０の上から２段目、右側）には、「Sys#(m)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side1-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side1-CH25〜48」に入れ替える。また、「Sys#(m+4)-Side1-CH25〜48」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side2による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１０」の場合（図１０の上から３段目、右側）には、「Sys#(m)-Side2-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m)-Side2-CH25〜48」に入れ替える。

また、SYS#(m)/#(m+4)-Side2による制御（m=0,1,2,3,8,9,A,C）において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「１１」の場合（図１０の上から４段目、右側）には、「Sys#(m)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH01〜24」に入れ替える。また、「Sys#(m)-Side2-CH25〜48」に格納されているＡＣＭコードを「Sys#(m+4)-Side2-CH01〜24」に入れ替える。また、「Sys#(m+4)-Side2-CH01〜24」に格納されているＡＣＭコードを「Sys#(m+4)-Side1-CH25〜48」に入れ替える。

なお、ＢＬＳＲスイッチ処理において、記憶部３３０に記憶されたＢＬＳＲチェンジコードが「００」あるいは「０１」の場合には、スロットチェンジデータの並び替えを実行しない。

ＤＴＰスイッチ処理部３６２は、例えば、図３０に示した構成において、別のネットワーク（ＲＩＮＧを構成するネットワーク）からのPrimary Node（運用系の伝送経路）とSecondary Node（予備系の伝送経路）とをTerminal Nodeで切り替えることで、リング・インタコネクションを実現させる処理部である。

記憶部３３０には、ＤＴＰ変換テーブルが記憶されているものとする。図１１は、ＤＴＰ変換テーブルのデータ構造の一例を示す図である。同図に示すように、ＤＴＰ変換テーブルは、変換対象となるスロットと変換後のスロットとが対応付けられて記憶されている。例えば、図１１の１段目では、変換対象となるスロットが「スロット１」であり、変換後のスロットが「スロット３」となる。

ＤＴＰスイッチ処理部３６２は、ＢＬＳＲスイッチ処理部３６１から出力されるスロットチェンジデータに含まれる各スロットと、図１１に示したＤＴＰ変換テーブルとを比較して、スロットチェンジデータのスロットを変換する。

ＡＩＳ挿入処理部３６３は、伝送経路に障害等が発生した旨の情報が記憶部３３０に記憶されている場合に、スロットチェンジデータにＡＩＳ（障害が発生した旨を示すデータ）を挿入する処理部である。同一チャンネルを複数の回線で使用するために、複数箇所で障害が発生した場合に、回線の誤接続（ミスコネクション）を起こす場合があり、このミスコネクションを起こしている回線（回線に対応するスロットチェンジデータの該当スロット）にＡＩＳを挿入する。なお、記憶部３３０には、障害の発生した伝送経路（伝送経路に含まれるスロット）の識別情報が記憶されているものとする。

続いて、ＸＣスルー処理部３６４について説明する。かかるＸＣスルー処理部３６４が実行するＸＣスルー処理は、冗長構成が図２８に示すようなＢＬＳＲ冗長構成を実行するモードになっている状態で、ライン障害が発生した場合に実行させる処理である。

リング状の全てのＸＣスルー処理において、ＸＣスルー処理部３６４は、予備系のスロットに含まれるチャンネルに対する各種の情報挿入（ａｄｄ）を停止させ、予備系のチャンネルをそのままＳＳ処理部３６６に出力する。ＸＣスルー処理を実行する理由は、ＢＬＳＲ冗長構成を実行するモードになっている状態で、ライン障害が発生した場合、リング状の予備系のチャンネルを用いて運用系のチャンネルの救済が行われるためである。

例えば、記憶部３３０に、冗長構成が図２８に示すようなＢＬＳＲ冗長構成を実行するモードになっている状態で、ライン障害が発生した旨のデータが記憶されている場合には、スロットチェンジデータは、ＸＣスルー処理部３６４に入力され、それ以外の場合には、ＸＣ処理部３６５にスロットチェンジデータが入力される。

ＸＣ処理部３６５は、クロスコネクト回線設定を行う（スロットチェンジデータに含まれるスロットを入れ替える）処理部である。例えば、冗長構成が図３２に示すようなＤＣＰ冗長構成となっている状態で障害が発生した場合には、ＸＣ処理部３６５は、スロットチェンジデータに含まれるスロットを、運用系のスロットから予備系のスロットに切り替える。なお、スロットチェンジデータのスロット切り替え基準のデータは、記憶部３３０に記憶されているものとする。

続いて、ＳＳ処理部３６６について説明する。冗長構成が図２８に示すようなＢＬＳＲ冗長構成となっている状態では、１つのネットワークが１６局までの制限があり、ひとつのネットワークの拡張性には限界がある。そのため、ＳＳ処理部３６６は、１６局以上のネットワークを構築するために必要なリングコネクションを実現させる。

ＳＳ処理部３６６は、Primary Nodeで受けた信号と、Secondary Nodeで受けた信号とのどちらかを選択する機能を有する。すなわち、Primary Nodeで受けた信号に対応するスロットあるいはSecondary Nodeで受けた信号に対応するスロットを選択する。ＳＳ処理部３６６が選択すべきスロットの情報は、記憶部３３０に記憶されているものとする。

ＢＬＳＲブリッジ処理部３６７は、ライン障害が発生した場合に、運用系の伝送経路に含まれるスロットを予備系の伝送経路に含まれるスロットに変換する処理部である。なお、ＢＬＳＲブリッジ処理部３６７は、Span Switchでは、同方向の予備系の伝送経路に含まれるスロットに変換し、Ring Switchでは、逆方向の予備系の伝送経路に含まれるスロットに変換する。

図３の説明に戻ると、送信制御部３７０は、送信側のラインセレクト処理（LINE DIS）および送信側部のスロットチェンジ処理（Slot Chg Tx）を実行する処理部である。まず、送信制御３７０が実行するラインセレクト処理について説明すると、送信制御部３７０は、障害の発生状況に応じて、運用系のライン（スロット）を予備系のライン（スロット）に切り替える。送信制御部３７０は、スロットチェンジデータに含まれるスロットと記憶部３４０に記憶された送信側障害管理データとを比較し、スロットチェンジデータのスロットに障害が発生しているか否かを判定する。

送信制御部３７０は、障害が発生していると判定した場合には、障害の発生していない予備系のスロットにスロットチェンジデータのスロットを置き換える処理を実行する。運用系のスロットを予備系のスロットに置き換える場合には、記憶部３４０に記憶された送信側運用系／予備系スロット対応データを基にして行う。例えば、スロット２に障害が発生している場合には、スロット１に置き換える（Case1の場合）。送信制御部３７０は、処理後のスロットチェンジデータを記憶部３４０に記憶する。

続いて、送信制御部３７０が実行するスロットチェンジ処理について説明する。送信制御部３７０は、記憶部３４０に記憶されたSlot Chg Tx設定データを参照し、Slot Chg Tx設定データによって指定されるスロットチェンジデータの場所から各ＡＣＭコードを抽出する。なお、Slot Chg Tx設定データによって指定されるスロットチェンジデータの場所（アドレス）は、出力側の各チャネルにそれぞれ対応しており、かかるアドレスとアドレスによって指定される場所に記憶された送信側のＡＣＭコードから、入力側のｃｈと出力側のｃｈとが対応付けられる。

図１２−１は、Slot Chg Tx設定データのデータ構造の一例を示す図である。同図に示すように、このSlot Chg Tx設定データは、ＡＩＳおよびＤ０〜Ｄ８を有する。このうち、ＡＩＳは、該当スロット、ポートに障害などが発生しているか否かを示す情報を格納する。また、Ｄ０〜Ｄ８には、記憶部３４０に記憶されたスロットチェンジデータ上のＡＣＭコードの位置を識別する情報が格納される。

図１２−２は、Slot Chg Tx設定データのＤ０〜Ｄ８に入力される数値とその数値に対応する（入力側の）ＡＣＭコードの位置との対応関係を示す図である（図１２−２に示す情報は、例えば、記憶部３４０が記憶しているものとする）。例えば、ＲｅｓおよびＤ０〜Ｄ８に、「xxx_0_00000」が設定されている場合には、記憶部３４０に記憶されたスロットチェンジデータ中の「Sys80#-Sys#0-Side1」によって識別される各ＡＣＭコードを抽出する。

そして、送信制御部３７０は、抽出した各ＡＣＭコードと、図１２−１に示したSlot Chg Tx設定データに予め対応付けられている出力側のチャンネルとを対応付けた入出力チャンネルデータをスイッチ制御部２６０に出力する。

次に、図３に示した受信制御部３５０の具体的な構成について説明する。図１３は、受信制御部３５０の構成を示す機能ブロック図である。同図に示すように、この受信制御部３５０は、メモリ３５１〜３５４と、１：ＮＳＥＬ３５５と、ＲＣＴＲ３５６，３５７と、ＡＩＳ／ＵＮＥＱ３５８，３５９とを備える。

このうち、メモリ３５１〜３５４は、各種の設定データを記憶するメモリである。具体的に、メモリ３５１は、運用系のスロットを選択するか予備系のスロットを選択するかのデータを格納する。メモリ３５２は、予備系のスロットおよび障害の発生したスロットのデータを格納する。メモリ３５３は、１：ＮＳＥＬ３５５から出力されるデータおよびＲＣＴＲ３５６によって読み出されるデータを格納する。メモリ３５４は、エラーの発生したスロットのデータを格納する。

１：ＮＳＥＬ３５５は、Slot Chg Rx設定データ（図５−１参照）を取得し、Slot Chg Rx設定データに含まれるスロットと、メモリ３５２に記憶されたデータとを比較して、Slot Chg Rx設定データに含まれるスロットのうち、障害の発生しているスロットを予備系のスロットに置き換える。

ＲＣＴＲ３５６は、メモリ３５１に記憶されたデータを読み出して、読み出したデータをメモリ３５３に記憶させる処理部であり、ＲＣＴＲ３５７は、メモリ３５１およびメモリ３５３に記憶されたデータを読み出して、メモリ３５４に記憶させる処理部である。

ＡＩＳ／ＵＮＥＱ３５８は、メモリ３５３に記憶されたSlot Chg Rx設定データのスロットと、メモリ３５１に記憶されたデータとを取得し、メモリ３５１に記憶されたデータが、予備系のスロットを選択する旨のデータである場合に、Slot Chg Rx設定データに含まれるスロットを運用系のスロットから予備系のスロットに変換する処理部である。そして、ＡＩＳ／ＵＮＥＱ３５８は、Slot Chg Rx設定データに対応するＡＣＭコードを抽出してスロットチェンジデータを生成する。

ＡＩＳ／ＵＮＥＱ３５９は、メモリ３５４に記憶されたデータを読み出し、各スロットと障害発生の有無を示すフラグを付加する処理部である。すなわち、ＡＩＳ／ＵＮＥＱ３５９は、障害の発生したスロットに対しては障害発生を示すフラグを付加して外部に出力し、障害の発生していないスロットに対しては、障害発生を示すフラグを付加しないで外部に出力する。

次に、図１３に示した１：ＮＳＥＬ３５５の具体的な処理について説明する。図１４、図１５は、１：ＮＳＥＬ３５５の処理を説明するための図である。図１４に示すように、１：ＮＳＥＬ３５５は、ＰＴ／ＷＴ置換部３５５ａとＡＩＳ挿入部３５５ｂとを備える。

ＰＴ／ＷＴ置換部３５５ａは、メモリ３５２に記憶された情報に基づいて、Slot Chg Rx設定データに含まれる運用系のスロットを予備系のスロットに変換する処理部であり、ＡＩＳ挿入部３５５ｂは、変換対象となるスロットがすでに予備系のスロットである場合に、Slot Chg Rx設定データにＡＩＳフラグを挿入する処理部である。

例えば、図１５に示すように、Slot Chg Rx設定データにスロット「Slotm-Port0」が含まれており、かかる「Slotm-Port0」が障害の発生しているスロット「Slota-Port0-7」と同一場合には、予備系のスロットとなる「Slotm-Port0-7」とSlot Chg Rx設定データのスロット「Slotm-Port0」とを置換する。

なお、Slot Chg Rx設定データにスロット「Slotm-Port0」が含まれており、かかるスロット「Slotm-Port0」が障害の発生しているスロット「Slota-Port0-7」と異なる場合には、スロットの置換を実行しない。

また、Slot Chg Rx設定データにスロット「Slotm-Port0」が含まれており、かかる「Slotm-Port0」が予備系のスロット「Slotm-Port0-7」と同一の場合には、Slot Chg Rx設定データにＡＩＳを付加する。

次に、図３に示した送信制御部３７０の具体的な構成について説明する。図１６は、送信制御部３７０の構成を示す機能ブロック図である。同図に示すように、この送信制御部３７０は、メモリ３７１〜３７５と、１：ＮＤＩＳ３７６と、ＲＣＴＲ３７７と、ＢＬＳＲＣＨＧ（Ｔｘ）３７８と、１＋１ＤＩＳ３７９と、ＡＩＳ／ＵＮＥＱ３８０とを備える。

このうち、メモリ３７１〜３７５は、各種の設定データを記憶するメモリである。具体的に、メモリ３７１は、予備系のスロットおよび障害の発生したスロットのデータを記憶する。メモリ３７２は、Slot Chg Tx設定データ（図１２−１参照）を記憶する。メモリ３７３は、１：ＮＤＩＳ３７６から出力されるデータを記憶する。メモリ３７４は、スロットチェンジデータの位置を交換する（図１０の右側参照）ための対応テーブルと、予備系のスロットおよび障害の発生したスロットのデータとを記憶する。メモリ３７５は、１＋１ＤＩＳ３７９から出力されるデータおよびＲＣＴＲ３７７から出力されるデータを記憶する。

１：ＮＤＩＳ３７６は、メモリ３７２からSlot Chg Tx設定データを取得し、メモリ３７１に格納されている情報に基づいて、取得したSlot Chg Tx設定データに含まれるスロットのうち、障害の発生しているスロットを予備系のスロットに変換する処理部である。

ＲＣＴＲ３７７は、メモリ３７３に格納されたデータを読み出し、読み出したデータをメモリ３７５に記憶させる処理部である。ＢＬＳＲＣＨＧ（Ｔｘ）３７８は、スロットチェンジデータを取得し、メモリ３７４に記憶された対応テーブルに基づいて、スロットチェンジデータの位置を交換する処理部である。

１＋１ＤＩＳ３７９は、スロットチェンジデータを取得し、メモリ３７４に記憶されている情報に基づいて、取得したスロットチェンジデータに含まれるスロットのうち、障害の発生しているスロットを予備系のスロットに変換する処理部である。

ＡＩＳ／ＵＮＥＱ３８０は、メモリ３７５に記憶されたSlot Chg Tx設定データによって指定されるアドレスに記憶されたスロットチェンジデータのＡＣＭコードを取得すると共に、ＡＭＣコードと、Slot Chg Tx設定データに予め対応付けられている出力側のチャンネルとを対応付けた入出力チャンネルデータをスイッチ制御部２６０に出力する処理部である。

次に、図１６に示した１：ＮＤＩＳ３７６の具体的な処理について説明する。図１７、図１８は、１：ＮＤＩＳ３７６の処理を説明するための図である。図１７に示すように、１：ＮＤＩＳ３７６は、ＡＩＳ挿入部３７６ａとＲｅａｄＣＴＲ３７６ｂとを備える。

ＡＩＳ挿入部３７６ａとＲｅａｄＣＴＲ３７６ｂとが協働して、Slot Chg Tx設定データに含まれる運用系のスロットを予備系のスロットに変換する。なお、ＡＩＳ挿入部３７６ａは、変換対象となるスロットがすでに予備系のスロットである場合に、Slot Chg Tx設定データにＡＩＳフラグを挿入する。

例えば、図１８に示すように、Slot Chg Tx設定データにスロット「Slotm-Port0」が含まれており、かかる「Slotm-Port0」が障害の発生しているスロット「Slota-Port0-7」と同一の場合には、予備系のスロットとなる「Slotm-Port0-7」とSlot Chg Tx設定データのスロット「Slotm-Port0」とを置換する。

なお、Slot Chg Tx設定データにスロット「Slotm-Port0」が含まれており、かかるスロット「Slotm-Port0」が障害の発生しているスロット「Slota-Port0-7」と異なる場合には、スロットの置換を実行しない。

また、Slot Chg Tx設定データにスロット「Slotm-Port0」が含まれており、かかる「Slotm-Port0」が予備系のスロット「Slotm-Port0-7」と同一の場合には、Slot Chg Tx設定データにＡＩＳを付加する。

上述してきたように、本実施例にかかる伝送装置２００は、従来の伝送装置５０のようにプロテクションスイッチを信号上のパスに持たせるのではなく、基本機能だけをもつＴＳＩにプロテクションスイッチの機能を代用させ、切り替え機能を低い速度で行う処理部をＴＳＩに擬似構築し、ＳＯＮＥＴプロテクション方式のスイッチ処理（例えば、図２６〜図３２で説明したスイッチ処理）をＴＳＩにて仮想的に行い、ＴＳＩ機能を制御する信号を更に制御することでプロテクションスイッチ機能を実現するので、従来のＴＳＩ機能に追加して主信号レートでの切り替えを行っていたロジックの削除を行うことで、高速で動作する回路を削減し、消費電力の問題を解消する。

ところで、上述したＲｘ側処理および受信制御部３５０が行うラインセレクト処理は、予めＲｘ変換テーブルを設定しておくことで、まとめて実行することができる。図１９〜図２１は、Ｒｘ側変換テーブルの一例を示す図である。例えば、図１９の１段目に示すように、ＢＬＳＲチェンジコードが「００，０１」に設定されており、受信制御部３５０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合には、スロットチェンジデータを（Sys#0-Side2-(ch01〜24)）に変更し、スロットを予備系のスロットに変更する。なお、図１９の３段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、ＡＩＳ（Alarm Indication Signal）−Ｐ（Path layer）処理を実行して、スロットチェンジデータにエラーコードを格納する。

また、図２０の１段目に示すように、ＢＬＳＲチェンジコードが「１０」に設定されており、受信制御部３５０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合には、スロットチェンジデータを（Sys#0-Side2-(ch01〜24)）に変更し、スロットを予備系のスロットに変更する。なお、図２０の３段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、ＡＩＳ−Ｓ処理を実行して、スロットチェンジデータにエラーコードを格納する。

また、図２１の１段目に示すように、ＢＬＳＲチェンジコードが「１１」に設定されており、受信制御部３５０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合には、スロットチェンジデータを（Sys#0-Side2-(ch01〜24)）に変更し、スロットを予備系のスロットに変更する。なお、図２１の２段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、ＡＩＳ−Ｓ処理を実行して、スロットチェンジデータにエラーコードを格納する。

同様に、上述したＴｘ側処理および送信制御部３７０が行うラインセレクト処理は、予めＴｘ変換テーブルを設定しておくことで、まとめて実行することができる。図２２〜図２４は、Ｔｘ側変換テーブルの一例を示す図である。例えば、図２２の１段目に示すように、ＢＬＳＲチェンジコードが「００，０１」に設定されており、送信制御部３７０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合も、スロットチェンジデータを（Sys#0-Side1-(ch01〜24)）に変更する。なお、図２２の３段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、１＋１ＤＩＳは、運用系のスロットを選択する。

また、図２３の１段目に示すように、ＢＬＳＲチェンジコードが「１０」に設定されており、送信制御部３７０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合も、スロットチェンジデータを（Sys#0-Side1-(ch01〜24)）に変更する。なお、図２３の３段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、１＋１ＤＩＳは、運用系のスロットを選択する。

また、図２４の１段目に示すように、ＢＬＳＲチェンジコードが「１１」に設定されており、送信制御部３７０におけるラインセレクト処理がスルーを選択している場合には、スロットチェンジデータ（Sys#0-Side1-(ch01〜24)）をそのままスルーする。一方、ラインセレクト処理が予備系のスロットを選択している場合も、スロットチェンジデータを（Sys#0-Side1-(ch01〜24)）に変更する。なお、図２４の２段目などのように、スロットチェンジデータとラインセレクト処理との対応が網掛けとなる場合には、１＋１ＤＩＳは、運用系のスロットを選択する。

以上のように、本発明にかかる伝送装置は、冗長構成をなす光ネットワーク上において光信号を伝送する伝送システムなどに有用であり、特に、伝送システムにかかるコストを低減させる必要がある場合に適している。

Claims

クロスコネクトスイッチを制御することにより冗長構成をなす光ネットワークから入力される光信号の伝送経路を切り替えて前記光信号を伝送する伝送装置であって、
前記クロスコネクトスイッチは、前記光信号を入力する入力スロットと前記光信号を出力する出力スロットとを備え、
前記冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた入出力対応情報を記憶する記憶手段と、
前記記憶手段に記憶された入出力対応情報を基にして前記クロスコネクトスイッチの入力スロットと出力スロットとを対応付けることにより前記光信号の伝送経路を切り替える伝送経路切替手段と、
を備えたことを特徴とする伝送装置。
前記記憶手段は、前記冗長構成をなす光ネットワークにおいて、運用系の伝送経路に含まれる入力スロットおよび出力スロットと、予備系の伝送経路に含まれる入力スロットおよび出力スロットとの対応関係を示す運用／予備系スロット情報を更に記憶し、前記入出力対応情報に含まれる入力スロットあるいは出力スロットに障害が発生した場合に、前記運用／予備系スロット情報を基にして、障害の発生したスロットを予備系のスロットに変更するスロット変更手段を更に備えたことを特徴とする請求項１に記載の伝送装置。
前記入力スロットおよび前記出力スロットは複数のチャンネルを含み、前記伝送経路切替手段は、前記入力スロットの各チャンネルと前記出力スロットの各チャンネルとを対応付けることにより前記光信号の伝送経路を切り替えることを特徴とする請求項２に記載の伝送装置。
前記入出力対応情報は、１：Ｎ方式の冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする請求項３に記載の伝送装置。
前記入出力対応情報は、更に、１＋１方式の冗長構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする請求項４に記載の伝送装置。
前記入出力対応情報は、更に、リングネットワーク方式による情報構成にあわせて前記入力スロットと前記出力スロットとを対応させた情報であることを特徴とする請求項５に記載の伝送装置。
前記記憶手段は、前記１＋１方式による冗長構成および前記リングネットワーク方式による冗長構成の関係から入力スロットのチャンネルと出力スロットのチャンネルとを対応付ける対応テーブルを更に記憶し、前記伝送経路切替手段は、前記対応テーブルを利用して入力スロットのチャンネルと出力スロットのチャンネルとを対応付けることを特徴とする請求項６に記載の伝送装置。