JPWO2008133144A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JPWO2008133144A1
JPWO2008133144A1 JP2009511827A JP2009511827A JPWO2008133144A1 JP WO2008133144 A1 JPWO2008133144 A1 JP WO2008133144A1 JP 2009511827 A JP2009511827 A JP 2009511827A JP 2009511827 A JP2009511827 A JP 2009511827A JP WO2008133144 A1 JPWO2008133144 A1 JP WO2008133144A1
Authority
JP
Japan
Prior art keywords
photodiode
type
type well
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009511827A
Other languages
English (en)
Inventor
澄雄 寺川
澄雄 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rosnes
Original Assignee
Rosnes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rosnes filed Critical Rosnes
Publication of JPWO2008133144A1 publication Critical patent/JPWO2008133144A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明の1つの固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、フォトダイオードのｎ型形成層の下のｐ型ウェルはフォトダイオード側の基板表面から離れた位置に設けられ、読み出しトランジスタの下のｐ型ウェルは半導体基板の表面に至るまで形成されている。

Description

本発明は、固体撮像装置に係わり、特に高感度を実現するために基板内のＰ型ウェル構造を改善した固体撮像装置に関する。
近年、ＣＭＯＳイメージセンサを代表とするＭＯＳ型の固体撮像装置は、低電圧、低消費電力という特徴があり、携帯カメラやデジタルスチルカメラなど幅広い分野で応用されている。
図７は従来のＭＯＳ型固体撮像装置の回路構成図である。図７に示すように、信号電荷を蓄積するフォトダイオード１００と、フォトダイオード１００の信号を読み出す読み出しトランジスタ１０１と、読み出された信号電荷を蓄積するフローティングディフュージョン１０１ｂと、読み出された信号電荷を増幅する増幅トランジスタ１０２と、信号を読み出す行を選択する行選択トランジスタ１０３と、信号電荷をリセットするリセットトランジスタ１０４とからなる単位画素１０５が行列状に配列されている。
各画素の読み出しトランジスタ１０１のゲートには読み出し信号線１０６が結線されている。同様に、増幅トランジスタ１０２のソースには垂直信号線１０７が結線され、行選択トランジスタ１０３のゲートに行選択信号線１０８が結線されている。また、リセットトランジスタ１０４のゲートにリセット信号線１０９が結線されている。
読出し回路部１１０は、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４を備えている。
一般的に、従来の撮像装置では、隣接する画素に入射した光のクロストークが発生し混色等により画質が劣化するという問題を防止する構造が採用されている。
従来のＭＯＳ固体撮像装置では、クロストークを防止する構造として、ｎ型基板上にｐ型ウェルが設けられた構造が用いられている。図８は従来の第１のＭＯＳ固体撮像装置を示す概略断面図である。図８では、フォトダイオード１００の深部で発生した信号電荷が隣接する画素に入るクロストークによる混色等の画質劣化の問題を防止するために、ｎ型基板１１２の上に第１のｐ型ウェル１１３を設けた構造となっていて、フォトダイオード１００は第１のｐ型ウェル１１３内に全て配置された構造が示されている。（特許文献１）
第１のｐ型ウェル１１３内には、フォトダイオード１００および読み出しトランジスタ１０１が形成されている。また、第１のｐ型ウェル１１３内の第２のｐ型ウェル１１４には、増幅トランジスタ１０２および行選択トランジスタ１０３が形成されている。画素間は、ｐ型分離領域１１５および表面素子分離１１６によって分離されている。
フォトダイオード１００で光電変換された信号電荷は、読み出しトランジスタのゲート１０１ａの読出し電圧が印加されると、読み出しトランジスタのドレインであるフローティングディフュージョン１０１ｂによって読み出される。その後、行選択トランジスタのゲート１０３ａに選択電圧が印加された時に、直流の電源Ｖｄｄ１１１と増幅トランジスタのドレイン１０２ｃが接続される。ここで、増幅トランジスタのゲート１０２ａに加えられたフローティングディフュージョン１０１ｂの電位に対応する信号が、増幅トランジスタのソース１０２ｂを介して垂直信号線１０７より取り出される。
図９は、従来の第２のＭＯＳ固体撮像装置を示す概略断面図である。図９は、フォトダイオード深部で発生した信号電荷が隣接する画素に入るクロストークによる混色等の画質劣化の問題を防止する構造を示している。従来の第１のＭＯＳ固体撮像装置をさらに改善するため、ｎ型基板１１２の深部に第１のｐ型ウェル１１３が設けられている。その結果、フォトダイオード１００が第１のｐ型ウェル１１３内に全て含まれないため、フォトダイオード１００深部のクロストークが防止される。（特許文献２）
図９に示すように、ｎ型基板の深部に第１のｐ型ウェル１１３を形成して、第１のｐ型ウェル１１３と基板表面の間のｎ型基板内にｎ＋形成層のフォトダイオード１００および読み出しトランジスタ１０１が形成されている。フォトダイオードは、第１のｐ型ウェル１１３内ではなく、第１のｐ型ウェル１１３上のｎ型基板１１２内に形成されているため、フォトダイオード深部で発生した信号電荷が隣接するフォトダイオード１００に入り込むことがなくなる。これによって、クロストークが従来の第１のＭＯＳ固体撮像装置に比べて、従来の第２のＭＯＳ固体撮像装置はクロストークが改善される。一方、ｎ型タイプの読み出しトランジスタ１０１は、ｎ型基板１１２内に形成されているため、ディプレッション型トランジスタとなっている。
特許文献１：特許第３４５７５５１号公報
特許文献２：特開２００６−２９４８７１号公報
以上のように、従来の第１のＭＯＳ固体撮像装置は、フォトダイオード１００のｎ−形成層の全体に第１のｐ型ウェル１１３が接していることにより、第１のｐ型ウェル１１３の領域が広い。その結果、フォトダイオード１００の深部で発生した信号電荷１２２の一部が隣接する画素に入ることによって発生するクロストークが、混色等による画質劣化を生じさせる。
また、従来の第２のＭＯＳ固体撮像装置では、上述の画質劣化の問題の対策として、ｎ型の読み出しトランジスタ１０１がｎ型基板１１２内に形成されているため、ディプレッション型が採用されている。このとき、読み出しトランジスタ１０１のゲートにグランド電圧を印加することによってＯＦＦ状態にしても、フォトダイオード１００の信号電荷がフローティングディフュージョン１０１ｂに流れてしまうため、フォトダイオード１００の飽和電荷が減少してしまうこととなる。
したがって、従来の第１のＭＯＳ固体撮像装置では、クロストークの対策が不十分である。また、従来の第１のＭＯＳ固体撮像装置を改善した従来の第２のＭＯＳ固体撮像装置では、フォトダイオード１００の飽和電荷の低下によってダイナミックレンジが狭まり易い。固体撮像装置のダイナミックレンジは、低輝度から高輝度までの範囲を撮影の対象としているが、高輝度のダイナミックレンジは、フォトダイオード１００の飽和電荷量によって決まるため、その飽和電荷を高くすることは、固体撮像装置にとって大変重要である。
さらに、フォトダイオード１００の飽和電荷を増やすため、フローティングディフュージョン１０１ｂの電位を高く設定する必要がある。また、リセットトランジスタ１０４を利用して、フローティングディフュージョン１０１ｂを高い電位にリセットする電源Ｖｄｄ１１１の電位を高くする必要がある。
本発明は、上記の各問題を一度に解決するためになされたものである。具体的には、本発明は、隣接のフォトダイオードへのクロストーク電荷を低減して良好な画像を実現すると共に、フォトダイオードの飽和電荷を増やすことによってダイナミックレンジの広いＭＯＳ固体撮像装置を提供することを目的とする。
本発明の第１の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、前記半導体基板としてｎ型基板が用いられ、フォトダイオードのｎ型形成層の下の第１のｐ型ウェルは前記ｎ型基板のフォトダイオード側の表面から離れた位置に設けられ、前記読み出しトランジスタの一部または全部の下の第１のｐ型ウェルは半導体基板の表面に至るまで形成されている。
本発明の第２の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧信号に変換するフローティングディフュージョン領域と、前記フローティングディフュージョン領域の信号を読み出す読出し回路とを有する画素を行列状に配置してなる固体撮像装置において、前記半導体基板としてｎ型基板が用いられ、前記ｎ型基板のフォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記読み出しトランジスタの一部または全部と前記フローティングディフュージョン領域と前記読出し回路とを含む第２のｐ型ウェルが設けられ、前記第２のｐ型ウェルは前記読み出しトランジスタの一部または全部の下で半導体基板の表面に至るまで形成されている。
本発明の第３の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、前記半導体基板としてｎ型基板が用いられ、前記ｎ型基板のフォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記読み出しトランジスタの一部または全部の下に第３のｐ型ウェルが形成され、前記第３のｐ型ウェルは前記読み出しトランジスタの一部または全部の下で半導体基板の表面に至るまで形成されている。
本発明の第１の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、読み出しトランジスタの一部または全部の下の第１のｐ型ウェルは半導体基板の表面に至るまで形成されている。従って、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第２の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、読み出しトランジスタの一部または全部および前記フローティングディフュージョン領域を含む第２のｐ型ウェルが形成されている。従って、第２のｐ型ウェルが読み出しトランジスタの半導体基板の表面に至るまで形成されていることで、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第３の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、第３のｐ型ウェルが読み出しトランジスタの半導体基板の表面に至るまで形成されている。、従って、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第１の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第１の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図。 本発明の第２の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第３の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第３の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図。 本発明の第４の実施例のＭＯＳ固体撮像装置を示す概略断面図。 従来のＭＯＳ型固体撮像装置の回路構成図。 従来の第１のＭＯＳ固体撮像装置を示す概略断面図。 従来の第２のＭＯＳ固体撮像装置を示す概略断面図。
隣接のフォトダイオードへのクロストーク電荷を低減して良好な画像を実現し、且つ、フォトダイオードの飽和電荷を増加することでダイナミックレンジの高いＭＯＳ固体撮像装置を提供する。
＜実施例１＞
図１は、第１の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図１は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４はその断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、半導体基板であるｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、第１のｐ型ウェル１１３は、読み出しトランジスタのゲート１０１ａの下全体では、ｎ型体基板１１２の表面に接するように形成されている。
第１の実施例のＭＯＳ固体撮像装置におけるフォトダイオード１００の深部では、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層が接触しない構造を備え、第１のｐ型ウェル１１３内にフォトダイオードが形成されていない。また、第１の実施例のＭＯＳ固体撮像装置は、フォトダイオード１００の読み出しトランジスタ１０１側において、第１のｐ型ウェル１１３がフォトダイオード１００の表面側の界面に接する構造を備える。
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、ｎ型基板１１２のフォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。
さらに、読み出しトランジスタ全体の下の第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第１のｐ型ウェル１１３の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ３〜１×１０１７ｃｍ３に設定されていることが望ましい。
＜実施例１の変形例＞
図２は、第１の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図２は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の一部の領域において第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。
図２の構造は、図１と同様にフォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れること防ぐことができるため、飽和電荷が増加することによってダイナミックレンジを広げることができる。図１との違いは、読み出しトランジスタのゲート１０１ａの下において、ｎ型基板１１２の表面に至るまで形成された第１のｐ型ウェル１１３の領域が狭い点である。この構造を採用すれば、読み出しトランジスタの下にｎ型基板１１２の一部が形成されているため、フォトダイオード１００のｎ型領域を大きくすることができる。さらに、飽和電荷を増加することができるため、ダイナミックレンジをさらに広げることができる。
＜実施例２＞
図３は、第２の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図３は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の全領域に第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。また、第２のｐ型ウェル１１４には、読み出しトランジスタ１０１、フローティングディフュージョン１０１ｂ、増幅トランジスタ１０２、および行選択トランジスタ１０３を有する読出し回路１１０が形成されている。
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、フォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷の発生を低減して良好な画像が実現される。さらに、読み出しトランジスタ１０１全体の下の第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第２のｐ型ウェル１１４の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１５ｃｍ３〜１×１０１８ｃｍ３に設定されていることが望ましい。
なお、本実施例は、第１の実施例に比べて、第１のｐ型ウェル１１３の構造を簡単に作ることができるため、プロセスを容易にできる利点がある。
ところで、図３では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２と同様にダイナミックレンジの改善効果がある。
＜実施例３＞
図４は、第３の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図４は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
図４に示すように、第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１と異なり、読み出しトランジスタのゲート１０１ａの下で第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。
第３のｐ型ウェル１１７は、第２のｐ型ウェル１１４とフォトダイオード１００との間に配置され、読み出しトランジスタ１０１およびフローティングディフュージョン１０１ｂを含むように形成されている。
ここで、図１から図３の場合、読み出しトランジスタのゲート１０１ａの下のｐ型の不純物濃度は、第１のｐ型ウェル１１３または第２のｐ型ウェル１１４のその濃度によって決定される。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整することが難しいため、フォトダイオード１００の蓄積容量や残像電荷を調整することが容易でない。図４に示すように個別に第３のｐ型ウェル１１７が設けられている。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整できるため、フォトダイオード１００の蓄積容量や残像電荷を所望の値に調節することによって、ダイナミックレンジを安定して広げることができる。このとき、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である第３のｐ型ウェル１１７の濃度は、１×１０１４ｃｍ３〜１×１０１７ｃｍ３に設定されていることが望ましい。
以上のように、第３の実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３がフォトダイオード側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。さらに、読み出しトランジスタのゲート１０１ａの下全体に個別に不純物濃度を調整できる第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを安定して防止できることにより、飽和電荷が増加するため、さらにダイナミックレンジを安定して広げることができる。
ところで、図４では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２に示す構成と同様にダイナミックレンジの改善効果がある。
＜実施例３の変形例＞
また、図５は、第３の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図５は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
図５と図４の違いは、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７が、第１のｐ型ウェル１１３と分離している点である。この場合は、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７の下のｎ型基板１１２がフォトダイオード１００と繋がっているいるため、フォトダイオード１００の面積が広がることによってさらにダイナミックレンジを広げることができる。
図には示していないが、図３に示す第２の実施例においても、第２のｐ型ウェル１１４が第１のｐ型ウェル１１３と分離していれば、フォトダイオード１００の面積が広がるため、本実施例と同様にダイナミックレンジを広げることができる。
第１から第３の実施例に示した図１から図４では、第１のｐ型ウェル１１３が、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、ｎ型基板１１２が第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れている。この構成は、単位画素の一辺が比較的小さい１から１．５μｍになった場合、クロストーク電荷を防止する能力をより向上させることができる。
また、図には示していないが、単位画素の一辺が比較的大きな１．５μｍから３μｍの場合、フォトダイオード１００の横幅が大きくクロストークが発生しにくい。従って、第１のｐ型ウェル１１３がフォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れる構成が採用される場合には、フォトダイオード１００のｎ型形成層と第１のｐ型ウェル１１３とを重ねることにより、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間にｎ型基板１１２が現れない構造も採用され得る。
このように、第１のｐ型ウェル１１３がフォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている場合には、第１のｐ型ウェル１１３内にフォトダイオード１００を形成した従来の第１のＭＯＳ固体撮像装置とは異なる構成が実現される。この構成により、フォトダイオード１００の表面付近のｎ型形成層が第１のｐ型ウェル１１３のｐ型によりｎ型濃度が打ち消されることがないため、フォトダイオード１００のｎ型形成層の表面付近でのポテンシャルを深くできる。その結果、クロストーク電荷を容易にフォトダイオード１００表面付近に集めることができるため、クロストークを防止する能力が向上する。
＜実施例４＞
図６は、第４の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図６は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
ここで、第１の実施例の図１では、第１のｐ型ウェル１１３が、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、ｎ型基板１１２が第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れている。しかし、本実施例では、図６に示すように、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間のｎ型基板１１２が現れている領域に、追加のｐ型不純物１１９が形成されている。
一般的に、ｎ型基板１１２は、第１のｐ型ウェル１１３の下のｎ型基板１１２で発生してクロストーク電荷がフォトダイオード１００に入らないようにするため、ｎ型基板１１２の濃度を濃く設定される場合がある。この場合には、図１の固体撮像装置では、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れたｎ型基板１１２の不純物濃度が高くなる。その結果、フォトダイオード１００の濃度も濃くなるため、フォトダイオード１００のポテンシャルが大きくなることにより、フォトダイオード１００の信号電荷を読み出しトランジスタ１０１を利用して読み出す時に、フォトダイオード１００に残像電荷が発生する。
残像が発生すると、特に動画を撮像する際に、低輝度の画像に不良が発生するため、低輝度でダイナミックレンジが狭まることになる。固体撮像装置のダイナミックレンジは、低輝度から高輝度までの範囲を撮影対象とするが、低輝度のダイナミックレンジは、固体撮像装置にとって低輝度の暗い被写体を撮像する場合に大変重要である。
ここで、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域は、追加のｐ型不純物１１９を形成することによってｎ型基板１１２の一部の不純物濃度を打ち消すため、ｎ−型に変更され得る。これにより、フォトダイオード１００のポテンシャルが最適化されることによって残像電荷がなくなるため、低輝度のダイナミックレンジが広がることとなる。このとき、ｎ−型の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ３〜１×１０１７ｃｍ３に設定されていることが望ましい。
また、図６は、追加のｐ型不純物１１９とフォトダイオード１００の表面層との距離１２０を、フォトダイオード１００のｎ型形成層の深さ１２１よりも短いため、フォトダイオード１００のｎ型形成層と追加のｐ型不純物１１９が重なっている。これにより、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域を安定してｎ−型にすることができるため、安定したダイナミックレンジが得られる。
ところで、図６では、追加のｐ型不純物１１９が、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れるｎ型基板１１２の領域に注入された例であるが、フォトダイオード１００の周辺に接するｎ型基板１１２に注入した場合であっても、同様の効果が奏される。
また、上述の各実施例の読出し回路１１０では、増幅トランジスタ１０２と行選択トランジスタ１０３だけ記載しているが、第２のｐ型ウェル内にリセットトランジスタ１０４が形成されている場合であっても良い。
また、図１から図６は、図７と同様の回路図を持つ画素の断面図であるため、読出し回路１１０が、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、およびリセットトランジスタ１０４の計４つのトランジスタを含む場合であるが、これに限定されない。例えば、電源Ｖｄｄ１１１をパルス電圧にすることによって行選択トランジスタ１０３が省略された３つのトランジスタを有する読出し回路１１０も採用され得る。
また、一般的に、図７に示すように、読出し回路１１０は、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４の４つのトランジスタで構成され、一つ単位画素内に全て含まれている場合が多い。しかし、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４のどれかが周辺の複数の画素で共有されていて図７とは異なる読出し回路の構成が採用されても良い。
また、読出し回路１１０のトランジスタの構成については、４つのトランジスタ、３つのトランジスタ、周辺の複数の画素で共有されたトランジスタが示されたが、それ以外の読出し回路１１０の構成も採用され得る
また、上述の各実施例においては、読み出しトランジスタのゲート１０１ａの下にｐ型ウェルが形成されることによりフォトダイオード１００の信号電荷がフローティングディフュージョン１０１ｂに流れない構造が開示されている。従って、ｎ＋型のフォトダイオード１００のｎ型形成層は、ｎ型の不純物濃度を減らすことによりｎ型またはｎ−型にすることができるため、飽和信号の向上によるダイナミックレンジの拡大と残像電荷の削減を両立させることができる。
本発明の実施例１から４のＭＯＳ固体撮像装置は、高画質を重視するカメラまたはカメラシステム、たとえばデジタルスチルカメラ、携帯カメラ、医療用カメラ、車載カメラ、ビデオカメラ、監視カメラ、セキュリティーカメラなどのシステムに利用され得る。
【０００７】
のｐ型ウェル１１３内にフォトダイオードが形成されていない。また、第１の実施例のＭＯＳ固体撮像装置は、フォトダイオード１００の読み出しトランジスタ１０１側において、第１のｐ型ウェル１１３がフォトダイオード１００の表面側の界面に接する構造を備える。
［００２９］
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、ｎ型基板１１２のフォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。
［００３０］
さらに、読み出しトランジスタ全体の下の第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第１のｐ型ウェル１１３の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３に設定されていることが望ましい。
［００３１］
＜実施例１の変形例＞
図２は、第１の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図２は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
［００３２］
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の一部の領域において第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。
［００３３］
図２の構造は、図１と同様にフォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れること防ぐことができるため、飽和電荷が増加することによってダイナミックレンジを広げることができる。図１との違いは
【０００８】
、読み出しトランジスタのゲート１０１ａの下において、ｎ型基板１１２の表面に至るまで形成された第１のｐ型ウェル１１３の領域が狭い点である。この構造を採用すれば、読み出しトランジスタの下にｎ型基板１１２の一部が形成されているため、フォトダイオード１００のｎ型領域を大きくすることができる。さらに、飽和電荷を増加することができるため、ダイナミックレンジをさらに広げることができる。
［００３４］
＜実施例２＞
図３は、第２の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図３は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
［００３５］
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の全領域に第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。また、第２のｐ型ウェル１１４には、読み出しトランジスタ１０１、フローティングディフュージョン１０１ｂ、増幅トランジスタ１０２、および行選択トランジスタ１０３を有する読出し回路１１０が形成されている。
［００３６］
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、フォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷の発生を低減して良好な画像が実現される。さらに、読み出しトランジスタ１０１全体の下の第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第２のｐ型ウェル１１４の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３に設定されていることが望ましい。
【０００９】
［００３７］
なお、本実施例は、第１の実施例に比べて、第１のｐ型ウェル１１３の構造を簡単に作ることができるため、プロセスを容易にできる利点がある。
［００３８］
ところで、図３では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２と同様にダイナミックレンジの改善効果がある。
［００３９］
＜実施例３＞
図４は、第３の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図４は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
［００４０］
図４に示すように、第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１と異なり、読み出しトランジスタのゲート１０１ａの下で第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。
［００４１］
第３のｐ型ウェル１１７は、第２のｐ型ウェル１１４とフォトダイオード１００との間に配置され、読み出しトランジスタ１０１およびフローティングディフュージョン１０１ｂを含むように形成されている。
［００４２］
ここで、図１から図３の場合、読み出しトランジスタのゲート１０１ａの下のｐ型の不純物濃度は、第１のｐ型ウェル１１３または第２のｐ型ウェル１１４のその濃度によって決定される。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整することが難しいため、フォトダイオード１００の蓄積容量や残像電荷を調整することが容易でない。図４に示すように個別に第３のｐ型ウェル１１７が設けられている。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整できるため、フォトダイオード１００の蓄積容量や残像電荷を所望の値に調節することによって、ダイナミックレンジを安定して広げることができる。このとき、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である第３のｐ型ウェル１１７の濃度は、１×１０１４ｃｍ−３〜１×１０
【００１０】
１７ｃｍ−３に設定されていることが望ましい。
［００４３］
以上のように、第３の実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３がフォトダイオード側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。さらに、読み出しトランジスタのゲート１０１ａの下全体に個別に不純物濃度を調整できる第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを安定して防止できることにより、飽和電荷が増加するため、さらにダイナミックレンジを安定して広げることができる。
［００４４］
ところで、図４では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２に示す構成と同様にダイナミックレンジの改善効果がある。
［００４５］
＜実施例３の変形例＞
また、図５は、第３の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図５は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
［００４６］
図５と図４の違いは、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７が、第１のｐ型ウェル１１３と分離している点である。この場合、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７の下のｎ型基板１１２がフォトダイオード１００と繋がっているためフォトダイオード１００の面積が広がることによってさらにダイナミックレンジを広げることができる。
［００４７］
図には示していないが、図３に示す第２の実施例においても、第２のｐ型ウェル１１４が第１のｐ型ウェル１１３と分離していれば、フォトダイオード１００の面積が広がるため、本実施例と同様にダイナミックレンジを広げることができる。
［００４８］
第１から第３の実施例に示した図１から図４では、第１のｐ型ウェル１１３が、ｎ型基板
【００１２】
のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間のｎ型基板１１２が現れている領域に、追加のｐ型不純物１１９が形成されている。
［００５３］
一般的に、ｎ型基板１１２は、第１のｐ型ウェル１１３の下のｎ型基板１１２で発生してクロストーク電荷がフォトダイオード１００に入らないようにするため、ｎ型基板１１２の濃度を濃く設定される場合がある。この場合には、図１の固体撮像装置では、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れたｎ型基板１１２の不純物濃度が高くなる。その結果、フォトダイオード１００の濃度も濃くなるため、フォトダイオード１００のポテンシャルが大きくなることにより、フォトダイオード１００の信号電荷を読み出しトランジスタ１０１を利用して読み出す時に、フォトダイオード１００に残像電荷が発生する。
［００５４］
残像が発生すると、特に動画を撮像する際に、低輝度の画像に不良が発生するため、低輝度でダイナミックレンジが狭まることになる。固体撮像装置のダイナミックレンジは、低輝度から高輝度までの範囲を撮影対象とするが、低輝度のダイナミックレンジは、固体撮像装置にとって低輝度の暗い被写体を撮像する場合に大変重要である。
［００５５］
ここで、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域は、追加のｐ型不純物１１９を形成することによってｎ型基板１１２の一部の不純物濃度を打ち消すため、ｎ−型に変更され得る。これにより、フォトダイオード１００のポテンシャルが最適化されることによって残像電荷がなくなるため、低輝度のダイナミックレンジが広がることとなる。このとき、ｎ−型の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３に設定されていることが望ましい。
［００５６］
また、図６は、追加のｐ型不純物１１９とフォトダイオード１００の表面層との距離１２０を、フォトダイオード１００のｎ型形成層の深さ１２１よりも短いため、フォトダイオード１００のｎ型形成層と追加のｐ型不純物１１９が重なっている。これにより、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域を安定してｎ−型にすることができるため、安定したダイナミックレンジが得られる。
［００５７］
ところで、図６では、追加のｐ型不純物１１９が、第１のｐ型ウェル１１３とフォトダイオー
本発明は、固体撮像装置に係わり、特に高感度を実現するために基板内のＰ型ウェル構造を改善した固体撮像装置に関する。
近年、ＣＭＯＳイメージセンサを代表とするＭＯＳ型の固体撮像装置は、低電圧、低消費電力という特徴があり、携帯カメラやデジタルスチルカメラなど幅広い分野で応用されている。
図７は従来のＭＯＳ型固体撮像装置の回路構成図である。図７に示すように、信号電荷を蓄積するフォトダイオード１００と、フォトダイオード１００の信号を読み出す読み出しトランジスタ１０１と、読み出された信号電荷を蓄積するフローティングディフュージョン１０１ｂと、読み出された信号電荷を増幅する増幅トランジスタ１０２と、信号を読み出す行を選択する行選択トランジスタ１０３と、信号電荷をリセットするリセットトランジスタ１０４とからなる単位画素１０５が行列状に配列されている。
各画素の読み出しトランジスタ１０１のゲートには読み出し信号線１０６が結線されている。同様に、増幅トランジスタ１０２のソースには垂直信号線１０７が結線され、行選択トランジスタ１０３のゲートに行選択信号線１０８が結線されている。また、リセットトランジスタ１０４のゲートにリセット信号線１０９が結線されている。
読出し回路部１１０は、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４を備えている。
一般的に、従来の撮像装置では、隣接する画素に入射した光のクロストークが発生し混色等により画質が劣化するという問題を防止する構造が採用されている。
従来のＭＯＳ固体撮像装置では、クロストークを防止する構造として、ｎ型基板上にｐ型ウェルが設けられた構造が用いられている。図８は従来の第１のＭＯＳ固体撮像装置を示す概略断面図である。図８では、フォトダイオード１００の深部で発生した信号電荷が隣接する画素に入るクロストークによる混色等の画質劣化の問題を防止するために、ｎ型基板１１２の上に第１のｐ型ウェル１１３を設けた構造となっていて、フォトダイオード１００は第１のｐ型ウェル１１３内に全て配置された構造が示されている。（特許文献１）
第１のｐ型ウェル１１３内には、フォトダイオード１００および読み出しトランジスタ１０１が形成されている。また、第１のｐ型ウェル１１３内の第２のｐ型ウェル１１４には、増幅トランジスタ１０２および行選択トランジスタ１０３が形成されている。画素間は、ｐ型分離領域１１５および表面素子分離１１６によって分離されている。
フォトダイオード１００で光電変換された信号電荷は、読み出しトランジスタのゲート１０１ａの読出し電圧が印加されると、読み出しトランジスタのドレインであるフローティングディフュージョン１０１ｂによって読み出される。その後、行選択トランジスタのゲート１０３ａに選択電圧が印加された時に、直流の電源Ｖｄｄ１１１と増幅トランジスタのドレイン１０２ｃが接続される。ここで、増幅トランジスタのゲート１０２ａに加えられたフローティングディフュージョン１０１ｂの電位に対応する信号が、増幅トランジスタのソース１０２ｂを介して垂直信号線１０７より取り出される。
図９は、従来の第２のＭＯＳ固体撮像装置を示す概略断面図である。図９は、フォトダイオード深部で発生した信号電荷が隣接する画素に入るクロストークによる混色等の画質劣化の問題を防止する構造を示している。従来の第１のＭＯＳ固体撮像装置をさらに改善するため、ｎ型基板１１２の深部に第１のｐ型ウェル１１３が設けられている。その結果、フォトダイオード１００が第１のｐ型ウェル１１３内に全て含まれないため、フォトダイオード１００深部のクロストークが防止される。（特許文献２）
図９に示すように、ｎ型基板の深部に第１のｐ型ウェル１１３を形成して、第１のｐ型ウェル１１３と基板表面の間のｎ型基板内にｎ＋形成層のフォトダイオード１００および読み出しトランジスタ１０１が形成されている。フォトダイオードは、第１のｐ型ウェル１１３内ではなく、第１のｐ型ウェル１１３上のｎ型基板１１２内に形成されているため、フォトダイオード深部で発生した信号電荷が隣接するフォトダイオード１００に入り込むことがなくなる。これによって、クロストークが従来の第１のＭＯＳ固体撮像装置に比べて、従来の第２のＭＯＳ固体撮像装置はクロストークが改善される。一方、ｎ型タイプの読み出しトランジスタ１０１は、ｎ型基板１１２内に形成されているため、ディプレッション型トランジスタとなっている。
特許第３４５７５５１号公報
特開２００６−２９４８７１号公報
以上のように、従来の第１のＭＯＳ固体撮像装置は、フォトダイオード１００のｎ−形成層の全体に第１のｐ型ウェル１１３が接していることにより、第１のｐ型ウェル１１３の領域が広い。その結果、フォトダイオード１００の深部で発生した信号電荷１２２の一部が隣接する画素に入ることによって発生するクロストークが、混色等による画質劣化を生じさせる。
また、従来の第２のＭＯＳ固体撮像装置では、上述の画質劣化の問題の対策として、ｎ型の読み出しトランジスタ１０１がｎ型基板１１２内に形成されているため、ディプレッション型が採用されている。このとき、読み出しトランジスタ１０１のゲートにグランド電圧を印加することによってＯＦＦ状態にしても、フォトダイオード１００の信号電荷がフローティングディフュージョン１０１ｂに流れてしまうため、フォトダイオード１００の飽和電荷が減少してしまうこととなる。
したがって、従来の第１のＭＯＳ固体撮像装置では、クロストークの対策が不十分である。また、従来の第１のＭＯＳ固体撮像装置を改善した従来の第２のＭＯＳ固体撮像装置では、フォトダイオード１００の飽和電荷の低下によってダイナミックレンジが狭まり易い。固体撮像装置のダイナミックレンジは、低輝度から高輝度までの範囲を撮影の対象としているが、高輝度のダイナミックレンジは、フォトダイオード１００の飽和電荷量によって決まるため、その飽和電荷を高くすることは、固体撮像装置にとって大変重要である。
さらに、フォトダイオード１００の飽和電荷を増やすため、フローティングディフュージョン１０１ｂの電位を高く設定する必要がある。また、リセットトランジスタ１０４を利用して、フローティングディフュージョン１０１ｂを高い電位にリセットする電源Ｖｄｄ１１１の電位を高くする必要がある。
本発明は、上記の各問題を一度に解決するためになされたものである。具体的には、本発明は、隣接のフォトダイオードへのクロストーク電荷を低減して良好な画像を実現すると共に、フォトダイオードの飽和電荷を増やすことによってダイナミックレンジの広いＭＯＳ固体撮像装置を提供することを目的とする。
本発明の第１の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、前記半導体基板としてｎ型基板が用いられ、前記フォトダイオードのｎ型形成層の下方の第１のｐ型ウェルは、前記フォトダイオード側の表面から離れた位置に設けられ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間に前記ｎ型基板の不純物濃度と一様な不純物濃度である領域を有し、前記読み出しトランジスタの一部または全部の下の第１のｐ型ウェルは、前記半導体基板の表面に至るまで形成され、かつ前記ｎ型基板の不純物濃度と一様な不純物濃度である領域は、前記半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されている。
本発明の第２の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域と、前記フローティングディフューフュージョン領域の信号を読み出す読出し回路とを有する画素を行列状に配置してなる固体撮像装置において、前記半導体基板としてｎ型基板が用いられ、前記フォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間に前記ｎ型基板の不純物濃度と一様な不純物濃度である領域を有し、前記読み出しトランジスタの一部または全部と前記フローティングディフュージョン領域と前記読出し回路とを含む第２のｐ型ウェルが設けられ、前記第２のｐ型ウェルは、前記読み出しトランジスタの一部または全部の下で前記半導体基板の表面に至るまで形成され、かつ前記ｎ型基板の不純物濃度と一様な不純物濃度である領域は、前記半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されている
本発明の第３の固体撮像装置は、半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、
前記半導体基板としてｎ型基板が用いられ、前記ｎ型基板のフォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間に前記ｎ型基板の不純物濃度と一様な不純物濃度である領域を有し、前記読み出しトランジスタの一部または全部の下に第３のｐ型ウェルが形成され、前記第３のｐ型ウェルは、前記読み出しトランジスタの一部または全部の下で前記半導体基板の表面に至るまで形成され、かつ前記ｎ型基板の不純物濃度と一様な不純物濃度である領域は、前記半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されている。
本発明の第１の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、読み出しトランジスタの一部または全部の下の第１のｐ型ウェルは半導体基板の表面に至るまで形成されている。従って、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。さらに、ｎ型基板の不純物濃度と一様な不純物濃度である領域が半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されているため、この点でも飽和電荷を増加させることができ、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第２の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、読み出しトランジスタの一部または全部および前記フローティングディフュージョン領域を含む第２のｐ型ウェルが形成されている。従って、第２のｐ型ウェルが読み出しトランジスタの半導体基板の表面に至るまで形成されていることで、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。さらに、ｎ型基板の不純物濃度と一様な不純物濃度である領域が半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されているため、この点でも飽和電荷を増加させることができ、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第３の固体撮像装置によれば、ＭＯＳ型固体撮像装置のフォトダイオードのｎ型形成層の下の第１のｐ型ウェルはｎ型基板のフォトダイオード側の基板表面から離れた位置に設けられる。従って、フォトダイオードの深部で光電変換された電荷が隣接のフォトダイオードへ入るため、クロストーク電荷の発生を低減して良好な画像が実現される。また、第３のｐ型ウェルが読み出しトランジスタの半導体基板の表面に至るまで形成されている。、従って、フォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョンに流れることを防止することによって、飽和電荷が増加するため、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。さらに、ｎ型基板の不純物濃度と一様な不純物濃度である領域が半導体基板の表面に至るまで（但し、前記読み出しトランジスタの下を除く）形成されているため、この点でも飽和電荷を増加させることができ、ダイナミックレンジの広いＭＯＳ固体撮像装置を提供することができる。
本発明の第１の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第１の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図。 本発明の第２の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第３の実施例のＭＯＳ固体撮像装置を示す概略断面図。 本発明の第３の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図。 本発明の第４の実施例のＭＯＳ固体撮像装置を示す概略断面図。 従来のＭＯＳ型固体撮像装置の回路構成図。 従来の第１のＭＯＳ固体撮像装置を示す概略断面図。 従来の第２のＭＯＳ固体撮像装置を示す概略断面図。
隣接のフォトダイオードへのクロストーク電荷を低減して良好な画像を実現し、且つ、フォトダイオードの飽和電荷を増加することでダイナミックレンジの高いＭＯＳ固体撮像装置を提供する。
＜実施例１＞
図１は、第１の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図１は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４はその断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、半導体基板であるｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、第１のｐ型ウェル１１３は、読み出しトランジスタのゲート１０１ａの下全体では、ｎ型体基板１１２の表面に接するように形成されている。
第１の実施例のＭＯＳ固体撮像装置におけるフォトダイオード１００の深部では、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層が接触しない構造を備え、第１のｐ型ウェル１１３内にフォトダイオードが形成されていない。また、第１の実施例のＭＯＳ固体撮像装置は、フォトダイオード１００の読み出しトランジスタ１０１側において、第１のｐ型ウェル１１３がフォトダイオード１００の表面側の界面に接する構造を備える。
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、ｎ型基板１１２のフォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。
さらに、読み出しトランジスタ全体の下の第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第１のｐ型ウェル１１３の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３に設定されていることが望ましい。
＜実施例１の変形例＞
図２は、第１の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図２は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の一部の領域において第１のｐ型ウェル１１３がｎ型基板１１２の表面に至るまで形成されている。
図２の構造は、図１と同様にフォトダイオードの電荷が読み出しトランジスタの下を通過してフローティングディフュージョン１０１ｂに流れること防ぐことができるため、飽和電荷が増加することによってダイナミックレンジを広げることができる。図１との違いは、読み出しトランジスタのゲート１０１ａの下において、ｎ型基板１１２の表面に至るまで形成された第１のｐ型ウェル１１３の領域が狭い点である。この構造を採用すれば、読み出しトランジスタの下にｎ型基板１１２の一部が形成されているため、フォトダイオード１００のｎ型領域を大きくすることができる。さらに、飽和電荷を増加することができるため、ダイナミックレンジをさらに広げることができる。
＜実施例２＞
図３は、第２の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図３は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１とは異なり、読み出しトランジスタのゲート１０１ａの下の全領域に第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。また、第２のｐ型ウェル１１４には、読み出しトランジスタ１０１、フローティングディフュージョン１０１ｂ、増幅トランジスタ１０２、および行選択トランジスタ１０３を有する読出し回路１１０が形成されている。
本実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３は、フォトダイオード１００側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷の発生を低減して良好な画像が実現される。さらに、読み出しトランジスタ１０１全体の下の第２のｐ型ウェル１１４がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを防止できることにより、飽和電荷が増加するため、ダイナミックレンジを広げることができる。このとき、第２のｐ型ウェル１１４の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３に設定されていることが望ましい。
なお、本実施例は、第１の実施例に比べて、第１のｐ型ウェル１１３の構造を簡単に作ることができるため、プロセスを容易にできる利点がある。
ところで、図３では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２と同様にダイナミックレンジの改善効果がある。
＜実施例３＞
図４は、第３の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図４は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
図４に示すように、第１のｐ型ウェル１１３は、ｎ型基板１１２の深部に形成され、フォトダイオード側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。一方、読み出しトランジスタのゲート１０１ａの下では、図１と異なり、読み出しトランジスタのゲート１０１ａの下で第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。
第３のｐ型ウェル１１７は、第２のｐ型ウェル１１４とフォトダイオード１００との間に配置され、読み出しトランジスタ１０１およびフローティングディフュージョン１０１ｂを含むように形成されている。
ここで、図１から図３の場合、読み出しトランジスタのゲート１０１ａの下のｐ型の不純物濃度は、第１のｐ型ウェル１１３または第２のｐ型ウェル１１４のその濃度によって決定される。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整することが難しいため、フォトダイオード１００の蓄積容量や残像電荷を調整することが容易でない。図４に示すように個別に第３のｐ型ウェル１１７が設けられている。従って、読み出しトランジスタのゲート１０１ａの閾値を独立に調整できるため、フォトダイオード１００の蓄積容量や残像電荷を所望の値に調節することによって、ダイナミックレンジを安定して広げることができる。このとき、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である第３のｐ型ウェル１１７の濃度は、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３に設定されていることが望ましい。
以上のように、第３の実施例では、フォトダイオード１００のｎ型形成層の下の第１のｐ型ウェル１１３がフォトダイオード側のｎ型基板１１２の表面から離れた位置に設けられる。従って、フォトダイオード１００の深部で光電変換された電荷が隣接のフォトダイオード１００へ入ることを防止できるため、クロストーク電荷が低減されて良好な画像が実現される。さらに、読み出しトランジスタのゲート１０１ａの下全体に個別に不純物濃度を調整できる第３のｐ型ウェル１１７がｎ型基板１１２の表面に至るまで形成されている。従って、フォトダイオード１００の電荷が読み出しトランジスタ１０１の下を通過してフローティングディフュージョン１０１ｂに流れることを安定して防止できることにより、飽和電荷が増加するため、さらにダイナミックレンジを安定して広げることができる。
ところで、図４では、第２のｐ型ウェル１１４が読み出しトランジスタのゲート１０１ａの下の全体に形成されているが、第２のｐ型ウェル１１４がフォトダイオード１００に接しないで読み出しトランジスタのゲート１０１ａの下の一部の表面に至るまで形成された場合であっても良い。この構成では、図２に示す構成と同様にダイナミックレンジの改善効果がある。
＜実施例３の変形例＞
また、図５は、第３の実施例のＭＯＳ固体撮像装置の変形構造を示す概略断面図である。図５は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
図５と図４の違いは、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７が、第１のｐ型ウェル１１３と分離している点である。この場合は、第２のｐ型ウェル１１４と第３のｐ型ウェル１１７の下のｎ型基板１１２がフォトダイオード１００と繋がっているいるため、フォトダイオード１００の面積が広がることによってさらにダイナミックレンジを広げることができる。
図には示していないが、図３に示す第２の実施例においても、第２のｐ型ウェル１１４が第１のｐ型ウェル１１３と分離していれば、フォトダイオード１００の面積が広がるため、本実施例と同様にダイナミックレンジを広げることができる。
第１から第３の実施例に示した図１から図４では、第１のｐ型ウェル１１３が、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、ｎ型基板１１２が第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れている。この構成は、単位画素の一辺が比較的小さい１から１．５μｍになった場合、クロストーク電荷を防止する能力をより向上させることができる。
また、図には示していないが、単位画素の一辺が比較的大きな１．５μｍから３μｍの場合、フォトダイオード１００の横幅が大きくクロストークが発生しにくい。従って、第１のｐ型ウェル１１３がフォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れる構成が採用される場合には、フォトダイオード１００のｎ型形成層と第１のｐ型ウェル１１３とを重ねることにより、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間にｎ型基板１１２が現れない構造も採用され得る。
このように、第１のｐ型ウェル１１３がフォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている場合には、第１のｐ型ウェル１１３内にフォトダイオード１００を形成した従来の第１のＭＯＳ固体撮像装置とは異なる構成が実現される。この構成により、フォトダイオード１００の表面付近のｎ型形成層が第１のｐ型ウェル１１３のｐ型によりｎ型濃度が打ち消されることがないため、フォトダイオード１００のｎ型形成層の表面付近でのポテンシャルを深くできる。その結果、クロストーク電荷を容易にフォトダイオード１００表面付近に集めることができるため、クロストークを防止する能力が向上する。
＜実施例４＞
図６は、第４の実施例のＭＯＳ固体撮像装置を示す概略断面図である。図６は、図７と同様の回路図を持つ画素の断面図であるが、リセットトランジスタ１０４は断面には記載されていない。なお、図８と同一の役割の部分には同一符号が付されると共に、その説明は省略される。
ここで、第１の実施例の図１では、第１のｐ型ウェル１１３が、ｎ型基板１１２の深部に形成され、フォトダイオード１００側のｎ型基板１１２の表面から一定の距離１１８だけ離れて形成されている。また、ｎ型基板１１２が第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れている。しかし、本実施例では、図６に示すように、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間のｎ型基板１１２が現れている領域に、追加のｐ型不純物１１９が形成されている。
一般的に、ｎ型基板１１２は、第１のｐ型ウェル１１３の下のｎ型基板１１２で発生してクロストーク電荷がフォトダイオード１００に入らないようにするため、ｎ型基板１１２の濃度を濃く設定される場合がある。この場合には、図１の固体撮像装置では、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れたｎ型基板１１２の不純物濃度が高くなる。その結果、フォトダイオード１００の濃度も濃くなるため、フォトダイオード１００のポテンシャルが大きくなることにより、フォトダイオード１００の信号電荷を読み出しトランジスタ１０１を利用して読み出す時に、フォトダイオード１００に残像電荷が発生する。
残像が発生すると、特に動画を撮像する際に、低輝度の画像に不良が発生するため、低輝度でダイナミックレンジが狭まることになる。固体撮像装置のダイナミックレンジは、低輝度から高輝度までの範囲を撮影対象とするが、低輝度のダイナミックレンジは、固体撮像装置にとって低輝度の暗い被写体を撮像する場合に大変重要である。
ここで、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域は、追加のｐ型不純物１１９を形成することによってｎ型基板１１２の一部の不純物濃度を打ち消すため、ｎ−型に変更され得る。これにより、フォトダイオード１００のポテンシャルが最適化されることによって残像電荷がなくなるため、低輝度のダイナミックレンジが広がることとなる。このとき、ｎ−型の濃度は、フォトダイオード１００とｎ型基板１１２を電気的に分離するために適した濃度である１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３に設定されていることが望ましい。
また、図６は、追加のｐ型不純物１１９とフォトダイオード１００の表面層との距離１２０を、フォトダイオード１００のｎ型形成層の深さ１２１よりも短いため、フォトダイオード１００のｎ型形成層と追加のｐ型不純物１１９が重なっている。これにより、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層の間に現れたｎ型基板１１２の領域を安定してｎ−型にすることができるため、安定したダイナミックレンジが得られる。
ところで、図６では、追加のｐ型不純物１１９が、第１のｐ型ウェル１１３とフォトダイオード１００のｎ型形成層との間に現れるｎ型基板１１２の領域に注入された例であるが、フォトダイオード１００の周辺に接するｎ型基板１１２に注入した場合であっても、同様の効果が奏される。
また、上述の各実施例の読出し回路１１０では、増幅トランジスタ１０２と行選択トランジスタ１０３だけ記載しているが、第２のｐ型ウェル内にリセットトランジスタ１０４が形成されている場合であっても良い。
また、図１から図６は、図７と同様の回路図を持つ画素の断面図であるため、読出し回路１１０が、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、およびリセットトランジスタ１０４の計４つのトランジスタを含む場合であるが、これに限定されない。例えば、電源Ｖｄｄ１１１をパルス電圧にすることによって行選択トランジスタ１０３が省略された３つのトランジスタを有する読出し回路１１０も採用され得る。
また、一般的に、図７に示すように、読出し回路１１０は、読み出しトランジスタ１０１、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４の４つのトランジスタで構成され、一つ単位画素内に全て含まれている場合が多い。しかし、増幅トランジスタ１０２、行選択トランジスタ１０３、リセットトランジスタ１０４のどれかが周辺の複数の画素で共有されていて図７とは異なる読出し回路の構成が採用されても良い。
また、読出し回路１１０のトランジスタの構成については、４つのトランジスタ、３つのトランジスタ、周辺の複数の画素で共有されたトランジスタが示されたが、それ以外の読出し回路１１０の構成も採用され得る
また、上述の各実施例においては、読み出しトランジスタのゲート１０１ａの下にｐ型ウェルが形成されることによりフォトダイオード１００の信号電荷がフローティングディフュージョン１０１ｂに流れない構造が開示されている。従って、ｎ＋型のフォトダイオード１００のｎ型形成層は、ｎ型の不純物濃度を減らすことによりｎ型またはｎ−型にすることができるため、飽和信号の向上によるダイナミックレンジの拡大と残像電荷の削減を両立させることができる。
本発明の実施例１から４のＭＯＳ固体撮像装置は、高画質を重視するカメラまたはカメラシステム、たとえばデジタルスチルカメラ、携帯カメラ、医療用カメラ、車載カメラ、ビデオカメラ、監視カメラ、セキュリティーカメラなどのシステムに利用され得る。

Claims (9)

  1. 半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、
    前記半導体基板としてｎ型基板が用いられ、前記フォトダイオードのｎ型形成層の下の第１のｐ型ウェルは、前記フォトダイオード側の表面から離れた位置に設けられ、前記読み出しトランジスタの一部または全部の下の第１のｐ型ウェルは、前記半導体基板の表面に至るまで形成されていることを特徴とする固体撮像装置。
  2. 半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧信号に変換するフローティングディフュージョン領域と、前記フローティングディフュージョン領域の信号を読み出す読出し回路とを有する画素を行列状に配置してなる固体撮像装置において、
    前記半導体基板としてｎ型基板が用いられ、前記フォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記読み出しトランジスタの一部または全部と前記フローティングディフュージョン領域と前記読出し回路とを含む第２のｐ型ウェルが設けられ、前記第２のｐ型ウェルは、前記読み出しトランジスタの一部または全部の下で前記半導体基板の表面に至るまで形成されていることを特徴とする固体撮像装置。
  3. 半導体基板上に、入射光を光電変換するフォトダイオードと、前記フォトダイオードから信号電荷を読み出す読み出しトランジスタと、読み出した信号電荷を電圧に変換するフローティングディフュージョン領域とを有する画素を行列状に配置してなる固体撮像装置において、
    前記半導体基板としてｎ型基板が用いられ、前記ｎ型基板のフォトダイオード側の表面から離れた位置に第１のｐ型ウェルが設けられ、前記第３のｐ型ウェルは、前記読み出しトランジスタの一部または全部の下で前記半導体基板の表面に至るまで形成されていることを特徴とする固体撮像装置。
  4. 前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとが離れ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間にｎ型基板が現れている領域を有することを特徴とする請求項１に記載の固体撮像装置。
  5. 前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとが離れ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間にｎ型基板が現れている領域を有することを特徴とする請求項２に記載の固体撮像装置。
  6. 前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとが離れ、前記フォトダイオードのｎ型形成層と前記第１のｐ型ウェルとの間にｎ型基板が現れている領域を有することを特徴とする請求項３に記載の固体撮像装置。
  7. 前記ｎ型基板が現れている領域にｐ型の注入を行うことを特徴とする請求項４に記載の固体撮像装置。
  8. 前記ｎ型基板が現れている領域にｐ型の注入を行うことを特徴とする請求項５に記載の固体撮像装置。
  9. 前記ｎ型基板が現れている領域にｐ型の注入を行うことを特徴とする請求項６に記載の固体撮像装置。
JP2009511827A 2007-04-18 2008-04-16 固体撮像装置 Pending JPWO2008133144A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007108834 2007-04-18
JP2007108834 2007-04-18
PCT/JP2008/057437 WO2008133144A1 (ja) 2007-04-18 2008-04-16 固体撮像装置

Publications (1)

Publication Number Publication Date
JPWO2008133144A1 true JPWO2008133144A1 (ja) 2010-07-22

Family

ID=39925600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009511827A Pending JPWO2008133144A1 (ja) 2007-04-18 2008-04-16 固体撮像装置

Country Status (5)

Country Link
US (1) US20100133596A1 (ja)
JP (1) JPWO2008133144A1 (ja)
KR (1) KR20090128429A (ja)
TW (1) TW200903790A (ja)
WO (1) WO2008133144A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP5948007B2 (ja) 2010-03-29 2016-07-06 セイコーエプソン株式会社 分光センサー及び分光フィルター
JP5663918B2 (ja) 2010-03-29 2015-02-04 セイコーエプソン株式会社 光センサー及び分光センサー
US8487350B2 (en) * 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate
JP6399301B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 固体撮像装置およびその製造方法
CN112584068B (zh) * 2020-11-06 2022-04-05 北京大学 一种像素单元和像素单元的信号处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150848A (ja) * 1998-11-09 2000-05-30 Toshiba Corp 固体撮像装置
JP2004349715A (ja) * 2004-06-21 2004-12-09 Sony Corp イメージセンサ
JP2006120711A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 固体撮像装置
JP2006216615A (ja) * 2005-02-01 2006-08-17 Sony Corp Ｃｍｏｓ固体撮像装置及びその製造方法
JP2008066480A (ja) * 2006-09-06 2008-03-21 Sharp Corp 固体撮像素子および電子情報機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP4467542B2 (ja) * 2006-06-15 2010-05-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150848A (ja) * 1998-11-09 2000-05-30 Toshiba Corp 固体撮像装置
JP2004349715A (ja) * 2004-06-21 2004-12-09 Sony Corp イメージセンサ
JP2006120711A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 固体撮像装置
JP2006216615A (ja) * 2005-02-01 2006-08-17 Sony Corp Ｃｍｏｓ固体撮像装置及びその製造方法
JP2008066480A (ja) * 2006-09-06 2008-03-21 Sharp Corp 固体撮像素子および電子情報機器

Also Published As

Publication number Publication date
WO2008133144A1 (ja) 2008-11-06
KR20090128429A (ko) 2009-12-15
TW200903790A (en) 2009-01-16
US20100133596A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP6260923B2 (ja) 固体撮像素子
US9570507B2 (en) Entrenched transfer gate
KR101659621B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기
JP4350768B2 (ja) 光電変換装置及び撮像装置
TWI479647B (zh) A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device
JP2878137B2 (ja) 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
US8482646B2 (en) Image sensing device and camera
US7889255B2 (en) Solid-state imaging device comprising a signal storage section including a highly doped area
KR102123704B1 (ko) 고체 촬상 장치 및 전자 기기
US20070108371A1 (en) PMOS pixel structure with low cross talk for active pixel image sensors
JP2006245499A (ja) 固体撮像装置
JP2011216673A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JPWO2008133144A1 (ja) 固体撮像装置
JP2002100754A (ja) 固体撮像装置
JPH09213921A (ja) 増幅型固体撮像素子及び増幅型固体撮像装置
JP2020017724A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6910005B2 (ja) 固体撮像素子
JP2005209695A (ja) 固体撮像装置およびその製造方法
JP2005197350A (ja) 固体撮像装置
WO2023087289A1 (en) Solid-state imaging device and electronic apparatus
JP2007123680A (ja) 固体撮像装置
JP4788478B2 (ja) 固体撮像装置
JP2005005512A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427