JPWO2008087764A1 - 液晶表示パネル及び液晶表示装置 - Google Patents

液晶表示パネル及び液晶表示装置 Download PDF

Info

Publication number
JPWO2008087764A1
JPWO2008087764A1 JP2008553952A JP2008553952A JPWO2008087764A1 JP WO2008087764 A1 JPWO2008087764 A1 JP WO2008087764A1 JP 2008553952 A JP2008553952 A JP 2008553952A JP 2008553952 A JP2008553952 A JP 2008553952A JP WO2008087764 A1 JPWO2008087764 A1 JP WO2008087764A1
Authority
JP
Japan
Prior art keywords
liquid crystal
storage capacitor
crystal display
substrate
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008553952A
Other languages
English (en)
Other versions
JP4903230B2 (ja
Inventor
智 堀内
堀内  智
敏昭 藤原
敏昭 藤原
冨永 真克
真克 冨永
仁志 松本
仁志 松本
裕宣 澤田
裕宣 澤田
了基 伊藤
了基 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008553952A priority Critical patent/JP4903230B2/ja
Publication of JPWO2008087764A1 publication Critical patent/JPWO2008087764A1/ja
Application granted granted Critical
Publication of JP4903230B2 publication Critical patent/JP4903230B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、保持容量を確保しつつ、高いコントラスト比を実現することができる液晶表示パネル、及び、それを用いた液晶表示装置を提供する。本発明は、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子と、保持容量配線とを備え、上記保持容量配線は、主配線部と、該主配線部に接続され、かつ液晶配向制御用突起と重なる領域に設けられた枝部とを有する液晶表示パネルである。

Description

本発明は、液晶表示パネル及び液晶表示装置に関する。より詳しくは、保持容量素子が形成されたアクティブマトリクス駆動型の液晶表示パネル、及び、それを用いた液晶表示装置に関するものである。
液晶表示装置は、現在最も広く使用されているフラットパネルディスプレイであり、特に、薄膜トランジスタ(Thin Film Transister:TFT)を用いた、アクティブマトリクス駆動方式の液晶表示装置は、パーソナルコンピュータ、ワープロ、携帯電話等の民生用機器に使用され、市場の一層の拡大が期待されている。また、市場の拡大に伴い、より一層の画像品質の向上が要望されている。
これに対し、アクティブマトリクス駆動方式の液晶表示装置では、液晶層に印加される電圧を一定期間保持させるための保持容量素子を画素内に形成する技術が知られている。しかしながら、画素の小型化による液晶表示装置の高精細化が求められる分野においては、保持容量素子を形成する配線(保持容量配線)による画素の開口率(光透過部分の面積比率)の低下を抑制することが求められるようになっている。一方で、画素内を占める保持容量配線の面積比率を低減するために、保持容量配線を細線化していくと、高画質を実現するうえで必要な保持容量が得られなくなる。そこで、保持容量を確保しつつ、画素の開口率を高める技術が求められていた。このような技術としては、例えば、画素内の絶縁膜である層間膜を透明導電膜で挟み込む構造により保持容量を形成する技術が知られている(例えば、特許文献1参照。)。
また、視野角特性等に優れた表示モードとして、垂直配向(Vertical Alignment:VA)モードの一種であるマルチドメイン垂直配向(Multi−domain VA:MVA)モードが知られている(例えば、特許文献2参照。)。VAモードは、負の誘電率異方性を持つネガ型液晶を用い、電圧無印加時(閾値電圧未満)には、液晶分子を基板面に対して垂直に配向させ、電圧印加時(閾値電圧以上)には、液晶分子を基板面に対して水平に配向させる表示モードである。MVAモードでは、更に基板表面に突起状の誘電体(液晶配向制御用突起)、電極スリット等の液晶分子の配向制御に用いられる構造物が設けられることにより、電圧印加の際の液晶分子の応答速度の向上、高視野角化等が図られている。
MVAモードの液晶表示装置において、保持容量の確保と画素の開口率向上とを両立させようとする技術としては、画素電極のスリットに対してアクティブマトリクス基板の法線方向に重なるように補助容量を形成する技術や、保持容量配線の延伸部と液晶配向制御用突起及び/又は電極非形成部とを重畳させる技術が開示されている(例えば、特許文献3、4参照。)。これらの技術においては、光の透過領域として寄与が小さい配向制御構造物が設けられる領域に、通常では遮光材料を用いて形成される保持容量素子を設けることで、保持容量の確保と画素の開口率向上との両立を図っている。
また、MVAモードの液晶表示装置では、液晶配向制御用突起が設けられた領域から漏れ光が生じることが知られている。これに対し、特許文献1には、コントラスト比を向上させるために、液晶配向制御用突起の部分をブラックマトリクス(BM)で遮光する技術が開示されている。
以上のように、MVAモードの液晶表示装置では、保持容量の確保及び画素の開口率向上に加え、液晶配向制御用突起形成領域からの漏れ光を防止してコントラスト比を向上させることが求められていたため、これらの課題を包括的に解決する点において工夫の余地があった。
特開平8−43854号公報 特開平11−242225号公報 特開2006−154080号公報 国際公開第2006/54386号パンフレット
本発明は、上記現状に鑑みてなされたものであり、保持容量を確保しつつ、高いコントラスト比を実現することができる液晶表示パネル、及び、それを用いた液晶表示装置を提供することを目的とする。
本発明者らは、MVAモードの液晶表示パネルについて、保持容量を確保しつつ、高いコントラスト比を実現することができる構成を種々検討したところ、液晶配向制御用突起の形成領域においては、電圧無印加時に液晶分子が基板面に対して垂直に配向せず、コントラスト比の低下を引き起こすことに着目した。そして、液晶配向制御用突起と重なる領域に、保持容量配線の主配線部から枝分かれした部分、又は、スイッチング素子のドレイン電極を新たに配置することにより、保持容量を確保しつつ、電圧無印加時に液晶分子が垂直配向しない部分を遮光し、コントラスト比の低下を防止することが可能となることを見いだし、上記課題をみごとに解決できることに想到し、本発明に到達したものである。
すなわち本発明は、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子と、保持容量配線とを備え、上記保持容量配線は、主配線部と、該主配線部に接続され、かつ液晶配向制御用突起と重なる領域に設けられた枝部とを有する液晶表示パネル(以下、本発明の第一の液晶表示パネルともいう)である。
本発明はまた、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子とを備え、かつ、保持容量配線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、上記画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、上記第一基板は、更に第一絶縁膜下に、保持容量配線と接続された透明導電膜を備え、上記ドレイン電極は、保持容量配線及び透明導電膜と第一絶縁膜を介して対向し、かつ液晶配向制御用突起と重なる領域に配置されている液晶表示パネル(以下、本発明の第二の液晶表示パネルともいう)でもある。
以下に本発明を詳述する。
本発明の液晶表示パネルは、第一基板と第二基板との間に液晶層が挟持された構造を有するものである。液晶表示パネルにおいては、通常、第一基板及び第二基板に、液晶層に電圧を印加するための電極がそれぞれ配設される。これらの電極間に印加する電圧を制御することにより、液晶層中の液晶分子の配向方向を変化させることができ、液晶層を透過する光の量を制御することができる。
また、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備える。液晶配向制御用突起としては、その高さが液晶層の厚みよりも低いものであれば特に限定されず、第一基板の画素電極上、第二基板の共通電極上等に形成されることが好ましい。また、液晶配向制御用突起の基板面法線方向から見たときの平面形状としては、リブ形状等が好適に用いられる。
本発明の液晶表示パネルの表示モードとしては、液晶配向制御用突起を備えることから、垂直配向モードが好適である。垂直配向モードでは、電圧無印加時に、液晶層の液晶分子を第一基板及び第二基板の表面に対して垂直に配向させ、閾値電圧以上の電圧が印加されたときに、液晶層の液晶分子を第一基板及び第二基板の表面に対して水平に配向させることにより、液晶層の光シャッター機能を発現させる。より具体的には、本発明の液晶表示パネルは、電圧無印加時に液晶分子が基板間で垂直配向し、かつ、画素内が複数のドメインに分割されたMVAモードの液晶表示装置に好適に用いられる。このMVA方式では、液晶配向制御用突起を用いて画素内の液晶分子の配向方向を複数の方向に分散させることで、広視野角化を実現することができる。しかしながら、電圧無印加時においても液晶配向制御用突起付近の液晶分子は、突起の傾斜面に沿って傾斜配向するため、突起が設けられていない領域と比べて液晶分子の配向状態が異なることになる。したがって、液晶配向制御用突起形成領域では、液晶層を透過する光の量を所望の量に制御することができず、従来の液晶表示装置では、コントラスト比を低下させることがあった。
なお、MVAモードにおいて、画素を分割して複数のドメインを形成する方法としては、基板に液晶配向制御用突起を設ける方法のほか、第一基板の画素電極及び/又は第二基板の共通電極に電極スリット(電極の開口部)を設ける方法がある。本発明においても、液晶配向制御用突起とともに、第一基板の画素電極及び/又は第二基板の共通電極に電極スリットを設けてもよい。液晶配向制御用突起及び電極スリットが形成される基板は特に限定されないが、一方の基板に電極スリットが形成され、かつ他方の基板に液晶配向制御用突起が形成される形態が好適である。
本発明の第一の液晶表示パネルにおいて、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子と、保持容量配線とを備えるものである。上記スイッチング素子は、データ信号線とドレイン電極との電気的接続をスイッチングするものである。スイッチング素子によれば、複数本のデータ信号線に同時に供給されるデータ信号を、データ信号線と交差する複数本の走査信号線に順次供給される走査信号を用いてサンプリングを行い、画素電極に所望の画像信号を供給することができる。上記スイッチング素子としては、薄膜トランジスタが好適である。
上記保持容量配線は、スイッチング素子がオフ状態の間、液晶層の電圧が低下するのを抑制する機能を有する保持容量素子の一部を構成するものである。保持容量素子の機能は、言い換えると、スイッチング素子がオン状態のときにデータ信号線から供給されたデータ信号を、次にスイッチング素子がオン状態となるまでの間、液晶層が保持し続けるのを補助するというものであり、アクティブマトリクス駆動に必要とされる。保持容量素子の構成は、画素電極及びドレイン電極の少なくとも一方と、保持容量配線とが絶縁膜を介して対向配置されたものである。
本発明の第一の液晶表示パネルにおいて、上記保持容量配線は、主配線部と、該主配線部に接続され、かつ液晶配向制御用突起と重なる領域に設けられた枝部とを有する。保持容量配線の主配線部は、保持容量信号を複数の画素に供給するのに必要な配線の幹をなす部分である。一方、保持容量配線の枝部は、主配線部から枝分かれした部分であり、通常では画素毎に個別に設けられる。なお、本明細書において、「重なる」とは、液晶表示パネルをパネル面法線方向から見たときに、対象物の形成領域同士が重なり合うことを意味する。また、保持容量配線の枝部は、液晶配向制御用突起の少なくとも一部と重なっていればよく、上記枝部が液晶配向制御用突起の全体と重なっていなくてもよいし、上記枝部の全体が液晶配向制御用突起と重なっていなくてもよい。好ましくは、上記枝部は、液晶配向制御用突起が形成された領域を覆い隠すものである。また、上記枝部は、液晶配向制御用突起と重なる領域に、液晶配向制御用突起に沿って設けられることが好ましい。
本発明の第一の液晶表示パネルにおいては、枝部により液晶配向制御用突起の形成領域を遮光することができるので、液晶表示装置のコントラスト比を向上させることが可能であり、優れた表示品位を実現することができる。また、枝部は、保持容量配線のパターニング形状を変更することにより、主配線部とともに一括して形成することが可能であるので、液晶表示パネルの製造工程を新たに追加することなく、従来同様の製造フローにより形成することができる。
また、本発明の第一の液晶表示パネルでは、保持容量配線の枝部により、保持容量を形成することができる。これにより、枝部により形成された容量に相当する保持容量配線及びそれに対向する電極の面積を削減することが可能となる。したがって、保持容量配線の配線抵抗を許容値以下に抑えることが可能な範囲で、保持容量配線の細線化を図り、画素の開口率(言い換えれば、透過率)を向上させることができる。その結果、保持容量の充分な確保と画素の開口率の向上とを両立することが可能となる。
本発明の第一の液晶表示パネルの構成としては、上述の構成要素を必須とするものである限り、その他の構成により特に限定されない。例えば、第二基板は、カラーフィルタ基板であることが好ましく、具体的には、カラーフィルタ、遮光層、共通電極等を備えることが好ましい。また、垂直配向モードの液晶表示パネルでは、通常、第一基板及び第二基板の少なくとも一方の液晶層側の表面に垂直配向膜が設けられる。更に、本発明の第一の液晶表示パネルは、通常、一対の偏光板を備え、一方が第一基板の外側(液晶層側に対して反対側)に設けられ、他方の偏光板が第二基板の外側(液晶層側に対して反対側)に設けられる。一対の偏光板は、その偏光軸をクロスニコルの関係で配置したものであることが好ましく、これによりノーマリーブラックモードにすることができる。高コントラスト比を得るためには、一般的に黒表示の際の液晶表示パネルの遮光性を高めることが重要であり、垂直配向モード等には、電圧無印加状態で黒表示が得られるノーマリーブラックモードが適している。一方で、液晶配向制御用突起は、電圧無印加状態において液晶分子の配向乱れを生じさせてしまう。これに対し、本発明の第一の液晶表示パネルによれば、液晶配向制御用突起の形成領域を保持容量配線の枝部で遮光することにより、コントラスト比を高めることができる。
以下、本発明の第一の液晶表示パネルの好ましい形態について説明する。
上記保持容量配線の好ましい形態としては、枝部が主配線部の両側に配置されている形態が挙げられる。このような形態は、画素内を液晶配向制御用突起により均等な大きさのドメインに分割する場合に好適である。なかでも、上記保持容量配線は、枝部が主配線部の同じ位置から両側に伸びた形態がより好ましい。上記保持容量配線は、両側に配置された枝部の長さが同じであってもよいし、異なっていてもよい。枝部が主配線部の同じ位置から両側に伸び、かつ両側に配置された枝部の長さが同じである形態としては、例えば、枝部が主配線部に対して線対称に配置されている形態が好適である。例えば、保持容量配線の主配線部が画素の中央を横切り、枝部が画素の上下方向(主配線部の延伸方向に対して両横方向)に1本ずつ延伸した形態によれば、MVAモードの画素内に、4つの主要なドメインを同等の面積で形成することが可能である。また、本発明の第一の液晶表示パネルによれば、保持容量配線の細線化を図ることができるので、4つの主要なドメインの面積を大きく確保することが可能であり、液晶表示装置の表示品位の向上に好適である。
本発明の第一の液晶表示パネルの好ましい形態としては、上記画素電極は、V字形状で設けられており、上記液晶配向制御用突起及び保持容量配線の枝部は、画素電極と重なる領域にV字形状で設けられている形態が挙げられる。この形態によれば、MVAモードの画素を液晶配向制御用突起により複数の均一な大きさのドメインに分割することができ、液晶表示装置の表示品位の向上に好適である。
本発明の第一の液晶表示パネルの好ましい形態としては、上記第一基板は、保持容量配線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、上記画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、上記ドレイン電極は、保持容量配線の主配線部と第一絶縁膜を介して対向する第一容量形成部と、保持容量配線の枝部と第一絶縁膜を介して対向する第二容量形成部とを有する形態が挙げられる。この形態では、画素電極を第二絶縁膜上に形成することにより、パネル法線方向から見たときの画素電極と走査信号線やデータ信号線との距離を近づけても、画素電極と走査信号線やデータ信号線との容量が大きくならず、また、画素電極と走査信号線やデータ信号線との短絡が生じにくいことから、画素電極の面積の拡大を図ることが可能であり、高開口率化による表示品位の向上を図ることができる。また、この形態では、ドレイン電極と保持容量配線とが第一絶縁膜を介して対向配置されることにより保持容量素子が形成されるが、保持容量配線の枝部に対して第一絶縁膜を介して対向する第二容量形成部が設けられていることにより、保持容量配線の枝部も保持容量素子の一部として活用することが可能であり、保持容量配線の細線化及び開口率の向上を図ることができる。
上記第二容量形成部の好ましい形態としては、保持容量配線の枝部と末端の位置が異なる形態が挙げられる。この形態では、保持容量配線の枝部については、液晶配向制御用突起の形成領域の遮光を考慮して、その末端位置を決定することができる。一方、第二容量形成部については、保持容量の大きさを考慮して、その末端位置を決定することができる。
本発明の第一の液晶表示パネルにおいて、上記保持容量配線の枝部及びドレイン電極の第二容量形成部の少なくとも一方は、線状であり、上記液晶配向制御用突起は、線状であり、その線幅が保持容量配線の枝部及び/又はドレイン電極の第二容量形成部の線幅よりも小さいことが好ましい。この形態では、第一基板と第二基板との貼合せ等の際に、液晶配向制御用突起と保持容量配線の枝部及び/又はドレイン電極の第二容量形成部との配置関係にずれが生じた場合であっても、液晶配向制御用突起の線幅が、保持容量配線の枝部及び/又はドレイン電極の第二容量形成部の線幅よりも小さいことから、保持容量配線の枝部及び/又はドレイン電極の第二容量形成部と重なる領域から外れた位置に、液晶配向制御用突起が配置される可能性を低減することが可能である。その結果、この形態では、画素毎に又はパネル毎にコントラスト比がばらつくことを防止することができ、本発明のコントラスト比向上の効果をより安定的に奏することができる。同様の観点から、本発明の第一の液晶表示パネルにおいて、上記保持容量配線の枝部は、線状であり、上記液晶配向制御用突起は、線状であり、その線幅が保持容量配線の枝部の線幅よりも小さくてもよい。保持容量配線の枝部及びドレイン電極の第二容量形成部は、画素の開口率の観点から、いずれも線状であることが好ましい。また、保持容量配線の枝部の線幅とドレイン電極の第二容量形成部の線幅とは異なることが好ましい。これにより、保持容量配線の枝部とドレイン電極の第二容量形成部との配置関係にずれが生じた場合であっても、重なり面積がばらつくことを防止することができ、保持容量の値を安定化することができる。なお、線状であるとは、線のように細長い形状であれば特に限定されず、直線状であってもよいし、曲線状であってもよいが、画素内を均等な大きさのドメインに容易に分割する観点からは、直線状であることが好ましい。また、上記保持容量配線の枝部は、直線が折れ曲がった形状であってもよいし、更に複数の枝部に枝分かれしていてもよい。
本発明においては、液晶配向制御用突起の形成領域の遮光に、保持容量配線の枝部を用いる代わりに、ドレイン電極を用いることも可能である。すなわち、本発明は、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子とを備え、かつ、保持容量配線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、上記画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、上記第一基板は、更に第一絶縁膜下に、保持容量配線と接続された透明導電膜を備え、上記ドレイン電極は、保持容量配線及び透明導電膜と第一絶縁膜を介して対向し、かつ液晶配向制御用突起と重なる領域に配置されている液晶表示パネル(本発明の第二の液晶表示パネル)でもある。
本発明の第二の液晶表示パネルにおいて、ドレイン電極は、液晶配向制御用突起と重なる領域に配置された部分が、遮光に利用されるとともに、第一絶縁膜を介して対向する透明導電膜との間に保持容量を形成することができる。これにより、保持容量配線の細線化が可能となり、画素の開口率向上を図ることができる。また、本発明の第二の液晶表示パネルは、画素電極に電極スリットが形成される場合に、透明導電膜に印加される電圧により、電極スリット近傍の液晶分子の配向を安定化させることが可能である。更に、本発明の第二の液晶表示パネルは、画素電極を第二絶縁膜上に有することから、パネル面法線方向から見たときの画素電極と走査信号線やデータ信号線との距離を近づけても、画素電極と走査信号線やデータ信号線との容量が大きくならず、また、画素電極と走査信号線やデータ信号線との短絡が生じにくいことから、画素電極の面積の拡大を図ることが可能である。これにより、高開口率化による表示品位の向上を図ることができる。
本発明の第二の液晶表示パネルの構成としては、上述の構成要素を必須とするものである限り、その他の構成により特に限定されない。以下、本発明の第二の液晶表示パネルの好ましい形態について説明するが、本発明の第一の液晶表示パネルに関する説明と重複する内容については省略する。
上記ドレイン電極の好ましい形態としては、液晶配向制御用突起と重なる領域に配置された部分が、保持容量配線と第一絶縁膜を介して対向する部分の両側に配置されている形態が挙げられる。なかでも、上記ドレイン電極は、液晶配向制御用突起と重なる領域に配置された部分が、保持容量配線と第一絶縁膜を介して対向する部分の同じ位置から両側に伸びた形態がより好ましく、保持容量配線と第一絶縁膜を介して対向する部分に対して線対称に配置されている形態であることが更に好ましい。また、上記液晶配向制御用突起、及び、ドレイン電極の液晶配向制御用突起と重なる領域に配置された部分は、いずれも略線状であり、液晶配向制御用突起の線幅が、ドレイン電極の液晶配向制御用突起と重なる領域に配置された部分の線幅よりも小さいことが好ましい。更に、本発明の第二の液晶表示パネルは、通常、一対の偏光板を備え、一方が第一基板の外側(液晶層側に対して反対側)に設けられ、他方の偏光板が第二基板の外側(液晶層側に対して反対側)に設けられる。このとき、一対の偏光板は、その偏光軸をクロスニコルの関係で配置したものであることが好ましい。
また、本発明は、保持容量配線の代わりに走査信号線を用いて保持容量素子を形成するCs−on−Gate方式に適用することも可能である。すなわち、本発明は、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子を備え、上記走査信号線は、主配線部と、該主配線部に接続され、かつ液晶配向制御用突起と重なる領域に設けられた枝部とを有する液晶表示パネルであってもよい。更に、本発明は、第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、上記第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子とを備え、かつ、走査信号線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、上記画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、上記ドレイン電極は、走査信号線及び透明導電膜と第一絶縁膜を介して対向し、かつ液晶配向制御用突起と重なる領域に配置されている液晶表示パネルであってもよい。
上記走査信号線は、画素電極又はドレイン電極と絶縁膜を介して対向する構造を有することになる。このようなCs−on−Gate方式においても、保持容量配線を用いるCs−on−Common方式と同様に、本発明の作用効果を得ることができる。
以上説明した本発明の第一及び第二の液晶表示パネルにおける各種形態は、適宜組み合わせて用いてもよい。
本発明はまた、上記液晶表示パネルを備えてなる液晶表示装置でもある。本発明の液晶表示装置によれば、本発明の第一の液晶表示パネル又は本発明の第二の液晶表示パネルを構成部材として用いるので、保持容量を確保しつつ、高いコントラスト比を実現することが可能であり、表示品位に優れた液晶表示を実現することができる。なお、本発明の液晶表示装置は、通常では画素電極と共通電極との間に電圧を印加することで形成される電界によって液晶分子の配向を制御し、この配向制御によりバックライト等からの光の透過量を調整して画像を表示する装置である。
本発明の液晶表示装置の構成としては、上述した特徴を有し、更に液晶表示装置が通常有する構成要素を備えたものであればよく、その他の構成において特に限定されるものではない。なお、本発明においては、液晶配向制御用突起と重なる領域に配置された保持容量配線の枝部及び/又はドレイン電極を備える画素により全ての画素が構成されることが好ましいが、液晶配向制御用突起と重なる領域に配置された保持容量配線の枝部及び/又はドレイン電極を備える画素を主体として構成されていればよい。
本発明の液晶表示パネルは、上述のような構成であるので、保持容量を確保しつつ、高いコントラスト比を実現することができる。また、液晶配向制御用突起と重なる領域に配置された保持容量配線の枝部及び/又はドレイン電極により形成された保持容量分に相当する保持容量配線及びそれに対向する電極の面積を削減することが可能となる。したがって、保持容量配線の配線抵抗を許容値以下に抑えることが可能な範囲で、保持容量配線の細線化を図り、画素の開口率を向上させることができる。
以下に実施形態を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1は、実施形態1の液晶表示パネルの一画素の構成を示す平面模式図である。本実施形態の液晶表示パネルは、アクティブマトリクス基板とカラーフィルタ基板との間に液晶層が挟持された構造を有する。図1においては、アクティブマトリクス基板側の画素構成が主に示されており、カラーフィルタ基板を構成する部材については、配向制御用突起10以外の記載が省略されている。図2は、図1に示す液晶表示パネルを線分A−Bにて切断した断面を示す断面模式図である。
本実施形態において、アクティブマトリクス基板は、透明性絶縁基板30上に、走査信号線3及び保持容量配線51と、第一絶縁膜であるゲート絶縁膜4と、ドレイン電極52と、第二絶縁膜である層間絶縁膜5と、画素電極6とが液晶層8側に向かってこの順に積層された構成を有する。基板面法線方向から見ると、矩形状の画素電極6がマトリクス状に複数配列されており、走査信号線3とデータ信号線12とが互いに直交するように画素電極6の周囲に配置されている。走査信号線3とデータ信号線12との交点である画素の隅部には、薄膜トランジスタ(TFT)14が設けられている。
TFT14は、走査信号線3、データ信号線12及びドレイン電極52に接続されたスイッチング素子であり、走査信号線3がTFT14内に突出して形成されたゲート電極上にゲート絶縁膜4を介して半導体層が配置され、該半導体層の一端に、データ信号線12がTFT14内に突出して形成されたソース電極が配置され、他端にドレイン電極52が配置され、ソース電極とドレイン電極52とが間隔をあけて対向するように配置された構成を有する。このような構成を有するTFT14では、走査信号線3を通じてゲート電極に入力される走査信号によって半導体層を流れる電流量の調整が行われ、これによりデータ信号線12を通じてソース電極に入力されるデータ信号のドレイン電極52への伝達が制御される。
保持容量配線51は、保持容量素子の下側(透明性絶縁基板30側)の電極として機能し、データ信号線12と直交する方向、すなわち走査信号線3と平行な方向に画素の中央を横切る主配線部51aと、主配線部51aの両側(主配線部51aの延伸方向に対して両横方向側)に向かって線対称に突出した2本の枝部51b,51cとから構成される。保持容量配線51の全体形状は、枝部51b,51cが2本で略V字形となり、該V字の屈曲部(V字の底部)を主配線部51aが貫通したような形状である。枝部51b,51cは、アクティブマトリクス基板とカラーフィルタ基板とを貼り合せ、基板面法線方向から見たときに、カラーフィルタ基板上に設けられる液晶配向制御用突起10と重なるように、主配線部51aから延伸されている。この枝部51b,51cにより、液晶配向制御用突起10形成領域の遮光と、保持容量の拡大とが可能となる。枝部51b,51cの幅は、基板を貼合せる際の位置合わせのずれにより液晶配向制御用突起10の部分の遮光が不完全になることを防止するために、液晶配向制御用突起10の幅よりも広くなっている。
ドレイン電極52は、保持容量配線51とゲート絶縁膜4を介して重なり、保持容量素子の上側(液晶層8側)の電極として機能する。したがって、ドレイン電極52は、画素の隅部に位置するTFT14のところまで伸びている点、及び、保持容量配線51よりも線幅が細い点を除いて、基板面法線方向から見て保持容量配線51と略同様の形状を有している。すなわち、ドレイン電極52は、保持容量配線51の主配線部51aとゲート絶縁膜4を介して対向する主電極部52aと、保持容量配線51の枝部51b,51cとゲート絶縁膜4を介してそれぞれ対向する2本の枝部52b,52cとから構成される。ドレイン電極52は、主電極部52aにおいて、コンタクトホール13を介して画素電極6に接続されている。また、枝部52bは、画素の隅部に延伸されるとともに、TFT14に接続されている。
本実施形態において、保持容量配線51の枝部51b,51cとドレイン電極52の枝部52b,52cとは、アライメントずれによって両者の重なり面積が変化するのを抑制するために、どちらか一方の線幅が他方の線幅よりも大きく形成されていることが好ましい。図1では、保持容量配線51の枝部51b,51cの線幅がドレイン電極52の枝部52b,52cの線幅よりも大きく形成されている。
また、同じ階層に形成されるメタル(配線及び電極)同士は、短絡することを防止するため、それらのパターニング精度に応じて、一定の距離をとって形成されることが好ましい。同じ階層に形成されるメタルとしては、保持容量配線51及び走査信号線3、ドレイン電極52及びデータ信号線12が挙げられる。すなわち、保持容量配線51の枝部51b,51cと走査信号線3とは、一定の距離をとって形成されることが好ましく、ドレイン電極52の枝部52b,52cとデータ信号線12とは、一定の距離をとって形成されることが好ましい。
更に、不要な容量が形成されることを防止するために、異なる階層に形成されるメタル同士もまた、それらのパターニング精度に応じて、一定の距離をとって形成されることが好ましい。
また、アクティブマトリクス基板の液晶層8側の表面には、垂直配向膜(図示せず)が設けられている。更に、画素電極6には、カラーフィルタ基板上に設けられる液晶配向制御用突起10と平行な方向に、配向制御用の電極スリット6a(抜き部)が形成されている。また、電極スリット6aは、基板面法線方向から見たときに、液晶配向制御用突起10と、一定の間隔を有して、交互に配置されている。
カラーフィルタ基板は、透明性絶縁基板30上に、カラーフィルタ11及びブラックマトリクス(図示せず)と、配向制御用突起10と、共通電極9とが液晶層8側に向かってこの順に積層された構成を有する。カラーフィルタ11は、画素電極6に対向する位置にマトリクス状に配置されており、カラーフィルタ11間の間隙にブラックマトリクスが配置されている。配向制御用突起10は、略線状に形成されている。配向制御用突起10の一部は、保持容量配線51の主配線部51aが画素の中央を横切るようにして分割した画素の半分を更にその対角線に沿って二等分するようなV字状に配置されている。共通電極9は、基板面の全体に配置されている。また、カラーフィルタ基板の液晶層8側の表面には、垂直配向膜(図示せず)が設けられている。
以下、本実施形態の液晶表示パネルの製造方法について説明する。
<アクティブマトリクス基板の製造方法>
まず、ガラス、プラスチック等からなる透明性絶縁基板30上に、走査信号線3、保持容量配線51を形成する。走査信号線3及び保持容量配線51はスパッタリング法等により、チタン、クロム、アルミニウム、モリブデン等の金属膜や、それらの合金膜又は積層膜を成膜する。続いて、フォトリソグラフィ法等の方法でパターニングを行い、走査信号線3及び保持容量配線51を形成する。保持容量配線51の主配線部51aの幅は、配線抵抗による信号遅延により、表示品位を悪化させない許容範囲内であることが好ましい。枝部51b,51cは、カラーフィルタ基板上に設けられる液晶配向制御用突起10と重なる位置に、液晶配向制御用突起10よりも広い幅で形成されることが好ましい。
次に、走査信号線3及び保持容量配線51の上を被覆するように、基板全面にゲート絶縁膜4を形成する。ゲート絶縁膜4は、窒化シリコン、酸化シリコン、金属酸化膜等の絶縁膜により形成される。ゲート絶縁膜4の上にはTFT14のゲート電極と重畳するように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層が形成され、更にその上に、アモルファスシリコンにリン等の不純物をドープしたnアモルファスシリコン等からなる低抵抗半導体層がオーミックコンタクト層として形成される。ゲート絶縁膜4、高抵抗半導体層及び低抵抗半導体層は、プラズマ誘起化学気相成長(Plasma Enhanced Chemical Vapor Deposition:PECVD)法等により成膜された後、フォトリソグラフィ法等によりパターニングされて形成される。
更に、低抵抗半導体層と接続されるように、データ信号線12及びドレイン電極52を形成する。データ信号線12及びドレイン電極52は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜や、それらの合金膜又は積層膜をスパッタリング法等を用いて成膜した後、フォトリソグラフィ法等にて必要な形状にしてパターン形成される。
そして、上述の高抵抗半導体層及び低抵抗半導体層に対して、ソース電極及びドレイン電極52のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行うことによりTFT14を完成する。
次に、層間絶縁膜5が、TFT14、データ信号線12及びドレイン電極52の上部(露出部分)を覆うように基板全面に形成される。層間絶縁膜5としては、感光性アクリル樹脂等の樹脂膜、窒化シリコンや酸化シリコン等の無機絶縁膜、それらの積層膜等が用いられる。例えば、窒化シリコン膜をPECVD法により成膜し、窒化シリコン膜の上に、感光性アクリル樹脂膜をダイコート(塗布)法により成膜する。
続いて、層間絶縁膜5を貫くコンタクトホール13を、保持容量配線51の主配線部51aと重なる位置に形成する。例えば、層間絶縁膜5を構成する感光性アクリル樹脂膜をフォトリソグラフィ法によりパターニングした後、パターニングされた感光性アクリル樹脂膜をマスクにし、ドライエッチング法により、窒化シリコン膜をエッチングすることによってコンタクトホール13用の開口を形成する。
更に、層間絶縁膜5上、及び、コンタクトホール13用の開口内に導電膜を形成する。例えば、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、酸化スズ(SnO)等の透明導電膜や、それらの合金膜又は積層膜をスパッタリング法等により成膜する。これにより、コンタクトホール13が完成する。また、層間絶縁膜5上の導電膜をフォトリソグラフィ法等にて必要な形状にパターニングすることで画素電極6が形成される。パターニングの際には、画素電極6とともに、配向制御用の電極スリット6aも形成される。その後、基板全面に垂直配向膜を形成し、アクティブマトリクス基板が完成する。
<カラーフィルタ基板の製造方法>
まず、ガラス、プラスチック等からなる透明絶縁性基板30上に、ブラックマトリクス(図示せず)及びカラーフィルタ11を形成する。次に、ブラックマトリクス及びカラーフィルタ11を形成した透明性絶縁基板30上に液晶配向制御用突起10を形成する。最初に、フェノールノボラック系感光性樹脂液をスピンコート法により塗布し、乾燥固化させる。続いて、フォトリソグラフィ法により略線状にパターニングする。
次に、液晶配向制御用突起10を形成した基板上に共通電極9を形成する。共通電極9は、例えば、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、酸化スズ(SnO)等の透明導電膜や、それらの合金膜又は積層膜をスパッタリング法等により基板全面に成膜する。その後、共通電極9上に垂直配向膜を形成して、カラーフィルタ基板が完成する。
<液晶表示パネルの組み立て>
次に、アクティブマトリクス基板及びカラーフィルタ基板のうち、少なくとも一方の基板上にスペーサを散布する。なお、上記スペーサを散布する代わりに、あらかじめアクティブマトリクス基板及び/又はカラーフィルタ基板に、樹脂からなる柱状のスペーサを形成しておいてもよい。そして、シール材を用いてアクティブマトリクス基板とカラーフィルタ基板とを貼り合わせる。両基板を貼り合せることにより、アクティブマトリクス基板上に形成した保持容量配線51の枝部51b,51c及びドレイン電極52の枝部52b,52cとカラーフィルタ基板上に形成した液晶配向制御用突起10とが重なった形態となる。なお、アクティブマトリクス基板とカラーフィルタ基板との間には液晶材料が封入されるが、滴下法を用いる場合には、基板の貼合せ前に液晶材料の滴下が行われ、真空注入法を用いる場合には、基板の貼合せ後に液晶材料が注入される。その後、液晶材料が封入された貼合せ基板に、偏光板、位相差フィルム等を貼り付けることにより、液晶表示パネルが完成する。そして、液晶表示パネルに、ゲートドライバ、ソースドライバ、表示制御回路等を実装するとともに、バックライト等と組み合わせることによって、液晶表示装置が完成する。
本実施形態の液晶表示パネルから構成される液晶表示装置は、カラーフィルタ基板の液晶配向制御用突起10に対して、保持容量配線51の枝部51b,51c及びドレイン電極52の枝部52b,52cを重ねて配置しているため、製造工程数の増加なしに、充分な保持容量を確保するとともに、液晶配向制御用突起10に起因する液晶の配向乱れに起因した光漏れを抑制し、高いコントラストを得ることができる。
また、保持容量配線51の枝部51b,51c及びドレイン電極電極52の枝部52b,52cがゲート絶縁膜4を介して配置されることにより形成された保持容量(第二容量)の分だけ、保持容量配線51の主配線部51a及びドレイン電極電極52の主電極部52aがゲート絶縁膜4を介して配置されることにより形成された保持容量(第一容量)を小さくすることができる。すなわち、第二容量の分だけ保持容量配線51の主配線部51aの幅を狭くすることができ、大きい透過面積を有する4つのドメインを形成することができる。更に、図1に示すように、画素内に略V字状に形成された液晶配向制御用突起10により画素が同等の透過面積を有する4つのドメインに分割されることとともに、略V字状に形成された液晶配向制御用突起10に対応して保持容量配線51の枝部51b,51cが画素中央を通る主配線部51aから両側に延伸されることにより、液晶表示装置の表示品位をより効果的に向上させることができる。
なお、図1では、保持容量配線51の枝部51b,51cで液晶配向制御用突起10と重なる位置を遮光する形態が記載されているが、液晶配向制御用突起10と同様に、液晶の配向制御に用いられる電極スリット6aと重なる位置についても遮光する形態としてもよい。また、図1では、TFT14が位置する側(図1中、保持容量配線17に対して下側)の保持容量配線の枝部51bの長さが、反対側(図1中、保持容量配線17に対して上側)の保持容量配線の枝部51cの長さとで同じ(同程度)であるが、異ならせてもよい。
(実施形態2)
図3は、実施形態2の液晶表示パネルの一画素の構成を示す平面模式図である。図3に示すように、本実施形態の液晶表示パネルでは、保持容量配線51の主配線部51a、及び、TFT14が位置する側の枝部51bと重なる位置にドレイン電極53が配置されている。すなわち、ドレイン電極53は、保持容量配線51の主配線部51aとゲート絶縁膜4を介して対向する主電極部53aと、保持容量配線51の枝部51bとゲート絶縁膜4を介して対向する1本の枝部53bとから構成される。したがって、本実施形態の液晶表示パネルは、TFT14が位置する側と反対側の枝部51cと重なる位置にドレイン電極53が設けられていないこと以外、実施形態1の液晶表示パネルと同様の構成を有する。主配線部51a及び枝部51bにより、充分な保持容量が確保できる場合には、本実施形態の液晶表示パネルが好適に用いられる。
(実施形態3)
図4は、実施形態3の液晶表示パネルの一画素の構成を示す平面模式図である。図4に示すように、本実施形態の液晶表示パネルでは、保持容量配線51の主配線部51a、TFT14が位置する側の枝部51bの略全体、及び、TFT14が位置する側と反対側の枝部51cの略半分と重なる位置にドレイン電極54が配置されている。すなわち、ドレイン電極54は、保持容量配線51の主配線部51aとゲート絶縁膜4を介して対向する主電極部54aと、保持容量配線51の枝部51b,51cとゲート絶縁膜4を介してそれぞれ対向する2本の枝部54b,54cとから構成される。本実施形態の液晶表示パネルは、ドレイン電極54の枝部54cの長さと保持容量配線51の枝部51cの長さが異なっており、枝部51cの略全体と重なるように枝部54cが設けられる代わりに、枝部51cの半分と重なるように枝部54cが設けられること以外、実施形態1の液晶表示パネルと同様の構成を有する。本実施形態の液晶表示パネルのように、枝部51cの末端位置と、それに対向する枝部54cの末端位置とを異ならせることによって、保持容量の大きさを容易に調整することができる。
(実施形態4)
図5は、実施形態4の液晶表示パネルの一画素の構成を示す平面模式図である。本実施形態の液晶表示パネルは、アクティブマトリクス基板とカラーフィルタ基板との間に液晶層が挟持された構造を有する。図5においては、アクティブマトリクス基板側の画素構成が主に示されており、カラーフィルタ基板を構成する部材については、配向制御用突起10以外の記載が省略されている。図6は、図5に示す液晶表示パネルを線分C−Dにて切断した断面を示す断面模式図である。
本実施形態の液晶表示パネルは、保持容量配線61に枝部が形成されない代わりに、透明導電膜15が形成されていること以外は、実施形態1と同様の構成を有する。図5に示すように、基板面法線方向から見ると、透明導電膜15は、互いに直交する走査信号線3及びデータ信号線12に囲まれた領域内に画素電極6よりも一回り小さい大きさで設けられている。また、図6に示すように、断面方向から見ると、透明導電膜15は、透明性絶縁基板30の上かつ保持容量配線61の下に設けられている。すなわち、透明導電膜15は、透明性絶縁基板30及び保持容量配線61の層間に設けられている。透明導電膜15の材料としては、画素電極6と同様の材料を用いることができる。
本実施形態では、カラーフィルタ基板の液晶配向制御用突起10に対して、ドレイン電極62を重ねて配置しているため、液晶配向制御用突起10に起因する液晶の配向乱れに起因した光漏れを抑制し、高いコントラストを得ることができる。したがって、ドレイン電極62(主電極部62a及び枝部62b,62c)は、上述のように、遮光性の導電膜を用いて形成されることが好ましい。
また、本実施形態では、ドレイン電極62の主電極部62aと保持容量配線61とで形成される保持容量だけでなく、ドレイン電極62の枝部62b,62cと透明導電膜15との間、及び、透明導電膜15と画素電極6との間においても保持容量が形成されるため、より多くの保持容量を確保することができる。したがって、ドレイン電極62の枝部62b,62cと透明導電膜15との間、及び、透明導電膜15と画素電極6との間において形成された保持容量の分だけ、保持容量配線61の幅を狭くすることができ、大きい透過面積を有する4つのドメインを形成することができる。更に、図5に示すように、画素内に略V字状に形成された液晶配向制御用突起10により画素が同等の透過面積を有する4つのドメインに分割されることとともに、略V字状に形成された液晶配向制御用突起10に対応してドレイン電極62の枝部62b,62cが画素中央を通る保持容量配線61の両側に延伸されることにより、液晶表示装置の表示品位をより効果的に向上させることができる。
図5では、ドレイン電極62で液晶配向制御用突起10と重なる位置を遮光する形態が記載されているが、液晶配向制御用突起10と同様に、液晶の配向制御に用いられる電極スリット6aと重なる位置についても遮光する形態としてもよい。また、図6では、透明導電膜15が保持容量配線61の下に設けられているが、透明導電膜15を保持容量配線61の上に設ける構成にしてもよい。すなわち、保持容量配線61及び透明導電膜15が、透明性絶縁基板30側からこの順に積層されてもよい。
また、本実施形態においては、保持容量配線61に枝部を形成していないが、液晶配向制御用突起10及びドレイン電極62の枝部62b,62cと重なる位置に、保持容量配線の枝部を形成していてもよい。
(実施形態5)
図7は、実施形態5の液晶表示パネルの一画素の構成を示す平面模式図である。図7に示すように、本実施形態の液晶表示パネルでは、保持容量配線71は、画素の中央を横切る主配線部71aと、主配線部71aの両側に向かって2本ずつ線対称に突出した4本の枝部71b,71c,71d,71eとから構成される。また、ドレイン電極72は、保持容量配線71の主配線部71aとゲート絶縁膜を介して対向する主電極部72aと、保持容量配線71の4本の枝部71b,71c,71d,71eのそれぞれとゲート絶縁膜を介して対向する枝部72b,72c,72d,72eとから構成される。このように本発明において、保持容量配線の枝部及びドレイン電極の枝部の本数は特に限定されない。
(実施形態6)
図8は、実施形態6の液晶表示パネルの一画素の構成を示す平面模式図である。図8に示すように、本実施形態の液晶表示パネルでは、画素電極7がV字形状で設けられており、電極スリット7a、液晶配向制御用突起10a及び保持容量配線71の枝部71b,71c,71d,71eは、画素電極7と重なる領域内にV字形状で設けられている。保持容量配線71は、画素の中央を横切る主配線部71aと、主配線部71aの両側に向かって2本ずつ線対称に突出した4本の枝部71b,71c,71d,71eとから構成される。また、ドレイン電極72は、保持容量配線71の主配線部71aとゲート絶縁膜を介して対向する主電極部72aと、保持容量配線71の4本の枝部71b,71c,71d,71eのそれぞれとゲート絶縁膜を介して対向する枝部72b,72c,72d,72eとから構成される。本実施形態の液晶表示パネルでは、画素電極7、電極スリット7a、液晶配向制御用突起10a、保持容量配線71の枝部71b,71c,71d,71e及びドレイン電極72の枝部72b,72c,72d,72eにおけるV字の屈曲部(V字の底部)が、いずれも保持容量配線71の主配線部71a上に位置している。この形態によれば、MVAモードの画素内を液晶配向制御用突起10aにより複数の均一な大きさのドメインに分割することができ、液晶表示装置の表示品位の向上に好適である。
本願は、2007年1月17日に出願された日本国特許出願2007−8125号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
また、本願明細書における「以上」及び「以下」は、当該数値(境界値)を含むものである。
実施形態1の液晶表示パネルの一画素の構成を示す平面模式図である。 図1に示す液晶表示パネルを線分A−Bにて切断した断面を示す断面模式図である。 実施形態2の液晶表示パネルの一画素の構成を示す平面模式図である。 実施形態3の液晶表示パネルの一画素の構成を示す平面模式図である。 実施形態4の液晶表示パネルの一画素の構成を示す平面模式図である。 図5に示す液晶表示パネルを線分C−Dにて切断した断面を示す断面模式図である。 実施形態5の液晶表示パネルの一画素の構成を示す平面模式図である。 実施形態6の液晶表示パネルの一画素の構成を示す平面模式図である。
符号の説明
3:走査信号線
4:ゲート絶縁膜
5:層間絶縁膜
6、7:画素電極
6a、7a:電極スリット
8:液晶層
9:共通電極
10、10a:液晶配向制御用突起
11:カラーフィルタ
12:データ信号線
13:コンタクトホール
14:薄膜トランジスタ
15:透明導電膜
30:透明性絶縁基板
51、61、71:保持容量配線
51a、71a:保持容量配線の主配線部
51b、51c、71b、71c、71d、71e:保持容量配線の枝部
52、53、54、62、72:ドレイン電極
52a、53a、54a、62a、72a:ドレイン電極の主電極部
52b、52c、53b、53c、54b、54c、62b、62c、72b、72c、72d、72e:ドレイン電極の枝部

Claims (10)

  1. 第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、
    該第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、
    該第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子と、保持容量配線とを備え、
    該保持容量配線は、主配線部と、該主配線部に接続され、かつ液晶配向制御用突起と重なる領域に設けられた枝部とを有することを特徴とする液晶表示パネル。
  2. 前記保持容量配線は、枝部が主配線部の両側に配置されていることを特徴とする請求項1記載の液晶表示パネル。
  3. 前記保持容量配線は、枝部が主配線部に対して線対称に配置されていることを特徴とする請求項2記載の液晶表示パネル。
  4. 前記画素電極は、V字形状で設けられており、
    前記液晶配向制御用突起及び保持容量配線の枝部は、画素電極と重なる領域にV字形状で設けられていることを特徴とする請求項1記載の液晶表示パネル。
  5. 前記第一基板は、保持容量配線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、
    該画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、
    該ドレイン電極は、保持容量配線の主配線部と第一絶縁膜を介して対向する第一容量形成部と、保持容量配線の枝部と第一絶縁膜を介して対向する第二容量形成部とを有することを特徴とする請求項1記載の液晶表示パネル。
  6. 前記第二容量形成部は、保持容量配線の枝部と末端の位置が異なることを特徴とする請求項5記載の液晶表示パネル。
  7. 前記保持容量配線の枝部及びドレイン電極の第二容量形成部の少なくとも一方は、線状であり、
    前記液晶配向制御用突起は、線状であり、その線幅が保持容量配線の枝部及び/又はドレイン電極の第二容量形成部の線幅よりも小さいことを特徴とする請求項5記載の液晶表示パネル。
  8. 前記保持容量配線の枝部は、線状であり、
    前記液晶配向制御用突起は、線状であり、その線幅が保持容量配線の枝部の線幅よりも小さいことを特徴とする請求項1記載の液晶表示パネル。
  9. 第一基板と第二基板との間に液晶層が挟持された構造を有する液晶表示パネルであって、
    該第一基板及び第二基板の少なくとも一方は、液晶配向制御用突起を備え、
    該第一基板は、走査信号線と、データ信号線と、画素電極に電気的に接続されたドレイン電極と、スイッチング素子とを備え、かつ、保持容量配線、第一絶縁膜、ドレイン電極、第二絶縁膜及び画素電極がこの順に積層された構造を有し、
    該画素電極は、第二絶縁膜に形成されたコンタクトホールを介してドレイン電極に接続されたものであり、
    該第一基板は、更に第一絶縁膜下に、保持容量配線と接続された透明導電膜を備え、
    該ドレイン電極は、保持容量配線及び透明導電膜と第一絶縁膜を介して対向し、かつ液晶配向制御用突起と重なる領域に配置されていることを特徴とする液晶表示パネル。
  10. 請求項1又は9記載の液晶表示パネルを備えてなることを特徴とする液晶表示装置。
JP2008553952A 2007-01-17 2007-09-04 液晶表示パネル及び液晶表示装置 Expired - Fee Related JP4903230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008553952A JP4903230B2 (ja) 2007-01-17 2007-09-04 液晶表示パネル及び液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007008125 2007-01-17
JP2007008125 2007-01-17
JP2008553952A JP4903230B2 (ja) 2007-01-17 2007-09-04 液晶表示パネル及び液晶表示装置
PCT/JP2007/067192 WO2008087764A1 (ja) 2007-01-17 2007-09-04 液晶表示パネル及び液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2008087764A1 true JPWO2008087764A1 (ja) 2010-05-06
JP4903230B2 JP4903230B2 (ja) 2012-03-28

Family

ID=39635771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553952A Expired - Fee Related JP4903230B2 (ja) 2007-01-17 2007-09-04 液晶表示パネル及び液晶表示装置

Country Status (6)

Country Link
US (1) US8125584B2 (ja)
EP (1) EP2096488B1 (ja)
JP (1) JP4903230B2 (ja)
CN (1) CN101568876B (ja)
AT (1) ATE533081T1 (ja)
WO (1) WO2008087764A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961266B2 (en) * 2006-07-07 2011-06-14 Sharp Kabushiki Kaisha Array substrate, a correcting method thereof, and a liquid crystal display device
RU2475791C1 (ru) * 2009-02-13 2013-02-20 Шарп Кабусики Кайся Подложка матрицы, жидкокристаллическое устройство отображения, электронное устройство
TWI399601B (zh) * 2009-05-27 2013-06-21 Innolux Corp 薄膜電晶體基板及液晶顯示面板
US8665192B2 (en) 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
JP5513052B2 (ja) * 2009-09-30 2014-06-04 株式会社ジャパンディスプレイ 液晶表示装置
EP2463711A4 (en) * 2009-08-07 2013-01-23 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
WO2012070450A1 (ja) * 2010-11-24 2012-05-31 シャープ株式会社 液晶表示パネル及び液晶表示装置
WO2012147629A1 (ja) * 2011-04-27 2012-11-01 シャープ株式会社 液晶表示パネル
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6531313B2 (ja) * 2015-05-01 2019-06-19 凸版印刷株式会社 液晶表示装置
CN106324935B (zh) * 2016-11-10 2019-07-23 深圳市华星光电技术有限公司 一种液晶显示面板及装置
CN112666759A (zh) * 2020-12-30 2021-04-16 Tcl华星光电技术有限公司 液晶显示面板及曲面显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083517A (ja) * 1999-07-09 2001-03-30 Fujitsu Ltd 液晶表示装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339190B2 (ja) 1994-07-27 2002-10-28 ソニー株式会社 液晶表示装置
DE69840759D1 (de) 1997-06-12 2009-05-28 Sharp Kk Anzeigevorrichtung mit vertikal ausgerichtetem Flüssigkristall
US7119870B1 (en) * 1998-11-27 2006-10-10 Sanyo Electric Co., Ltd. Liquid crystal display device having particular drain lines and orientation control window
JP2002040480A (ja) * 2000-07-24 2002-02-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3992922B2 (ja) * 2000-11-27 2007-10-17 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
CN1264059C (zh) * 2001-01-25 2006-07-12 松下电器产业株式会社 液晶显示装置
JP3875125B2 (ja) * 2001-04-11 2007-01-31 シャープ株式会社 液晶表示装置
KR100569718B1 (ko) * 2003-05-20 2006-04-10 삼성전자주식회사 다중 도메인 액정 표시 장치
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US20050094075A1 (en) * 2003-10-29 2005-05-05 Au Optronics Corporation Multi-domain vertical alignment thin film transistor liquid crystal dispaly, color filter substrate and polarizer film applied thereto, and fabricating method thereof
TWI302685B (en) * 2004-03-23 2008-11-01 Au Optronics Corp Mva pixel unit with high opening ratio
US7812893B2 (en) 2004-11-17 2010-10-12 Sharp Kabushiki Kaisha Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate
CN1779536B (zh) * 2004-11-19 2010-05-05 奇美电子股份有限公司 液晶显示器及其存储电容
JP2006154080A (ja) 2004-11-26 2006-06-15 Sharp Corp 液晶表示装置
JP4628801B2 (ja) * 2005-01-19 2011-02-09 シャープ株式会社 液晶表示装置
JP4516466B2 (ja) * 2005-03-29 2010-08-04 シャープ株式会社 液晶表示装置及びその製造方法
JP2007008125A (ja) 2005-07-04 2007-01-18 Kyowa Nissei:Kk 管の接続方法および接続構造並びに管接続装置
TWI323805B (en) * 2005-12-01 2010-04-21 Au Optronics Corp Pixel structure
TWI323819B (en) * 2006-11-09 2010-04-21 Au Optronics Corp Liquid crystal panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083517A (ja) * 1999-07-09 2001-03-30 Fujitsu Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
CN101568876B (zh) 2011-09-28
US20100033643A1 (en) 2010-02-11
JP4903230B2 (ja) 2012-03-28
EP2096488B1 (en) 2011-11-09
WO2008087764A1 (ja) 2008-07-24
US8125584B2 (en) 2012-02-28
EP2096488A4 (en) 2010-07-28
EP2096488A1 (en) 2009-09-02
ATE533081T1 (de) 2011-11-15
CN101568876A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4903230B2 (ja) 液晶表示パネル及び液晶表示装置
US8134674B2 (en) Fringe field switching mode liquid crystal display device
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP4316381B2 (ja) 高開口率の液晶表示装置
US7932964B2 (en) Liquid crystal display device
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
JP2009103797A (ja) 液晶表示装置
EP2835685B1 (en) Liquid crystal display panel
JP5756860B2 (ja) 液晶ディスプレイ
JP5918280B2 (ja) 液晶ディスプレイ
JP5460123B2 (ja) 液晶表示装置
JP4386102B2 (ja) 横電界方式の液晶表示パネル
JP4057579B2 (ja) 水平配列型(ips)の液晶表示素子及びその製造方法
KR20130075528A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
US9921441B2 (en) Array substrate, liquid crystal display device having the same and method for manufacturing the same thereof
KR20210013421A (ko) 액정 표시 장치
JP2005115387A (ja) 薄膜トランジスタ表示板
US20130088668A1 (en) Liquid crystal display device having reduced color shift
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20130034744A (ko) 액정표시장치 및 그 제조방법
KR101551303B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR20120015162A (ko) 액정표시장치 및 그 제조방법
JP2007225860A (ja) アクティブマトリクス基板およびそれを備えた液晶表示装置
WO2012147629A1 (ja) 液晶表示パネル
KR100652219B1 (ko) 횡전계방식 액정표시소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120104

R150 Certificate of patent or registration of utility model

Ref document number: 4903230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees