JPWO2008026712A1 - プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法 - Google Patents

プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法 Download PDF

Info

Publication number
JPWO2008026712A1
JPWO2008026712A1 JP2008532128A JP2008532128A JPWO2008026712A1 JP WO2008026712 A1 JPWO2008026712 A1 JP WO2008026712A1 JP 2008532128 A JP2008532128 A JP 2008532128A JP 2008532128 A JP2008532128 A JP 2008532128A JP WO2008026712 A1 JPWO2008026712 A1 JP WO2008026712A1
Authority
JP
Japan
Prior art keywords
plasma
pulse voltage
pulse
discharge plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008532128A
Other languages
English (en)
Inventor
隆雄 齊藤
隆雄 齊藤
好正 近藤
好正 近藤
寺澤　達矢
達矢 寺澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2008026712A1 publication Critical patent/JPWO2008026712A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させる。直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御する。直流パルス電圧の電圧立ち上がり時間を０．１Ｖ／ｎｓｅｃ以上、１００００Ｖ／ｎｓｅｃ以下とする。または、一つの電源から正パルスと負パルスとを印加して前記放電プラズマの発生と不純物注入とを行う。

Description

本発明は、放電プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法に関するものである。
特開２００４−２７００２２では、パルス幅が１０００ｎｓｅｃ以下のナノパルス電源を使用し、ダイヤモンドライクカーボン膜を大気圧下で成膜することを開示している。
特開平９−３１２２８０においては、パルス放電のオフ時間を０．５μｓ〜３０μｓにてパルス放電を維持することが記載されている。直流パルス電圧のデューティー比が１０％以上と大きく、かついわゆるマイクロ波（２．４５ＧＨｚの高周波）をパルス化している。
特許第３７０５９７７においては、変調周期を１０〜５００μｓとし、かつデューティー比が１０−８０％であることを述べている。本方法においても、プラズマ発生源は０．４−１３．５６ＭＨｚの高周波をパルス化したものをエッチングプロセスに用いている。
特開２００５−１５９０４９においては、高周波の繰り返し周期を１０−１００ｋＨｚとし、かつデューティー比を４０−６０％としたプラズマ発生方法を成膜に利用している。
特開２０００−１２４１９０においては、電子温度が０．２５−１ｅＶの範囲であるプラズマ源が記載されているが、このプラズマ源にはマイクロ波（０．３−１ＧＨｚ）が利用されている。
特許第３６３９７９５において、極性の反転するパルスを重畳した電力を供給し、電子温度３ｅＶ以下、かつ２×１０８ｃｍ−３以下を得ているが、パルスのオフ時間を制御しておらず、電子密度が非常に低い。
特開２００３−２３４３３１には、無機系材料膜をマスクとし有機系材料（Ｌｏｗ−ｋ）膜をエッチングすることが記載されており、また、高密度プラズマ密度を得る場合に、自己バイアスも大きくなり、有機系材料膜にダメージを与えることが記載されている。このダメージについては、特開２００１−１１８８３０にも記載されている。
また、有機材料（Ｌｏｗ−ｋ）膜のアッシング工程は、特開２００５−２５１８３７に記載されている。
また、特許第３６４７３０３には、時間的アフターグローを用いて負イオンを発生させる方法が記載されている。この負イオンはエッチングに利用している。負イオンにより、表面の帯電、ゲート酸化膜の静電破壊やイオンの曲がりによるエッチング形状の異常が回避される。
また、プラズマイオン注入プロセスは特表２００２−５０９６４１に記載されている。しかし、例えば２０ｋｅＶの断続的電圧印加では、ウエハに対する熱的な注入量が大きくなることによって、希望注入深さ以上に拡散が進行することがある。
また、酸化または窒化プロセスはＷＯ２００４／１０７４３０に記載されている。
薄膜堆積やエッチング、不純物注入プロセスにおいては、高電子密度プラズマが必要不可欠である。また、膜質制御用やプラズマ雰囲気内での基板へのダメージ低減のためには、低電子温度のプラズマが注目を浴びている。しかし、高電子密度で低電子温度の放電プラズマを生成させ、維持することは困難である。
本発明者は、このような問題を解決するために、特願２００６−１２２６４において、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させ、直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御することを開示した。
本発明の課題は、放電プラズマの電子密度を向上させ、電子温度を低減させるような放電プラズマを発生させ、利用することである。
第一の発明は、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるプラズマ発生方法であって、
前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、直流パルス電圧の電圧立ち上がり時間が、０．１Ｖ／ｎｓｅｃ以上、１００００Ｖ／ｎｓｅｃ以下であることを特徴とする。
第二の発明は、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させ、放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、半導体への不純物注入を行う方法であって、
直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、一つの電源から正パルスと負パルスとを印加して前記放電プラズマの発生と不純物注入とを行うことを特徴とする。
第三の発明は、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、無機材料膜に対して有機材料膜をエッチングすることを特徴とする、有機材料膜のエッチング方法に係るものである。
第四の発明は、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、負イオンを生成させることを特徴とする、負イオン生成方法に係るものである。
第五の発明は、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、酸化または窒化処理を行うことを特徴とする、酸化または窒化処理方法に係るものである。
また、本発明は、半導体基板を設置するセラミックス製または金属製の支持台、プラズマ処理用のガス導入孔、真空排気孔、対向電極及びデューティー比を０．００１％以上、８．０％以下に制御された直流パルス電圧を発生させる電源を備えることを特徴とする、半導体基材処理装置に係るものである。
従来技術においては、一般的に高周波電源をパルス化した電源を用いてプラズマ発生を行っている。このため、パルスのオフ時間制御を実施している例はなく、いずれもパルスのデューティー比が高い。これは、高周波電源をパルス化したタイプの電源では、パルスのデューティー比が高いためと考えられる。
本発明者は、放電プラズマを生成し、維持させるための直流パルス電圧のデューティー比を著しく低下させ、パルスの休止時間を長くすることを試みた。この結果、プラズマの電子密度を高く維持できる条件下で電子温度を著しく低下させ得ることを見いだした。
従って、このようなプラズマ生成方法は、各種の処理方法に対して好適に適用できることが判明してきた。
図１は、正パルスおよび負パルスの例を示す模式図である。
図２は、本発明の実施に利用できる成膜装置を示す模式図である。
図３は、本発明によるプラズマ発生方法で使用できる装置を模式的に示す図である。
図４は、本発明の実施に利用できる成膜装置を示す模式図である。
図５は、ダイヤモンド膜の位置と膜厚との関係を示すグラフである。
図６は、プラズマイオン注入で利用したパルス電圧の波形図である。
図７は、ウエハ表面からの深さと不純物濃度との関係を示すグラフである。
本発明において、直流パルス電圧のデューティー比は、０．００１％以上、８．０％以下に制御する。これを８．０％以下とすることによって、放電プラズマの電子密度を高く維持しつつ、電子温度を低くすることができる。本発明の観点からは、このデューティー比を５％以下とすることが好ましく、３％以下とすることが更に好ましく、１％以下とすることが一層好ましい。このデューティー比は実際上は０．００１％未満とすることは難しい。
バルス電圧のデューティー比とは次の式で表される。
デューティー比（％）＝
（パルスのオン時間の和／パルス周期）×１００
「パルスのオン時間」とは、パルスの立ち上がり開始からパルスの立ち下り終了までの時間を指す。
「パルスのオン時間の和」とは、１周期に含まれるすべてのパルスのオン時間の合計値である。
例えば、周期１０００μｓｅｃのオン時間１μｓｅｃの正パルスが印加されている場合は、デューティー比は、（１μｓｅｃ／１０００μｓｅｃ）×１００＝０．１％である。
１周期内に正パルスと負パルスとが一つごと含まれている場合には、正パルスのオン時間と負パルスのオン時間との合計値を１周期で除する。例えば、周期１０００μｓｅｃにオン時間１μｓｅｃの正パルスと２μｓｅｃの負パルスが印加されている場合は、デューティー比は、（１μｓｅｃ＋２μｓｅｃ）／１０００μｓｅｃ）＝０．３％である。
本発明においては、放電電極の単位面積あたりの投入電力が１．０Ｗ／ｃｍ２以上において、放電プラズマの電子密度は、１×１０１０ｃｍ−３以上とすることができ、更に好ましくは５×１０１０ｃｍ−３以上とすることができる。また、放電プラズマの電子温度は、１．５ｅＶ以下とすることができ、更に好ましくは１．０ｅＶ以下とすることができる。
好適な実施形態においては、放電プラズマがグロー放電プラズマであるが、ホローカソード放電やストリーマー放電、アーク放電であってもよい。
直流パルス電圧の周波数は特に限定されないが、０．１ｋＨｚ以上、１００ｋＨｚ以下であることが好ましい。
処理ガスの圧力は限定されないが、本発明は低圧力条件下において放電プラズマを生成させるプロセスに対して最も効果的である。この観点からは、処理ガスの圧力が１００Ｐａ以下であることが好ましく、５０Ｐａ以下であることが更に好ましい。この圧力の下限は特にない。
本発明においては、正パルスおよび負パルスの少なくとも一方を印加することが特に好ましく、これによって例えば薄膜を高効率で形成できる。この場合には、正パルスと負パルスとの各印加パターンは特に限定されない。正パルスを複数回連続的に印加したり、負パルスを複数回連続的に印加することもできる。
本発明においては、パルスの半値幅（バイポーラパルスの場合には、正パルスおよび負パルスの各パルス半値幅）は３０００ｎｓｅｃ以下とすることが好ましく、１０００ｎｓｅｃ以下とすることが更に好ましい。これによって放電プラズマの電子密度を高くすることができる。例えば図１に例示するような直流パルス電圧波形１０の場合には、正パルス１１と負パルス１２とが交互に一定周期で印加される。こごで、ｄ１は、正パルス１１の半値幅であり、ｄ２は、負パルス１２の半値幅である。
正パルス１１の大きさは、特に限定されないが、例えば対向電極間の電界強度を０．０１〜１００ｋＶ／ｃｍとすることが好ましく、０．１〜５０ｋＶ／ｃｍとすることが更に好ましい。
負パルス１２の大きさは、特に限定されないが、例えば対向電極間の電界強度を−０．０１〜−１００ｋＶ／ｃｍとすることが好ましく、−０．１〜−５０ｋＶとすることが更に好ましい。
本発明においては、対向電極の間の空間にプラズマを発生させる。この際、対向電極のうち少なくとも一方の電極の上に誘電体を設置することが可能であるが、金属の電極が露出していても構わない。対向電極は、平行平板型、円筒対向平板型、球対向平板型、双曲面対向平板型、同軸円筒型構造を例示できる。
対向電極の一方または双方を被覆する固体誘電体としては、ポリテトラフルオロエチレン、ポリエチレンテレフタレート等のプラスチック、ガラス、二酸化珪素、酸化アルミニウム、窒化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、チタン酸バリウム等の複合酸化物を例示できる。
誘電体の厚さは０．０５〜４ｍｍであることが好ましい。対向電極間距離は特に限定されないが、１〜５００ｍｍであることが好ましい。基材の材質としては、ポリエチレン、ポリプロピレン、ポリスチレン、ポリカーボネート、ポリエチレンテレフタレート、ポリフェニレンサルファイト、ポリエーテルエーテルケトン、ポリテトラフルオロエチレン、アクリル樹脂等のプラスチック、ガラス、セラミック、金属を例示できる。誘電体の形状は特に限定されず、板状、フィルム状、様々な立体形状であってよい。
本発明においては、直流パルス電圧を対向電極間に印加し、プラズマを生成させる。この際、正パルス、負パルスの各パルス波形は特に限定されず、インパルス型、方形波型（矩形波型）、変調型のいずれであってもよい。直流バイアス電圧を同時に印加することができる。
図２は、本発明に利用できる装置を模式的に示す図である。チャンバー１内で放電プラズマの発生を実施する。下部電極５上に基材６が設置されており、基材６と上部電極４とが対向しており、その間の空間に放電プラズマを生じさせる。チャンバー１のガス供給孔２から矢印Ａのように原料ガスを供給し、電極間に静電誘導サイリスタ素子を用いた電源３から、正パルスと負パルスとを含む直流パルス電圧を印加してプラズマを生じさせる。使用済のガスは排出孔８から矢印Ｂのように排出される。下部電極５内には冷媒の流通路９を形成し、流通路９内に矢印Ｃ、Ｄのように冷媒を流通させる。これによって、基材６の温度を所定温度、例えば２０〜１０００℃に制御する。
図４の例では、下部電極５をアースしており、上部電極４を電源３に接続する。電源３から直流パルス電源を印加する。
原料ガスは、すべて混合した後にチャンバー１内に供給できる。また、原料ガスが複数種類のガスおよび希釈ガスを含む場合には、それぞれ別個の供給孔からチャンバー１内に供給することもできる。
直流パルス電圧は、急峻パルス発生電源によって印加できる。このような電源としては、磁気圧縮機構を必要としない静電誘導サイリスタ素子を用いた電源、磁気圧縮機構を備えたサイラトロン、ギャップスイッチ、ＩＧＢＴ素子、ＭＯＦ−ＦＥＴ素子、静電誘導サイリスタ素子を用いた電源を例示できる。
このような電源装置は、具体的には、特許３８１１６８１に記載のものが好ましく利用できる。
第一の発明においては、更に、直流パルス電圧の電圧立ち上がり時間が、０．１Ｖ／ｎｓｅｃ以上、１００００Ｖ／ｎｓｅｃ以下である。
直流パルス電圧の立ち上がり時間（単位時間当りの増加電圧）が大きいほど、具体的には０．１Ｖ／ｎｓｅｃ以上の場合、電極端部でのプラズマ分布が均一化するため、面内プラズマの均一性が高まる。ただし、ここでいう「面内均一性」とは、２次元面のみならず、凹凸構造やトレンチ構造を伴う３次元形状においても同様にいえる。
この観点からは、直流パルス電圧の電圧立ち上がり時間は１．０Ｖ／ｎｓｅｃ以上とすることが好ましく、１０Ｖ／ｎｓｅｃ以上とすることが一層好ましい。
このように直流バルス電圧の立ち上がり時間を大きくすると、均一性の点から、膜形成に好適に利用できるが、特に、半導体プロセスにおける不純物注入にも適している。
第二の発明においては、放電プラズマを発生させた処理ガスをプラズマ源として利用し、半導体への不純物注入を行う。この際、一つの電源から、正パルスと負パルスとを印加して放電プラズマの発生と不純物注入とを行う。例えば、正パルスを印加してプラズマを発生させ、次の負パルスで電極側へのイオンの引き込みを行い、これによって半導体中への不純物注入を行わせる。
第一および第二の発明においては、直流パルス電圧のデューティー比は８．０％以下である。これは、パルス電圧によって実質的に半導体へと熱が注入されている時間が短く、休止時間が長いことを意味している。この結果、イオン注入時に半導体への熱的影響が少なく、このため注入深さが所望深さを超えて深くなることを抑制でき、一定の所望深さの注入を実現しやすい。この点で本発明のプラズマ放電発生法は有益である。
放電プラズマを利用したイオン注入は、本発明によってプラズマを発生させた状態で、例えば特表２００２−５０９６４１記載の方法に従って実施できる。
例えば、ｐ型区の作製にはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などのＩＩＩＡ族からドーパントを選ぶことができる。ドーパントを基板に注入するとき、基板はダイヤモンド基板、シリコン基板、ゲルマニウム基板又はその他のＩＶＡ族元素を選択することができる。シリコンが汎用されている基板材料である。ｎ型区の作製には、リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）などの元素を含むＶＡ族から選択することができるが、リン又はヒ素が好ましい。
ドーパント元素の化合物を構成する元素は、フッ素でもよいが、シリコンやゲルマニウムが好ましい。また、錫（Ｓｎ）、鉛（Ｐｂ）も使用できる。
薄いｐ型区を形成するためによく使用されるドーパントは、３種の元素を持つホウ素化合物である。基板材料と同じ原子と基板材料と固体溶液を形成できるゲルマニウムのような元素を含む。例えばＳｉｘＧｅｙＢｚはシリコン基板で薄いｐ型区を形成できる。
リンとヒ素もｎ型区に汎用されるドーパントである。ｎ型区不純物添加区の形成には、ＳｉｘＰｙ、ＧｅｘＰｙ、ＳｉｘＧｅｙＰｚ又はＳｉｘＡｓｙ、ＧｅｘＡｓｙ、ＳｉｘＧｅｙＡｓｚなどの化合物イオンを使用することができる。
ＳｉＢ２、ＳｉＢ４、ＳｉＢ６などＳｉｘＢｙで表されるホウ素化合物は市場で購入することができる。各化合物は異なった原子数比率のＳｉｘＢｙ化合物イオンを生成できる。当該化合物は室温、常温下で粉末状固体を呈する。
その他にイオン化でき、注入用化合物イオンを生成できる化学反応製品はいずれも同様に使用できる。例えば、ホウ素化合物はＢｘＨｙ、（ＣｕＨｖＯｗ）ｘＢｙ、シリコン化合物はＳｉｘＨｙ、ＳｉｘＣｙＨｚ、（ＣｍＨｎ）ｘＳｉｙ（ＯｕＣｖＨｗ）ｚ、ＳｉｖＣｘＨｙＯｚなどを使用できる。ゲルマニウム化合物ではＧｅｘＢｙ、ＧｅｘＨｙ、ＧｅｘＣｙＨｚ、ＧｅｖＣｘＨｙＯｚ、（ＣｍＨｎ）ｘＧｅｙ（ＯｕＣｖＨｗ）ｚなどが使用できる。各種相（固体、液体、気体）の有機シリコン化合物はいずれも使用でき、ＳｉｗＣｘＨｙＢｚ、ＳｉｖＣｗＨｘＯｙＢｚ、ＳｉｗＨｘＮｙＢｚ、ＳｉｖＣｗＨｘＮｙＢｚなどが含まれる。また、各種相（固体、液体、気体）の有機金属化合物も使用でき、ＧｅｗＢｘＣｙＨｚなどが含まれる。分子式内の下付文字は原子の化合物における数を表す。
一般的にｐ型の化合物イオンは周期表ＩＶＡ族元素を含む化合物とＩＩＩＡ族元素を含む化合物から生成される。ｎ型化合物イオンも同様にＩＶＡ族元素を含む化合物とＶＡ族元素を含む化合物から生成される。例えば、ＳｉｘＢｙ化合物イオンはＳｉＨ４とＢＨ３を原料として合成される。ＧｅｘＢｙ化合物イオンはＧｅＨ４とＢＨ３を原料として合成される。
また、第三の発明においては、直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御して放電プラズマを発生させ、無機材料膜をマスクとして有機材料膜をエッチングする。
本方法によれば、高密度プラズマを利用しつつ、低電子温度によって有機材料膜のエッチングを行う際の有機材料膜の損傷を防止できる。また、有機材料膜のアッシング工程でも同様に膜の損傷を防止できる。
有機材料膜のエッチングやアッシングは、特開２００３−２３４３３１、特開２００１−１１８８３０の記載に従い、本発明によって得られた放電プラズマを利用して実施できる。
すなわち、無機系材料膜をマスクとして有機系材料膜をエッチングする際に、高エッチングレートで、かつ無機系材料膜に対して高エッチング選択比でエッチングする。
例えば、エッチングのための処理ガスとしては、Ｎ２ガス、Ｈ２ガス、Ｏ２ガス、ＣＯガス、ＮＨ３ガス、ＣｘＨｙ（ただし、ｘ、ｙは自然数である）で表されるガス、Ａｒ、Ｈｅ等の希ガスの中から選択された少なくとも１種を用いることができる。Ｎ２ガスとＯ２ガスとの混合ガス、Ｎ２とＨ２との混合ガスが好ましい。
シリコン基板の上に層間絶縁層としてｌｏｗ−ｋ膜である有機系材料膜を形成し、その上に所定のパターンの無機系材料膜を形成する。さらにその上にＢＡＲＣ層を形成し、その上にレジスト膜を形成する。無機系材料膜は、一般的なハードマスク材料でよく、シリコン酸化物、シリコン窒化物、シリコン酸化または窒化物を好適な例として挙げることができる。有機系材料膜は、層間絶縁膜として用いられるｌｏｗ−ｋ膜であり、比誘電率が従来の層間絶縁層材料であるシリコン酸化物よりも極めて小さい。有機系材料系ｌｏｗ−ｋ膜としては、例えば、ポリオルガノシロキサン架橋ビスベンゾシクロブテン樹脂（ＢＣＢ）やＤｏｗＣｈｅｍｉｃａｌ社製のＳｉＬＫ（商品名）やＦＬＡＲＥ（商品名）等のポリアリレンエーテル樹脂（ＰＡＥ）、メチルシルセスキオキサン（ＭＳＱ）等の有機ポリシロキサン樹脂等がある。ここで、有機ポリシロキサンとは、以下に示すように、シリコン酸化膜の結合構造中にＣ、Ｈを含む官能基を含む構造を有するものをいう。
被処理基板は、導体ウエハ、ＬＣＤ基板を例示できる。また、無機系材料膜をマスクとして有機系材料膜をエッチングした場合だけでなく、無機系材料膜に対して選択的に有機系材料膜をエッチングする必要がある場合全てに適用可能である。例えば、Ｓｉウエハ等の被処理基板上に形成されたＳｉＯ２等の無機材料膜をエッチングする際のマスクとして用いられたレジストを除去するアッシングに本発明を適用することが可能である。つまり、アッシングは下地の無機系材料膜を極力エッチングすることなく、有機系材料膜であるレジスト膜を選択的に効率良く除去する必要があることから、本発明をアッシングに適用することにより、良好なアッシング特性を得ることができる。
第四の発明においては、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、負イオンを生成させる。
従来、パルス変調プラズマを用いる方法においては、プラズマがオンとなっている半周期では、正イオンが生成されているため、処理時間の半分でしか負イオンを生成していない。このため、負イオンの発生装置としての効率は低い。
これに対して、本発明では、直流パルス電圧を使用し、かつそのデューティー比を８．０％以下に制御してプラズマ放電の維持に成功した。このような放電プラズマを採用して負イオンを発生させているので、負イオン生成が可能な電圧オフ時間の時間帯が著しく長く、負イオンの生成効率がきわめて高い。その上、本発明の放電プラズマは電子温度が低いので、この点からも負イオンの発生効率が一層高くなる。
この負イオン生成およびエッチング処理は、例えば特許第３６４７３０３の記載に従って実施できる。すなわち、プラズマ発生空間に第一のガスを導入し、プラズマ発生空間内の第一のガスに電気エネルギーを供給してプラズマを発生させ、プラズマ発生空間に連通する負イオン生成空間内に導入されたプラズマに、第二のガスを混合して負イオンを生成し、負イオンを被処理体に供給する。
第一のガスは、Ｆ２，Ｃｌ２，Ｉ２，Ｂｒ２等のハロゲン元素単体のガス、ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ８，ＣＣｌ２Ｆ２，ＣＢｒＦ３，ＣＣｌ４，Ｃ２Ｃｌ２Ｆ４，ＢＣｌ３，ＮＦ３等のハロゲン化合物ガス、Ｏ２，Ｏ３等の酸素を含むガスである。
プラズマ発生空間では、第一のガスを導入した段階で、主に正イオンと電子からなるプラズマが生成されている。そして、このプラズマを負イオン生成空間に導き、このプラズマの温度より温度の低い第二のガスと混合することによって、プラズマの温度を、例えば１ｅＶ程度に急激に低下させる。その結果、プラズマを構成している電子の中性原子への付着確率が増加するため、中性原子と電子の結合や中性分子への電子の付着解離による負イオンの生成が起こる。
また、処理室内に後で導入する第二のガスとしては、フッ素、塩素、臭素、沃素等のハロゲンガス、或いはヘリウム、ネオン、アルゴン、キセノン等の不活性ガスを例示できる。第二のガスは、第一のガスのプラズマより温度が低いガスであれば、分子、中性活性原子、イオン、電子のいずれが含まれていてもよい。前記プラズマより温度の低い第二のガスとしては、電気陰性度の高い負性ガス、例えばフッ素、塩素、臭素、沃素等のハロゲンガスが好ましい。ハロゲンガスのプラズマ中では、中性原子や分子と電子の結合が起こりやすく、負イオンが多量に生成され易い。
生成した負イオンによる処理としては、エッチング、アッシング、クリーニング等の不要物の除去処理を例示できる。
具体的には、シリコン、酸化シリコン、窒化シリコン等のシリコン及びシリコン化合物のエッチング、金属、シリサイド等のエッチング、ホトレジストのアッシング、ホトレジストの変質硬化膜のアッシングやクリーニング、半導体や絶縁体やシリサイドや金属からなる表面上の異物のクリーニング、自然酸化膜の除去を例示できる。
第五の発明においては、処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、放電プラズマによって酸化または窒化処理を行う。
ＷＯ２００４／１０７４３０では、パルス電圧を使用して放電プラズマを生成させ、酸化または窒化処理を行っている。しかし、そのパルス電圧のデューティー比は２０〜８０％である。このようなプラズマでは電子温度が比較的に高く、酸化膜、窒化膜が損傷し、欠陥が発生しやすい。本発明では、直流パルス電圧のデューティー比８．０％以下として低電子温度の放電プラズマを発生させ、維持することに成功しており、これによって酸化または窒化処理が可能である。これによって、酸化膜、窒化膜のダメージや欠陥を抑制し、効率的な酸化または窒化処理が可能である。
本発明では、処理すべき被処理材を支持台上に設置し、前記放電プラズマに対して接触させる。被処理材としては、特に限定されず、例えば公知の電子デバイス用の基材を例示でき、具体的には、半導体材料、液晶デバイス用材料を例示できる。半導体材料としては、単結晶シリコン、シリコンゲルマニウムを主成分とする材料を例示できる。液晶デバイス用材料としては、ポリシリコン、アモルファスシリコンを例示できる。
支持台はセラミックスや金属で形成できる。支持台を金属製とした場合には、支持台を、対向電極の下部電極または上部電極として使用できる。また、支持台をセラミックスで形成した場合には、支持台の中に、対向電極の下部電極または上部電極を埋設することができる。
被処理材の酸化処理を行うための処理ガスは、例えば酸素ガス、あるいは酸素原子を含むガスを例示できる。これらのガスには、不活性ガスを混合してもよい。被処理材の窒化処理を行うためのガスとしては、窒素ガス、あるいは窒素原子を含むガスを例示できる。これらのガスには、不活性ガスを混合してもよい。これらの不活性ガスとしては、クリプトン、キセノン、ヘリウム、アルゴンを例示できる。
（実験１）
図３に示すようなプラズマ生成装置を使用し、グロー放電を生じさせ、プラズマを発生させた。ステンレス製のチャンバー１は略円盤形状であり、チャンバーの高さは３００ｍｍであり、直径φは３００ｍｍである。チャンバー１にはビューウインド１６、ラングミュアプローブ１７およびステンレス製の電極５が固定されている。電極５とチャンバー１との間は絶縁体１４によって絶縁されている。プローブの高さＤは６０ｍｍとし、電極５の直径Ｅは１００ｍｍとする。電源としては、静電誘導サイリスタ素子を用いた直流パルス電源を用いた。
油回転ポンプおよびターボ分子ポンプを用いてチャンバー１内を真空排気し、アルゴンガスを圧力２．６Ｐａとなるように流入させた。ここで、正パルスが周期的に印加されるようにした。正パルスの波高値は＋１０．０ｋＶであり、周波数は１〜１０ｋＨｚである。正パルスの半値幅は１０００ｎｓｅｃである。ここで、直流パルス電圧のデューティー比を、表１に示すように種々変更した。
また負パルスのみが周期的に印加される条件においても実施し、負パルスの波高値は−１０ｋＶであり、周波数は１〜１０ｋＨｚである。負パルスの半値幅は１０００ｎｓｅｃであり、直流パルス電圧のデューティー比を、表１に示すように種々変更した。
また、参考例として、図３に示すようにチャンバーを使用し、上記したような直流パルス電圧ではなく、周波数１３．５６ＭＨｚの高周波電圧を連続的に印加した。高周波電圧値はＶｐｐ＝１０００Ｖとした。Ｖｐｐとは最高電圧値と最低電圧値の差である。連続印加なので、デューティー比１００％である。各例について、プラズマの電子密度と電子温度とをラングミュアプローブ法によって測定した。
Figure 2008026712
 この結果からわかるように、放電電極の単位面積あたりの投入電力１．０Ｗ／ｃｍ２以上において、電子密度が高く、電子温度の低い放電プラズマを発生させることができる。
（実験２）
図２を参照しつつ説明した装置を使用し、前述のようにしてダイヤモンド状炭素の薄膜を製造した。ステンレス製のチャンバー１は略円盤形状であり、チャンバーの高さは３００ｍｍであり、直径φは３００ｍｍである。電源としては、静電誘導サイリスタ素子を用いた直流パルス電源を用いた。
油回転ポンプ及び油拡散ポンプを用いて、チャンバー１内の圧力が１×１０−２〜１×１０−３Ｐａになるまで排気を行った。次いで、アセチレンガスを供給孔から、チャンバー１内圧力が２．６Ｐａになるまで供給した。次いで、上部電極４と下部電極５の間に直流パルス電圧を印加した。
ここで、正パルス１１と負パルス１２とが交互に周期的に印加されるようにした。正パルス１１の波高値は＋１０．０ｋＶであり、負パルス１２の波高値は−１０．０ｋＶであり、正パルスの周波数は１〜５ｋＨｚであり、正パルスと負パルスとの間隔ｔは２０．０μｓｅｃである。正パルス１１の半値幅ｄ１は１５０ｎｓｅｃであり、負パルス１２の半値幅ｄ２は２００ｎｓｅｃである。ここで、直流パルス電圧のデューティー比を、表２に示すように種々変更した。直流パルス電圧を印加して６０分間放電を行い、ダイヤモンド状炭素薄膜７を成膜した。各例における成膜速度を表２に示す。
Figure 2008026712
 表２において、実験２−１〜８においては、ラマン分光装置（日本分光社製、「ＮＲＳ−１０００」）を使用して、ラマン分光分析を行ったところ、約１３６０ｃｍ−１近傍及び１５８０ｃｍ−１近傍にダイヤモンド状炭素に起因した散乱ピークが観察され、ダイヤモンド状炭素膜が形成されていることが分かる。
（実験３）
図２を参照しつつ説明した装置を使用し、前述のようにしてダイヤモンド状炭素の薄膜を製造した。ステンレス製のチャンバー１は略円盤形状であり、チャンバーの高さは３００ｍｍであり、基材の直径φは２００ｍｍである。電源としては、静電誘導サイリスタ素子を用いた電源を用いた。この電源は特許３８１１６８１に記載されているものである。
油回転ポンプ及び油拡散ポンプを用いて、チャンバー１内の圧力が１×１０−２〜１×１０−３Ｐａになるまで排気を行った。次いで、アセチレンガスを供給孔から、チャンバー１内圧力が１．０Ｐａになるまで供給した。次いで、上部電極４と下部電極５の間に直流パルス電圧を印加した。
ここで、負パルス１２のみが周期的に印加されるようにした。負パルス１２の波高値は−１５ｋＶであり、負パルスの周波数は１０ｋＨｚである。負パルス１２の半値幅ｄ２は２００ｎｓｅｃである。ここで、直流パルス電圧のデューティー比は０．８％とし、電圧立ち上り時間は２０Ｖ／ｎｓｅｃとした。直流パルス電圧を印加して６０分間放電を行い、ダイヤモンド状炭素薄膜７を成膜した。
得られたダイヤモンド薄膜の面内膜厚分布を測定することにより、間接的にプラズマの面内均一性を評価した。この結果を図５に示す。図５に示すように、φ２００ｍｍ電極の端部から５ｍｍ部分以外は±８％以内の均一な膜厚分布が得られていることが確認できた。
（実験４）
図２を参照しつつ説明した装置を使用し、プラズマを生成させ、シリコンウエハに不純物を注入した。ステンレス製のチャンバー１は略円盤形状であり、チャンバーの高さは３００ｍｍであり、シリコンウエハの直径φは２００ｍｍである。
油回転ポンプ及び油拡散ポンプを用いて、チャンバー１内の圧力が１×１０−２〜１×１０−３Ｐａになるまで排気を行った。次いで、窒素ガスを供給孔から、チャンバー１内圧力が１．０Ｐａになるまで供給した。次いで、上部電極４と下部電極５の間に直流パルス電圧を印加した。
ここで、正パルスと負パルスとが交互に周期的に印加されるようにした。パルスの形態は図６に示す。正パルスの波高値は＋４ｋＶであり、負パルスの波高値は−１０ｋＶであり、正パルスの周波数は２ｋＨｚであり、正パルスと負パルスとの間隔ｔは６０．０μｓｅｃである。正パルスの半値幅ｄ１は０．８μｓｅｃであり、負パルスの半値幅ｄ２は２００ｎｓｅｃである。ここで、直流パルス電圧のデューティー比は０．８％とし、パルス周期を２ｋＨｚとし、電圧立ち上り時間は２０Ｖ／ｎｓｅｃとした。直流パルス電圧を印加して６０分間放電を行った。
処理後のシリコンウエハにおける不純物（窒素原子）の注入深さを、２次イオン質量分析機（ＳＩＭＳ装置）によって測定した。この結果を図７に示す。横軸は、ウエハ表面からの深さであり、縦軸左側は、シリコン中の窒素の濃度であり、縦軸右側はシリコン元素の２次イオン出力である。この結果からわかるように、表面から一定深さに窒素濃度の顕著なピークが見られ、比較的均一な深さで窒素原子をシリコンウエハ中に注入できたことがわかる。
本発明の特定の実施形態を説明してきたけれども、本発明はこれら特定の実施形態に限定されるものではなく、請求の範囲の範囲から離れることなく、種々の変更や改変を行いながら実施できる。

Claims (7)

  1. 処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるプラズマ発生方法であって、
    前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記直流パルス電圧の電圧立ち上がり時間が、０．１Ｖ／ｎｓｅｃ以上、１００００Ｖ／ｎｓｅｃ以下であることを特徴とする、プラズマ発生方法。
  2. 前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、半導体プロセスにおける不純物注入を行うことを特徴とする、請求項１記載の方法。
  3. 処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させ、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、半導体への不純物注入を行う方法であって、
    前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、一つの電源から正パルスと負パルスとを印加して前記放電プラズマの発生と不純物注入とを行うことを特徴とする、半導体への不純物注入方法。
  4. 処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、無機材料膜に対して有機材料膜を選択的にエッチングすることを特徴とする、有機材料膜のエッチング方法。
  5. 処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、負イオンを生成させることを特徴とする、負イオン生成方法。
  6. 処理ガスに直流パルス電圧を印加することによって放電プラズマを発生させるのに際して、前記直流パルス電圧のデューティー比を０．００１％以上、８．０％以下に制御し、前記放電プラズマを発生させた前記処理ガスをプラズマ源として利用し、酸化または窒化処理を行うことを特徴とする、酸化または窒化処理方法。
  7. 半導体基板を設置するセラミックスまたは金属のステージ、プラズマ処理用のガス導入孔、真空排気孔、対向電極及びデューティー比を０．００１％以上、８．０％以下に制御された直流パルス電圧を発生させる電源を備えることを特徴とする、半導体基材処理装置。
JP2008532128A 2006-08-29 2007-08-24 プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法 Pending JPWO2008026712A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006232520 2006-08-29
JP2006232520 2006-08-29
PCT/JP2007/066955 WO2008026712A1 (fr) 2006-08-29 2007-08-24 procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration

Publications (1)

Publication Number Publication Date
JPWO2008026712A1 true JPWO2008026712A1 (ja) 2010-01-21

Family

ID=39135995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008532128A Pending JPWO2008026712A1 (ja) 2006-08-29 2007-08-24 プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法

Country Status (3)

Country Link
US (1) US7914692B2 (ja)
JP (1) JPWO2008026712A1 (ja)
WO (1) WO2008026712A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184473A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd ガスバリア性フィルムとその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427905A (en) 1994-07-13 1995-06-27 Polaroid Corporation Thermally processable image-recording material including reductone developing agent
JP4578412B2 (ja) * 2006-01-20 2010-11-10 日本碍子株式会社 放電プラズマ発生方法
JP5021556B2 (ja) * 2008-04-30 2012-09-12 株式会社ニッシン 放電装置
US8994270B2 (en) * 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
WO2010018783A1 (ja) * 2008-08-11 2010-02-18 日本碍子株式会社 ガス改質装置
US8664561B2 (en) * 2009-07-01 2014-03-04 Varian Semiconductor Equipment Associates, Inc. System and method for selectively controlling ion composition of ion sources
US20110297532A1 (en) * 2010-06-07 2011-12-08 General Electric Company Apparatus and method for producing plasma during milling for processing of material compositions
US20120000606A1 (en) * 2010-07-02 2012-01-05 Varian Semiconductor Equipment Associates, Inc. Plasma uniformity system and method
JP5865617B2 (ja) * 2010-07-15 2016-02-17 太陽誘電ケミカルテクノロジー株式会社 プラズマ発生方法及びそのための装置
DE102010055889B4 (de) * 2010-12-21 2014-04-30 Ushio Denki Kabushiki Kaisha Verfahren und Vorrichtung zur Erzeugung kurzwelliger Strahlung mittels einer gasentladungsbasierten Hochfrequenzhochstromentladung
CN102127755B (zh) * 2011-02-17 2014-04-30 中国科学技术大学 直流辉光等离子体装置及金刚石片的制备方法
DE102011105645A1 (de) * 2011-06-07 2012-12-13 Oerlikon Trading Ag, Trübbach Entschichtungsverfahren für harte Kohlenstoffschichten
US9117636B2 (en) 2013-02-11 2015-08-25 Colorado State University Research Foundation Plasma catalyst chemical reaction apparatus
US9269544B2 (en) 2013-02-11 2016-02-23 Colorado State University Research Foundation System and method for treatment of biofilms
DE102013203648A1 (de) * 2013-03-04 2014-09-04 INP Greifswald Leibniz-Institut für Plasmaforschung und Technologie e. V. Verfahren und vorrichtung zur plasmabehandlung von hohlkörpern
US9532826B2 (en) 2013-03-06 2017-01-03 Covidien Lp System and method for sinus surgery
US9555145B2 (en) 2013-03-13 2017-01-31 Covidien Lp System and method for biofilm remediation
US10237962B2 (en) 2014-02-26 2019-03-19 Covidien Lp Variable frequency excitation plasma device for thermal and non-thermal tissue effects
KR20160058499A (ko) 2014-11-17 2016-05-25 삼성전자주식회사 반도체 소자, 및 그 반도체 소자의 제조방법과 제조장치
US10524849B2 (en) 2016-08-02 2020-01-07 Covidien Lp System and method for catheter-based plasma coagulation
US11153960B1 (en) * 2018-06-08 2021-10-19 Innoveering, LLC Plasma-based electro-optical sensing and methods
JP2020095793A (ja) * 2018-12-10 2020-06-18 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10219456A (ja) * 1997-02-04 1998-08-18 Mitsubishi Heavy Ind Ltd 超短パルスパワー電源方式プラズマｃｖｄ装置
JP2002509641A (ja) * 1995-08-14 2002-03-26 アドバンスド マテリアル エンジニアリング リサーチ 薄不純物添加区半導体デバイスの製造方法
JP2002151295A (ja) * 2000-11-13 2002-05-24 Yaskawa Electric Corp 放電発生装置
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2004055362A (ja) * 2002-07-19 2004-02-19 Haiden Kenkyusho:Kk プラズマ発生方法及びプラズマ発生装置
JP2004337345A (ja) * 2003-05-15 2004-12-02 Ngk Insulators Ltd 脱臭装置及び脱臭方法
JP2005508068A (ja) * 2001-10-31 2005-03-24 ジェイ． フューゴ，リチャード 特定的に同調された高周波電磁界発生器を備える、物質のプラズマ切込み用装置
JP2005085586A (ja) * 2003-09-08 2005-03-31 Sekisui Chem Co Ltd 放電プラズマ処理方法および放電プラズマ処理装置
JP3647303B2 (ja) * 1998-09-22 2005-05-11 キヤノン株式会社 プラズマ処理装置及びそれを用いた処理方法
JP2005129484A (ja) * 2003-10-03 2005-05-19 Mitsui Chemicals Inc 放電プラズマ発生方法及び装置
JP2006219748A (ja) * 2005-02-14 2006-08-24 Sharp Corp 表面処理方法
JP2007194110A (ja) * 2006-01-20 2007-08-02 Ngk Insulators Ltd 放電プラズマ発生方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354381A (en) * 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5457625A (en) * 1994-04-13 1995-10-10 The M. W. Kellogg Company Maximizing process production rates using permanent constraints
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
JPH09312280A (ja) 1996-05-22 1997-12-02 Sony Corp ドライエッチング方法
JP3042450B2 (ja) * 1997-06-24 2000-05-15 日本電気株式会社 プラズマ処理方法
US6217704B1 (en) * 1998-09-22 2001-04-17 Canon Kabushiki Kaisha Plasma processing apparatus
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
GB9824306D0 (en) * 1998-11-05 1998-12-30 Isis Innovation Method for producing dendritic dells
JP2001011622A (ja) * 1999-06-23 2001-01-16 Sony Corp 絶縁物の表面処理方法、プリンタヘッド及び記録媒体用基材
JP4523094B2 (ja) * 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法
JP3705977B2 (ja) 1999-12-03 2005-10-12 松下電器産業株式会社 ゲート電極の形成方法
JP3639795B2 (ja) 2000-03-13 2005-04-20 キヤノン株式会社 薄膜の製造方法
EP1134303B1 (en) * 2000-03-13 2010-06-09 Canon Kabushiki Kaisha Thin film production process
US20030046130A1 (en) * 2001-08-24 2003-03-06 Golightly Robert S. System and method for real-time enterprise optimization
JP3811681B2 (ja) * 2002-06-12 2006-08-23 日本碍子株式会社 高電圧パルス発生回路
JP4738724B2 (ja) 2003-02-18 2011-08-03 日本碍子株式会社 薄膜の製造方法
TW200511430A (en) 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2005159049A (ja) 2003-11-26 2005-06-16 Tokyo Electron Ltd プラズマ成膜方法
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7257459B1 (en) * 2006-12-27 2007-08-14 Advanced Micro Devices, Inc. Method and apparatus for scheduling pilot lots

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002509641A (ja) * 1995-08-14 2002-03-26 アドバンスド マテリアル エンジニアリング リサーチ 薄不純物添加区半導体デバイスの製造方法
JPH10219456A (ja) * 1997-02-04 1998-08-18 Mitsubishi Heavy Ind Ltd 超短パルスパワー電源方式プラズマｃｖｄ装置
JP3647303B2 (ja) * 1998-09-22 2005-05-11 キヤノン株式会社 プラズマ処理装置及びそれを用いた処理方法
JP2002151295A (ja) * 2000-11-13 2002-05-24 Yaskawa Electric Corp 放電発生装置
JP2005508068A (ja) * 2001-10-31 2005-03-24 ジェイ． フューゴ，リチャード 特定的に同調された高周波電磁界発生器を備える、物質のプラズマ切込み用装置
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2004055362A (ja) * 2002-07-19 2004-02-19 Haiden Kenkyusho:Kk プラズマ発生方法及びプラズマ発生装置
JP2004337345A (ja) * 2003-05-15 2004-12-02 Ngk Insulators Ltd 脱臭装置及び脱臭方法
JP2005085586A (ja) * 2003-09-08 2005-03-31 Sekisui Chem Co Ltd 放電プラズマ処理方法および放電プラズマ処理装置
JP2005129484A (ja) * 2003-10-03 2005-05-19 Mitsui Chemicals Inc 放電プラズマ発生方法及び装置
JP2006219748A (ja) * 2005-02-14 2006-08-24 Sharp Corp 表面処理方法
JP2007194110A (ja) * 2006-01-20 2007-08-02 Ngk Insulators Ltd 放電プラズマ発生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184473A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd ガスバリア性フィルムとその製造方法

Also Published As

Publication number Publication date
WO2008026712A1 (fr) 2008-03-06
US20080122368A1 (en) 2008-05-29
US7914692B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JPWO2008026712A1 (ja) プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法
US9362131B2 (en) Fast atomic layer etch process using an electron beam
US7138067B2 (en) Methods and apparatus for tuning a set of plasma processing steps
JP6509495B2 (ja) 半導体製造用の内部プラズマグリッドの適用
US9147581B2 (en) Dual chamber plasma etcher with ion accelerator
US20200075346A1 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
JP5172352B2 (ja) パルス化高周波源電力を使用する選択プラズマ再酸化プロセス
TWI310966B (ja)
JP2007194110A (ja) 放電プラズマ発生方法
KR101117450B1 (ko) 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
TW541572B (en) Method of processing a surface of a workpiece with use of positive and negative ions generated in plasma or neutral particles generated by the positive and negative ions
WO1993018201A1 (en) Plasma implantation process and equipment
JP2007092108A (ja) 機能性薄膜の形成方法及び機能性薄膜形成装置
US20080011426A1 (en) Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
US6504159B1 (en) SOI plasma source ion implantation
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
JP2000068227A (ja) 表面処理方法および装置
JP2774367B2 (ja) プラズマプロセス用装置および方法
KR102442816B1 (ko) 비-이극성 전자 플라즈마에 의해 이방성 및 모노-에너제틱 뉴트럴 빔을 제공하기 위한 방법 및 장치
JP4527432B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20190002618A (ko) Ｖｈｆ ｚ－코일 플라즈마 소스
CN109075068B (zh) 蚀刻方法
CN111801784B (zh) 利用环形沿面放电等离子装置的点状蚀刻模块以及点状蚀刻模块的蚀刻轮廓的控制方法
JP3519066B2 (ja) プラズマプロセス用装置
Ray et al. Optimization of a plasma immersion ion implantation process for shallow junctions in silicon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204