JP2004055362A - プラズマ発生方法及びプラズマ発生装置 - Google Patents

プラズマ発生方法及びプラズマ発生装置 Download PDF

Info

Publication number
JP2004055362A
JP2004055362A JP2002211744A JP2002211744A JP2004055362A JP 2004055362 A JP2004055362 A JP 2004055362A JP 2002211744 A JP2002211744 A JP 2002211744A JP 2002211744 A JP2002211744 A JP 2002211744A JP 2004055362 A JP2004055362 A JP 2004055362A
Authority
JP
Japan
Prior art keywords
power supply
arm
voltage
electrodes
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002211744A
Other languages
English (en)
Other versions
JP4016325B2 (ja
Inventor
Koichi Matsunaga
松永 浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HAIDEN KENKYUSHO KK
Original Assignee
HAIDEN KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HAIDEN KENKYUSHO KK filed Critical HAIDEN KENKYUSHO KK
Priority to JP2002211744A priority Critical patent/JP4016325B2/ja
Publication of JP2004055362A publication Critical patent/JP2004055362A/ja
Application granted granted Critical
Publication of JP4016325B2 publication Critical patent/JP4016325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】電極へ印加する電圧の立ち上がり時間を改善でき、大気圧近傍の圧力下でのグロー放電により、ストリーマにならない安定したプラズマ発生を実現できるようにする。
【解決手段】両電極間で誘電体バリア放電によりプラズマを発生させる場合、両電極A・Bに、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加する。一方の電極又は両方の電極の高電圧を可変して、プラズマ中のイオンと電子のバランスを調整する
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、誘電体バリア放電によりプラズマを発生させるプラズマ発生方法及びプラズマ発生装置に関し、プラズマを利用した、表面改質(濡れ性、接着性、親水性、撥水性等の改善)やイオンプレーティング、洗浄、エッチング、アッシング、殺菌、スパッタリング、水の分解・分析、光の分解・分析、CVD(Chemical Vapor Deposition)、コロナ処理、帯電、除電、人工ダイヤモンド膜形成、オゾン処理等に広範囲に適用できるものである。
【0002】
【従来の技術】
従来、大気圧中でプラズマを発生させる場合、2極の誘電体電極間に正弦波状の高周波高電圧又は高周波パルス高電圧を印加して行っていた。
特許第3040358号公報には、大気圧近傍の圧力下で、両電極間で誘電体バリア放電によりグロー放電プラズマを発生させる場合、片方の電極を接地電位として基準に取り、他方の電極に正、負が交互に連続的に繰り返す高電圧パルスを印加し、そのパルスの立ち上がりを急峻にすることで、プラズマ処理効率を向上させる技術が開示されている。
【0003】
【発明が解決しようとする課題】
しかし、このように印加電圧パルスの立ち上がりを急峻にしても、印加する発振周波数を高くすると、どうしてもストリーマを含んだ放電となり、発振周波数を下げ気味(1〜3KHz)にして使用しているのが現状であった。
【0004】
その原因を究明し、改善するために、本発明者は次のような種々の実験を試みた。
<テスト1>
先ず、図1に示すように、対向面が誘電体で覆われた両電極A・Bに印加する高電圧を、一方の電極Aには正極性のパルス波(矩形波)、他方の電極Bには負極性のパルス波として同時に印加することで、放電開始電圧の改善ができると想ったが、ストリーマを多く含んだバラバラの放電となり、パルスの立ち上がり時間を極力短くしても改善できず、印加電圧を通常の倍近く(空気中の場合、通常7KVで放電、これに対して15KV)印加してもなかなか放電しなかった。この現象は、誘電体間でチャージアップが起こり、印加電圧を上げても放電できず、ストリーマを多く含んだバラバラの放電となったと考えられる。
【0005】
<テスト2>
次に、図2に示すように、片側の電極Bを接地し、反対側の電極Aに片極性の高電圧パルスを印加してみた。この場合もやはりテスト1と同様に、印加電圧を高くしてもグロー放電にはならず、バラバラの放電であった。やはりこれも、誘電体が介在している電極A・B間でチャージアップが起こり、プラズマ電流が流れなくなるためと考えられる。
<テスト3>
次に、図3に示すように、片方の電極Bをアースして両電極A・B間に正負に繰り返すバイポーラの高電圧パルス波を印加してみた。この場合は、13KV(空気中)で放電開始となり、繰り返し周波数が3KHz以下で比較的きれいなグロー放電となった。しかし、繰り返し周波数を高くして10KHz以上にすると、やはりストリーマ放電となってしまった。
【0006】
何故、繰り返し周波数を高くするとストリーマ放電になるのかを考察すると、片側が接地電極なため、電極ギャップ中を仮想の接地と考えると、次のように電荷の分布が違うのではないかと推定される。
【0007】
図4の等価回路で示すように、電極間に誘電体が介在している電極Aの表面と仮想接地間、及び電極Bの表面と仮想接地間には、それぞれ浮遊容量CS1とCS2が存在しており、これらの静電容量値は異なっていると考えられ、静電容量CA、Cg、CBはチャージ、ディスチャージが行われるが、静電容量値が異なるCS1とCS2は、的確にディスチャージが行われないために、残留電荷が残り、繰り返し周波数を高くするとチャージ、ディスチャージが正常に行われなくなり、バラバラの放電(ストリーマ放電)になってしまうと考えられる。
【0008】
そこで、図5に示すように、両電極A・Bに、極性が正負対称で位相が重複して正負がそれぞれ交互となる高電圧のパルス波(矩形波)を同時に印加してみた。この場合は、繰り返し周波数(20KHz)を高くしても、グロー状の明るい良好な放電が安定して得られた。
【0009】
この場合の等価回路を図6に示す。図5に示すような対称パルス波を両電極A・Bに同時に印加すると、電極Aと仮想接地間、電極Bと仮想接地間の浮遊容量CS1、CS2は同じ値となる。そのため、繰り返し周波数を高くしても、両電極A・B間でチャージ、ディスチャージが規則的に的確に行われて残留電荷が残らず、電極ギャップ空間では、グロー状のプラズマを安定して発生できることになる。また、図3に示したような零点を基準として正負の電圧が繰り返す高電圧に比べ、放電開始電圧は1/2以下となり、立ち上がり時間が改善できる。
【0010】
【課題を解決するための手段】
本発明者は、上記のような試行錯誤と実験を経て、誘電体の介在により両電極A・B間で残留電荷が生じ、これがストリーマ放電を生じさせる要因になっているとの考えから、図5及び図6に示したようにすればそれを解消できるとの知見を見出し、これを根拠とした本発明に到達したものである。
【0011】
すなわち、本発明のプラズマ発生方法は、両電極間で誘電体バリア放電によりプラズマを発生させるに当たり、両電極に、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加することを要旨とする。
【0012】
大気圧中でプラズマを発生させるためには、両電極に印加する電圧の時間幅を極力短くすることが好ましいが、半導体スイッチング素子を使用して生成する高電圧のパルス幅は、最小が1.5μs〜2.0μs程度で、nsレベルの幅を得るのは非常に困難である。また、サイン波状の高電圧では、どうしても周期が長く、放電開始までの印加時間が必然的に長くなってしまう。放電開始後に必要以上に高電圧の印加時間を長くするのは、電力浪費などの観点から無駄なことで、短ければ短いほど良い。
【0013】
そこで、図7に示すように、両電極に同時に印加する高電圧をパルスとして、その立ち上がり時点を両電極間で少しずらせば、放電電流波形は、そのずれ時間で極性が瞬時に反転するインパルスとなるので、放電に要する電圧印加時間を必要最低限まで短縮できる。
【0014】
このようなことから、本発明において「位相が重複している」とは、図5に示したように、両電極に同時に印加される高電圧の位相が両電極間で完全に一致して、両電極間での波形の立ち上がり時点が時間軸上で同期している場合に限らず、図7に示したように、逆極性のパルスの立ち上がり時点は両電極間でずれてはいるが、一方の電極側で例えば正の電圧が印加されているとき、他方の電極側では負の電圧が同時に印加されて、その電圧持続時間が時間軸上で部分的に重複している場合も含めた意味である。
【0015】
一方の電極又は両方の電極の高電圧を可変すれば、プラズマ中のイオンと電子のバランスを調整して、プラズマを安定化できる。その場合、印加する電圧の正負両方の極性を可変しても、片方の極性を可変してもよい。
【0016】
本発明は、大気圧近傍の圧力下でグロー放電させるのに好適である。
【0017】
本発明のプラズマ発生装置では、電源装置が、両電極に対し、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加する。
【0018】
電源装置として半導体高圧スイッチング方式とパルストランス方式とがあり、前者の方式の場合には、正極性の直流高電圧を発生する正極性直流高電圧電源、負極性の直流高電圧を発生する負極性直流高電圧電源、これら正負の直流高電圧を、トーテムポール形に接続した半導体スイッチング素子のオン・オフにより、極性が正負対称で位相が重複して正負がそれぞれ交互となる一対の高電圧のパルスとして両電極に印加するインバータ回路とを備えている。
【0019】
半導体高圧スイッチング方式の場合、インバータ回路の好ましい具体的回路は、図8に示すように、正極性直流高電圧電源+HVから上アームSW1、中間アームSW2、下アームSW3を経てアースに至るとともに、これら中間アームSW2と下アームSW3の中点から分岐アームSW4を介して負極性直流高電圧電源−HVへ至る第1の組と、これとは並列に正極性直流高電圧電源+HVから上アームSW5、中間アームSW6、下アームSW7を経てアースに至るとともに、これら中間アームSW6と下アームSW7の中点から分岐アームSW8を介して負極性直流高電圧電源−HVへ至る第2の組とで構成される。
【0020】
各アームは、図9に示すように、FET等の半導体スイッチング素子を耐圧のために多段接続し、各半導体スイッチング素子につきダイオードを並列接続したもので、誘電体が介在している両電極A・Bの一方の電極Aには、上アームSW1と中間アームSW2との中点での電圧が印加され、他方の電極Bには、上アームSW5と中間アームSW6との中点での電圧が印加される。6つのアームの半導体スイッチング素子は、次の表3に示す1番目から4番目の繰り返し順序でオン・オフされる。これにより図10のタイミングチャートに示すように、両電極A・Bには、極性が正負対称で位相が一致して正負がそれぞれ交互となる高電圧のパルス波が印加されることになる。
【表3】
Figure 2004055362
【0021】
表3の2番目のとき、電極Aと電極Bには、同位相で極性が逆のパルス高電圧が同時に印加されるため、電極の片方を接地電極としてもう一方の電極に高電圧を印加した場合に比べ、2倍の電圧が両電極A・B間に印加され、これらの空間ギャップに2倍の電界が発生する。また、電圧が立ち上がった瞬間、正、負の電圧が同時に立ち上がるため、電極の片方を接地電極としてもう一方の電極に印加した場合に比べ、放電開始電圧が2倍ほど速くなり、立ち上がり時間が改善される。表3の2番目が完了した後、今度は4番目になると、一方の電極Aとアース間、他方の電極Bとアース間は逆極性の電圧が同時に加わる。図11及び図12にこのような作用を示す。
【0022】
かかる作用により、電極Aとアース間、両電極A・B間、電極Bとアース間において、先に正又は負のパルス高電圧でチャージした電荷分はディスチャージされ、電極A・B間にはチャージが残らず無チャージ状態に繰り返し戻る。従って、正、負逆極性のしかも同位相で交互に反転するパルス高電圧の印加により、両電極A・B間にプラズマ電流がスムーズに流れ、ストリーマ放電にはならない。電極A・Bに印加するパルス高電圧の繰り返し周波数を高くすると、電極A・B間で発生するプラズマの残留電荷が残る場合もあるが、正極性直流高電圧電源+HVと負極性高電圧直流電源−HVの双方又はいずれか一方の印加電圧を調整すれば、両電極A・B間の空間に存在する電子とイオンのバランスをとることができるので、大気圧下でプラズマを安定して発生できる。
【0023】
後者のパルストランス方式の電源装置の場合には、直流電圧を発生する直流電源、その直流電圧を、トーテムポール形に接続した半導体スイッチング素子のオン・オフにより、極性が正負対称で位相が重複して正負がそれぞれ交互となる一対のパルスとするインバータ回路と、該一対のパルスを高電圧に昇圧して両電極に印加する一対のパルストランスとを備えている。
【0024】
パルストランス方式の場合、インバータ回路の好ましい具体的回路は、図13に示すように、第1の直流電源+E1から上アームSW1、下アームSW2を経てアースに至る第1組と、第2の直流電源+E2から上アームSW3、下アームSW4を経てアースに至る第2組と、第1組とは並列で、第1の直流電源+E1から上アームSW5、下アームSW6を経てアースに至る第2組と、第3組とは並列で、第2の直流電源+E2から上アームSW7、下アームSW8を経てアースに至る第4組とで構成され、第1組の上下のアームSW1・SW2の中点と第2組の上下のアームSW3・SW4の中点が第1のパルストランスT1の一次側に接続され、第3組の上下のアームSW5・SW6の中点と第4組の上下のアームSW7・SW8の中点が第2のパルストランスT2の一次側に接続され、全体として2組のフルブリッジ回路構成となっている。
【0025】
そして、FET等の半導体スイッチング素子を図9に示すように多段に積み重ねた各アームの半導体スイッチング素子が、前記の表3に示す繰り返し順序でオン・オフされ、誘電体が介在している両電極A・Bの一方の電極Aには、第1のパルストランスT1の二次電圧が印加され、他方の電極Bには、第2のパルストランスT2の二次電圧が印加される。
【0026】
図13に示すように、第1及び第2のアームSW1・SW2、第5及び第6のアームSW5・SW6は、第1の直流電源+E1から電源供給される。また、第3及び第4のアームSW3・SW4、第7及び第8のアームSW7・SW8は、第2の直流電源+E2から電源供給される。
【0027】
第1のアームSW1の半導体スイッチング素子がオフとなると、第2のパルストランスT2に正の半サイクル分が入力され、2次側に出力する。このとき、第7のアームSW7の半導体スイッチング素子はオン、第8のアームSW8の半導体スイッチング素子がオフとなり、第2のパルストランスT2に負の半サイクルが入力され、2次側に出力する。第1のアームSW1による正の電圧は、第1の直流電源+Eによって得られ、第7のアームSW7による負の電圧は、第2の直流電源+E2によって得られるため、出力側の正負の電圧値は波高値の違った出力となる。そして、第1のアームSW1の半導体スイッチング素子がオフ、第2のアームSW2の半導体スイッチング素子がオン、第7のアームの半導体スイッチング素子SW7がオフ、第8のアームSW8の半導体スイッチング素子がオンとなり、ワンサイクル分が完了する。
【0028】
次に、第3のアームSW3の半導体スイッチング素子がオン、第4のアームSW4の半導体スイッチング素子がオフとなり、第1のパルストランスT1に負の半サイクル分が入力され、2次側に出力する。第3のSW3は、第2の直流電源+E2により得られた電圧となる。同時に、第5のアームSW5の半導体スイッチング素子がオン、第6のアームSW6の半導体スイッチング素子がオフとなり、第2のパルストランスT2に正の半サイクル分が入力され、2次側に出力する。第5のアームSW5の電圧は第1の直流電源+E1によって得られるため、出力側の正負の電圧値はやはり波高値の違った出力となる。このような構成にすることで、図14に示すように、正負の各々の電圧を調整できる。
【0029】
半導体高圧スイッチング方式とパルストランス方式のいずれの場合にも、各アームの半導体スイッチング素子へのゲートパルスの幅を調整、又は、ゲートパルスの繰り返し周波数を調整することにより、プラズマ発生条件を調整できる。
【0030】
【発明の実施の形態】
次に、本発明の実施の形態を図面に基づいて詳細に説明する。
【0031】
図15は、電源装置が半導体高圧スイッチング方式の場合の全体の回路構成を示す。外部電源(商用交流電源)からの電圧は、起動スイッチ1をオンにすることにより、シーケンス回路2を介して正極性直流高電圧電源3及び負極性直流高電圧電源4に入力され、正極性直流高電圧電源3からは正極性の直流高電圧、負極性直流高電圧電源4からは負極性の直流高電圧が同時に出力され、インバータ回路5に印加される。正極性直流高電圧電源3及び負極性直流高電圧電源4は、それぞれの出力設定器3a・4aにて出力電圧を個別に調整できるようになっている。
【0032】
インバータ回路5は、図8に示した回路構成と同じであって、正極性直流高電圧電源3側から上アームSW1、中間アームSW2、下アームSW3を経てアースに至るとともに、これら中間アームSW2と下アームSW3の中点から分岐アームSW4を介して負極性直流高電圧電源4へ至る第1の組と、これとは並列に正極性直流高電圧電源4側から上アームSW5、中間アームSW6、下アームSW7を経てアースに至るとともに、これら中間アームSW6と下アームSW7の中点から分岐アームSW8を介して負極性直流高電圧電源4へ至る第2の組とで構成される。
【0033】
各アームは、図9に示したように、FET等の半導体スイッチング素子を耐圧のために多段接続し、各半導体スイッチング素子につきダイオードを並列接続したもので、誘電体が介在している両電極A・Bの一方の電極Aには、上アームSW1と中間アームSW2との中点での電圧が印加され、他方の電極Bには、上アームSW5と中間アームSW6との中点での電圧が印加される。
【0034】
上アームSW1の半導体スイッチング素子と分岐アームSW8の半導体スイッチング素子とは、第1の高耐圧ゲートドライブ回路6からの第1のゲートパルスSG1により駆動され、中間アームSW2の半導体スイッチング素子と下アームSW7の半導体スイッチング素子とは、第1の高耐圧ゲートドライブ回路6からの第2のゲートパルスSG2により駆動され、上アームSW5の半導体スイッチング素子と分岐アームSW4の半導体スイッチング素子とは、第2の高耐圧ゲートドライブ回路7からの第3のゲートパルスSG3により駆動され、下アームSW4の半導体スイッチング素子と中間アームSW6の半導体スイッチング素子とは、第2の高耐圧ゲートドライブ回路7からの第4のゲートパルスSG4により駆動されて、これら6つのアームの半導体スイッチング素子は、前記の表3に示す1番目から4番目の繰り返し順序でオン・オフされる。これにより図10のタイミングチャートに示したように、両電極A・Bには、極性が正負対称で位相が一致して正負がそれぞれ交互となる高電圧のパルス波が印加され、大気圧近傍の圧力下でのグロー放電により、ストリーマにならない安定したプラズマ発生を実現できる。
【0035】
第1〜第4のゲートパルスSG1〜SG4の繰り返し周波数は、VCO回路8の出力周波数を繰り返し周波数設定器8aにて設定することにより、またパルス幅は、コンパレータ9の出力パルス幅をパルス幅設定器10にて設定することにより任意に調整できるようになっている。これにより、両電極A・Bに印加される図10に示すような高電圧のパルス波は、その繰り返し周波数及びパルス幅を任意に調整可能である。
【0036】
電極Aへの負荷電流及び電極Bへの負荷電流は、それぞれ電流検出器CT1・CT2にて検出され、それが過電流になると、過電流トリップ回路11からの信号に基づきシーケンス回路2が起動スイッチ1をオフにして電極A・Bへの電圧印加が自動停止するようになっている。
【0037】
なお、図7に示したように、逆極性のパルスの立ち上がり時点を両電極A・B間で少しずらせば、放電電流波形は、そのずれ時間で極性が瞬時に反転するインパルスとなるので、放電に要する電圧印加時間を必要最低限まで短縮できること、前述のとおりである。
【0038】
図16は、パルストランス方式の場合の全体の回路構成を示す。この場合のインバータ回路12は、図13に示した回路構成と同じであって、第1の直流電源13から上アームSW1、下アームSW2を経てアースに至る第1組と、第2の直流電源14から上アームSW3、下アームSW4を経てアースに至る第2組と、第1組とは並列で、第1の直流電源13から上アームSW5、下アームSW6を経てアースに至る第2組と、第3組とは並列で、第2の直流電源14から上アームSW7、下アームSW8を経てアースに至る第4組とで構成され、第1組の上下のアームSW1・SW2の中点と第2組の上下のアームSW3・SW4の中点が第1のパルストランスT1の一次側に接続され、第3組の上下のアームSW5・SW6の中点と第4組の上下のアームSW7・SW8の中点が第2のパルストランスT2の一次側に接続されている。
【0039】
第1及び第2の直流電源13・14は、それぞれの出力設定器13a・14aにて出力電圧を個別に調整できるようになっている。
【0040】
上アームSW1及びSW5の半導体スイッチング素子は、第1のゲートドライブ回路15からの第1のゲートパルスSG1により駆動され、下アームSW2及びSW6の半導体スイッチング素子は、第1のゲートドライブ回路15からの第2のゲートパルスSG2により駆動され、上アームSW3及びSW7の半導体スイッチング素子は、第2のゲートドライブ回路16からの第3のゲートパルスSG3により駆動され、下アームSW4及びSW8の半導体スイッチング素子は、第2のゲートドライブ回路16からの第4のゲートパルスSG4により駆動されて、これら6つのアームの半導体スイッチング素子は、前記の表3に示す1番目から4番目の繰り返し順序でオン・オフされる。
【0041】
両電極A・Bの一方の電極Aには、第1のパルストランスT1の二次電圧が印加され、他方の電極Bには、第2のパルストランスT2の二次電圧が印加されるので、両電極A・Bには、極性が正負対称で位相が一致して正負がそれぞれ交互となる高電圧のパルス波が印加されることになる。
【0042】
図15の場合と同様に、第1〜第4のゲートパルスSG1〜SG4の繰り返し周波数は、VCO回路8の出力周波数を繰り返し周波数設定器8aにて設定することにより、またパルス幅は、コンパレータ9の出力パルス幅をパルス幅設定器10にて設定することにより任意に調整できるようになっている。
【0043】
なお、前述の実施例では、両電極A・Bに印加される高電圧を、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波としたが、極性が正負対称で位相が重複して正負がそれぞれ交互となる正弦波としてもよいこと勿論である。
【0044】
【発明の効果】
以上詳述したように本発明によれば、誘電体バリア放電をさせる両電極に、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加するので、繰り返し周波数を高くしても、両電極間でチャージ、ディスチャージが規則的に的確に行われて残留電荷が残らず、また、零点を基準として正負の電圧が繰り返す高電圧に比べ、放電開始電圧は1/2以下となり、立ち上がり時間が改善できるので、大気圧近傍の圧力下でのグロー放電により、ストリーマにならない安定したプラズマ発生を実現できる。
【図面の簡単な説明】
【図1】対向面が誘電体で覆われた両電極に印加する高電圧を、一方の電極には正極性のパルス波、他方の電極には負極性のパルス波として同時に印加した場合のテスト解説図で、(A)はタイミングチャート、(B)は回路図である。
【図2】片側の電極を接地し、反対側の電極に片極性の高電圧パルスを印加した場合のテスト解説図で、(A)はタイミングチャート、(B)は回路図である。
【図3】片方の電極をアースして両電極間に正負に繰り返すバイポーラの高電圧パルス波を印加した場合のテスト解説図で、(A)はタイミングチャート、(B)は回路図である。
【図4】図3の場合において、両電極間での誘電体バリア放電時の等価回路図である。
【図5】両電極に、極性が正負対称で位相が重複して正負がそれぞれ交互となる高電圧のパルス波を同時に印加した本発明の場合の解説図で、(A)はタイミングチャート、(B)は回路図である。
【図6】図5の場合において、両電極間での誘電体バリア放電時の等価回路図である。
【図7】逆極性のパルスの立ち上がり時点を両電極間で少しずらす場合のタイミングチャートである。
【図8】本発明において、電源装置を半導体高圧スイッチング方式とした場合のインバータ回路の回路図である。
【図9】図8中における各アームの回路構成図である。
【図10】図8の回路の動作を示すタイミングチャートである。
【図11】一方の電極とアース間、他方の電極とアース間に逆極性の電圧が同時に加わることと、負荷電流波形を示すタイミングチャートである。
【図12】放電開始電圧と立ち上がり時間の関係を示すタイミングチャートである。
【図13】本発明において、電源装置をパルストランス方式とした場合のインバータ回路の回路図である。
【図14】図13の回路において、正負の各々の電圧を調整できることを示すタイミングチャートである。
【図15】本発明の第1実施例のブロック図で、電源装置が半導体高圧スイッチング方式の場合の全体の回路構成を示す。
【図16】本発明の第2実施例のブロック図で、電源装置がパルストランス方式の場合の全体の回路構成を示す。
【符号の説明】
A・B 電極
SW1〜SW6 インバータ回路を構成するトーテムポールのアーム
+HV 正極性直流高電圧電源
−HV 負極性高電圧直流電源
+E1 第1の直流電源
+E2 第2の直流電源
T1 第1のパルストランス
T2 第2のパルストランス
1 起動スイッチ
2 シーケンス回路
3 正極性直流高電圧電源
4 負極性直流高電圧電源
3a・4a 出力設定器
5 インバータ回路
6 第1の高耐圧ゲートドライブ回路
7 第2の高耐圧ゲートドライブ回路
8 VCO回路
8a 繰り返し周波数設定器
9 コンパレータ
10 パルス幅設定器
11 過電流トリップ回路
CT1・CT2 電流検出器
12 インバータ回路
13 第1の直流電源
14 第2の直流電源
15 第1のゲートドライブ回路
16 第2のゲートドライブ回路

Claims (17)

  1. 両電極間で誘電体バリア放電によりプラズマを発生させる方法であって、前記両電極に、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加することを特徴とするプラズマ発生方法。
  2. 両電極に同時に印加する高電圧をパルスとして、その立ち上がり時点を両電極間でずらすことを特徴とする請求項1に記載のプラズマ発生方法。
  3. 一方の電極又は両方の電極の高電圧を可変して、プラズマ中のイオンと電子のバランスを調整することを特徴とする請求項1又は2に記載のプラズマ発生方法。
  4. 印加する電圧の正負両方の極性又は片方の極性を可変することを特徴とする請求項3に記載のプラズマ発生方法。
  5. 大気圧近傍の圧力下でグロー放電させることを特徴とする請求項1、2、3又は4に記載のプラズマ発生方法。
  6. 両電極に電源装置から高電圧を印加して、両電極間で誘電体バリア放電によりプラズマを発生させるプラズマ発生装置であって、前記電源装置が、前記両電極に、極性が正負対称で位相が重複して正負がそれぞれ交互となるパルス波又は正弦波の高電圧を同時に印加することを特徴とするプラズマ発生装置。
  7. 両電極に同時に印加される高電圧がパルスであって、その立ち上がり時点が両電極間でずれていることを特徴とする請求項6に記載のプラズマ発生装置。
  8. 一方の電極又は両方の電極への印加電圧を可変する電圧可変手段を電源装置に備えたことを特徴とする請求項6又は7に記載のプラズマ発生装置。
  9. 電圧可変手段は、印加する電圧の正負両方の極性又は片方の極性を可変することを特徴とする請求項8に記載のプラズマ発生装置。
  10. 電源装置は、正極性の直流高電圧を発生する正極性直流高電圧電源、負極性の直流高電圧を発生する負極性直流高電圧電源、これら正負の直流高電圧を、トーテムポール形に接続した半導体スイッチング素子のオン・オフにより、極性が正負対称で位相が重複して正負がそれぞれ交互となる一対の高電圧のパルスとして両電極に印加するインバータ回路とを備えていることを特徴とする請求項6、7、8又は9に記載のプラズマ発生装置。
  11. 正極性直流高電圧電源及び負極性直流高電圧電源の少なくとも一方の高電圧を調整する電圧調整器を備えたことを特徴とする請求項10に記載のプラズマ発生装置。
  12. インバータ回路は、正直流電源から上アームSW1、中間アームSW2、下アームSW3を経てアースに至るとともに、これら中間アームSW2と下アームSW3の中点から分岐アームSW4を介して負直流電源へ至る第1の組と、これとは並列に正直流電源から上アームSW5、中間アームSW6、下アームSW7を経てアースに至るとともに、これら中間アームSW6と下アームSW7の中点から分岐アームSW8を介して負直流電源へ至る第2の組とで構成され、各アームの半導体スイッチング素子が次の表1に示す繰り返し順序でオン・オフすることを特徴とする請求項10又は11に記載のプラズマ発生装置。
    Figure 2004055362
  13. 電源装置は、直流電圧を発生する直流電源、その直流電圧を、トーテムポール形に接続した半導体スイッチング素子のオン・オフにより、極性が正負対称で位相が重複して正負がそれぞれ交互となる一対のパルスとするインバータ回路と、該一対のパルスを高電圧に昇圧して両電極に印加する一対のパルストランスとを備えていることを特徴とする請求項6、7又は8に記載のプラズマ発生装置。
  14. インバータ回路は、第1の直流電源から上アームSW1、下アームSW2を経てアースに至る第1組と、第2の直流電源から上アームSW3、下アームSW4を経てアースに至る第2組と、第1組とは並列で、第1の直流電源から上アームSW5、下アームSW6を経てアースに至る第2組と、第3組とは並列で、第2の直流電源から上アームSW7、下アームSW8を経てアースに至る第4組とで構成され、第1組の上下のアームSW1・SW2の中点と第2組の上下のアームSW3・SW4の中点が第1のパルストランスの一次側に接続され、第3組の上下のアームSW5・SW6の中点と第4組の上下のアームSW7・SW8の中点が第2のパルストランスの一次側に接続され、各アームの半導体スイッチング素子が次の表2に示す繰り返し順序でオン・オフすることを特徴とする請求項13に記載のプラズマ発生装置。
    Figure 2004055362
  15. 第1の直流電源及び第2の直流電源の少なくとも一方の電圧を調整する電圧調整手段を備えたことを特徴とする請求項14に記載のプラズマ発生装置。
  16. 各アームの半導体スイッチング素子へのゲートパルスの幅を調整するパルス幅調整手段を備えたことを特徴とする請求項12又は14に記載のプラズマ発生装置。
  17. ゲートパルスの繰り返し周波数を調整する繰り返し周波数調整手段を備えたことを特徴とする請求項12又は14に記載のプラズマ発生装置。
JP2002211744A 2002-07-19 2002-07-19 プラズマ発生装置 Expired - Fee Related JP4016325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002211744A JP4016325B2 (ja) 2002-07-19 2002-07-19 プラズマ発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002211744A JP4016325B2 (ja) 2002-07-19 2002-07-19 プラズマ発生装置

Publications (2)

Publication Number Publication Date
JP2004055362A true JP2004055362A (ja) 2004-02-19
JP4016325B2 JP4016325B2 (ja) 2007-12-05

Family

ID=31934880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002211744A Expired - Fee Related JP4016325B2 (ja) 2002-07-19 2002-07-19 プラズマ発生装置

Country Status (1)

Country Link
JP (1) JP4016325B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026712A1 (fr) * 2006-08-29 2008-03-06 Ngk Insulators, Ltd. procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration
WO2008059641A1 (fr) * 2006-11-13 2008-05-22 Tokai Industry Corp. Système de circuit électrique/électronique avec un élément de verre conducteur
WO2008059847A1 (fr) * 2006-11-13 2008-05-22 Tokai Industry Corp. Système de circuit électrique/électronique avec élément en verre conducteur
JP2010234260A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
JP2010234255A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
JP2010234256A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
CN103966557A (zh) * 2013-02-05 2014-08-06 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜溅射工艺方法及ito薄膜溅射设备
KR101542897B1 (ko) 2013-02-04 2015-08-07 한국기계연구원 표면 처리를 위한 유전체 장벽 방전 반응기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464445B1 (ko) * 2013-09-23 2014-11-21 주식회사 포스코아이씨티 펄스 검출기 및 이를 포함하는 플라즈마 발생 장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026712A1 (fr) * 2006-08-29 2008-03-06 Ngk Insulators, Ltd. procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration
JPWO2008026712A1 (ja) * 2006-08-29 2010-01-21 日本碍子株式会社 プラズマ発生方法、有機材料膜のエッチング方法、負イオン生成方法および酸化または窒化処理方法
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding
WO2008059641A1 (fr) * 2006-11-13 2008-05-22 Tokai Industry Corp. Système de circuit électrique/électronique avec un élément de verre conducteur
WO2008059847A1 (fr) * 2006-11-13 2008-05-22 Tokai Industry Corp. Système de circuit électrique/électronique avec élément en verre conducteur
JP2010234256A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
JP2010234255A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
JP2010234260A (ja) * 2009-03-31 2010-10-21 Yamatake Corp ガス処理装置
KR101542897B1 (ko) 2013-02-04 2015-08-07 한국기계연구원 표면 처리를 위한 유전체 장벽 방전 반응기
CN103966557A (zh) * 2013-02-05 2014-08-06 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜溅射工艺方法及ito薄膜溅射设备
WO2014121642A1 (zh) * 2013-02-05 2014-08-14 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜溅射工艺方法及ito薄膜溅射设备
TWI510661B (zh) * 2013-02-05 2015-12-01 Beijing Nmc Co Ltd ITO film sputtering processing method and ITO film sputtering equipment
CN103966557B (zh) * 2013-02-05 2016-08-31 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜溅射工艺方法及ito薄膜溅射设备

Also Published As

Publication number Publication date
JP4016325B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
JP7387782B2 (ja) Rfプラズマリアクタ用プラズマシース制御
JP2022066475A (ja) ナノ秒パルサーのバイアス補償
JP4219451B2 (ja) 除電装置
JPH0824425B2 (ja) オゾン発生器用電源回路
JP4016325B2 (ja) プラズマ発生装置
EP1810312A1 (en) Method and apparatus for producing electric discharges
KR20090003269A (ko) 이오나이저
CN116097393A (zh) 用于等离子体处理应用的脉冲电压源
TWI403601B (zh) A thin film forming method and film forming apparatus
KR101876917B1 (ko) 고전압 생성 회로
US20110236591A1 (en) Bipolar rectifier power supply
JP2000209865A (ja) 高圧パルス発生装置
Sritakaew et al. Pulse electric field by half bridge modular multilevel inverter for liquid food sterilization
Abdel-Azim et al. A modular switched-capacitor voltage multiplier-based multi-module high-voltage pulse generator for electrostatic precipitators applications
Rueda et al. Enhancement of the DBD power for current-mode converters using the step-up transformer elements
Kim et al. Semiconductor switch-based fast high-voltage pulse generators
JPH1160759A (ja) コロナ放電処理方法
KR101500278B1 (ko) 플라즈마 전원장치
JP2009059590A (ja) 除電装置
JP4245761B2 (ja) 静電応用機器用パルス重畳型高電圧発生装置及び静電応用機器
Feizi et al. A modular high-voltage pulse generator based on transformer charging with high boosting capability and low-voltage dc input
Lee et al. Analysis of pulse power converter for plasma application
JP4093372B2 (ja) インバータ装置
US20040207619A1 (en) Energy recovering apparatus and method for plasma display panel
JP2024531641A (ja) プラズマ放電用電極組立体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Ref document number: 4016325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees