JPWO2007132577A1 - プラットフォームボード及び生産管理方法 - Google Patents
プラットフォームボード及び生産管理方法 Download PDFInfo
- Publication number
- JPWO2007132577A1 JPWO2007132577A1 JP2008515443A JP2008515443A JPWO2007132577A1 JP WO2007132577 A1 JPWO2007132577 A1 JP WO2007132577A1 JP 2008515443 A JP2008515443 A JP 2008515443A JP 2008515443 A JP2008515443 A JP 2008515443A JP WO2007132577 A1 JPWO2007132577 A1 JP WO2007132577A1
- Authority
- JP
- Japan
- Prior art keywords
- platform board
- fpga
- platform
- board
- management method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 238000007726 management method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 137
- 230000008569 process Effects 0.000 claims abstract description 130
- 238000007689 inspection Methods 0.000 claims abstract description 52
- 238000012545 processing Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005259 measurement Methods 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 abstract description 19
- 238000005520 cutting process Methods 0.000 description 13
- 239000000523 sample Substances 0.000 description 10
- 230000007723 transport mechanism Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/4184—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- General Factory Administration (AREA)
Abstract
生産ラインの全工程で用いられる制御機器や検査機器等をコントロールするハードウエアやそのソフトウエアプログラムを共通化して、複数種類の製品に対する生産処理の効率化と低コスト化とを図ったプラットフォームボード及び生産管理方法を提供する。生産ラインの部品実装工程101〜特性検査工程104の機器の制御,処理及び製品特性の測定を各工程に配した単一種類のプラットフォームボード1で行う。ボード1は、FPGA11とA−D変換器12とD−A変換器13とインタフェース14と検知用インタフェース15とを備える。これらFPGA11〜検知用インタフェース15を、全工程101〜104の機器の制御,処理及び製品測定を行うに必要な個数分だけ、基板10に実装した。好ましくは、各工程のボード1同士をLAN接続し、ホストコンピュータでこれらのボード1を一元管理する。
Description
この発明は、生産ラインの各工程で用いられる機器をコントロールするためのプラットフォームボード及び生産管理方法に関するものである。
一般に、PC,マイコン,DSP等の専用の装置を、各生産工程毎に組み込むことで、各生産工程に関する制御機器や測定機器等をコントロールするハードウエアやそのソフトウエアプログラムを構築している。
しかし、近年では、生産効率や生産コスト等の観点から、特許文献1〜3に開示の技術のように、各工程で使用するハードウエアやソフトウエアプログラムを共通化した技術が提案されている。
特許文献1に開示の技術は、基板の品種毎に異なる基板搬送部の幅を変更することができるようにして、容易に多品種の基板に対応するものであり、特許文献2に開示の技術は、ロット交換時のカセット装着方法を最適化し、効率よく多品種のウエハ生産を行うものである。また、特許文献3に開示の技術は、着工順序を制御して隘路工程の稼働率を上げ、効率よく多品種の生産を行うものである。
しかし、近年では、生産効率や生産コスト等の観点から、特許文献1〜3に開示の技術のように、各工程で使用するハードウエアやソフトウエアプログラムを共通化した技術が提案されている。
特許文献1に開示の技術は、基板の品種毎に異なる基板搬送部の幅を変更することができるようにして、容易に多品種の基板に対応するものであり、特許文献2に開示の技術は、ロット交換時のカセット装着方法を最適化し、効率よく多品種のウエハ生産を行うものである。また、特許文献3に開示の技術は、着工順序を制御して隘路工程の稼働率を上げ、効率よく多品種の生産を行うものである。
上記した従来の技術では、いずれも、特定の工程の治具,設備や作業手順の最適化によって、多品種に対応する技術であり、品種毎に変更する必要がある部分を改良することで、その他の部分を共通化している。しかし、これらの技術が適用される製品は、同一種類であり、同一種類の製品を構成する基板等の品種に対して、多品種対応が可能なだけである。したがって、従来の技術では、種類が異なる製品に対して、設備機器のハードウエアやソフトウエアプログラムを共通化することができず、対応が困難であった。
この発明は、上述した課題を解決するためになされたもので、生産ラインの全ての工程で用いられる制御機器や検査機器等をコントロールするハードウエアやそのソフトウエアプログラムを共通化して、複数種類の製品に対する生産処理の効率化と低コスト化とを図ったプラットフォームボード及び生産管理方法を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、生産ラインの各工程毎に配備され、各工程の機器の制御,処理及び製品特性の測定を行うプラットフォームボードであって、生産ラインにおける全工程の機器の制御,処理及び製品測定を行うに必要な種類と個数のハードウエア素子を基板に実装すると共に、基板が配備される工程の機器に対する制御,処理及び製品測定を行うに必要なハードウエア素子を動かすためのプログラムを所定のハードウエア素子に格納し、工程の機器の制御及び処理用のハードウエア素子として、プログラマブルなハードウエア素子を適用した構成とする。
かかる構成により、プラットフォームボードが全工程の機器の制御,処理及び製品測定に共通なハードウエア素子を有するので、プラットフォームボードを生産ラインの全工程に配備することで、各工程の機器の制御,処理及び製品特性の測定を各プラットフォームボードで行うことができる。
かかる構成により、プラットフォームボードが全工程の機器の制御,処理及び製品測定に共通なハードウエア素子を有するので、プラットフォームボードを生産ラインの全工程に配備することで、各工程の機器の制御,処理及び製品特性の測定を各プラットフォームボードで行うことができる。
請求項2の発明は、請求項1に記載のプラットフォームボードにおいて、基板に、基板同士での通信及びホストコンピュータとの通信を可能にする通信用インタフェースを設けた構成とする。
かかる構成により、一の処理を複数のプラットフォームボードによって分散処理することができ、また、ホストコンピュータによって複数のプラットフォームボードを一元管理することができる。
かかる構成により、一の処理を複数のプラットフォームボードによって分散処理することができ、また、ホストコンピュータによって複数のプラットフォームボードを一元管理することができる。
請求項3の発明は、請求項1又は請求項2に記載のプラットフォームボードにおいて、プログラマブルなハードウエア素子として、FPGA又はPLDを適用し、工程の機器の測定用のハードウエア素子として、アナログ−デジタル変換器とデジタル−アナログ変換器とを適用し、工程の機器とハードウエア素子との接続を可能にするインタフェースを適用した構成とする。
かかる構成により、FPGA又はPLDを全工程で共通に使用することができるので、ハードウエア及びソフトウエアプログラム等の設計データを蓄積して、ライブラリ化することが容易となる。また、アナログ−デジタル変換器とデジタル−アナログ変換器とを適用することで、プラットフォームボードを測定器として使用することが可能となる。
さらに、インタフェースに測定器やカメラ、センサ等を接続することができるので、デジタル−アナログ変換器、アナログ−デジタル変換器では測定できない信号等の入出力が可能となり、これらの信号によって測定及び信号処理等を行うことができる。
かかる構成により、FPGA又はPLDを全工程で共通に使用することができるので、ハードウエア及びソフトウエアプログラム等の設計データを蓄積して、ライブラリ化することが容易となる。また、アナログ−デジタル変換器とデジタル−アナログ変換器とを適用することで、プラットフォームボードを測定器として使用することが可能となる。
さらに、インタフェースに測定器やカメラ、センサ等を接続することができるので、デジタル−アナログ変換器、アナログ−デジタル変換器では測定できない信号等の入出力が可能となり、これらの信号によって測定及び信号処理等を行うことができる。
また、請求項4の発明に係る生産管理方法は、請求項1ないし請求項3のいずれかに記載のプラットフォームボードを生産ラインの各工程毎に配備して、当該各工程の機器の制御,処理及び製品特性の測定を行う構成とした。
請求項5の発明は、請求項4に記載の生産管理方法において、生産ラインは、処理工程と検査工程とを有し、FPGA又はPLDを処理工程の機器の制御及び処理を行わせるようにプログラムすると共に、当該FPGA又はPLDをインタフェースを介して当該処理工程の機器に接続した状態で、プラットフォームボードを当該処理工程に配備し、FPGA又はPLDを検査工程の機器の制御及び処理を行わせるようにプログラムし、当該FPGA又はPLD,製品測定用のアナログ信号を生成するためのデジタル−アナログ変換器,及び入力したアナログ信号をデジタル信号に変換して製品測定を行うアナログ−デジタル変換器をインタフェースを介して当該検査工程の機器に接続した状態で、当該プラットフォームボードを当該検査工程に配備した構成とする。
請求項6の発明は、請求項4又は請求項5に記載の生産管理方法において、複数のプラットフォームボード同士を通信用インタフェースを介して接続することにより、一の処理を当該複数のプラットフォームボードで分散処理する構成とした。
請求項7の発明は、請求項4ないし請求項6のいずれかに記載の生産管理方法において、各工程のプラットフォームボードとホストコンピュータとを通信用インタフェースを介して接続することにより、全工程のプラットフォームボードを当該ホストコンピュータにより一元管理する構成とした。
以上詳しく説明したように、請求項1ないし請求項7の発明によれば、プラットフォームボードに、全工程の機器の制御,処理及び製品測定に必要なハードウエア素子を設けて、各プラットフォームボードにおけるハードウエアの共通化を図ったので、低コストで生産ラインを構築できるという優れた効果がある。また、同一生産ラインだけでなく異なる生産ラインで使用するプラットフォームボードのハードウエアの共通化を図ることで、異なる生産ラインにおいて、元の生産ラインの設計資産の再利用が可能となり、そのコストメリットも大きい。
特に、請求項3及び請求項5の発明によれば、ハードウエア及びソフトウエアプログラム等の設計データを蓄積して、ライブラリ化することが容易となるので、このライブラリを活用することで、生産ラインを短期間で構築することができるという効果がある。
さらに、請求項2,請求項6及び請求項7の発明によれば、一の処理を複数のプラットフォームボードによって分散処理することができるので、プラットフォームボードに加わる処理上の負荷を軽減させることができる。また、ホストコンピュータによって複数のプラットフォームボードを一元管理することができるので、各プラットフォームボードの制御や各プラットフォームボードからの各種データを取得することができ、この結果、高度な生産工程管理が可能となる。
特に、請求項3及び請求項5の発明によれば、ハードウエア及びソフトウエアプログラム等の設計データを蓄積して、ライブラリ化することが容易となるので、このライブラリを活用することで、生産ラインを短期間で構築することができるという効果がある。
さらに、請求項2,請求項6及び請求項7の発明によれば、一の処理を複数のプラットフォームボードによって分散処理することができるので、プラットフォームボードに加わる処理上の負荷を軽減させることができる。また、ホストコンピュータによって複数のプラットフォームボードを一元管理することができるので、各プラットフォームボードの制御や各プラットフォームボードからの各種データを取得することができ、この結果、高度な生産工程管理が可能となる。
1,1−1〜1−4,1−3a〜1−3d…プラットフォームボード、 2…ホストコンピュータ、 10…基板、 11,11−1〜11−a…FPGA、 12,12−1〜12−b…A−D変換器、 13,13−1〜13−c…D−A変換器、 14…インタフェース、 15…検知用インタフェース、 16,17…通信用インタフェース、 100…綴り基板、 100a…RFモジュール、 101…部品実装工程、 102…基板切断工程、 103…外観検査工程、 104…特性検査工程、 110〜140…機器、 150…テープ、 200…部品。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係る生産管理方法を示す概略図であり、図2は、図1の生産管理方法に適用されるプラットフォームボードの概略平面図である。
この実施例の生産管理方法は、RFモジュールを製品とする生産ラインを管理するための方法である。RFモジュールの生産ライン上の工程は、RFモジュールの構造によって異なり、多種の処理工程と検査工程とを有するが、この実施例では、理解を容易にするため、図1に示すように、処理工程としての部品実装工程101及び基板切断工程102と、検査工程としての外観検査工程103及び特性検査工程104とで成る4つの工程を全工程とする生産ラインを例示することとする。
この実施例の生産管理方法は、RFモジュールを製品とする生産ラインを管理するための方法である。RFモジュールの生産ライン上の工程は、RFモジュールの構造によって異なり、多種の処理工程と検査工程とを有するが、この実施例では、理解を容易にするため、図1に示すように、処理工程としての部品実装工程101及び基板切断工程102と、検査工程としての外観検査工程103及び特性検査工程104とで成る4つの工程を全工程とする生産ラインを例示することとする。
この実施例の生産管理方法は、かかる生産ラインの部品実装工程101〜特性検査工程104における機器の制御,処理及び製品特性の測定を、各工程に配備した単一種類のプラットフォームボード1(1−1〜1−4)で行うものである。
プラットフォームボード1は、図2に示すように、a個のFPGA(Fileld Programmable Gate Array )11(11−1〜11−a)と、b個のアナログ−デジタル変換器12(12−1〜12−b)と、c個のデジタル−アナログ変換器13(13−1〜13−c)と、これらのハードウエア素子と各工程の機器とを接続可能にするためのインタフェース14と、カメラやセンサ等を接続するためのd個の検知用インタフェース15とを備えている。
FPGA11は、各工程の機器に対する制御や処理を行わせるためのプログラマブルなハードウエア素子であり、プログラムによって所望のCPU(Central Processing Unit)やMPU(Micro Processing Unit)と同様の機能を発揮させることができる。なお、この実施例では、a個の全てのハードウエア素子として、FPGA11を適用したが、a個の内のいくつかのハードウエア素子に、CPU及びメモリやMPUを適用し、メモリにその実行プログラムを格納するようにしてもよい。
アナログ−デジタル変換器12(以下、「A−D変換器12」と記す)は、測定器やセンサ等からのアナログ信号を入力し、デジタル信号に変換して、電圧測定等を行うことができるハードウエア素子である。
また、デジタル−アナログ変換器13(以下、「D−A変換器13」と記す)は、各工程で必要な測定や制御を行うための信号発生源であり、測定等に必要な信号を生成することが可能なハードウエア素子である。
また、デジタル−アナログ変換器13(以下、「D−A変換器13」と記す)は、各工程で必要な測定や制御を行うための信号発生源であり、測定等に必要な信号を生成することが可能なハードウエア素子である。
この実施例では、これら種類のFPGA11〜検知用インタフェース15を、このRFモジュール生産ラインにおける部品実装工程101〜特性検査工程104の全工程の機器の制御,処理及び製品測定を行うに必要な個数分だけ、基板10に実装している。
以下、プラットフォームボード1の基板10に実装するFPGA11等のハードウエア素子の種類と個数について具体的に説明する。
図3は、部品実装工程101を実行するための機器110を示す概略平面図であり、図4は、基板切断工程102を実行するための機器120を示す概略斜視図であり、図5は、外観検査工程103を実行するための機器130を示す概略正面図であり、図6は、特性検査工程104を実行するための機器140を示す概略正面図である。
図3は、部品実装工程101を実行するための機器110を示す概略平面図であり、図4は、基板切断工程102を実行するための機器120を示す概略斜視図であり、図5は、外観検査工程103を実行するための機器130を示す概略正面図であり、図6は、特性検査工程104を実行するための機器140を示す概略正面図である。
図1に示す部品実装工程101は、ICやインダクタ,コンデンサ等の部品を半田印刷された綴り基板100に搭載するための工程であり、この部品実装工程101を実行するための機器110として、例えば、図3に示すように、綴り基板100をX−Yステージ112に搬送するための搬送機構111と、綴り基板100をX−Y方向に移動させるX−Yステージ112と、部品200を吸着して綴り基板100上の所定部位に搭載するための吸着チャック113とを備えている。なお、この実施例では、部品200の綴り基板100への半田付けを行うリフロー工程は省略した。
従って、この部品実装工程101に配備するプラットフォームボード1−1の基板10には、搬送機構111とX−Yステージ112と吸着チャック113とをそれぞれ制御するための少なくとも3つのFPGA11と、これらFPGA11と機器110との接続を可能にするインタフェース14とを実装する必要がある。
従って、この部品実装工程101に配備するプラットフォームボード1−1の基板10には、搬送機構111とX−Yステージ112と吸着チャック113とをそれぞれ制御するための少なくとも3つのFPGA11と、これらFPGA11と機器110との接続を可能にするインタフェース14とを実装する必要がある。
図1に示す基板切断工程102は、部品が搭載された綴り基板100を複数のRFモジュール100aに分割するための工程であり、この基板切断工程102を実行するための機器120として、例えば、図4に示すように、綴り基板100をX−Y方向に移動させるためのX−Yステージ121と、綴り基板100を複数のRFモジュール100aに分割するダイシングブレード122とを備えている。
従って、この基板切断工程102に配備するプラットフォームボード1−2の基板10には、X−Yステージ121とダイシングブレード122とをそれぞれ制御するための少なくとの2つのFPGA11と、これらFPGA11と機器120との接続を可能にするインタフェース14とを実装する必要がある。
従って、この基板切断工程102に配備するプラットフォームボード1−2の基板10には、X−Yステージ121とダイシングブレード122とをそれぞれ制御するための少なくとの2つのFPGA11と、これらFPGA11と機器120との接続を可能にするインタフェース14とを実装する必要がある。
図1に示す外観検査工程103は、RFモジュール100aの半田の良否や部品の欠落又は誤搭載を検査するための工程であり、この外観検査工程103を実行するための機器130として、例えば、図5に示すように、RFモジュール100aをX−Y方向に移動させるX−Yステージ131と、X−Yステージ131上のRFモジュール100aに光を当てるためのフラッシュライト132と、RFモジュール100aの表面を撮影するための複数のカメラ133とを備えている。
従って、この外観検査工程103に配備するプラットフォームボード1−3の基板10には、X−Yステージ131とフラッシュライト132及び複数のカメラ133とをそれぞれ制御するための少なくとも2つのFPGA11と、カメラ133からの画像信号を画像処理して、部品200に関する半田の良否や部品200の欠落又は誤搭載を判断する少なくとも1つのFPGA11と、X−Yステージ131とフラッシュライト132及び複数のカメラ133と機器130との接続を可能にするインタフェース14と、カメラ133からの画像信号を入力するための少なくとも1つの検知用インタフェース15とを実装する必要がある。
従って、この外観検査工程103に配備するプラットフォームボード1−3の基板10には、X−Yステージ131とフラッシュライト132及び複数のカメラ133とをそれぞれ制御するための少なくとも2つのFPGA11と、カメラ133からの画像信号を画像処理して、部品200に関する半田の良否や部品200の欠落又は誤搭載を判断する少なくとも1つのFPGA11と、X−Yステージ131とフラッシュライト132及び複数のカメラ133と機器130との接続を可能にするインタフェース14と、カメラ133からの画像信号を入力するための少なくとも1つの検知用インタフェース15とを実装する必要がある。
図1に示す特性検査工程104は、RFモジュール100aのショートチェック,デジタル入出力や出力信号の高周波特性を検査するための工程であり、この特性検査工程104を実行するための機器140として、例えば、図6に示すように、ショートチェック用のプローブ141,デジタル入出力検査用のプローブ142や出力信号の高周波特性を検査するスペクトラムアナライザ等の測定器143とを備えている。
従って、この特性検査工程104に配備するプラットフォームボード1−4の基板10には、プローブ141,142の移動制御と測定器143の制御とをそれぞれ実行する少なくとも3つのFPGA11と、プローブ141の信号を処理する少なくとも1つのA−D変換器12と、プローブ142の信号を処理するための少なくとも1つのD−A変換器13と、これらFPGA11とA−D変換器12とD−A変換器13と機器140との接続を可能にするインタフェース14とを実装する必要がある。
従って、この特性検査工程104に配備するプラットフォームボード1−4の基板10には、プローブ141,142の移動制御と測定器143の制御とをそれぞれ実行する少なくとも3つのFPGA11と、プローブ141の信号を処理する少なくとも1つのA−D変換器12と、プローブ142の信号を処理するための少なくとも1つのD−A変換器13と、これらFPGA11とA−D変換器12とD−A変換器13と機器140との接続を可能にするインタフェース14とを実装する必要がある。
以上から、FPGA11は、部品実装工程101用として少なくとも3つ、基板切断工程102用として少なくとの2つ、外観検査工程103用として、少なくとも3つ、特性検査工程104として少なくとも3つ必要であるので、FPGA11を基板10に少なくとも3つ実装しておくことにより、このプラットフォームボード1を部品実装工程101〜特性検査工程104のいずれにも使用することが可能となる。
また、A−D変換器12とD−A変換器13は、特性検査工程104用として、少なくともそれぞれ1つ必要であるので、A−D変換器12とD−A変換器13とは、少なくとも1つづつ実装すればよい。
そして、インタフェース14は、FPGA11用とA−D変換器12及びD−A変換器13用に対応する数だけ実装し、検知用インタフェース15は、外観検査工程103のカメラ133用に少なくとも1つ実装すればよい。
そこで、この実施例では、図2に示すように、プラットフォームボード1に、少なくとも3つのFPGA11(11−1〜11−3)と、それぞれ少なくとも1つのA−D変換器12及びD−A変換器13と、FPGA11用とA−D変換器12及びD−A変換器13用に対応した数のインタフェース14と、少なくとも1つの検知用インタフェース15とを実装した。
そして、かかるプラットフォームボードを、部品実装工程101用のプラットフォームボード1−1、基板切断工程102用のプラットフォームボード1−2、外観検査工程103用のプラットフォームボード1−3、特性検査工程104用のプラットフォームボード1−4として使用することで、全工程におけるハードウエア素子の共通化を図った。
また、A−D変換器12とD−A変換器13は、特性検査工程104用として、少なくともそれぞれ1つ必要であるので、A−D変換器12とD−A変換器13とは、少なくとも1つづつ実装すればよい。
そして、インタフェース14は、FPGA11用とA−D変換器12及びD−A変換器13用に対応する数だけ実装し、検知用インタフェース15は、外観検査工程103のカメラ133用に少なくとも1つ実装すればよい。
そこで、この実施例では、図2に示すように、プラットフォームボード1に、少なくとも3つのFPGA11(11−1〜11−3)と、それぞれ少なくとも1つのA−D変換器12及びD−A変換器13と、FPGA11用とA−D変換器12及びD−A変換器13用に対応した数のインタフェース14と、少なくとも1つの検知用インタフェース15とを実装した。
そして、かかるプラットフォームボードを、部品実装工程101用のプラットフォームボード1−1、基板切断工程102用のプラットフォームボード1−2、外観検査工程103用のプラットフォームボード1−3、特性検査工程104用のプラットフォームボード1−4として使用することで、全工程におけるハードウエア素子の共通化を図った。
したがって、部品実装工程101用のプラットフォームボード1−1では、図3に示すように、FPGA11−1をプログラミングして、搬送機構111をFPGA11−1で制御可能にし、FPGA11−2をプログラミングして、X−Yステージ112をFPGA11−2で制御可能にし、FPGA11−3をプログラミングして、吸着チャック113をFPGA11−3で制御可能にした。そして、これらFPGA11−1,11−2,11−3と機器110の搬送機構111,X−Yステージ112,吸着チャック113とをインタフェース14を介して接続した状態で、プラットフォームボード1−1を部品実装工程101に配備した。
また、基板切断工程102用のプラットフォームボード1−2では、図4に示すように、FPGA11−1をプログラミングして、X−Yステージ121をFPGA11−1で制御可能にすると共に、FPGA11−2をプログラミングして、ダイシングブレード122をFPGA11−2で制御可能にした。そして、これらFPGA11−1,11−2とX−Yステージ121,ダイシングブレード122とをインタフェース14を介して接続した状態で、プラットフォームボード1−2を基板切断工程102に配備した。
また、外観検査工程103用のプラットフォームボード1−3では、図5に示すように、FPGA11−1をプログラミングして、X−Yステージ131をFPGA11−1で制御可能にし、FPGA11−2をプログラミングして、フラッシュライト132及び複数のカメラ133をFPGA11−2で制御可能にし、FPGA11−3をプログラミングして、カメラ133からの画像信号をFPGA11−3で画像処理可能にした。そして、これらFPGA11−1,11−2とX−Yステージ131,フラッシュライト132及び複数のカメラ133とをインタフェース14を介して接続すると共に、FPGA11−3とカメラ133の信号出力端とを検知用インタフェース15を介して接続した状態で、プラットフォームボード1−3を外観検査工程103に配備した。
さらに、特性検査工程104用のプラットフォームボード1−4では、図6に示すように、FPGA11−1,11−2をそれぞれプログラミングして、プローブ141,142をFPGA11−1,11−2で移動制御可能にすると共に、FPGA11−3をプログラミングして、測定器143をFPGA11−3で制御可能にした。そして、これらFPGA11−1〜11−3,プローブ141,142,測定器143とをインタフェース14を介して接続すると共に、A−D変換器12,D−A変換器13とプローブ141,142とをインタフェース14を介して接続した状態で、プラットフォームボード1−4を特性検査工程104に配備した。
図1に示すように、上記プラットフォームボード1−1〜1−4を部品実装工程101〜特性検査工程104に配備し、プラットフォームボード1を作動させることにより、図3に示すように、半田印刷された綴り基板100が、FPGA11−1で制御された搬送機構111によってX−Yステージ112上に配置され、FPGA11−2で制御されたX−Yステージ112によって、所定の位置に位置決めされる。そして、FPGA11−3で制御された吸着チャック113が部品200を吸着して、綴り基板100上に運び、部品200を所定箇所に搭載する。綴り基板100の全てのRFモジュール100aについて部品200の搭載が終了すると、搬送機構111によって、綴り基板100が基板切断工程102側に搬送される。
部品200が搭載された綴り基板100が基板切断工程102側に搬送されると、図4に示すように、プラットフォームボード1−2の作動により、綴り基板100がFPGA11−1,11−2で制御されたX−Yステージ121とダイシングブレード122とによって、複数のRFモジュール100aに分割され、外観検査工程103側に搬送される。
そして、各RFモジュール100aが外観検査工程103側に搬送されると、図5に示すように、プラットフォームボード1−3の作動により、RFモジュール100aが、FPGA11−1で制御されたX−Yステージ131によって定位置に位置決めされる。しかる後、FPGA11−2で制御されたフラッシュライト132が、RFモジュール100aにストロボを点灯させると共にカメラ133がRFモジュール100aを撮像する。そして、FPGA11−3が、検知用インタフェース15を介して入力したカメラ133からの画像信号に基づいて、画像処理し、RFモジュール100a上のマーク抽出、部品200の輪郭及び濃淡の抽出を行う。しかる後、FPGA11−3は、抽出輪郭及び濃淡が格納してある部品リファレンスと似ているか否かを判断し、RFモジュール100aの半田の良否や部品の欠落又は誤搭載を決定する。
外観検査工程103で合格したRFモジュール100aが特性検査工程104側に搬送されると、図6に示すように、プラットフォームボード1−4のFPGA11−1の制御で、プローブ141による部品200端子の電圧測定が行われ、その信号がインタフェース14を介してA−D変換器12に入力され、A−D変換器12によって、測定電圧がリファレンス電圧と比較されて、部品200のショートテストが行われる。また、FPGA11−2の制御で、プローブ142からD−A変換器13へのデジタル入出力制御が行なわれ、FPGA11−3の制御で、測定器143によるRFモジュール100aの高周波特性の測定が行われる。
そして、図1に示すように、外観検査工程103で合格したRFモジュール100aがテープ150にテーピングされ、全工程が終了する。
このように、この実施例の生産管理方法によれば、全ての部品実装工程101〜特性検査工程104の機器110〜140の制御,処理及び製品測定に必要なハードウエア素子であるFPGA11,A−D変換器12,D−A変換器13,インタフェース14及び検知用インタフェース15を1つのプラットフォームボード1に設けて、各工程で使用するプラットフォームボード1−1〜1−4におけるハードウエアの共通化を図ったので、各工程専用の高価な装置を必要とせず、その分、生産ラインを低コストで構築することができる。
また、この実施例では、部品実装工程101〜特性検査工程104で成る1つの生産ラインに着目したため、この生産ラインに必要なハードウエア素子のみを基板10に実装した。しかし、この生産ラインだけでなく、異なる生産ラインの機器をも想定したハードウエア素子を実装することで、異なる生産ラインで使用するプラットフォームボードをも共通化することができる。かかる共通化によって、設計資産の再利用が可能となり、ライン構築時のコストメリットを大きくすることができる。
また、この実施例では、部品実装工程101〜特性検査工程104で成る1つの生産ラインに着目したため、この生産ラインに必要なハードウエア素子のみを基板10に実装した。しかし、この生産ラインだけでなく、異なる生産ラインの機器をも想定したハードウエア素子を実装することで、異なる生産ラインで使用するプラットフォームボードをも共通化することができる。かかる共通化によって、設計資産の再利用が可能となり、ライン構築時のコストメリットを大きくすることができる。
次に、この発明の第2実施例について説明する。
図7は、この発明の第2実施例に係る生産管理方法の要部を示す概略図である。
この実施例は、1つのプラットフォームボード1に加わる負荷を複数のプラットフォームボード1で分散処理する構成とした点が、上記第1実施例と異なる。
外観検査工程103では、RFモジュール100aを撮像したカメラ133からの画像信号をFPGA11−3が、検知用インタフェース15を介して入力し、この画像信号に基づいて、画像処理する。すなわち、FPGA11−3をDSP(Digital Signal Processor)として機能させる。しかし、画像処理には、大きな負荷がFPGA11−3に加わるため、1枚のプラットフォームボード1では、短時間に画像処理できない場合が多い。
この実施例は、かかる場合に対応可能な生産管理方法を提供するもので、図7に示すように、検知用インタフェース15の他に通信用インタフェース16を各プラットフォームボード1に設け、複数のプラットフォームボード1で膨大な画像データを分散処理する構成とした。この実施例では、通信用インタフェース16としてイーサネット(Ethernet)(「イーサネット」及び「Ethernet」は、登録商標である)のインタフェースを用いた。勿論、イーサネットの代わりに、赤外線などの近距離無線のインタフェースを通信用インタフェース16として用いてもよい。
具体的には、図7に示すように、プラットフォームボード1−3aの検知用インタフェース15を、図5に示したカメラ133に接続すると共に、3枚のプラットフォームボード1−3a〜1−3cを通信用インタフェース16で接続した。そして、プラットフォームボード1−3cとプラットフォームボード1−3dとを検知用インタフェース15を介して接続し、プラットフォームボード1−3dをインタフェース14を介して外観検査工程103の機器130に接続した。
図7は、この発明の第2実施例に係る生産管理方法の要部を示す概略図である。
この実施例は、1つのプラットフォームボード1に加わる負荷を複数のプラットフォームボード1で分散処理する構成とした点が、上記第1実施例と異なる。
外観検査工程103では、RFモジュール100aを撮像したカメラ133からの画像信号をFPGA11−3が、検知用インタフェース15を介して入力し、この画像信号に基づいて、画像処理する。すなわち、FPGA11−3をDSP(Digital Signal Processor)として機能させる。しかし、画像処理には、大きな負荷がFPGA11−3に加わるため、1枚のプラットフォームボード1では、短時間に画像処理できない場合が多い。
この実施例は、かかる場合に対応可能な生産管理方法を提供するもので、図7に示すように、検知用インタフェース15の他に通信用インタフェース16を各プラットフォームボード1に設け、複数のプラットフォームボード1で膨大な画像データを分散処理する構成とした。この実施例では、通信用インタフェース16としてイーサネット(Ethernet)(「イーサネット」及び「Ethernet」は、登録商標である)のインタフェースを用いた。勿論、イーサネットの代わりに、赤外線などの近距離無線のインタフェースを通信用インタフェース16として用いてもよい。
具体的には、図7に示すように、プラットフォームボード1−3aの検知用インタフェース15を、図5に示したカメラ133に接続すると共に、3枚のプラットフォームボード1−3a〜1−3cを通信用インタフェース16で接続した。そして、プラットフォームボード1−3cとプラットフォームボード1−3dとを検知用インタフェース15を介して接続し、プラットフォームボード1−3dをインタフェース14を介して外観検査工程103の機器130に接続した。
このようにして、プラットフォームボード1−3dのインタフェース14を介して、機器130のX−Yステージ131やフラッシュライト132及びカメラ133を制御し、カメラ133から取り込んだ膨大な画像データを3枚のプラットフォームボード1−3a〜1−3cで分散処理する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第3実施例について説明する。
図8は、この発明の第3実施例に係る生産管理方法を示す概略図である。
この実施例は、各工程のプラットフォームボード1−1〜1−4をLAN接続した点が、上記第1及び第2実施例と異なる。
具体的には、図8に示すように、プラットフォームボード1−1〜1−4に通信用インタフェース16を設け、これらの通信用インタフェース16を介して、プラットフォームボード1−1〜1−4同士をLAN接続した。そして、ホストコンピュータ2をこのLANに接続し、プラットフォームボード1−1〜1−4の各FPGA11に対するプログラムの書き換え及び測定データや品質データの管理等を、このホストコンピュータ2で一元管理するようにした。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
図8は、この発明の第3実施例に係る生産管理方法を示す概略図である。
この実施例は、各工程のプラットフォームボード1−1〜1−4をLAN接続した点が、上記第1及び第2実施例と異なる。
具体的には、図8に示すように、プラットフォームボード1−1〜1−4に通信用インタフェース16を設け、これらの通信用インタフェース16を介して、プラットフォームボード1−1〜1−4同士をLAN接続した。そして、ホストコンピュータ2をこのLANに接続し、プラットフォームボード1−1〜1−4の各FPGA11に対するプログラムの書き換え及び測定データや品質データの管理等を、このホストコンピュータ2で一元管理するようにした。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
次に、この発明の第4実施例について説明する。
図9は、この発明の第4実施例に係る生産管理方法を示す概略図である。
この実施例は、1つのプラットフォームボード1に加わる負荷を複数のプラットフォームボード1で分散処理すると共に、各工程のプラットフォームボード1−1〜1−4をLAN接続した点が、上記第1ないし第3実施例と異なる。
具体的には、図9に示すように、検知用インタフェース15及び通信用インタフェース16を、プラットフォームボード1−1〜1−4に設け、その他にさらに、LAN接続用の通信用インタフェース17をも設けた。そして、外観検査工程103のプラットフォームボード1−3においては、プラットフォームボード1−3aの検知用インタフェース15をカメラ133に接続すると共に、3枚のプラットフォームボード1−3a〜1−3cを通信用インタフェース16で接続した。そして、プラットフォームボード1−3cとプラットフォームボード1−3dとを検知用インタフェース15を介して接続し、プラットフォームボード1−3dをインタフェース14を介して外観検査工程103の機器130に接続した。
そして、プラットフォームボード1−1〜1−4同士を、通信用インタフェース17を介してLAN接続し、ホストコンピュータ2をこのLANに接続して、プラットフォームボード1−1〜1−4を、このホストコンピュータ2で一元管理するようにした。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
図9は、この発明の第4実施例に係る生産管理方法を示す概略図である。
この実施例は、1つのプラットフォームボード1に加わる負荷を複数のプラットフォームボード1で分散処理すると共に、各工程のプラットフォームボード1−1〜1−4をLAN接続した点が、上記第1ないし第3実施例と異なる。
具体的には、図9に示すように、検知用インタフェース15及び通信用インタフェース16を、プラットフォームボード1−1〜1−4に設け、その他にさらに、LAN接続用の通信用インタフェース17をも設けた。そして、外観検査工程103のプラットフォームボード1−3においては、プラットフォームボード1−3aの検知用インタフェース15をカメラ133に接続すると共に、3枚のプラットフォームボード1−3a〜1−3cを通信用インタフェース16で接続した。そして、プラットフォームボード1−3cとプラットフォームボード1−3dとを検知用インタフェース15を介して接続し、プラットフォームボード1−3dをインタフェース14を介して外観検査工程103の機器130に接続した。
そして、プラットフォームボード1−1〜1−4同士を、通信用インタフェース17を介してLAN接続し、ホストコンピュータ2をこのLANに接続して、プラットフォームボード1−1〜1−4を、このホストコンピュータ2で一元管理するようにした。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、インタフェースとしてインタフェース14、検知用インタフェース15、通信用インタフェース16を例示したが、この他に、GPIB(General Purpose Interface Bus) やRS−232C(Recommended Standard 232 version C)等のインタフェースをプラットフォームボード1に設けることができることは勿論である。
また、上記実施例におけるFPGA11の個数は一例であり、複数の機能を1つのFPGA11に持たせたり、1つの機能を複数のFPGA11で分担するようにすることもできる。
さらに、FPGA11のプログラムの内容を時系列で切り換えるようにして、1つのプラットフォームボード1を複数の工程で共有するようにすることもできる。
また、上記実施例では、プログラマブルなハードウエア素子として、FPGAを適用したが、PLD(Programmable Logic Device)を適用することもできる。勿論、CPUやDPSを適用してもよい。
例えば、上記実施例では、インタフェースとしてインタフェース14、検知用インタフェース15、通信用インタフェース16を例示したが、この他に、GPIB(General Purpose Interface Bus) やRS−232C(Recommended Standard 232 version C)等のインタフェースをプラットフォームボード1に設けることができることは勿論である。
また、上記実施例におけるFPGA11の個数は一例であり、複数の機能を1つのFPGA11に持たせたり、1つの機能を複数のFPGA11で分担するようにすることもできる。
さらに、FPGA11のプログラムの内容を時系列で切り換えるようにして、1つのプラットフォームボード1を複数の工程で共有するようにすることもできる。
また、上記実施例では、プログラマブルなハードウエア素子として、FPGAを適用したが、PLD(Programmable Logic Device)を適用することもできる。勿論、CPUやDPSを適用してもよい。
Claims (7)
- 生産ラインの各工程毎に配備され、当該各工程の機器の制御,処理及び製品特性の測定を行うプラットフォームボードであって、
上記生産ラインにおける全工程の機器の制御,処理及び製品測定を行うに必要な種類と個数のハードウエア素子を基板に実装すると共に、当該基板が配備される工程の機器に対する制御,処理及び製品測定を行うに必要な上記ハードウエア素子を動かすためのプログラムを所定のハードウエア素子に格納し、
上記工程の機器の制御及び処理用のハードウエア素子として、プログラマブルなハードウエア素子を適用した、
ことを特徴とするプラットフォームボード。 - 請求項1に記載のプラットフォームボードにおいて、
上記基板に、基板同士での通信及びホストコンピュータとの通信を可能にする通信用インタフェースを設けた、
ことを特徴とするプラットフォームボード。 - 請求項1又は請求項2に記載のプラットフォームボードにおいて、
上記プログラマブルなハードウエア素子として、FPGA又はPLDを適用し、
上記工程の機器の測定用のハードウエア素子として、アナログ−デジタル変換器とデジタル−アナログ変換器とを適用し、
上記工程の機器と上記ハードウエア素子との接続を可能にするインタフェースを適用した、
ことを特徴とするプラットフォームボード。 - 請求項1ないし請求項3のいずれかに記載のプラットフォームボードを生産ラインの各工程毎に配備して、当該各工程の機器の制御,処理及び製品特性の測定を行う、
ことを特徴とする生産管理方法。 - 請求項4に記載の生産管理方法において、
上記生産ラインは、処理工程と検査工程とを有し、
上記FPGA又はPLDを上記処理工程の機器の制御及び処理を行わせるようにプログラムすると共に、当該FPGA又はPLDを上記インタフェースを介して当該処理工程の機器に接続した状態で、プラットフォームボードを当該処理工程に配備し、
上記FPGA又はPLDを上記検査工程の機器の制御及び処理を行わせるようにプログラムし、当該FPGA又はPLD,製品測定用のアナログ信号を生成するためのデジタル−アナログ変換器,及び入力したアナログ信号をデジタル信号に変換して製品測定を行うアナログ−デジタル変換器を上記インタフェースを介して当該検査工程の機器に接続した状態で、当該プラットフォームボードを当該検査工程に配備した、
ことを特徴とする生産管理方法。 - 請求項4又は請求項5に記載の生産管理方法において、
複数の上記プラットフォームボード同士を通信用インタフェースを介して接続することにより、一の処理を当該複数のプラットフォームボードで分散処理する、
ことを特徴とする生産管理方法。 - 請求項4ないし請求項6のいずれかに記載の生産管理方法において、
各工程のプラットフォームボードとホストコンピュータとを通信用インタフェースを介して接続することにより、全工程のプラットフォームボードを当該ホストコンピュータにより一元管理する、
ことを特徴とする生産管理方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006138307 | 2006-05-17 | ||
JP2006138307 | 2006-05-17 | ||
PCT/JP2007/052198 WO2007132577A1 (ja) | 2006-05-17 | 2007-02-08 | プラットフォームボード及び生産管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007132577A1 true JPWO2007132577A1 (ja) | 2009-09-24 |
Family
ID=38693678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008515443A Pending JPWO2007132577A1 (ja) | 2006-05-17 | 2007-02-08 | プラットフォームボード及び生産管理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2007132577A1 (ja) |
WO (1) | WO2007132577A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108681277A (zh) * | 2018-05-10 | 2018-10-19 | 中国人民解放军空军工程大学 | 通用型地面phm装置及其使用方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013250250A (ja) | 2012-06-04 | 2013-12-12 | Advantest Corp | テスターハードウェアおよびそれを用いた試験システム |
JP2014235127A (ja) | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
EP3057254B1 (en) * | 2013-10-11 | 2020-03-25 | FUJI Corporation | Multiplexing communication system and substrate processing machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0310304A (ja) * | 1989-06-08 | 1991-01-17 | Fuji Electric Co Ltd | プログラム制御システム |
JPH04223849A (ja) * | 1990-12-21 | 1992-08-13 | Yamatake Honeywell Co Ltd | 多品種少量生産システム |
JPH0538009A (ja) * | 1991-07-29 | 1993-02-12 | Aichi Denki Seisakusho:Kk | 動力制御盤 |
JP2001154710A (ja) * | 1999-11-29 | 2001-06-08 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラ |
JP2003229760A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi High-Technologies Corp | 装置コントローラ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7174700A (en) * | 2000-05-04 | 2001-11-08 | Vasu Tech Limited | Configurable electronic controller |
JP2005038251A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 分散制御システム、分散制御システム用ソフトウェア設計支援システム |
-
2007
- 2007-02-08 JP JP2008515443A patent/JPWO2007132577A1/ja active Pending
- 2007-02-08 WO PCT/JP2007/052198 patent/WO2007132577A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0310304A (ja) * | 1989-06-08 | 1991-01-17 | Fuji Electric Co Ltd | プログラム制御システム |
JPH04223849A (ja) * | 1990-12-21 | 1992-08-13 | Yamatake Honeywell Co Ltd | 多品種少量生産システム |
JPH0538009A (ja) * | 1991-07-29 | 1993-02-12 | Aichi Denki Seisakusho:Kk | 動力制御盤 |
JP2001154710A (ja) * | 1999-11-29 | 2001-06-08 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラ |
JP2003229760A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi High-Technologies Corp | 装置コントローラ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108681277A (zh) * | 2018-05-10 | 2018-10-19 | 中国人民解放军空军工程大学 | 通用型地面phm装置及其使用方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007132577A1 (ja) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103210483B (zh) | 用于在工件上生成图案的设备 | |
CN104427853A (zh) | 检查方法、安装方法以及安装装置 | |
CN103854280A (zh) | 多尺度数字图像相关图样和测量 | |
JP6066587B2 (ja) | 基板の検査方法、検査プログラム、および検査装置 | |
JPWO2007132577A1 (ja) | プラットフォームボード及び生産管理方法 | |
KR101524709B1 (ko) | 회로기판의 기판 검사를 위한 기준 데이터 생성 방법 | |
US10914791B2 (en) | Test system for testing electrical connections between components and a printed circuit board | |
JP4733065B2 (ja) | 描画データ検査方法および描画データ検査装置 | |
KR20090116114A (ko) | 인쇄 회로 기판 검사를 위한 티칭 데이터 생성 장치 및 그방법 | |
CN108241118B (zh) | 一种pcb连板贴片加工系统及方法 | |
JP4772287B2 (ja) | 外観検査装置、外観検査方法および外観検査プログラム | |
Edwards | Machine vision and its integration with CIM systems in the electronics manufacturing industry | |
JP2008014650A (ja) | 表面欠陥検査装置 | |
US11226372B2 (en) | Portable chip tester with integrated field programmable gate array | |
US11002785B2 (en) | Printed circuit board with contacting arrangement | |
JP3591489B2 (ja) | 粘性材料塗布装置および粘性材料塗布方法 | |
US20190333182A1 (en) | Image management device | |
JP6219579B2 (ja) | 部品ライブラリデータ作成方法、電子部品装着装置の機種切り替え方法及び電子部品装着装置 | |
CN112666868A (zh) | 一种具有自标定自检验功能的数据采集装置及其使用方法 | |
JP2008107278A (ja) | 導通検査装置 | |
JP4476758B2 (ja) | 実装基板の検査方法及び検査装置 | |
JP7442134B2 (ja) | 部品実装方法及び部品実装システム | |
JP2006171816A (ja) | 画像処理装置 | |
KR0119723B1 (ko) | 집적회로의 리드 검사방법 및 그 장치 | |
JP5456574B2 (ja) | 基板検査システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110701 |