JPWO2007091329A1 - 電子部品パッケージ - Google Patents

電子部品パッケージ Download PDF

Info

Publication number
JPWO2007091329A1
JPWO2007091329A1 JP2007557721A JP2007557721A JPWO2007091329A1 JP WO2007091329 A1 JPWO2007091329 A1 JP WO2007091329A1 JP 2007557721 A JP2007557721 A JP 2007557721A JP 2007557721 A JP2007557721 A JP 2007557721A JP WO2007091329 A1 JPWO2007091329 A1 JP WO2007091329A1
Authority
JP
Japan
Prior art keywords
electronic component
film substrate
component package
signal wiring
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007557721A
Other languages
English (en)
Other versions
JP4883010B2 (ja
Inventor
孝俊 八木澤
孝俊 八木澤
池内　公
公 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007091329A1 publication Critical patent/JPWO2007091329A1/ja
Application granted granted Critical
Publication of JP4883010B2 publication Critical patent/JP4883010B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子部品パッケージ１０（１００）は、電子部品１が実装されるフィルム基板２（１０２）と、前記フィルム基板２（１０２）を覆うように前記フィルム基板２（１０２）に載置される蓋部４（１０４）と、を備え、前記電子部品１は、前記フィルム基板２（１０２）と前記蓋部４（１０４）とによって形成されるキャビティ１５（１３０）内に設けられていることを特徴とする。

Description

本発明は、電子部品パッケージに関し、より具体的には、伝送速度が高速な信号伝送に用いられ、封止環境が必要な化合物半導体等の電子部品のパッケージの構造に関する。
高周波特性に優れるＧａＡｓ（ガリウム砒素）やインジウム燐（ＩｎＰ）等の化合物半導体は、光送受信機等で使用されるが、ＩＣや配線の腐食による経時的劣化を防ぐために、金属やセラミック等にパッケージングされ気密性の確保が図られている。また、高周波ＩＣパッケージは、ＩＣの表面又は接続部に樹脂等が接触すると高周波特性の劣化を招くため、一般にキャビティ構造が採用されている。
図１乃至図３は、従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その１）乃至（その３）を示した模式図である。
従来においては、図１に示されるように、化合物半導体を備えたドライバＩＣパッケージ１と光部品２とが同軸ケーブル３を介して接続される態様が提案されている。また、図２に示されるように、高周波デバイス５が主面に表面実装されたプリント基板６と光部品７とが金（Ａｕ）から成るワイヤ８を介して接続される態様、及び、図３に示されるように、高周波デバイス５が主面に表面実装されたプリント基板６と光部品７とが金属から成るリード９を介して接続される態様も提案されている。
一方、かかるドライバＩＣパッケージ１又は高周波デバイス５が使用される光送受信機等のモジュールでは、伝送する信号の高速化及び当該モジュールの小型化、製造コストの低コスト化が要求されている。
しかしながら、図１に示される態様では、同軸ケーブル３が用いられているため、当該箇所の小型化を図ることは困難である。更に、封止を確保しながらＩＣパッケージの内部回路と同軸ケーブルとを接続しなければならないため、パッケージ全体の製造コストが高くなってしまう。
また、図２又は図３に示される態様では、金（Ａｕ）ワイヤ８又はリード９が用いられているが、金（Ａｕ）ワイヤ８又はリード９ではインピーダンスミスマッチが生じ、高周波において特性劣化を招く。一般にインピーダンスミスマッチ部の長さが、波長の約２０分の１程度を越えると特性に影響を及ぼすと言われ、例えば、４０ＧＨｚにおいては、金（Ａｕ）ワイヤ８又はリード９の長さを０．３７ｍｍ以下にすることが望まれる。そのため、高周波においては、金（Ａｕ）ワイヤ８又はリード９において、プリント基板６と光部品７の位置ずれを吸収して接続することは困難である。
そこで、近年、図４に示すような態様が提案されている。ここで、図４は、従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その４）を示した模式図である。
図４に示す例では、図２に示されるような、高周波デバイス５が主面に表面実装されたプリント基板６と光部品２７とが、特性インピーダンスが制御された、例えばポリイミド等から成るフレキシブル基板４を介して接続されて、高周波の信号線を接続している。
なお、伝送速度が１０Ｇｂ／ｓの信号伝送を行う光部品においては、接続部にフレキシブル基板を用いた"１０Ｇｂｉｔ／ｓ Ｍｉｎｉａｔｕｒｅ Ｄｅｖｉｃｅ Ｍｕｌｔｉ Ｓｏｕｒｃｅ Ａｇｒｅｅｍｅｎｔ（ＸＭＤ−ＭＳＡ）"が規格化されている。
また、ベースに接合されたＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の表面に、接地用電極、信号電極及び電源電極が設けられ、これら各電極に、夫々テープキャリアの接地用リード、信号リード及び電源リードが熱圧着により接続され、ベース上にＭＩＣを覆って樹脂が滴下され、それを固化させてＭＩＣが封止される態様も提案されている（例えば、特許文献１参照）。
特開平１０−４１４２０号公報
しかしながら、図４に示す態様では、伝送速度が１０Ｇｂ／ｓを超えるような高周波信号になるに伴い、ＩＣパッケージ５とプリント基板６、プリント基板６と光部品２７、及びフレキシブル基板４と光部品２７等の接続部分において高周波特性を確保することは困難となり、当該接続部分の箇所を削減することが必要となる。
特に、伝送速度が４０Ｇｂ／ｓ以上の信号伝送等、高速なＩＣパッケージの場合、プリント基板６と光部品２７の位置ずれに起因する高周波特性の劣化を防止しつつ、接続箇所を削減するために、フレキシブルな接続部を備えたＩＣパッケージが望まれる。
しかしながら、従来、ポリイミド等の高周波特性に優れるフレキシブル且つ気密性に富むフレキシブル基板は無く、封止環境が必要な化合物半導体のＩＣパッケージとして使用することは困難であった。
また、特許文献１で提案されている態様では、フレキシブル基板をインターポーザとして用いているものの、当該フレキシブル基板自体の気密性は低いため、封止可能なキャビティ構造を採るものではなく、封止材としてポリイミド樹脂を用いて封止している。従って、化合物半導体の高周波特性を効果的に発揮することができない。
そのほか、インターポーザとしてリジット基板を用い、樹脂又はセラミックから成る蓋部を用いて当該蓋部の内部に空間を形成するように封止構造を形成するパッケージが提案されているが、リジット基板の場合は、フレキシブル基板の場合と異なり、依然としてプリント基板６と光部品７との位置ずれを吸収できない。従って、パッケージの外部においてフレキシブル基板を接続する必要がある。そのため、接続部での高周波特性の劣化の問題を回避することは困難である。
そこで、本発明は、上記の点に鑑みてなされたものであって、気密環境が必要な化合物半導体等の電子部品を封止して、高周波特性を向上させることができる電子部品パッケージを提供することを本発明の第１の目的とする。
また、簡易な構造で当該パッケージの接続対象との位置ずれを吸収して、当該位置ずれに基づく接続部での高周波特性の劣化を防止することができる電子部品パッケージを提供することを本発明の第２の目的とする。
本発明の一観点によれば、電子部品が実装されるフィルム基板と、前記フィルム基板を覆うように前記フィルム基板に載置される蓋部と、を備え、前記電子部品は、前記フィルム基板と前記蓋部とによって形成されるキャビティ内に設けられていることを特徴とする電子部品パッケージが提供される。
前記フィルム基板として、絶縁体として液晶ポリマーが用いられたフィルム状の基板を用いてもよい。前記フィルム基板は、フィルム基板本体部と、前記フィルム基板本体部から外側に延出して形成されたフレキシブル接続部と、を備えてもよい。前記フィルム基板の裏面には金属面が形成されていてもよい。
また、前記フィルム基板と前記蓋部とが接触する面に金属面が形成されていてもよく、前記フィルム基板に形成された金属面は、前記フィルム基板と前記蓋部とが接触する箇所及び当該箇所の内側に形成されていてもよい。
本発明の他の目的は以下の説明から明らかになる。
本発明によれば、気密環境が必要な化合物半導体等の電子部品を封止して、高周波特性を向上させることができる電子部品パッケージを提供することができる。また、簡易な構造で当該パッケージの接続対象との位置ずれを吸収して、当該位置ずれに基づく接続部での高周波特性の劣化を防止することができる電子部品パッケージを提供することができる。
従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その１）を示した模式図である。 従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その２）を示した模式図である。 従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その３）を示した模式図である。 従来の、化合物半導体を備えたドライバＩＣパッケージと光部品との接続の例（その４）を示した模式図である。 本発明の実施の形態に係る電子部品パッケージの斜視図である。 フレキシブル接続部の伝送線路の構造を示す図であり、図５においてフレキシブル接続部を矢印Ａで示す方向から見たときの概略図である。 フレキシブル接続部の伝送線路構造の別の例を示す図である。 図５において電子部品パッケージを矢印Ｂで示す方向から見たときの概略図である。 吸水率が高い材料から成るフィルム基板を用いた場合の問題点を説明する図である。 光送受信機等のモジュール等において、本発明の実施の形態にかかる電子部品パッケージを実装した状態を示す概略図である。 図５に示す電子部品パッケージの変形例の電子部品パッケージの外観を示す斜視図である。 図１１に示す電子部品パッケージにおいて蓋部を取り外したときの電子部品パッケージの平面図である。 図１１に示す電子部品パッケージの線Ｃ−Ｃにおける断面図である。 図１１に示す電子部品パッケージを図１１に示す状態とは逆さまにした状態における斜視図である。 フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造（第１例）を示す模式図である。 フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造（第２例）を示す模式図である。 フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造（第３例）を示す模式図である。 フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造（第４例）を示す模式図である。 図１１に示すフィルム基板の変形例を備えた電子部品パッケージの断面図である。 セラミック又は樹脂から成る蓋部を備えた電子部品パッケージの断面図である。 図５に示す電子部品パッケージのフレキシブル基板の接続部の端部近傍に同軸コネクタエッジマウントを設けた状態を示す図である。
符号の説明
１ ＩＣ部品
２、１０２ フィルム基板
３、１０３ 平板
４、１０４ 蓋部
５ 銅箔
１０、１００、２００、３００ 電子部品パッケージ
１１、１１０、１２０、３１０ 信号配線導体
１２ 金メッキ
１５、１３０ キャビティ
１０２−１ フィルム基板本体部
１０２−２ フィルム基板の接続部
１４０ ビアホール
１４５ 溝部
３５０ 同軸エッジコネクタマウント
４００ ワイヤ
４１０ ＩＣ部品実装用孔部
４２０ ＩＣ部品実装用凹部
以下、本発明の実施の形態に係る電子部品パッケージについて図５乃至図１４を参照して説明する。
図５は、本発明の実施の形態に係る電子部品パッケージの斜視図である。なお、図５では、蓋部を取り外した状態が示されている。
図５を参照するに、本発明の実施の形態に係る電子部品パッケージ１０は、主面の上にＩＣ部品１が実装されたフィルム基板２と、フィルム基板２の裏面に貼り付けられた平板３、フィルム基板２の表面を覆うように設けられる蓋部４等から大略構成される。
フィルム基板２は、詳細は後述するが絶縁体に液晶ポリマーが用いられたフレキシブルフィルム基板であり、回路がパターニング形成されている。フィルム基板２の表面であって、蓋部４をフィルム基板２に載置したときに当該蓋部４と接触する箇所には銅箔５−１が設けられている。
また、フィルム基板２の表面には、高周波特性に優れるＧａＡｓ（ガリウム砒素）やインジウム燐（ＩｎＰ）等の化合物半導体等のＩＣ部品１が実装され、ＩＣ部品１の信号線及び電源等の端子は、周知のボンディングワイヤ等により、フィルム基板２に形成されている高周波信号線等、回路に接続されている。
詳細は後述するが、本例では、フィルム基板２の裏面の略全面に接地用金属として金メッキ１２（図８参照）が施されている。
フィルム基板２には、フィルム基板２の外形を形成する４辺のうちの２辺の略中央において凹部１７が形成されており、フレキシブル接続部２−１がフィルム基板２の凹部１７から電子部品パッケージ１０の外側に引き出されるように設けられている。フレキシブル接続部２−１は、絶縁体に液晶ポリマーが用いられ、表面に接地導体３７として銅箔が設けられており、当該接地導体３７に挟まれるように高周波信号配線導体１１が露出して設けられている。フレキシブル接続部２−１は、柔軟性及び屈曲性を備え、パッケージ外部の接続対象との位置ずれを精度良く吸収することができる。
ここで、図６を参照して、フレキシブル接続部２−１の伝送線路の構造について説明する。図６は、フレキシブル接続部２−１の伝送線路の構造を示す図であり、図５において点線で囲った部分を矢印Ａで示す方向から見たときの概略図である。
図６を参照するに、本例のフレキシブル接続部２−１は、表面に高周波信号配線導体１１を所定の間隔を介して接地導体３７で挟むように設け、接地導体３７がビアホール１３を介してフレキシブル接続部２−１の裏面に設けられた接地導体１２と接続している所謂グランデットコプレーナ（ＧＣＰＷ：Ｇｒｏｕｎｄｅｄ Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）型伝送線路構造を有する。フレキシブル接続部２−１の裏面にも接地導体１２が設けられているため、接地安定性に優れる。
また、当該伝送線路は、特性インピーダンスを、例えば５０Ω等、所定の値にコントロールされている。
但し、特性インピーダンスが所定の値にコントロールされている限り、伝送線路の構造は図６に示す構造に限られず、例えば、図７に示す構造であってもよい。ここで、図７は、フレキシブル接続部２−１の伝送線路構造の別の例を示す図である。
図７−（Ａ）に示すように、フレキシブル接続部２−１は、表面に高周波信号配線導体１１を所定の間隔を介して接地導体３７で挟むように設けた所謂コプレーナ（ＣＰＷ：Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）型伝送線路構造を有してもよい。かかる構造では、フレキシブル接続部２−１の一面のみを使って信号伝送ができるため、パッケージ外部の接続対象の回路と容易に接続することができる。
更に、図７−（Ｂ）に示すように、フレキシブル接続部２−１は、表面及び裏面の双方に接地導体３７及び１２を設け、高周波信号配線導体１１を内部において厚さ方向（図７において上下方向）に接地導体３７及び１２で挟むように設けた所謂ストリップライン型構造を有してもよい。また、図７−（Ｃ）に示すように、フレキシブル接続部２−１は、表面に高周波信号配線導体１１を設け、裏面に接地導体１２を設けた所謂マイクロストリップライン型構造を有してもよい。
更に、図７−（Ｄ）に示すように、平衡信号の伝送のために、表面にプラス信号配線導体１１−１及びマイナス信号配線導体１１−２を設けた平行線路型構造を有してもよい。
図５を再度参照するに、フィルム基板２の裏面には、例えば銅（Ｃｕ）等の金属又はセラミックから成る平板３が半田や銀エポキシにより貼り付けられている。
また、フィルム基板２の表面上に、当該表面を覆うように載置される蓋部４は、例えば銅（Ｃｕ）等の金属又はセラミックから成る。金属及びセラミックは、ポリイミド等の樹脂に比し気密性が高いため、フィルム基板２の表面に実装される化合物半導体等のＩＣ部品１の封止環境を精度良く形成することができる。
蓋部４のかかる材質は、電子部品パッケージの大きさ等に因り適宜選択されるが、フィルム基板２の熱膨張係数に近い素材を選択することが望ましい。また、キャビティ内部での空洞共振の発生を抑えるため、蓋部４の内部又は外部に電波吸収体を配置することが効果的である。
フィルム基板２の表面に蓋部４を載置する際に、当該蓋部４がフィルム基板２と接触する面であって、フィルム基板２の表面の一部に設けられた銅箔５−１と対応する箇所には、銅箔５−２が設けられている。但し、フィルム基板２の表面における銅箔５−１の配設面積は、蓋部４における銅箔５−２の配設面積よりも大きい。
かかる構造を有する蓋部４を、フィルム基板２の表面を覆うようにフィルム基板２上に載置し、蓋部４に設けられた銅箔５−２とフィルム基板２に設けられた銅箔５−１とを銀又は半田等で接合される。従って、蓋部４とフィルム基板２との間を外部から確実に封止することができる。このようにして、フィルム基板２の厚さ方向にフィルム基板２を平板３と蓋部４とで挟み込み、電子部品パッケージ１０が完成する。
このときの状態を、図５に示す矢印Ｂで示す方向からみたときの概略図を図８に示す。
図８を参照するに、電子部品パッケージ１０においては、フィルム基板２と、略「コ」の字を９０度反時計回りに回転させた形状の断面を有する蓋部４と、の間にキャビティ１５が形成され、当該キャビティ１５内に、化合物半導体等のＩＣ部品１がフィルム基板２上に一括して実装され、封止されている。
ところで、図４を参照して説明したように、従来において、プリント基板と光部品とを、ポリイミドから成るフレキシブル基板を介して接続する態様が提案されている。一方、本実施の形態においては、上述したように、フィルム基板２は、絶縁体に液晶ポリマーが用いられたフレキシブルフィルム基板である。
液晶ポリマーは、熱膨張係数を銅（Ｃｕ）と略同等にすることが可能であるため、通常プリント基板で用いられるようなフィルムの両面に銅（Ｃｕ）を貼り合わせた形状に加工することができる。そのため、フィルム基板上での回路（パターン）形成が可能であり、ＩＣパッケージ向けのインターポーザとして用いることができる。
液晶ポリマーの特性を、ポリイミドと比較するに、高周波特性を示す比誘電率はともに３程度と小さく、誘電正接（ｔａｎδ）は互いに略等しく低い値（１０のマイナス３乗のオーダ）である一方、液晶ポリマーの吸水率はポリイミドの吸水率の約１／数１０と低い。文献によれば、液晶ポリマーから成るフレキシブル基板と、ポリイミドから成るフレキシブル基板に対してＩＰＣ ＴＭ−６５０ ２．６．２で定める吸水率の試験、即ち、２５℃の水中に液晶ポリマーから成るフレキシブル基板及びポリイミドから成るフレキシブル基板を２４時間浸し、当該基板が吸収した水の量の測定値は、ポリイミドから成るフレキシブル基板の吸水率は１．６［重量％］であるのに対し、液晶ポリマーから成るフレキシブル基板の吸水率は０．０４乃至０．１［重量％］である。
ここで、ポリイミドから成るフレキシブル基板の場合等のように吸水率が高い場合の問題点につき、図９を参照して説明する。図９は、吸水率が高い材料から成るフィルム基板を用いた場合の問題点を説明する図である。
図９を参照するに、内部にキャビティ１５を有する電子部品パッケージのフィルム基板がポリイミド等、吸水率が高い材料から成る場合には、当該フィルム基板が外部の水分（Ｈ２Ｏ）を多く吸い込み、更に、当該水分（Ｈ２Ｏ）をパッケージの内部、より具体的にはキャビティ１５内に放出してしまう。従って、確実に封止を行うことはできず、気密性の確保が要求される化合物半導体等の電子部品のパッケージには使用することができない。フィルム基板が外部の水分（Ｈ２Ｏ）を多く吸収してしまうと、フィルム基板の誘電正接（ｔａｎδ）値が大きくなり、高周波特性が劣化してしまい、高周波における信号の損失が大きくなる。
一方、本実施の形態におけるフィルム基板２のように液晶ポリマーから成る場合は、吸水率はポリイミドの場合の約１／数１０と低いため、上述の問題は、ポリイミドの場合に比し生じ難い。
即ち、液晶ポリマーから成るフィルム基板が外部の水分（Ｈ２Ｏ）を多く吸収してしまうことはないため、図８において矢印で示す方向に当該水分（Ｈ２Ｏ）をキャビティ１５内に放出されてしまう量は極めて少ない。従って、液晶ポリマーは気密性の確保が要求される化合物半導体等の電子部品のパッケージには好適である。また、フィルム基板が外部の水分（Ｈ２Ｏ）を多く吸収してしまうことに起因する高周波特性の劣化や位置ずれを回避することができる。
また、本実施の形態では、蓋部４をフィルム基板２の表面を覆うようにフィルム基板２上に載置したときに、蓋部４とフィルム基板２とが互いに接触する箇所に銅箔５−１及び５−２が設けられ、当該銅箔５−１及び５−２は銀エポキシ又は半田等で接合されるため、蓋部４とフィルム基板２との間を外部から確実に封止することができる。
特に、上述のように、フィルム基板２の表面における銅箔５−１の配設面積は、蓋部４における銅箔５−２の配設面積よりも大きく、フィルム基板２の表面における銅箔５−１は、フィルム基板２の表面において、蓋部４が配設される箇所よりも内側にも設けられている。従って、フィルム基板２が外部の水分（Ｈ２Ｏ）を吸収し、これをキャビティ１５内に放出してしまうことを確実に防止することができる。本発明の発明者は、かかる構造を備えた電子部品パッケージ１０につき、２ａｔｍ中で３時間加圧後におけるヘリウム（Ｈｅ）のキャビティへの漏洩を分析したところ、当該ヘリウム（Ｈｅ）の漏洩は１．２Ｅ−１０ Ａｔｍ・ｃｃ／ｓｅｃであり、また、温度１８５℃・湿度８５％の条件下で１７２時間経過後のキャビティのガス分析を行ったところ、水（Ｈ２Ｏ）は０．４１体積％であることを把握することができ、良好な結果を得た。
なお、電子部品パッケージの使用態様により、水（Ｈ２Ｏ）等のキャビティへの漏洩防止がより厳格に求められる場合には、フィルム基板２の表面における銅箔５−１の配設面積を、蓋部４における銅箔５−２の配設面積よりも更に大きくして、銅箔５−１を、蓋部４が配設される箇所よりも更に内側にも設けてもよい。本発明の発明者は、フィルム基板２の表面の全面に銅箔５−１を配設した電子部品パッケージにつき、２ａｔｍ中で３時間加圧後におけるヘリウム（Ｈｅ）のキャビティへの漏洩を分析したところ、当該ヘリウム（Ｈｅ）の漏洩は１．８Ｅ−１０ Ａｔｍ・ｃｃ／ｓｅｃであり、また、温度１８５℃・湿度８５％の条件下で１７２時間経過後のキャビティのガス分析を行ったところ、水（Ｈ２Ｏ）は０．０８体積％であることを把握した。
また、フィルム基板２の裏面の略全面は銅箔が貼り付けられ、更に金メッキ１２が施されているため、当該フィルム基板２の裏面から水分（Ｈ２Ｏ）がキャビティ１５内に放出されることは防止される。
このように、本実施の形態では、ＩＣパッケージにフレキシブルな接続部を備えているため、高周波特性の劣化要因となる接続部を削減することができる。また、フィルム基板２はパッケージ外部の接続対象との位置ずれを精度良く吸収することができ、そのためかかる位置ずれに起因した高周波特性の劣化を防止することができる。特に、フィルム基板２は液晶ポリマーから成るため、吸水率が低く、確実に封止を行うことができ、フィルム基板２が外部の水分（Ｈ２Ｏ）を多く吸収してしまうことに起因する高周波特性の劣化を回避することができる。また、誘電正接（ｔａｎδ）が低いため、良好な高周波特性を得ることが出来る。
かかる構造を有する電子部品パッケージ１０は、図１０に示されるように、光送受信機等のモジュール等に実装することができる。ここで、図１０は、光送受信機等のモジュール等において、本発明の実施の形態にかかる電子部品パッケージ１０を実装した状態を示す概略図である。
図１０を参照するに、上述の構造を有する電子部品パッケージ１０は、モジュール筐体２１上に設けられる。電子部品パッケージ１０から延出されたフィルム基板２とプリント基板上に載置されたマルチプレクサ２０及び光部品２とが接続される。
かかる構造の下、化合物半導体を備えたドライバＩＣパッケージ１を、液晶ポリマーから成るフィルム基板２を備えた電子部品パッケージ１０により気密性よく封止することができるとともに、フィルム基板２により、マルチプレクサ２０又は光部品２との位置合わせにずれが生じていても、位置ずれを吸収して接続することができる。よって、気密性の劣化や位置ずれに起因する高周波特性の劣化を防止することができる。
次に、図５に示す電子部品パッケージ１０の変形例について、図１１乃至図１４説明する。
まず、図１１及び図１２を参照する。ここで、図１１は、図５に示す電子部品パッケージ１０の変形例の電子部品パッケージ１００の外観を示す斜視図である。図１２は、図１１に示す電子部品パッケージ１００において蓋部１０４を取り外したときの電子部品パッケージ１００の平面図である。図１３は、図１１に示す電子部品パッケージ１００の線Ｃ−Ｃにおける断面図である。
電子部品パッケージ１００は、主面が略矩形形状のフィルム基板本体部１０２−１と、フィルム基板本体１０２−１の外形を形成する４辺のうちの２辺の略中央において、電子部品パッケージ１００の外側に引き出されるように形成された接続部１０２−２とから構成されるフィルム基板１０２と、フィルム基板本体部１０２−１の裏面に貼り付けられた平板１０３と、フィルム基板本体部１０２―１の表面を覆うように設けられた蓋部１０４等から大略構成される。
フィルム基板１０２は、図５に示すフィルム基板２と同様に、絶縁体に液晶ポリマーが用いられたフレキシブルフィルム基板であり、回路がパターニング形成されている。平板１０３及び蓋部１０４は、図５に示す平板３及び蓋部４と同様に、銅（Ｃｕ）等の金属又はセラミックから成る。
フィルム基板本体部１０２−１の表面上であって、蓋部１０４により覆われた部分には、後述する実装方法により、化合物半導体等のＩＣ部品１（図１３参照）が実装されている。
また、接続部１０２−２の表面、及びフィルム基板本体部１０２−１の表面であって蓋部１０４との接触箇所及び当該接触箇所より僅かに内側及び外側には、銅箔１０５が設けられている。また、蓋部１０４がフィルム基板本体部１０２−１と接触する面にも、銅箔が設けられており、蓋部１０４に設けられた銅箔とフィルム基板本体部１０２−１に設けられた銅箔１０５とは、銀又は半田等で接合されている。従って、蓋部１０４とフィルム基板１０２との間を外部から確実に封止することができる。
フィルム基板本体部１０２−１及び接続部１０２−２の裏面には、略全面に接地用金属としての金メッキ１１２が施されたフィルム基板裏面部１０７が設けられ、当該フィルム基板裏面部１０７は接続部１０２−２の延出方向の端部から外側に延出している。
詳細は後述するが、フィルム基板裏面部１０７であって、接続部１０２−２の延出方向の端部から外側に延出している箇所から、フィルム基板本体部１０２−１に向かって第１の信号配線導体１１０が設けられている。フィルム基板裏面部１０７であって、接続部１０２−２の延出方向の端部から外側に延出している箇所に設けられている第１の信号配線導体１１０は外部に露出した構造となっている。第１の信号配線導体１１０のうち、外部に露出していない部分は、図１２では点線で示されている。
接続部１０２−２のうち、外部に露出している第１の信号配線導体１１０が設けられた部分の少なくとも一方（図１１に示す例では両方）は、フライングリード形状とされている。即ち、第１の信号配線導体１１０等、フィルム基板１０２の回路（パターン）がフィルム基板本体部１０２−１から外側に延出し、電子部品パッケージ１００の接続対象（例えば、セラミックから成る基板等）に接続される。上述のように、接続部１０２−２の裏面のうち外部に露出している第１の信号配線導体１１０が設けられた部分には金メッキ１１２が施されており、表面に金メッキが施された当該接続対象のセラミックからなる基板に、熱圧着等により接続することができる。
フィルム基板１０２と略「コ」の字を９０度反時計回りに回転させた形状の断面を有する蓋部１０４との間に形成されたキャビティ１３０内におけるフィルム基板本体部１０２−１の表面には、第２の信号配線導体１２０（図１２参照）が、前記第１の信号配線導体１１０と同じ方向に設けられている。かかる第２の信号配線導体１２０に化合物半導体等のＩＣ部品１（図１３参照）が接続される。
ここで、図１３に加えて図１４も参照して、第１の信号配線導体１１０と第２の信号配線導体１２０との接続構造を説明する。図１４は、説明の便宜上図１１に示す電子部品パッケージ１００を図１１に示す状態とは逆さまにした状態における斜視図である。なお、図１４においては、図１１に示す蓋部１０４の図示を省略している。
図１３に示すように、フィルム基板裏面部１０７に形成された第１の信号配線導体１１０は、フィルム基板裏面部１０７の端部からフィルム基板本体部１０２−１に向かって延設されており、フィルム基板本体部１０２−１と蓋部１０４とが接触している箇所よりも内側に達している。
フィルム基板本体部１０２−１の表面であって、当該第１の信号配線導体１１０のフィルム基板本体部１０２−１側の端部が位置している箇所に相当する箇所同士を結ぶように第２の信号配線導体１２０が設けられている。なお、図１４においては、第２の信号配線導体１２０は点線で示されている。
第１の信号配線導体１１０と第２の信号配線導体１２０とは、フィルム基板本体部１０２−１の表面と裏面とを結線するビアホール１４０を介して、接続されている。
従って、第１の信号配線導体１１０と第２の信号配線導体１２０は、配設されている層（高さ方向の位置）を異にした２層構造となっている。
なお、ビアホール１４０は、周知の方法により形成するこができ、例えば、フィルム基板１０２にレーザを用いて又は機械的に孔を形成し、当該孔全体にメッキを施して導通させることにより形成してもよく、また、レーザ等で孔が形成された層を、当該孔に金属ペーストを充填して積層することにより形成してもよい。
また、本例では、図１４に示すように、フィルム基板本体部１０２−１の裏面の第１の信号配線導体１１０が形成されている部分に面する箇所の平板１０３には、溝部１４５が高さ方向に、貫通するように形成されている。従って、第１の信号配線導体１１０は、電子部品パッケージ１００の下側に（図１４は、図１１に示す電子部品パッケージ１００を図１１に示す状態とは逆さまにした状態における図であるので、図１４では上側に）露出した構造となっている。よって、第１の信号配線導体１１０が金属等から成る平板１０３に接触することを防止することができる。
溝部１４５の形成により露出した、フィルム基板本体部１０２−１の裏面であってビアホール１４０の周辺部分等、ビアホール１４０の近傍に、封止剤を滴下して設けてもよい。これにより、露出したフィルム基板本体部１０２−１の裏面であってビアホール１４０の周辺部分等、ビアホール１４０の近傍からキャビティへの気体漏洩を防止することができ、電子部品パッケージ１００の気密性を向上させることができる。
次に、フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造について図１５乃至図１７を参照して説明する。ここで、図１５乃至図１８は、フィルム基板本体部１０２−１の表面上におけるＩＣ部品１の実装構造（第１例）乃至（第４例）を示す模式図である。
図１５に示すように、フィルム基板本体部１０２−１に、半田又は銀エポキシ等を介してＩＣ部品１を実装し、当該ＩＣ部品１の入出力端子とフィルム基板本体部１０２−１の第２の信号配線導体１２０とを金（Ａｕ）等からなるボンディングワイヤ４００等を用いて接続することができる。
また、図１６に示すように、ＩＣ部品１の厚さが大きい場合には、平板１０３上に接着固定されたフィルム基板本体部１０２−１に、ＩＣ部品１と略同等の大きさを有するＩＣ部品実装用孔部４１０を形成し、平板１０３上の当該ＩＣ部品実装用孔部４１０内にＩＣ部品１を搭載してもよい。搭載されたＩＣ部品１の入出力端子とフィルム基板本体部１０２−１の第２の信号配線導体１２０とを金（Ａｕ）等からなるボンディングワイヤ４００等を用いて接続することができる。
更に、図１７に示すように、ＩＣ部品１の厚さが、フィルム基板本体部１０２−１の厚さに比し大きい場合には、フィルム基板本体部１０２−１に前記ＩＣ部品実装用孔部４１０を形成し、更に、当該ＩＣ部品実装用孔部４１０から繋げてＩＣ部品実装用凹部４２０を平板１０３に形成し、ＩＣ部品実装用孔部４１０内及びＩＣ部品実装用凹部４２０上にＩＣ部品１を搭載してもよい。搭載されたＩＣ部品１の入出力端子とフィルム基板本体部１０２−１の第２の信号配線導体１２０とを金（Ａｕ）等からなるボンディングワイヤ４００等を用いて接続することができる。
図１６及び図１７に示す例では、ＩＣ部品１の厚さが厚い場合であっても、ＩＣ部品１の入出力端子とフィルム基板本体部１０２−１の第２の信号配線導体１２０とを接続するワイヤ４００の長さを、図１５に示す例と同様の長さにすることができ、ＩＣ部品１の特性の劣化を防止することができる。
また、図１８に示すように、ＩＣ部品１の一方の主面に金又は半田等から成るスタッドバンプ等の接続端子４３０を設け、フィルム基板本体部１０２−１の第２の信号配線導体１２０に一括してフリップチップ接続してもよい。当該フリップチップ接続にあっては、例えば、加熱により半田を溶融させてＩＣ部品１と第２の信号配線導体１２０とを接続してもよく、また、加熱処理及び超音波を施して、ＩＣ部品１及びフィルム基板本体部１０２−１に施された金メッキを介して両者を接続してもよい。かかる構造では、ＩＣ部品１と第２の信号配線導体１２０に、ワイヤ（図１５乃至図１７参照）を用いていないため、ＩＣ部品１の良好な特性を安定して得ることができ、また、電子部品パッケージの量産性に富んでいる。
以上説明したように、本例では、第１の信号配線導体１１０と第２の信号配線導体１２０とは配設されている層（高さ方向の位置）をそれぞれ異にした２層構造とし、更に、平板１０３に形成した溝部１４５により第１の信号配線導体１１０を露出した構造としている。従って、フィルム基板１０２と金属等から成る平板部１０３及び蓋部１０４とが接触してショートしてしまうことを回避することができる。
また、本例でも、図５乃至図１０に示す例と同様に、フィルム基板１０２は液晶ポリマーから成るため、パッケージ外部の接続対象との位置ずれを精度良く吸収することができ、かかる位置ずれに起因した高周波特性の劣化を防止することができる。更に、当該フィルム基板１０２は、外部の水分（Ｈ２Ｏ）を多く吸収してしまうことはなく、当該吸い込みに起因する高周波特性の劣化や位置ずれを回避することができる。また、複雑な構造にすることなく、信号配線導体のショートを防止することができる。
従って、フィルム基板１０２と、略「コ」の字を９０度反時計回りに回転させた形状の断面を有する蓋部１０４と、の間に形成されたキャビティ１３０内において、化合物半導体等のＩＣ部品１をフィルム基板１０２上に一括して実装し、効果的に封止することができる。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
例えば、フィルム基板を、図１９に示す電子部品パッケージ２００に設けられたフィルム基板２０２のように、液晶ポリマーから成る多層フィルム構造としてもよい。ここで、図１９は、図１１に示すフィルム基板の変形例を備えた電子部品パッケージの断面図である。
図１９を参照するに、この例では、フィルム基板２０２において、フィルム基板本体部１０２−１及び接続部１０２−２の裏面上、即ち、フィルム基板裏面部１０７上に、液晶ポリマーから成り、下面の全面に銅箔２０５が設けられた下層フィルム２０６が設けられている。かかる構造では、フィルム基板２０２の裏面全面に銅箔２０５が設けられているため、気体のキャビティ１３０内への漏洩を確実に防止することができ、気密性を向上させることができる。
また、上述の例では、蓋部４、１０４は、銅（Ｃｕ）等の金属又はセラミックから成る場合を説明したが、本発明はこれに限られず、セラミックや樹脂等から成る場合も適用することができる。この場合の例を、図２０を参照して説明する。ここで、図２０は、セラミック又は樹脂から成る蓋部を備えた電子部品パッケージの断面図である。
図２０に示す電子部品パッケージ３００では、蓋部３０４はセラミック又は樹脂から成る。また、液晶ポリマーから成るフィルム基板３０２の表面には信号配線導体３１０が形成されている。フィルム基板３０２の裏面は、銅（Ｃｕ）等の金属又はセラミックから成る平板１０３に接着されている。図１３に示す例では、蓋部１０４に設けられた銅箔とフィルム基板本体部１０２−１に設けられた銅箔１０５とは銀又は半田等で接合されているが、本例では、蓋部３０４はセラミック又は樹脂から成り、また、フィルム基板３０２の表面に信号配線導体３１０が形成されているため、本例の蓋部３０４とフィルム基板３０２とは、樹脂封止剤たるエポキシ樹脂等で接合されて封止されている。かかる構造により、蓋部３０４とフィルム基板３０２との間を外部から確実に封止することができる。
更に、上述の各例において、図２１に示すように、フィルム基板の接続部に同軸コネクタエッジマウントを設けてもよい。ここで、図２１は、図５に示す電子部品パッケージ１０のフレキシブル基板２の接続部２−１の端部近傍に同軸コネクタエッジマウントを設けた状態を示す図である。
図２１に示す例では、図５に示す電子部品パッケージ１０のフレキシブル基板２の接続部２−１の端部近傍に同軸コネクタエッジマウント３５０が配設され、半田又は銀エポキシによりフレキシブル基板２の接続部２−１上に固着されている。同軸コネクタエッジマウント３５０は、接続部２−１において銅箔から成る接地導体３７に挟まれるように設けられた高周波信号配線導体１１に接続され、高周波信号配線導体１１を同軸ケーブルに変換する。本例では、同軸コネクタエッジマウント３５０は、同軸ケーブルを高周波信号配線導体１１の配設方向に引き出しているが、これ以外に、当該方向と垂直方向に引き出す同軸コネクタエッジマウントを用いることもできる。同軸コネクタエッジマウント３５０により、マルチプレクサや光部品等のコネクタインターフェースのパッケージとの接続を容易で行うことができる。なお、かかる構造は、図５に示す例のみならず、図１１、図１９、及び図２０に示す例にも適用することができる。
なお、上述のように、液晶ポリマーはポリイミドに比し吸水率が低く、気密性に富むため、キャビティを形成せずにＩＣ部品を封止するための封止樹脂として用いることもできる。即ち、融点である約２７０℃に達するまで液晶ポリマーを加熱して液状にし、かかる液状の液晶ポリマーを高周波特性に優れる化合物半導体等のＩＣの周囲に流し込んで固化させることにより、当該ＩＣを確実に封止することができ、高周波特性を向上させることができる。
本発明は、封止環境が必要な化合物半導体等、電子部品のパッケージに適用可能である。

Claims (20)

  1. 電子部品が実装されるフィルム基板と、
    前記フィルム基板を覆うように前記フィルム基板に載置される蓋部と、を備え、
    前記電子部品は、前記フィルム基板と前記蓋部とによって形成されるキャビティ内に設けられ、前記フィルム基板に形成された信号配線導体に接続されることを特徴とする電子部品パッケージ。
  2. 請求項１記載の電子部品パッケージであって、
    前記フィルム基板は、絶縁体として液晶ポリマーが用いられたフィルム状の基板であることを特徴とする電子部品パッケージ。
  3. 請求項１又は２記載の電子部品パッケージであって、
    前記フィルム基板は、フィルム基板本体部と、前記フィルム基板本体部から外側に延出して形成されたフレキシブル接続部と、を備えたことを特徴とする電子部品パッケージ。
  4. 請求項１乃至３いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板の裏面には金属面が形成されていることを特徴とする電子部品パッケージ。
  5. 請求項１乃至４いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板は、多層フィルム構造を有することを特徴とする電子部品パッケージ。
  6. 請求項１乃至５いずれか一項記載の電子部品パッケージであって、
    前記蓋部は、金属又はセラミックから成ることを特徴とする電子部品パッケージ。
  7. 請求項１乃至６いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板と前記蓋部とが接触する面に金属面が形成されていることを特徴とする電子部品パッケージ。
  8. 請求項７記載の電子部品パッケージであって、
    前記フィルム基板に形成された金属面は、前記フィルム基板と前記蓋部とが接触する箇所及び当該箇所の内側に形成されていることを特徴とする電子部品パッケージ。
  9. 請求項３乃至８いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板の前記フレキシブル接続部の裏面には、当該電子部品パッケージの接続対象と接続される第１の信号配線導体が形成されていることを特徴とする電子部品パッケージ。
  10. 請求項３乃至９いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板と前記蓋部とによって形成される前記キャビティ内における前記フィルム基板本体部の表面には、第２の信号配線導体が形成され、
    前記電子部品は、前記第２の信号配線導体に接続されていることを特徴とする電子部品パッケージ
  11. 請求項１０記載の電子部品パッケージにおいて、
    前記フィルム基板の前記接続部の前記裏面に形成されている前記第１の信号配線導体は、前記フィルム基板の前記フィルム基板本体部の裏面に延出しており、
    前記第１の信号配線導体の前記フィルム基板本体部側の端部と、前記キャビティ内における前記フィルム基板本体部の表面に形成されている前記第２の信号配線導体の端部とは、前記フィルム基板本体部の前記表面と前記裏面とを結線するビアホールを介して接続されていることを特徴とする電子部品パッケージ。
  12. 請求項１１記載の電子部品パッケージにおいて、
    前記フィルム基板本体部の前記裏面であって前記ビアホールの近傍に封止剤が設けられていることを特徴とする電子部品パッケージ。
  13. 請求項１乃至１２いずれか一項記載の電子部品パッケージであって、
    金属又はセラミックから成る平板が、前記フィルム基板の裏面に貼り付けられていることを特徴とする電子部品パッケージ。
  14. 請求項１３記載の電子部品パッケージであって、
    前記平板であって、前記フィルム基板本体部の前記裏面の前記第１の信号配線導体が形成されている部分に面する箇所には、溝部が高さ方向に貫通形成されていることを特徴とする電子部品パッケージ。
  15. 請求項１乃至５いずれか一項記載の電子部品パッケージであって、
    前記蓋部は、樹脂又はセラミックから成り、
    前記フィルム基板の表面に前記信号配線導体が形成され、
    前記蓋部と前記フィルム基板とが、樹脂封止剤により接合されていることを特徴とする電子部品パッケージ。
  16. 請求項１乃至１５いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板はグランデットコプレーナ型伝送線路構造を有することを特徴とする電子部品パッケージ。
  17. 請求項３乃至１６いずれか一項記載の電子部品パッケージであって、
    前記フレキシブル接続部の端部近傍に、同軸コネクタエッジマウントが固着されていることを特徴とする電子部品パッケージ。
  18. 請求項１乃至１７いずれか一項記載の電子部品パッケージであって、
    前記電子部品は、前記信号配線導体にフリップチップ接続されていることを特徴とする電子部品パッケージ。
  19. 請求項１乃至１７いずれか一項記載の電子部品パッケージであって、
    前記フィルム基板に、電子部品実装用孔部が形成され、
    前記電子部品は、前記電子部品実装用孔部内に搭載され、ワイヤにより前記信号配線導体に接続されていることを特徴とする電子部品パッケージ。
  20. 請求項１９記載の電子部品パッケージであって、
    前記フィルム基板に、電子部品実装用孔部が形成され、
    前記平板に、前記電子部品実装用孔部から繋がって形成された電子部品実装用凹部が設けられ、
    前記電子部品は、前記電子部品実装用孔部内及び電気電子部品実装用凹部上に搭載され、ワイヤにより前記信号配線導体に接続されていることを特徴とする電子部品パッケージ。
JP2007557721A 2006-02-10 2006-02-10 電子部品パッケージ Expired - Fee Related JP4883010B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/302356 WO2007091329A1 (ja) 2006-02-10 2006-02-10 電子部品パッケージ

Publications (2)

Publication Number Publication Date
JPWO2007091329A1 true JPWO2007091329A1 (ja) 2009-07-02
JP4883010B2 JP4883010B2 (ja) 2012-02-22

Family

ID=38344937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557721A Expired - Fee Related JP4883010B2 (ja) 2006-02-10 2006-02-10 電子部品パッケージ

Country Status (3)

Country Link
US (1) US8178788B2 (ja)
JP (1) JP4883010B2 (ja)
WO (1) WO2007091329A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110085310A1 (en) * 2009-10-09 2011-04-14 Cachia Joseph M Space saving circuit board
JP6496142B2 (ja) * 2014-12-26 2019-04-03 株式会社ヨコオ 交換用コンタクトユニット及び検査治具
JP7005111B2 (ja) * 2018-02-09 2022-01-21 矢崎総業株式会社 電子部品実装品
US11729933B2 (en) * 2021-02-03 2023-08-15 Ttm Technologies, Inc. Near-hermetic package with flexible signal input and output

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631446A (en) * 1995-06-07 1997-05-20 Hughes Electronics Microstrip flexible printed wiring board interconnect line
JP2861956B2 (ja) 1996-07-24 1999-02-24 日本電気株式会社 高周波デバイスパッケージ及びその製造方法
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP2003086728A (ja) * 2001-07-05 2003-03-20 Matsushita Electric Ind Co Ltd 高周波回路の製作方法及びそれを用いた装置
US7145411B1 (en) * 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US6861633B2 (en) * 2002-06-20 2005-03-01 The Aerospace Corporation Microelectromechanical system optical sensor providing bit image data of a viewed image
JP2004071950A (ja) * 2002-08-08 2004-03-04 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2004152963A (ja) * 2002-10-30 2004-05-27 Denso Corp 電子回路と外部部品との接続方法
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit

Also Published As

Publication number Publication date
WO2007091329A1 (ja) 2007-08-16
US8178788B2 (en) 2012-05-15
US20080289862A1 (en) 2008-11-27
JP4883010B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
US20110156228A1 (en) Semiconductor device
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
JP5909707B2 (ja) 無線モジュール
US20130012145A1 (en) Radio module and manufacturing method therefor
JP6643714B2 (ja) 電子装置及び電子機器
US8802496B2 (en) Substrate for semiconductor package and method of manufacturing thereof
JP4883010B2 (ja) 電子部品パッケージ
US6531775B1 (en) High-frequency module
US20200411418A1 (en) Semiconductor package structures for broadband rf signal chain
US9041169B2 (en) Semiconductor packaging container, semiconductor device, electronic device
CA2997607C (en) Mounting structure and module
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
CN215453392U (zh) 一种柔性电路板、封装连接结构、封装基座和光半导体装置
JP3987659B2 (ja) 高周波半導体装置
JP2000183230A (ja) 高周波回路用パッケージの実装構造
JP2008034890A (ja) 半導体装置
JP4768292B2 (ja) パッケージ用基板
JP2001267487A (ja) 高周波モジュール
JP4005858B2 (ja) 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造
JP2022083669A (ja) 無線通信モジュール
CN113498254A (zh) 一种柔性电路板、封装连接结构、封装基座和光半导体装置
JPH10313078A (ja) 高周波用半導体装置の実装構造
JP2021034453A (ja) パッケージ基板及び電子機器
JP3818008B2 (ja) 多層配線基板
JP2004186606A (ja) 高周波用パッケージの実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4883010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees