JP3818008B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3818008B2 JP3818008B2 JP2000081756A JP2000081756A JP3818008B2 JP 3818008 B2 JP3818008 B2 JP 3818008B2 JP 2000081756 A JP2000081756 A JP 2000081756A JP 2000081756 A JP2000081756 A JP 2000081756A JP 3818008 B2 JP3818008 B2 JP 3818008B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- wiring
- wiring board
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板上に半導体部品を搭載した電子装置に関するものである。
【０００２】
【従来の技術】
近年、光通信は、あらゆる分野で使用され、今後も益々発達することが予想される。現在一般的に使用されている光伝送モジュールは、10Gbit/sが主流であるが、通信速度の高速化にともない、大容量化が要求され、今後40Gbit/sが主流になるものと予想される。
【０００３】
一方、大容量、高速化は勿論のこと、小形化が要求されている。小形化は、内蔵する半導体モジュールの性能に左右されるといっても過言ではなく、高い電送特性を持った半導体モジュールの開発が急務となっている。
【０００４】
半導体モジュールの伝送特性を改善した従来の技術として、例えば、特開平４−２７０５０２号公報がある。この従来技術は、半導体基板の裏面にタブ型の溝を形成し、この溝の底面に内部ストリップ導体を形成し、この内部ストリップ導体と前記基板裏面側の導電性基体とにより、マイクロストリップ線路の一部、つまり伝送線部分を構成したものである。
【０００５】
これにより、マイクロストリップ線路を構成するストリップ導体の一部が基板内部に形成されることになり、基板上でのマイクロ波回路の占有面積が削減できる。また、上記伝送線部分では、誘電体が空気となるので、マイクロストリップ線路の高インピーダンス化を図ることができる。
【０００６】
また、特表平9−508510号公報は、発砲体ストリップライン型の伝送線路網に関するものであり、発砲体内の誘電体損失を低減するために、ストリップラインの領域において発砲体の少なくとも一部を、伝送線路網の波動特性の悪化が生じないように除去したものである。更に、形成したダクトを空気又は冷却剤を用いるストリップラインの強制冷却を行うようにしたものである。
【０００７】
【発明が解決しようとする課題】
このように、上記従来技術は、樹脂基板内に空間（以下、キャビティという）を設け、このキャビティ内に信号線を配置することによって、空気を誘電体としたマイクロストリップ線路構造（Micro Strip Line）（以下、ＭＳＬという）としたものである。
【０００８】
半導体モジュールで、高い伝送特性を得る条件としては、導体としての抵抗を出来る限り小さくすること、高いインピーダンスを得ることなどがあげられる。
【０００９】
これに対し、特開平4−270502号公報の高周波伝送線では、伝送線路での反射特性の損失を低減するために、特性インピーダンスの整合をはかる必要があり、信号線の線幅加工公差と樹脂基板の厚さ公差を厳しく管理してインピーダンスを制御しなければならない。また、多層配線基板では樹脂基板を複数枚重ねるために基板厚さの公差がかなり大きくなってしまうため、誘電体の厚さに影響を受けやすいＭＳＬで要求されるインピーダンスの精度向上を実現することは困難である。
【００１０】
また、前記反射特性は、特性インピーダンスのミスマッチによって影響を受けやすく、ＭＳＬは、反射が大きく、また変動幅も大きい。この理由はＭＳＬのほうが厚さ公差というパラメータを余計にもっているからである。また、ＭＳＬは、共振周波数が著しく変動してしいるためであるからと考えられる。
【００１１】
また、挿入損失は、特性インピーダンスの整合性だけでなく、配線の抵抗損出や誘電体損失にも大きな影響を及ぼす。
【００１２】
一方、特表平9−508510号公報は、空間の厚さ管理は、キャビティー自体の厚さで管理しなくてはならないという問題がある。
【００１３】
本発明の目的は、高い伝送特性を有し、大容量で高速の電子装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、内部に第１の空気層を有する第１の樹脂層と、この第１の樹脂層の下面に積層された第２の樹脂層と、この第２の樹脂層の内部に形成された第２の空気層と、前記第１の樹脂層の上部に施された第１の配線と、前記第２の樹脂層の上部に施され前記第１と第２の空気層との間に位置する第２の配線と、前記第２の樹脂層の下面に形成された第３の樹脂層とを備え、この第３の樹脂層に前記第１と第２の空気層に連通する空気孔を設け、この空気孔が前記第１と第２の空気層を外気と連通させることにより達成される。
【００２１】
【発明の実施の形態】
以下、本発明の実施例若しくは参考例を図１乃至図１０を用いて説明する。図１は、半導体チップを搭載した多層配線基板の斜視図である。図２は、樹脂により形成された本発明の参考例である多層基板の部分断面図である。図３は、単層の樹脂で形成された本発明の参考例である基板の部分断面図である。図４は、外乱をシールドするために配線を設けた本発明の参考例である基板の部分断面図である。図５は、キャビティ内に２本の配線を設けた本発明の参考例である基板の部分断面図である。図６は、図５に示した基板にシールド用の配線を設けた本発明の参考例である基板の部分断面図である。図７、図８、図９は、本発明の実施例である多層配線板上の半導体部分の断面図である。図１０は、本発明を搭載した光受信モジュールの断面図である。図１１は、図１０の上面図である。
【００２２】
ところで、配線基板には、セラミック系、ガラスセラミック系、樹脂系等があるが、誘電率で見ると樹脂系の配線基板が最も有利であり、特に有機樹脂系の配線基板は、著しく誘電率が高い。ところが、有機樹脂系の配線基板は、低誘電体による損失が大きいため、柔軟性のあるテープ状の有機樹脂系多層配線基板の検討を行った。
【００２３】
そこで、この有機樹脂系配線基板を用いた本発明の参考例を説明する。
【００２４】
図１において、１は、有機樹脂系の多層配線基板であり、上部に半導体チップ２が搭載されている。３は、バンプ電極である。半導体チップ２は、このバンプ電極３と多層配線基板１上に施された配線（図1には、図示していない）とを介して多層配線基板１と電気的に接続される。多層配線基板１は、例えば、有機系のポリミド樹脂と銅配線から形成されている。半導体チップ２は、多層配線基板１上に施された配線により、外部端子（図1には、図示していない）や同一基板上に搭載された半導体素子や電子部品（図1には、図示していない）と電気的に接続されている。
【００２５】
図２において、４は、第１の樹脂層である。この第1の樹脂層４上には、第１の配線５が施されており、第１の樹脂層４内には、第１のキャビティ６が形成されている。このキャビティ６が樹脂に所定の間隔を持たせて形成した空気層となる。７は、第１の樹脂層４の下面に積層された第２の樹脂層である。この第２の樹脂層７の上には、第２の配線８、９、１０が施されている。第２の樹脂層７内には、第２のキャビティ１１が形成されている。この第２のキャビティ１１も前記第1のキャビティ６と同様に、樹脂に所定の間隔を持たせて形成した空気層となっている。この第２のキャビティ１１は、第２の配線８の全てと、第２の配線９、１０の一部を覆うように形成されている。配線８と配線９、１０の一部は、第1のキャビティ６と第２のキャビティ１１との間に位置するため、上記第１と第２のキャビティ６、１１の中空に浮いた状態となる。
【００２６】
第１のキャビティ６の面積を、第２のキャビティ１１の面積よりも大きくすると、後述するテープ基板積層時の位置合わせが容易となる。
【００２７】
上記多層配線基板は、例えば、２枚の銅箔付きポリミドテープ基板を用意し、各々のポリミドテープ基板の銅箔をエッチング加工などにより配線パターンを形成した後にポリミド側をレーザ加工、ウエットエッチング加工などによってキャビティを形成する。この２枚のポリミドテープ基板は、ラミネート法などで積層することにより簡単に多層配線基板として形成できる。
【００２８】
上記配線基板によれば、第２の樹脂層７上の配線８を信号線とし、第１の樹脂層４上の配線５、及び第２の樹脂層７上の配線９、１０を定電位面とし、配線８と配線９、１０でコプレナー線路構造とすることで、キャビティ内に介在する、例えば空気や不活性ガスなどの気体を誘電体とした高周波伝送線路が形成される。配線５を電磁シールド面として利用することにより高い伝送特性を得ることができる。
【００２９】
図３から図６は、本発明の他の伝送線路を備えた配線基板の参考例を示す。
【００３０】
図３において、単層の樹脂層７には、キャビティ１１が形成されている。この単層の樹脂層７は、図２で説明した２層の樹脂層のうち、第２の樹脂層７に相当し、同じく樹脂層７の上面には、配線８、９、１０が施されている。
【００３１】
図４は、図２で説明した多層配線基板に外乱の影響を緩和するためのシールドを施した参考例を示す図である。
【００３２】
図４において、重ねられた第１の樹脂層４上には配線５が、第２の樹脂層７の底面には配線１２が施されている。この第１と２の樹脂層によって配線８、９、１０の伝送線路を挟み込む形状となっている。
【００３３】
図５は、キャビティ６、１１内に浮いた状態となっている配線をペア配線としたものを示す図である。
【００３４】
図5において、正位相と逆位相の信号を一組として伝送できるように配線１３と１４からなる中心導体を２本とし、両脇を第１と第２の樹脂層４、７間で挟み込んだ配線１５、１６を設けたものである。この伝送線路とすることによって配線密度が向上する。
【００３５】
図６は、図５で説明した配線１３と１４からなる中心導体２本のみとしている。両脇の配線１５、１６は設けられていない。樹脂層４の上面にはシールド用として配線５が施され、樹脂層７の底面には、配線１２が施されている。
【００３６】
以下、本発明の実施例を説明する。図７、図８、図９で上記多層配線基板１上に搭載された半導体２部分の詳細を説明する。図７は、半導体搭載部分の縦断面図である。図８は、半導体搭載部分の信号線方向を示す縦断面図である。図９は、半導体搭載部分の信号線構造を示す平面図である。
【００３７】
図７において、多層配線基板１の上面には、バンプ電極１７、１８、１９、２０を介して半導体チップ２が搭載されている。多層配線基板１は、第１の樹脂層４、第２の樹脂層７、第３の樹脂層２１から構成され、内部には、キャビティ６、１１による空気層が設けられている。このキャビティ６、１１には、図２で説明した配線８がキャビティ６、１１内に浮いた状態で取付けられている。この配線８が信号配線となり、配線９、１０との組合わせで伝送線路が形成されている。この配線８が銅などの腐食しやすい金属で形成された場合には、この配線８の表面に金や錫などのメッキ処理を施しておく必要がある。
【００３８】
半導体チップ２と多層配線基板１間に設けられたバンプ電極１７、１８、１９、２０は、半導体チップ２と多層配線基板１とを電気的に接続するものである。このバンプ電極１７、１８、１９、２０は、例えば、はんだや金などで形成されている。はんだによるバンプ電極１７、１８、１９、２０であると、配線８と直に接合することが可能であり、金によるバンプ電極１７、１８、１９、２０の場合であっても配線８に錫などのコーティングをすることによって共晶合金接合を行うことが可能である。
【００３９】
２５、２６、２７は、第１と第２の樹脂層を貫通するように設けられたビアホールである。このビアホール２５、２６、２７によって半導体チップ２と各樹脂層４、７、２１が電気的に接続される。このビアホール２５、２６、２７は、例えば、樹脂層にレーザやパンチ金型などで孔あけ加工を施した後に、電気メッキ処理などにより、この孔をCuで埋め込んで形成する。
【００４０】
図８は、図１のＢ−Ｂ断面である。
【００４１】
図８において、半導体の信号用のバンプ電極１９は、第１の樹脂層４を貫通するビアホール２５を介して信号用の配線８と電気的に接続される。
【００４２】
ところで、キャビティ６、１１内の配線８が長くなる場合には、第２の樹脂層７に設けられたキャビティ１１ａ、１１ｂ、１１ｃのように、キャビティ１１内に支持部７ａ、７ｂを設けて複数に分割し、この支持部７ａ、７ｂによって配線８を支えるようにしたものである。これによって配線８のたわみや変形を防止することができる。
【００４３】
多層の樹脂層による基板をラミネート積層する場合には、樹脂基板間に使用する接着剤に気泡が入ってボイドとなり接続不良を起こす可能性がある。これを未然に防ぐためには、真空中で積層すると良い。本実施例では、樹脂基板を積層後に大気圧に戻したときにキャビティ６、１１、１１ａ、１１ｂ、１１ｃが大気圧で潰されてしまわないようにキャビティ６、１１と外気とが連通する通気孔２２を第３の樹脂層２１に設けている。この貫通孔２２によって多層配線基板１上に電子部品を搭載する時のはんだリフロー時に上記キャビティ６、１１内の空気が熱膨張して樹脂層や配線が破損してしまうことを防止するものである。この通気孔２２は、図７に示した通気孔２２と同一物である。
【００４４】
図９に図８を上面から見た図を示す。
【００４５】
図９において、通気孔２２を設けることで、上記キャビティ内の配線８は、外気に触れてしまうため、前述したように、配線８の腐食を防止する必要がある。この腐食防止策として、例えば、配線表面に金や錫のメッキ処理といった保護被膜コーティングを行った方が良い。
【００４６】
第２のキャビティ１１を支持部７ａで分割して形成したキャビティ１１ａ、１１ｂ、１１ｃで信号線用の配線８に沿ってグランドパターン２８を切り欠いておくと、電気力線が信号線から広がって支持部７ａ、７ｂを通過しようとしても、電気力線が第１の樹脂層４上において配線５の方に引っ張りあげられる形になるので、支持部７ａ、７ｂの誘電体による特性インピーダンスへの影響を最小限に抑えることができる。信号用のバンプ電極１９は、グランド用のバンプ電極１８、２０に囲まれた構造になっているので、バンプ部分においてもインピーダンスの制御を容易にすることが可能である。図７に示した電源用のバンプ１７は、電源プレーン２８とビアホール２５とで接続され、半導体チップ２の電気的な接続に必要な信号、電源、グランドを電源プレーン２８とビアホール２５を介して多層配線基板１に接続している。半導体チップ２は、多層配線基板１から給電されて動作し、上記伝送線路を通じて信号の入出力を行う。
【００４７】
図１０は、本発明の多層配線基板を光受信モジュールに搭載した参考例を示す図である。
【００４８】
図１０において、多層配線基板１には、光素子１０１が接続されたＩＣ１０８、半導体チップ２、および抵抗やコンデンサなどのチップ部品１０９を搭載されている。これらの電子部品間には、本発明の伝送線路を通じて信号が伝送される高周波回路が構成されている。発熱量が大きいＩＣ１０８や半導体チップ２は、高熱伝導性の金属ブロック１０７上に銀ペーストにより接着固定している。この金属ブロック１０７は、高熱伝導性グリス１０５を介してヒートシンク１０６に接続されている。ＩＣ１０８、半導体チップ２から発生した熱はヒートシンク１０６に流れ込んで空気中に放散される。
【００４９】
多層配線基板１は、光受信モジュールの高周波用外部端子１０４、コネクタの金属ブロック１０７に接続されている。高周波用外部端子１０４は、例えばセラミック端子などで、複数のモジュール間を同軸線で接続される。光ファイバ１０２から光素子１０１に入射された光信号は、電気信号に変換されＩＣ１０８上の初段の増幅回路を経て多層配線基板１の伝送線路に到達する。これらの多層配線基板１は、筐体１０３に収納されている。多層配線基板１上で増幅、タイミング抽出、波形整形などの信号処理を実施した後、光受信モジュールの高周波用外部端子に信号を送りこむ。
【００５０】
図１１は、図１０をヒートシンク１０６側から見た図であり、ヒートシンク１０６の側面方向には、前述した金属ブロック１０７が設けられている。
【００５１】
これにより、電子部品の３次元実装が可能となり、また微弱な信号を良好な伝送品質で再生出力することが可能となる。
【００５２】
本発明は、伝送線路が同一平面上に構成されているため、特性インピーダンスは基板厚さや接着剤の材質・厚さに影響されることがなく、また加工精度のよいエッチング技術を用いることにより制御しやすくなる。
【００５３】
また、樹脂層の一部にキャビティを設け、気体を誘電体としているので、基板材料に関係なく良好な伝送特性を得ることができる。また、多層配線基板が柔軟な有機径樹脂剤で形成されているので、接続する半導体チップへの負荷を軽減される。
【００５４】
このように、本発明によれば、電子部品管の搭載距離を短くできるうえ、高い伝送特性を有する光受信モジュールが可能となるため、小型の高周波回路モジュールの実現が可能になる。
【００５５】
また、半導体チップから発生する熱は、半導体チップ裏面のヒートシンクから放熱されるので、半導体モジュールの信頼性を向上することができる。また、柔軟な基板の採用が可能なため、モジュール内での熱応力を緩和することができ信頼性を向上できる。また、本発明の半導体モジュールは、有機系樹脂基板の上面で、同一平面上の加工が可能となる。
【００５６】
ところで、有機基板内に伝送線路を形成した場合は、有機基板を誘電体として利用すると誘電損失が大きいために高周波信号伝送時に波形が減衰してしまい、きれいな波形が到達しなかったり、効率が悪くなったりする。しかしながら、誘電体を空気などの気体とすることによって誘電体損失が限りなく小さくなり、伝送特性が向上する。また、誘電体を空気とすることで寄生容量を小さくすることができるので線路断面積を大きくすることができ、配線抵抗を小さく抑えることができる。容量と抵抗が小さくなるので配線遅延時間を大幅に短くすることができる。したがって、伝送遅延や伝送波形の劣化を抑えることができる。
【００５７】
図１２は、本発明のＭＳＬと従来のＭＳＬを比較したものである。
【００５８】
図１２において、反射特性は、特性インピーダンスのミスマッチによって影響を受けるものであるため、従来のＭＳＬに比べ、本発明のＭＳＬは、反射が大きく、変動幅も大きい。これは、本発明のＭＳＬが厚さ交差というパラメータを余分に持っているからである。また、従来のＭＳＬは、共振周波数が著しく変動しているが、本発明は、安定しており、狭帯域で使用するマイクロ波デバイスの実装には有効である。
【００５９】
一方、挿入損失は、特性インピーダンスの整合性だけでなく、配線の抵抗損や誘電体損失にも影響を受けるため、本発明では、抵抗損、誘電体損、信号伝播遅延時間を小さく抑えているため、従来のＭＳＬよりも挿入損失が大幅に小さくなっていることが分かる。
【００６０】
【発明の効果】
本発明によれば、高い伝送特性を有し、大容量で高速の電子装置を提供することができる。
【図面の簡単な説明】
【図１】 半導体チップを搭載した多層配線基板の斜視図である。
【図２】 樹脂により形成された本発明の参考例である多層基板の部分断面図である。
【図３】 単層の樹脂で形成された本発明の参考例である基板の部分断面図である。
【図４】 外乱をシールドするために配線を設けた本発明の参考例である基板の部分断面図である。
【図５】 キャビティ内に２本の配線を設けた本発明の参考例である基板の部分断面図である。
【図６】 図５に示した基板にシールド用の配線を設けた本発明の参考例である基板の部分断面図である。
【図７】 本発明の実施例である多層配線板上の半導体部分の断面図である。
【図８】 本発明の実施例である多層配線板上の半導体部分の断面図である。
【図９】 図８を上面から見た図である。
【図１０】 本発明を搭載した光受信モジュールの断面図である。
【図１１】 図１０の上面図である。
【図１２】 本発明の伝送線路と高周波基板でもっともよく使われているＭＳＬとを比較して特性を示したグラフである。
【発明の属する技術分野】
本発明は、多層配線基板上に半導体部品を搭載した電子装置に関するものである。
【０００２】
【従来の技術】
近年、光通信は、あらゆる分野で使用され、今後も益々発達することが予想される。現在一般的に使用されている光伝送モジュールは、10Gbit/sが主流であるが、通信速度の高速化にともない、大容量化が要求され、今後40Gbit/sが主流になるものと予想される。
【０００３】
一方、大容量、高速化は勿論のこと、小形化が要求されている。小形化は、内蔵する半導体モジュールの性能に左右されるといっても過言ではなく、高い電送特性を持った半導体モジュールの開発が急務となっている。
【０００４】
半導体モジュールの伝送特性を改善した従来の技術として、例えば、特開平４−２７０５０２号公報がある。この従来技術は、半導体基板の裏面にタブ型の溝を形成し、この溝の底面に内部ストリップ導体を形成し、この内部ストリップ導体と前記基板裏面側の導電性基体とにより、マイクロストリップ線路の一部、つまり伝送線部分を構成したものである。
【０００５】
これにより、マイクロストリップ線路を構成するストリップ導体の一部が基板内部に形成されることになり、基板上でのマイクロ波回路の占有面積が削減できる。また、上記伝送線部分では、誘電体が空気となるので、マイクロストリップ線路の高インピーダンス化を図ることができる。
【０００６】
また、特表平9−508510号公報は、発砲体ストリップライン型の伝送線路網に関するものであり、発砲体内の誘電体損失を低減するために、ストリップラインの領域において発砲体の少なくとも一部を、伝送線路網の波動特性の悪化が生じないように除去したものである。更に、形成したダクトを空気又は冷却剤を用いるストリップラインの強制冷却を行うようにしたものである。
【０００７】
【発明が解決しようとする課題】
このように、上記従来技術は、樹脂基板内に空間（以下、キャビティという）を設け、このキャビティ内に信号線を配置することによって、空気を誘電体としたマイクロストリップ線路構造（Micro Strip Line）（以下、ＭＳＬという）としたものである。
【０００８】
半導体モジュールで、高い伝送特性を得る条件としては、導体としての抵抗を出来る限り小さくすること、高いインピーダンスを得ることなどがあげられる。
【０００９】
これに対し、特開平4−270502号公報の高周波伝送線では、伝送線路での反射特性の損失を低減するために、特性インピーダンスの整合をはかる必要があり、信号線の線幅加工公差と樹脂基板の厚さ公差を厳しく管理してインピーダンスを制御しなければならない。また、多層配線基板では樹脂基板を複数枚重ねるために基板厚さの公差がかなり大きくなってしまうため、誘電体の厚さに影響を受けやすいＭＳＬで要求されるインピーダンスの精度向上を実現することは困難である。
【００１０】
また、前記反射特性は、特性インピーダンスのミスマッチによって影響を受けやすく、ＭＳＬは、反射が大きく、また変動幅も大きい。この理由はＭＳＬのほうが厚さ公差というパラメータを余計にもっているからである。また、ＭＳＬは、共振周波数が著しく変動してしいるためであるからと考えられる。
【００１１】
また、挿入損失は、特性インピーダンスの整合性だけでなく、配線の抵抗損出や誘電体損失にも大きな影響を及ぼす。
【００１２】
一方、特表平9−508510号公報は、空間の厚さ管理は、キャビティー自体の厚さで管理しなくてはならないという問題がある。
【００１３】
本発明の目的は、高い伝送特性を有し、大容量で高速の電子装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、内部に第１の空気層を有する第１の樹脂層と、この第１の樹脂層の下面に積層された第２の樹脂層と、この第２の樹脂層の内部に形成された第２の空気層と、前記第１の樹脂層の上部に施された第１の配線と、前記第２の樹脂層の上部に施され前記第１と第２の空気層との間に位置する第２の配線と、前記第２の樹脂層の下面に形成された第３の樹脂層とを備え、この第３の樹脂層に前記第１と第２の空気層に連通する空気孔を設け、この空気孔が前記第１と第２の空気層を外気と連通させることにより達成される。
【００２１】
【発明の実施の形態】
以下、本発明の実施例若しくは参考例を図１乃至図１０を用いて説明する。図１は、半導体チップを搭載した多層配線基板の斜視図である。図２は、樹脂により形成された本発明の参考例である多層基板の部分断面図である。図３は、単層の樹脂で形成された本発明の参考例である基板の部分断面図である。図４は、外乱をシールドするために配線を設けた本発明の参考例である基板の部分断面図である。図５は、キャビティ内に２本の配線を設けた本発明の参考例である基板の部分断面図である。図６は、図５に示した基板にシールド用の配線を設けた本発明の参考例である基板の部分断面図である。図７、図８、図９は、本発明の実施例である多層配線板上の半導体部分の断面図である。図１０は、本発明を搭載した光受信モジュールの断面図である。図１１は、図１０の上面図である。
【００２２】
ところで、配線基板には、セラミック系、ガラスセラミック系、樹脂系等があるが、誘電率で見ると樹脂系の配線基板が最も有利であり、特に有機樹脂系の配線基板は、著しく誘電率が高い。ところが、有機樹脂系の配線基板は、低誘電体による損失が大きいため、柔軟性のあるテープ状の有機樹脂系多層配線基板の検討を行った。
【００２３】
そこで、この有機樹脂系配線基板を用いた本発明の参考例を説明する。
【００２４】
図１において、１は、有機樹脂系の多層配線基板であり、上部に半導体チップ２が搭載されている。３は、バンプ電極である。半導体チップ２は、このバンプ電極３と多層配線基板１上に施された配線（図1には、図示していない）とを介して多層配線基板１と電気的に接続される。多層配線基板１は、例えば、有機系のポリミド樹脂と銅配線から形成されている。半導体チップ２は、多層配線基板１上に施された配線により、外部端子（図1には、図示していない）や同一基板上に搭載された半導体素子や電子部品（図1には、図示していない）と電気的に接続されている。
【００２５】
図２において、４は、第１の樹脂層である。この第1の樹脂層４上には、第１の配線５が施されており、第１の樹脂層４内には、第１のキャビティ６が形成されている。このキャビティ６が樹脂に所定の間隔を持たせて形成した空気層となる。７は、第１の樹脂層４の下面に積層された第２の樹脂層である。この第２の樹脂層７の上には、第２の配線８、９、１０が施されている。第２の樹脂層７内には、第２のキャビティ１１が形成されている。この第２のキャビティ１１も前記第1のキャビティ６と同様に、樹脂に所定の間隔を持たせて形成した空気層となっている。この第２のキャビティ１１は、第２の配線８の全てと、第２の配線９、１０の一部を覆うように形成されている。配線８と配線９、１０の一部は、第1のキャビティ６と第２のキャビティ１１との間に位置するため、上記第１と第２のキャビティ６、１１の中空に浮いた状態となる。
【００２６】
第１のキャビティ６の面積を、第２のキャビティ１１の面積よりも大きくすると、後述するテープ基板積層時の位置合わせが容易となる。
【００２７】
上記多層配線基板は、例えば、２枚の銅箔付きポリミドテープ基板を用意し、各々のポリミドテープ基板の銅箔をエッチング加工などにより配線パターンを形成した後にポリミド側をレーザ加工、ウエットエッチング加工などによってキャビティを形成する。この２枚のポリミドテープ基板は、ラミネート法などで積層することにより簡単に多層配線基板として形成できる。
【００２８】
上記配線基板によれば、第２の樹脂層７上の配線８を信号線とし、第１の樹脂層４上の配線５、及び第２の樹脂層７上の配線９、１０を定電位面とし、配線８と配線９、１０でコプレナー線路構造とすることで、キャビティ内に介在する、例えば空気や不活性ガスなどの気体を誘電体とした高周波伝送線路が形成される。配線５を電磁シールド面として利用することにより高い伝送特性を得ることができる。
【００２９】
図３から図６は、本発明の他の伝送線路を備えた配線基板の参考例を示す。
【００３０】
図３において、単層の樹脂層７には、キャビティ１１が形成されている。この単層の樹脂層７は、図２で説明した２層の樹脂層のうち、第２の樹脂層７に相当し、同じく樹脂層７の上面には、配線８、９、１０が施されている。
【００３１】
図４は、図２で説明した多層配線基板に外乱の影響を緩和するためのシールドを施した参考例を示す図である。
【００３２】
図４において、重ねられた第１の樹脂層４上には配線５が、第２の樹脂層７の底面には配線１２が施されている。この第１と２の樹脂層によって配線８、９、１０の伝送線路を挟み込む形状となっている。
【００３３】
図５は、キャビティ６、１１内に浮いた状態となっている配線をペア配線としたものを示す図である。
【００３４】
図5において、正位相と逆位相の信号を一組として伝送できるように配線１３と１４からなる中心導体を２本とし、両脇を第１と第２の樹脂層４、７間で挟み込んだ配線１５、１６を設けたものである。この伝送線路とすることによって配線密度が向上する。
【００３５】
図６は、図５で説明した配線１３と１４からなる中心導体２本のみとしている。両脇の配線１５、１６は設けられていない。樹脂層４の上面にはシールド用として配線５が施され、樹脂層７の底面には、配線１２が施されている。
【００３６】
以下、本発明の実施例を説明する。図７、図８、図９で上記多層配線基板１上に搭載された半導体２部分の詳細を説明する。図７は、半導体搭載部分の縦断面図である。図８は、半導体搭載部分の信号線方向を示す縦断面図である。図９は、半導体搭載部分の信号線構造を示す平面図である。
【００３７】
図７において、多層配線基板１の上面には、バンプ電極１７、１８、１９、２０を介して半導体チップ２が搭載されている。多層配線基板１は、第１の樹脂層４、第２の樹脂層７、第３の樹脂層２１から構成され、内部には、キャビティ６、１１による空気層が設けられている。このキャビティ６、１１には、図２で説明した配線８がキャビティ６、１１内に浮いた状態で取付けられている。この配線８が信号配線となり、配線９、１０との組合わせで伝送線路が形成されている。この配線８が銅などの腐食しやすい金属で形成された場合には、この配線８の表面に金や錫などのメッキ処理を施しておく必要がある。
【００３８】
半導体チップ２と多層配線基板１間に設けられたバンプ電極１７、１８、１９、２０は、半導体チップ２と多層配線基板１とを電気的に接続するものである。このバンプ電極１７、１８、１９、２０は、例えば、はんだや金などで形成されている。はんだによるバンプ電極１７、１８、１９、２０であると、配線８と直に接合することが可能であり、金によるバンプ電極１７、１８、１９、２０の場合であっても配線８に錫などのコーティングをすることによって共晶合金接合を行うことが可能である。
【００３９】
２５、２６、２７は、第１と第２の樹脂層を貫通するように設けられたビアホールである。このビアホール２５、２６、２７によって半導体チップ２と各樹脂層４、７、２１が電気的に接続される。このビアホール２５、２６、２７は、例えば、樹脂層にレーザやパンチ金型などで孔あけ加工を施した後に、電気メッキ処理などにより、この孔をCuで埋め込んで形成する。
【００４０】
図８は、図１のＢ−Ｂ断面である。
【００４１】
図８において、半導体の信号用のバンプ電極１９は、第１の樹脂層４を貫通するビアホール２５を介して信号用の配線８と電気的に接続される。
【００４２】
ところで、キャビティ６、１１内の配線８が長くなる場合には、第２の樹脂層７に設けられたキャビティ１１ａ、１１ｂ、１１ｃのように、キャビティ１１内に支持部７ａ、７ｂを設けて複数に分割し、この支持部７ａ、７ｂによって配線８を支えるようにしたものである。これによって配線８のたわみや変形を防止することができる。
【００４３】
多層の樹脂層による基板をラミネート積層する場合には、樹脂基板間に使用する接着剤に気泡が入ってボイドとなり接続不良を起こす可能性がある。これを未然に防ぐためには、真空中で積層すると良い。本実施例では、樹脂基板を積層後に大気圧に戻したときにキャビティ６、１１、１１ａ、１１ｂ、１１ｃが大気圧で潰されてしまわないようにキャビティ６、１１と外気とが連通する通気孔２２を第３の樹脂層２１に設けている。この貫通孔２２によって多層配線基板１上に電子部品を搭載する時のはんだリフロー時に上記キャビティ６、１１内の空気が熱膨張して樹脂層や配線が破損してしまうことを防止するものである。この通気孔２２は、図７に示した通気孔２２と同一物である。
【００４４】
図９に図８を上面から見た図を示す。
【００４５】
図９において、通気孔２２を設けることで、上記キャビティ内の配線８は、外気に触れてしまうため、前述したように、配線８の腐食を防止する必要がある。この腐食防止策として、例えば、配線表面に金や錫のメッキ処理といった保護被膜コーティングを行った方が良い。
【００４６】
第２のキャビティ１１を支持部７ａで分割して形成したキャビティ１１ａ、１１ｂ、１１ｃで信号線用の配線８に沿ってグランドパターン２８を切り欠いておくと、電気力線が信号線から広がって支持部７ａ、７ｂを通過しようとしても、電気力線が第１の樹脂層４上において配線５の方に引っ張りあげられる形になるので、支持部７ａ、７ｂの誘電体による特性インピーダンスへの影響を最小限に抑えることができる。信号用のバンプ電極１９は、グランド用のバンプ電極１８、２０に囲まれた構造になっているので、バンプ部分においてもインピーダンスの制御を容易にすることが可能である。図７に示した電源用のバンプ１７は、電源プレーン２８とビアホール２５とで接続され、半導体チップ２の電気的な接続に必要な信号、電源、グランドを電源プレーン２８とビアホール２５を介して多層配線基板１に接続している。半導体チップ２は、多層配線基板１から給電されて動作し、上記伝送線路を通じて信号の入出力を行う。
【００４７】
図１０は、本発明の多層配線基板を光受信モジュールに搭載した参考例を示す図である。
【００４８】
図１０において、多層配線基板１には、光素子１０１が接続されたＩＣ１０８、半導体チップ２、および抵抗やコンデンサなどのチップ部品１０９を搭載されている。これらの電子部品間には、本発明の伝送線路を通じて信号が伝送される高周波回路が構成されている。発熱量が大きいＩＣ１０８や半導体チップ２は、高熱伝導性の金属ブロック１０７上に銀ペーストにより接着固定している。この金属ブロック１０７は、高熱伝導性グリス１０５を介してヒートシンク１０６に接続されている。ＩＣ１０８、半導体チップ２から発生した熱はヒートシンク１０６に流れ込んで空気中に放散される。
【００４９】
多層配線基板１は、光受信モジュールの高周波用外部端子１０４、コネクタの金属ブロック１０７に接続されている。高周波用外部端子１０４は、例えばセラミック端子などで、複数のモジュール間を同軸線で接続される。光ファイバ１０２から光素子１０１に入射された光信号は、電気信号に変換されＩＣ１０８上の初段の増幅回路を経て多層配線基板１の伝送線路に到達する。これらの多層配線基板１は、筐体１０３に収納されている。多層配線基板１上で増幅、タイミング抽出、波形整形などの信号処理を実施した後、光受信モジュールの高周波用外部端子に信号を送りこむ。
【００５０】
図１１は、図１０をヒートシンク１０６側から見た図であり、ヒートシンク１０６の側面方向には、前述した金属ブロック１０７が設けられている。
【００５１】
これにより、電子部品の３次元実装が可能となり、また微弱な信号を良好な伝送品質で再生出力することが可能となる。
【００５２】
本発明は、伝送線路が同一平面上に構成されているため、特性インピーダンスは基板厚さや接着剤の材質・厚さに影響されることがなく、また加工精度のよいエッチング技術を用いることにより制御しやすくなる。
【００５３】
また、樹脂層の一部にキャビティを設け、気体を誘電体としているので、基板材料に関係なく良好な伝送特性を得ることができる。また、多層配線基板が柔軟な有機径樹脂剤で形成されているので、接続する半導体チップへの負荷を軽減される。
【００５４】
このように、本発明によれば、電子部品管の搭載距離を短くできるうえ、高い伝送特性を有する光受信モジュールが可能となるため、小型の高周波回路モジュールの実現が可能になる。
【００５５】
また、半導体チップから発生する熱は、半導体チップ裏面のヒートシンクから放熱されるので、半導体モジュールの信頼性を向上することができる。また、柔軟な基板の採用が可能なため、モジュール内での熱応力を緩和することができ信頼性を向上できる。また、本発明の半導体モジュールは、有機系樹脂基板の上面で、同一平面上の加工が可能となる。
【００５６】
ところで、有機基板内に伝送線路を形成した場合は、有機基板を誘電体として利用すると誘電損失が大きいために高周波信号伝送時に波形が減衰してしまい、きれいな波形が到達しなかったり、効率が悪くなったりする。しかしながら、誘電体を空気などの気体とすることによって誘電体損失が限りなく小さくなり、伝送特性が向上する。また、誘電体を空気とすることで寄生容量を小さくすることができるので線路断面積を大きくすることができ、配線抵抗を小さく抑えることができる。容量と抵抗が小さくなるので配線遅延時間を大幅に短くすることができる。したがって、伝送遅延や伝送波形の劣化を抑えることができる。
【００５７】
図１２は、本発明のＭＳＬと従来のＭＳＬを比較したものである。
【００５８】
図１２において、反射特性は、特性インピーダンスのミスマッチによって影響を受けるものであるため、従来のＭＳＬに比べ、本発明のＭＳＬは、反射が大きく、変動幅も大きい。これは、本発明のＭＳＬが厚さ交差というパラメータを余分に持っているからである。また、従来のＭＳＬは、共振周波数が著しく変動しているが、本発明は、安定しており、狭帯域で使用するマイクロ波デバイスの実装には有効である。
【００５９】
一方、挿入損失は、特性インピーダンスの整合性だけでなく、配線の抵抗損や誘電体損失にも影響を受けるため、本発明では、抵抗損、誘電体損、信号伝播遅延時間を小さく抑えているため、従来のＭＳＬよりも挿入損失が大幅に小さくなっていることが分かる。
【００６０】
【発明の効果】
本発明によれば、高い伝送特性を有し、大容量で高速の電子装置を提供することができる。
【図面の簡単な説明】
【図１】 半導体チップを搭載した多層配線基板の斜視図である。
【図２】 樹脂により形成された本発明の参考例である多層基板の部分断面図である。
【図３】 単層の樹脂で形成された本発明の参考例である基板の部分断面図である。
【図４】 外乱をシールドするために配線を設けた本発明の参考例である基板の部分断面図である。
【図５】 キャビティ内に２本の配線を設けた本発明の参考例である基板の部分断面図である。
【図６】 図５に示した基板にシールド用の配線を設けた本発明の参考例である基板の部分断面図である。
【図７】 本発明の実施例である多層配線板上の半導体部分の断面図である。
【図８】 本発明の実施例である多層配線板上の半導体部分の断面図である。
【図９】 図８を上面から見た図である。
【図１０】 本発明を搭載した光受信モジュールの断面図である。
【図１１】 図１０の上面図である。
【図１２】 本発明の伝送線路と高周波基板でもっともよく使われているＭＳＬとを比較して特性を示したグラフである。
Claims (1)
- 内部に第１の空気層を有する第１の樹脂層と、この第１の樹脂層の下面に積層された第２の樹脂層と、この第２の樹脂層の内部に形成された第２の空気層と、前記第１の樹脂層の上部に施された第１の配線と、前記第２の樹脂層の上部に施され前記第１と第２の空気層との間に位置する第２の配線と、前記第２の樹脂層の下面に形成された第３の樹脂層とを備え、この第３の樹脂層に前記第１と第２の空気層に連通する空気孔を設け、この空気孔が前記第１と第２の空気層を外気と連通させることを特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081756A JP3818008B2 (ja) | 2000-03-17 | 2000-03-17 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081756A JP3818008B2 (ja) | 2000-03-17 | 2000-03-17 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267464A JP2001267464A (ja) | 2001-09-28 |
| JP3818008B2 true JP3818008B2 (ja) | 2006-09-06 |
Family
ID=18598650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081756A Expired - Fee Related JP3818008B2 (ja) | 2000-03-17 | 2000-03-17 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818008B2 (ja) |
-
2000
- 2000-03-17 JP JP2000081756A patent/JP3818008B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267464A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US5196725A (en) | High pin count and multi-layer wiring lead frame | |
| US10818572B2 (en) | Integrated circuit chip packaging including a heat sink topped cavity | |
| GB2280790A (en) | Demountable hybrid assemblies with microwave-bandwidth interconnects | |
| US6281844B1 (en) | Electrical component and an electrical circuit module having connected ground planes | |
| JPWO2011118544A1 (ja) | 無線モジュール及びその製造方法 | |
| GB2307102A (en) | High frequency module package | |
| US6936921B2 (en) | High-frequency package | |
| US6545227B2 (en) | Pocket mounted chip having microstrip line | |
| US7332799B2 (en) | Packaged chip having features for improved signal transmission on the package | |
| JP2005303551A (ja) | Ｄｃカット構造 | |
| CN218450661U (zh) | 电路板、封装结构及电子设备 | |
| JP3818008B2 (ja) | 多層配線基板 | |
| US11145586B2 (en) | Interposer and electronic device | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| CN112533349B (zh) | 电路板及其制作方法 | |
| JPWO2007091329A1 (ja) | 電子部品パッケージ | |
| GB2565453A (en) | Flexible printed board | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| CN114902401B (zh) | 热管理封装件和方法 | |
| JP3763964B2 (ja) | 電子回路モジュール、電子回路モジュールの接続構造及び接続部材 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| US20220238449A1 (en) | Hybrid integrated circuit package | |
| JP6882069B2 (ja) | 配線基板 | |
| JP2007027518A (ja) | 高周波回路モジュール及び積層型高周波回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |