JPWO2007023537A1 - プラズマディスプレイパネルの駆動方法および表示装置 - Google Patents

Abstract

本発明の駆動方法は、複数のセルから構成されかつ複数の第１電極（１１）および複数の第２電極（１２）が配列された画面（１５）を有し、セルのそれぞれで第１電極と第２電極とが隣接するプラズマディスプレイパネル（２）の駆動において、セルにおける第１電極と第２電極との電極間に、複数のサステイン放電を順に生じさせる交番極性のサステインパルス列（８３）を印加し、サステインパルス列の印加終了からサステインパルス列のパルス間隔（Ｔ）よりも長い設定時間（Ｔ４）が経過するまで放電を休止させ、その後に、サステインパルス列における最後のパルスと極性が反対でかつそのパルスよりも振幅の大きい消去電圧パルス（８７）を電極間に印加する。

Description

本発明は、ＡＣ型のプラズマディスプレイパネルの駆動方法およびそれを適用する表示装置に関する。

ＡＣ型のプラズマディスプレイパネルは、サステイン放電のための誘電体で被覆された第１および第２の電極を有する。カラー表示に用いられる面放電ＡＣ型のプラズマディスプレイパネルでは、第１および第２の電極は平行に配列されている。

ＡＣ型のプラズマディスプレイパネルの駆動方法は、誘電体の帯電により生じる壁電圧を利用して発光のための放電を起こす。画面で縦横に並ぶセルのうち、発光させるべきセルの壁電圧を他のセルの壁電圧よりも高くしておき、その後に全セルに対して一斉に適切なサステインパルスを印加する。サステインパルスの印加によって、発光させるべきセルのセル電圧（印加電圧と壁電圧との和）が放電開始電圧を超え、当該セルのみで放電が起きる。放電が生じると、いったん誘電体上の壁電荷が消失し、直ちに壁電荷の形成が始まる。新たに形成される壁電荷の極性は以前と反対である。壁電荷の形成にともなって電極間のセル電圧が降下して放電は終息する。このように壁電荷を利用しかつ壁電荷を形成する放電は“サステイン放電"と呼ばれている。

１フレームの表示におけるセルの発光量はサステイン放電の回数で決まる。交流電圧である交番極性のサステインパルス列を印加すると、そのパルス数と同数のサステイン放電が順次起きる。一般的なパルス周期は数マイクロ秒程度であるので、視覚的には発光は連続する。

映像の表示においては、１フレームを輝度の重み付けをした複数のサブフレームに置き換える階調再現手法が用いられる。フルカラーの表示においては、ＲＧＢの３色のそれぞれについて少なくとも２５６階調を再現する必要があり、１フレームは少なくとも８個のサブフレームで構成される。

各サブフレームには、リセット（初期化、セットアップとも呼ばれる）のためのリセット期間、アドレッシングのためのアドレス期間、およびサステインのためのサステイン期間が割り当てられる。そして、１フレームの表示において、リセット、アドレッシング、およびサステインが繰り返される。リセットは、アドレッシングの準備として全セルの壁電荷を均等にする操作（駆動動作）である。アドレッシングは、表示データが示す発光の要否に応じてライン順次で各セルの壁電荷を増加または減少させる操作である。サステインは上述のようにサステインパルス列の印加によって所定回数のサステイン放電を生じさせる操作である。

従来、ＡＣ型のプラズマディスプレイパネルの駆動において、意図的に放電を生じさせない休止期間を設けることが提案されている。特開平１１−１４３４２３号公報には、空間電荷が過剰になるのを防ぐ目的でサステイン期間中に休止期間を挿入することが記載されている。特開２００２−３５８０４５号公報には、アドレッシングを安定にする目的で、サステイン期間とリセット期間との間に休止期間を設けること、および複数のサブフレームにそれらの輝度の重みに応じた長さの休止期間を割り当てることが記載されている。
特開平１１−１４３４２３号公報 特開２００２−３５８０４５号公報

サステインの終了後にリセットの一環として、直前のサステインで発光したセルで消去放電を起こすために、サステイン放電時よりも高い消去電圧を全セルに一斉に印加しても、それにより起こる消去放電の強度が過小であったり消去放電が起きなかったりした。とくに、画面における発光すべきセルの割合である点灯率が大きいときには、多くのセルで放電が起こるので、点灯率が小さいときと比べて駆動電圧の電圧降下が大きい。このため、消去放電の強度不足が顕著であった。

本発明は、電圧降下を低減し、リセットの信頼性を高めることを目的としている。

本発明の目的を達成する駆動方法は、複数のセルから構成されかつ複数の第１電極および複数の第２電極が配列された画面を有し、前記セルのそれぞれで第１電極と第２電極とが隣接するプラズマディスプレイパネルの駆動方法であって、前記セルにおける第１電極と第２電極との電極間に、複数のサステイン放電を順に生じさせる交番極性のサステインパルス列を印加し、前記サステインパルス列の印加終了から前記サステインパルス列のパルス間隔よりも長い設定時間が経過するまで放電を休止させ、その後に、前記サステインパルス列における最後のパルスと極性が反対でかつそのパルスよりも振幅の大きい消去電圧パルスを前記電極間に印加するものである。

放電を休止させることにより、サステイン放電で生じた空間電荷が減少し、その後の放電におけるプライミング効果が弱まる。プライミング効果は、放電遅れが短くなる現象、すなわち複数のセル間での放電遅れのばらつきが小さくなる現象である。したがって、プライミング効果が弱まることによって、複数のセルにおける放電遅れのばらつきが大きくなり、電圧降下の原因である放電電流の集中が緩和される。

放電を休止させる期間の長さとしては、５０μｓ以上が好ましく、２００μｓ以上がより好ましい。直前のサステインの放電回数が多いほど、休止を長くするのが望ましい。

表示装置の構成を示すブロック図である。 プラズマディスプレイパネルのセル構造の一例を示す分解斜視図である。 サブフレームにおける期間設定を示す図である。 電圧印加の第１例を示す駆動電圧波形図である。 電圧印加の第２例を示す駆動電圧波形図である。 電圧印加の第３例を示す駆動電圧波形図である。

面放電型のプラズマディスプレイパネルは本発明の実施に好適である。面放電型における電極配列には形態Ａと形態Ｂがある。形態Ａは、行（表示ライン）ごとに第１電極と第２電極を一対ずつ配列するものである。形態Ａにおいて、第１電極および第２電極の総数は行数の２倍である。形態Ｂは、行数ｎに１を加えた本数の電極を等間隔に配列する形態である。形態Ｂでは、隣り合う電極どうしが面放電のための電極対（第１電極と第２電極の対）を構成し、全ての表示電極間隙が面放電ギャップとなる。配列の両端を除く電極は奇数行と偶数行の表示に係わる。このような形態Ａおよび形態Ｂのどちらにも本発明は適用可能である。以下では、形態Ａの電極配列をもつプラズマディスプレイパネルに適用する例を説明する。

図１は本発明の駆動方法を実施する表示装置の構成を示す。

表示装置１は、カラー表示の可能な画面１５を有する３電極面放電ＡＣ型のプラズマディスプレイパネル２と、プラズマディスプレイパネル２を駆動する駆動装置３とから構成さる。

プラズマディスプレイパネル２の画面１５には、行電極として第１電極１１および第２電極１２が交互に配列され、列電極として第３電極２１が配列されている。第１電極１１および第２電極１２は行のそれぞれにおいて面放電形式のサステイン放電を生じさせるための電極対を構成する。第３電極２１は、それが配置された列に属するセルのそれぞれにおいて、第１電極１１および第２電極１２と交差する。

駆動装置３は、第１電極１１に駆動電圧を印加する駆動回路３１、第２電極１２に駆動電圧を印加する駆動回路３２、第３電極２１に駆動電圧を印加する駆動回路３３、およびプラズマディスプレイパネル２への駆動電圧の印加を制御する制御回路３５を備える。

駆動装置３には、ＴＶチューナ、コンピュータなどの画像出力装置からフレームレート１／３０秒のカラー映像信号Ｓ１が入力される。このカラー映像信号Ｓ１は、制御回路３５によってプラズマディスプレイパネル２による表示のためのサブフレームデータに変換される。

プラズマディスプレイパネル２の画面１５は、図２が示す構造をもつセルの集合である。図２では、画面１５のうちの１つの行における隣接した３つのセルからなる部分が描かれている。この部分は画像の１画素に対応する。

前面側のガラス基板１０の内面に、第１電極１１および第２電極１２が配列されている。第１電極１１および第２電極１２は誘電体層１３によって被覆され、誘電体層１３の表面には耐スパッタ性をもつマグネシア膜１４が被着している。

背面側のガラス基板２０の内面に第３電極２１が配列され、第３電極２１を被覆する誘電体層２２の上にセルを区画する複数の隔壁２３が形成されている。隣接する隔壁２３の間には、赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する紫外線励起型の蛍光体２４，２５，２６が塗布されている。

プラズマディスプレイパネル２において、マグネシア膜１４と隔壁２３とが当接するようにガラス基板１０とガラス基板２０とが重なり、内部には例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電ガスは放電時に蛍光体２４，２５，２６を励起する紫外線を放つ。

プラズマディスプレイパネル２による映像表示においては、図３（Ａ）のように１つのフレームを複数のサブフレームに置き換えるサブフレーム法（サブフィールド法ともいう）が適用され、さらに図３（Ｂ）および（Ｃ）のようにアドレッシングとサステインとを時間的に分離するＡＤＳ(Address and Display Separation)が適用される。

図３（Ａ）の例において、フレーム４０は輝度の重み付けがなされた計１０個のサブフレーム４１，４２，４３，４４，４５，４６，４７，４８，４９，５０から構成される。フレーム４０は多値画像であり、サブフレーム４１〜５０のそれぞれは２値画像である。

なお、サブフレーム数、重み付け、および重み配列（サブフレームの表示順序）は設計事項であり、これらの選定において公知の様々な工夫を勘案することができる。例えば、冗長性をもつ重み付けをし、同じ重みのサブフレームが分散した重み配列を採用することは、動偽輪郭の低減に有効である。

また、フレームを複数のフィールドに分けるインタレース表示においては、各フィールドを複数のサブフィールドに置き換える。その場合、“フレーム”を“フィールド”と読み替え、“サブフレーム”を“サブフィールド”と読み替えればよい。

サブフレーム４１〜５０のそれぞれには、少なくとも図３（Ｂ）に示されるリセット期間Ｔ１、アドレス期間Ｔ２、サステイン期間Ｔ３、および消去期間Ｔ５の４つの期間が割り当てられる。図においては代表としてサブフレーム４４の期間設定が示されているが、他のサブフレームの期間設定も同様である。ただし、サステイン期間Ｔ３の長さは輝度の重みが大きいほど長い。サステイン期間Ｔ３を示す帯の長さはサステインパルス数を概念的に示している。

リセット期間Ｔ１は全セルにアドレッシングに適した壁電荷を形成する期間である。

アドレス期間Ｔ２はサブフレームデータに従ってアドレッシングを行う期間である。

サステイン期間Ｔ３は輝度の重みに応じた回数のサステイン放電を起こす期間である。

そして、消去期間Ｔ５は、リセットの前処理（サステインの後処理でもある）として、サステイン放電で形成された壁電荷を消去または大幅に減少させる期間であり、サステイン放電よりも強い消去放電を起こすための期間である。

このような４つの期間のうち、リセット期間Ｔ１、アドレス期間Ｔ２、および消去期間Ｔ５のそれぞれの長さは、全てのサブフレーム４１〜５０において共通であり、かつ時系列のフレーム列における表示負荷の変化に係わらず固定である。表示負荷は、１フレームの表示おける各セルの明るさの画面全体での平均であり、消費電力の指標である。

しかし、サステイン期間Ｔ３の長さは、表示負荷が所定値を上回るときに、その表示負荷に応じて全サブフレーム４１〜５０について一律に変更される。これは、消費電力を設定値以下に制限する公知の制御であり、自動電力制御（Auto Power Control:ＡＰＣ）と呼ばれている。

制御回路３５が行う自動電力制御によってサステイン期間Ｔ３が短縮されると、１０個のサブフレームにおけるサステインの短縮時間の総和をフレーム４０に割り当てることができる。

本実施形態では、自動電力制御が行われるときに、図３（Ｃ）に示されるように、各サブフレーム４１〜５０において、サステイン期間Ｔ３の短縮分に相当する長さのブランク期間Ｔ４が短縮後のサステイン期間Ｔ３ｂの直後に設けられる。ここで重要なことは、消去期間Ｔ５の後ではなく、サステイン期間Ｔ３ｂと消去期間Ｔ５との間にブランク期間Ｔ４が配置されることである。

ブランク期間Ｔ４は、意図的に放電を休止させる期間、より詳しくはセルに加わる電界を放電時の電界よりも弱くする期間である。意図的とは、一般的なサステイン放電の数μｓ程度の放電間隔より十分に長い時間を設定することを意味する。ブランク期間Ｔ４を設けることによって、消去期間Ｔ５において所望の放電が起こる確率が高まる。その理由は次のとおりである。

放電を休止させることにより、サステイン放電で生じた空間電荷が減少し、その後の放電におけるプライミング効果が弱まる。プライミング効果が強いと、比較的に放電の起こりにくい特性をもつセルでも放電が起こり易く、複数のセルにおける放電遅れのばらつきが小さい。すなわち、多くのセルでほぼ一斉に放電が起こり、放電電流が一時に集中して流れる。このようなプライミング効果が弱まると、プライミング効果が強いときと比べて、複数のセルにおける放電遅れのばらつきが大きくなり、電圧降下の原因である放電電流の集中が緩和される。

サステイン期間Ｔ３ｂの終了時点では、電極近傍の誘電体に壁電荷が存在し、放電ガス空間には空間電荷が存在する。例えばサステインの最後の放電において第１電極１１が陽極であった場合、第１電極１１の近傍には電子が集まり、マイナスの壁電荷を形成する。第２電極１２の近傍にはプラスイオンが集まり、プラスの壁電荷を形成する。これにより、電極に電圧が印加されていなくても放電ガス空間には電界が生じ、放電ガス空間にあるプラスイオンおよび電子は電界によって加速される。電子がガス分子に衝突するとガス分子を電離し、新たなプラスイオンと電子を発生させる。その一方で、マイナスの壁電荷に引かれてプラスイオンが中和し、プラスの壁電荷に引かれて電子が中和する。さらに、放電ガス空間での中和による電荷の消滅もある。このため、空間電荷は時間の経過とともに減少する。

しかし、壁電荷による電界に電圧印加による電界が加わると、空間電荷がより強く加速されてガス分子の電離が促進され、新たに発生する空間電荷が増える。そのために空間電荷の減少が遅れる。

したがって、ブランク期間Ｔ４において、電界を強めるような電圧印加をしないか、または壁電荷による電界を弱めるような電圧印加をするのが放電ガス空間の沈静化に貢献する。

図４は電圧印加の第１例を示す駆動電圧波形図である。図４はブランク期間Ｔ４における波形を含むが、ブランク期間Ｔ４が設けられないときには、図４のブランク期間Ｔ４における波形がサステインのための波形に切り替る。

リセット期間Ｔ１においては、まず、全ての第１電極１１に負極性の矩形パルス５０を印加し、それと並行して全ての第２電極１２に正極性のランプ波形パルス６０を印加する。これにより、第１電極１１と第２電極１２との間に、所定のランプ電圧が加わる。このランプ電圧は全てのセルにおいて適量の壁電荷を形成する書込み放電を起こす。

続いて、全ての第１電極１１に正極性の矩形パルス５１を印加し、それと並行して全ての第２電極１２に負極性のランプ波形パルス６１を印加する。これにより、第１電極１１と第２電極１２との間に、以前の反対極性のランプ電圧が加わる。このランプ電圧は全てのセルにおいて壁電荷を適度に減少させる電荷調整放電を起こす。

アドレス期間Ｔ２においては、全ての第１電極１１および全ての第２電極１２を所定電位にバイアスした状態で、選択行に対応した１つの第２電極１２にスキャンパルス６２を印加する。選択行は一定周期で変更され、スキャンパルス６２は全ての第２電極１２に順に印加される。スキャンパルス６２の印加による行選択と同時に、アドレス放電を生じさせるべき選択セルを含んだ列に対応する第３電極２１にアドレスパルス７１を印加する。選択セルでは第２電極１２と第３電極２１との間の放電が生じ、それがトリガとなって第１電極１１と第２電極１２の間の面放電が生じる。面放電はサステインに必要な壁電荷を形成する。第１電極１１のバイアスはこの面放電を起こり易くする。

サステイン期間Ｔ３ｂにおいては、最初に全ての第１電極１１にパルス幅が広い負極性のサステインパルス５３を印加し、同時に全ての第２電極１２にサステインパルス５３と同じパルス幅の正極性のサステインパルス６３を印加する。これにより、第１電極１１と第２電極１２との間に、例えば絶対値Ｖｓが１８０ボルトのサステイン電圧が加わる。このサステイン電圧は、発光すべきセルにおいてサステイン放電を起こす。この最初のサステイン放電を確実に起こすのに、放電確率を高めるパルス幅の広いサステインパルス５３，６３が有用である。例えば好適なパルス幅は8μｓ〜１０μｓである。

続いて、全ての第１電極１１に正極性のサステインパルス５４と負極性のサステインパルス５５とを交互に印加し、全ての第２電極１２に負極性のサステインパルス６４と正極性のサステインパルス６５とを交互に印加する。これにより、印加ごとに発光すべきセルにおいてサステイン放電が起こる。サステインパルス５４，５５，６４，６５のパルス幅は例えば５μｓである。

このようにサステイン期間Ｔ３ｂにおいては、第１電極１１と第２電極１２との間に交番極性のサステインパルス列８３を印加し、当該サブフレームの輝度の重みに応じた回数のサステイン放電を起こす。

ブランク期間Ｔ４においては、全ての第１電極１１および第２電極１２が接地電位（ＧＮＤ）に保たれ、さらに全ての第３電極２１も接地電位に保たれる。すなわち、全てのセルに対して駆動電圧を印加しない。これにより、セルには空間電荷の減少を遅らせる駆動電圧による電界は生じない。

ここで、ブランク期間Ｔ４は、サステインパルス幅の２倍（例えば１０μｓ）よりも長い。これは、自動電力制御では、サステインパルス列のパルス数の増減によってサステイン終了時の壁電荷の極性が変わらないように、必ず偶数ずつパルス数を増減するからである。

サステイン期間Ｔ３ｂにおけるパルス間隔はパルス幅よりも短いので、必然的にブランク期間Ｔ４はサステイン期間Ｔ３ｂにおけるパルス間隔よりも長い。図示ではサステインパルス５３，６３とサステインパルス５４，６４とのパルス間隔Ｔが他のパルス間隔よりも長く、例えば２μｓであるが、ブランク期間Ｔ４はこのパルス間隔Ｔよりも長い。

ブランク期間Ｔ４が十分に長いのが望ましいが、短くても放電ガス空間を沈静化する相応の効果は生まれる。

消去期間Ｔ５においては、まず、全ての第１電極１１にサステインパルス５５と同じ振幅の負極性のパルス５７を印加し、それと同時に全ての第２電極１２にサステインパルス６５よりも振幅の大きい正極性のパルス６７を印加する。これにより、第１電極１１と第２電極１２との間に、サステイン電圧よりも高い例えば絶対値Ｖｗが２３０ボルトの消去電圧８７が加わる。この消去電圧８７はサステインで発光したセルの壁電圧に重畳し、当該セルにサステインで加えた電界よりも強い電界を加えて強い放電を起こす。この強い放電によってサステイン放電での形成量よりも多い壁電荷が形成される。なお、消去電圧８７は、サステインで発光しなかったセル、すなわちサステイン終了時点で実質的に壁電荷が存在しないセルでは放電を起こさない。

続いて、全ての第１電極１１にサステインパルス５４よりも振幅の小さい正極性のパルス５８を印加し、それと同時に全ての第２電極１２にサステインパルス６４と同じ振幅の負極性のパルス６８を印加する。このとき第１電極１１と第２電極１２との間に加わる電圧８８はサステイン電圧よりも低い。しかし、サステインで発光したセルでは、先に形成された多量の壁電荷に支援されて放電が起こる。放電は壁電荷を消失させ、それによるセル電圧の低下に伴って終息する。印加電圧が低いので、壁電荷はほとんど再形成されない。

このように消去期間Ｔ５では、全セルに対して２回の電圧印加を行い、その１回目の印加においてはサステイン電圧よりも高い電圧を印加する。一般に印加電圧が高いほど各セルにおける放電遅れが短くなって、セル間の放電遅れのばらつきが小さくなる。そして、空間電荷によるプライミング効果は、このばらつきをいっそう小さくする。しかし、消去期間Ｔ５の前に設けられたブランク期間Ｔ４において空間電荷が減少するので、セル間に放電遅れの適度なばらつきが生じる。したがって、放電の起きるセルが多くても、放電開始がずれることによって放電電流の集中が緩和され、駆動電圧の大きな電圧降下が生じない。

図５は電圧印加の第２例を示す駆動電圧波形図である。ブランク期間Ｔ４の電圧波形を除いて、第２例は図４の第１例と同じである。図５において図４と同じ部分には同じ符合を付し、その説明を省略する。

この例では、ブランク期間Ｔ４においてパルス幅が期間の全長にわたる負極性の沈静化パルス５６ｂを全ての第１電極１１に印加し、同様の沈静化パルス６６ｂを全ての第２電極１２に印加する。

ブランク期間Ｔ４において、第１電極１１および第２電極１２は負のほぼ同一の電位に保たれ、第１電極１１と第２電極１２との間の印加電圧は零とされる。これにより、放電ガス空間内の電荷量を増やす作用をする印加電圧による電界は生じない。

図６は電圧印加の第３例を示す駆動電圧波形図である。ブランク期間Ｔ４の電圧波形を除いて、第３例は図４の第１例および図５の第２例と同じである。図６において図４および図５と同じ部分には同じ符合を付し、その説明を省略する。

この例では、ブランク期間Ｔ４においてパルス幅が期間の全長にわたる正極性の沈静化パルス５６ｃを全ての第１電極１１に印加し、同様の沈静化パルス６６ｃを全ての第２電極１２に印加する。

ブランク期間Ｔ４において、第１電極１１および第２電極１２は正のほぼ同一の電位に保たれ、第１電極１１と第２電極１２との間の印加電圧は零とされる。これにより、放電ガス空間内の電荷量を増やす作用をする印加電圧による電界は生じない。

駆動電圧波形は、図４、図５、図６の例示に限定されず、適宜変更することができる。例えば、サステイン期間Ｔ３ｂにおいて、第１電極１１と第２電極１２とに極性の異なるパルスを同時に印加する代わりに、同じ極性のパルスを第１電極１１と第２電極１２とに交互に印加してもよい。アドレッシングの形式は、発光すべきセルで壁電荷を形成するアドレス放電を起こす書込み形式でも、発光すべきでないセルで壁電荷を消去するアドレス放電を起こす消去形式でもよい。

上述の実施形態では、自動電力制御によってサステイン期間Ｔ３を短縮したときにブランク期間Ｔ４をサブフレームに割り当てる例を説明したが、これに限らない。例えば、常に１フレームを構成する複数のサブフレームのそれぞれに５０μｓ以上の長さのブランク期間を割り当てておき、自動電力制御によってサステイン期間Ｔ３を短縮したときに、各サブフレームのブランク期間をサステイン期間Ｔ３の短縮分だけ延長することができる。さらに、複数のサブフレームにおけるサステイン期間Ｔ３の短縮分の総和を選択されたサブフレームのみに配分してもよい。輝度の重みが大きくてサステイン放電の回数が多いサブフレームでは、サステイン終了時点の空間電荷が比較的に多いので、このようなサブフレームに選択的に他のサブフレームよりも長いブランク期間を割り当てるのが望ましい。

本発明は、上記形態Ａの電極配列をもつ面放電ＡＣ型プラズマディスプレイパネルに限らず、形態Ｂの電極配列をもつ面放電ＡＣ型プラズマディスプレイパネル、および、第１電極と第２電極とを基板対の一方と他方に分けて配置する対向放電ＡＣ型プラズマディスプレイパネルにも適用することができる。

本発明は、パーソナルコンピュータやワークステーションなどの情報処理機器のディスプレイ、平面型のテレビジョン、広告や案内情報などの公衆表示用のディスプレイなど、ＡＣ型プラズマディスプレイパネルを備えた表示装置に利用することができる。

Claims (8)

1. 複数のセルから構成されかつ複数の第１電極および複数の第２電極が配列された画面を有し、前記セルのそれぞれで第１電極と第２電極とが隣接するプラズマディスプレイパネルの駆動方法であって、
   前記セルにおける第１電極と第２電極との電極間に、複数のサステイン放電を順に生じさせる交番極性のサステインパルス列を印加し、
   前記サステインパルス列の印加終了から前記サステインパルス列のパルス間隔よりも長い設定時間が経過するまで放電を休止させ、
   その後に、前記サステインパルス列における最後のパルスと極性が反対でかつそのパルスよりも振幅の大きい消去電圧パルスを前記電極間に印加する
   ことを特徴とするプラズマディスプレイパネルの駆動方法。
2. 放電を休止させる期間において、前記電極間の印加電圧をサステイン放電を生じさせるサステインパルスの振幅よりも低くする
   請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 放電を休止させる期間において、前記第１電極および第２電極を同電位に保つ
   請求項２に記載のプラズマディスプレイパネルの駆動方法。
4. １フレームを輝度の重み付けをした複数のサブフレームに置き換えて表示し、その際に前記サブフレームのそれぞれについて輝度の重みに対応したパルス数のサステインパルス列を印加するサステイン期間を割り当て、かつ少なくとも１つのサステイン期間の直後に放電を休止させるブランク期間を設ける
   請求項１に記載のプラズマディスプレイパネルの駆動方法。
5. 表示データで決まるフレームごとの表示負荷に応じてサステインパルス数を増減する電力制御を行い、サブフレームに割り当てるサブフレーム期間の１フレーム分の総和がフレーム周期よりも短いフレームにおいて、前記ブランク期間を設ける
   請求項４に記載のプラズマディスプレイパネルの駆動方法。
6. 複数のセルから構成されかつ複数の第１電極、複数の第２電極および複数の第３電極が配列された画面を有し、前記セルのそれぞれで第１電極と第２電極とが隣接しかつ第３電極が第１電極および第２電極と交差するプラズマディスプレイパネルの駆動方法であって、
   前記セルにおける第１電極と第２電極との電極間に、複数のサステイン放電を順に生じさせる交番極性のサステインパルス列を印加し、
   前記サステインパルス列の印加終了から前記サステインパルス列のパルス間隔よりも長い設定時間が経過するまで放電を休止させ、
   その後に、前記サステインパルス列における最後のパルスと極性が反対でかつそのパルスよりも振幅の大きい消去電圧パルスを前記電極間に印加する
   ことを特徴とするプラズマディスプレイパネルの駆動方法。
7. 放電を休止させる期間において、前記第１電極、第２電極、および第３電極を同電位に保つ
   請求項６に記載のプラズマディスプレイパネルの駆動方法。
8. プラズマディスプレイパネルとそれを駆動する駆動装置とを備え、前記プラズマディスプレイパネルは複数のセルから構成される画面を有し、前記画面に複数の第１電極および複数の第２電極が配列され、前記セルのそれぞれで第１電極と第２電極とが隣接する表示装置であって、
   前記駆動装置は、
   前記セルにおける第１電極と第２電極との電極間に、複数のサステイン放電を順に生じさせる交番極性のサステインパルス列を印加し、
   前記サステインパルス列の印加終了から前記サステインパルス列のパルス間隔よりも長い設定時間が経過するまで放電を休止させ、
   その後に、前記サステインパルス列における最後のパルスと極性が反対でかつそのパルスよりも振幅の大きい消去電圧パルスを前記電極間に印加する
   ことを特徴とする表示装置。