JPWO2006101152A1 - 不揮発性メモリ素子 - Google Patents

不揮発性メモリ素子 Download PDF

Info

Publication number
JPWO2006101152A1
JPWO2006101152A1 JP2007509317A JP2007509317A JPWO2006101152A1 JP WO2006101152 A1 JPWO2006101152 A1 JP WO2006101152A1 JP 2007509317 A JP2007509317 A JP 2007509317A JP 2007509317 A JP2007509317 A JP 2007509317A JP WO2006101152 A1 JPWO2006101152 A1 JP WO2006101152A1
Authority
JP
Japan
Prior art keywords
mno
metal
oxide
work function
perovskite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007509317A
Other languages
English (en)
Other versions
JP4822287B2 (ja
Inventor
彰仁 澤
彰仁 澤
健志 藤井
健志 藤井
川崎 雅司
雅司 川崎
十倉 好紀
好紀 十倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007509317A priority Critical patent/JP4822287B2/ja
Publication of JPWO2006101152A1 publication Critical patent/JPWO2006101152A1/ja
Application granted granted Critical
Publication of JP4822287B2 publication Critical patent/JP4822287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/56Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

抵抗変化特性及びスイッチング特性を改善するとともに、抵抗変化特性を制御するため、浅い仕事関数又は小さな電気陰性度を有する金属とRa1−xMaxMnO3との間に、前記Ra1−xMaxMnO3よりも絶縁性の高いRb1−yMbyMnO3を介在させた不揮発性メモリ素子である。(式中、Ra及びRbは希土類を表し、1種又は2種以上の希土類の固溶体である。Rbの平均イオン半径は、Raの平均イオン半径よりも小さいものとする。Ma及びMbはアルカリ土類金属を表し、1種又は2種以上のアルカリ土類金属の固溶体である。0<x,y<1)

Description

本発明は、不揮発性メモリに関し、特に遷移金属酸化物半導体を用いた不揮発性メモリ素子に関する。
高温超電導体や巨大磁気抵抗材料に代表される強相関電子系材料のペロブスカイト型遷移金属酸化物は、わずかな電荷濃度の変化や、極小さな外場(磁場、電場、光等)の刺激により、その電気的、磁気的及び光学的特性が劇的に変化する特性を有することから、その特性変化を利用した素子開発の研究が精力的に行われている。
一連の関連物質設計・開発の中で、R1−xMnO(Rは希土類を表し、1種類又は2種類以上の固溶体である。Aはアルカリ土類金属を表し、1種類又は2種類以上のアルカリ土類金属の固溶体である。)で表されるペロブスカイト型Mn酸化物で電荷整列相の磁場融解現象である金属−絶縁体転移に伴い電気抵抗率が何桁にもわたって変化する現象(Colossal Magneto-Resistance)が発見されるに及んで、ますます研究に拍車がかかることとなった。その金属−絶縁体転移特性について、非特許文献4では、R1−xMnOで表されるペロブスカイト型Mn酸化物の絶縁性と金属−絶縁体転移特性は、Rの平均イオン半径により決定されることが報告されている。また、Rの平均イオン半径が減少するとバンド幅が小さくなり、電荷整列相に関連する絶縁体相がより安定化することで、絶縁体性が高くなることも報告されている。
Pr0.7 Ca0.3MnO3のようなペロブスカイト型Mn酸化物系で電荷整列相の一種の電界・電流誘起融解現象の現れとして、電気抵抗率の変化が何桁にも及ぶ巨大電界誘起抵抗変化(Colossal Electro-Resistance、以下CERと記す)効果が発見され、特許文献1ではCER効果を利用したメモリ素子が紹介されている。
また特許文献2では、Pr0.7 Ca0.3MnO3のようなCER効果を示すペロブスカイト型遷移金属酸化物を半導体スイッチ層に用い、その半導体スイッチ層を金属電極で挟んだ構造の不揮発性メモリ素子が紹介されている。このペロブスカイト型遷移金属酸化物を用いた不揮発性メモリ素子で構成されるResistance Random Access Memory(以下RRAMと記す)は、不揮発性と言う特性に加え高速動作、低消費電力、非破壊読出し等の特徴を有していることから、DRAM、SRAM、フラッシュメモリ等の代替となるユニバーサルメモリとして期待されており、その開発が進められている。
そして最近では、非特許文献1と3ではCER効果がPr0.7Ca0.3MnOのようなペロブスカイト型Mn酸化物半導体とAgやTiのような他の金属材料との接合界面に起因するとの報告がされている。そのペロブスカイト型Mn酸化物半導体と金属の接合界面に起因するCER効果を利用した不揮発性メモリ素子では、素子に極性の異なった電界を印加することにより接合界面の抵抗が高抵抗状態と低抵抗状態を可逆に変化することが報告されている。
図1は、金属電極によりペロブスカイト型Mn酸化物半導体層を一層だけ挟んだ構造のTi/Pr0.7Ca0.3MnO/SrRuO接合からなる従来のメモリ素子構造を示すもので、Pr0.7Ca0.3MnOとSrRuOとの接合はオーミックコンタクトを提供し、TiとPr0.7Ca0.3MnOとの非オーミックコンタクト接合によるCER効果を不揮発性メモリに採用するものである。
しかし従来の素子構造では、抵抗変化不揮発性メモリ効果を発現させることはできるが、抵抗変化の幅が小さい上にスイッチング特性が悪く、その素子の抵抗変化特性を制御することもできなかった。
特開平10−255481号公報 特開2003−338607号公報 米国特許第6753561号明細書 Appl. Phys. Lett. Vol.83, No.5, p.957 (2003) Appl. Phys. Lett. Vol.85, No.12, p.317 (2004) Appl.Phys.Lett. Vol.85, No.18, p.4073 (2004) Phys. Rev. B Vol.68,No.9, p.094417 (2003)
したがって、本発明は、上記の従来の問題点に鑑み、抵抗変化特性及びスイッチング特性を改善するとともに抵抗変化特性を制御することができる素子構造を提供することを課題とする。
上記課題を解決するために、本発明は、浅い仕事関数又は小さな電気陰性度を有する金属とRa1−xMaMnO(式中、Raは希土類を表し、1種又は2種以上の希土類の固溶体である。Maはアルカリ土類金属であり、1種又は2種以上のアルカリ土類金属の固溶体である。0<x<1)、特にPr0.7Ca0.3MnOまたはLa0.7Sr0.3MnOとの間に、前記Ra1−xMaMnOよりも絶縁性の高いRb1−yMbMnO(式中、Rbは希土類を表し、1種又は2種以上の希土類の固溶体である。Mbはアルカリ土類金属であり、1種又は2種以上のアルカリ土類金属の固溶体である。0<y<1)、特にSm0.7Ca0.3MnOを介在させた不揮発性メモリ素子を提供する。
また本発明は、上記ペロブスカイト型Mn酸化物Ra1−xCaMnO又はペロブスカイト型Pr0.7Ca0.3MnOあるいはRa1−xSrMnO又はペロブスカイト型La0.7Sr0.3MnOとのオーミック電極として、深い仕事関数の導電体を有する不揮発性メモリ素子を提供する。
また本発明は、浅い仕事関数及び小さな電気陰性度を有する金属として、Tiを使用した不揮発性メモリ素子を提供する。
本発明によれば、抵抗変化特性及びスイッチング特性を改善するとともに、抵抗変化特性を制御することができる素子構造が得られる。
従来素子構造の断面図である。 本発明素子構造の断面図である。 本発明の実施例1の素子構造の断面図である。 パルス電圧幅(時間)に対する抵抗変化比の変化である。 本発明の実施例2の素子構造の断面図である。 不揮発性メモリ素子の電流−電圧特性を示す図である。 パルス電圧幅(時間)に対する抵抗変化を示す図である。
本発明の基本構成を図2に示す。すなわち、浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Ra1−xMaMnOとの間に、前記Ra1−xMaMnOよりも絶縁性の高いRb1−yMbMnOを介在させた不揮発性メモリ素子である。(式中、Ma及びMbは、アルカリ土類金属を表し、1種又は2種以上のアルカリ土類金属の固溶体である。Ra及びRbは希土類を表し、1種又は2種以上の希土類の固溶体である。Rbの平均イオン半径は、Raの平均イオン半径よりも小さいものとする。0<x,y<1)
以下実施例にしたがって、本発明を実施するための最良の形態を詳細に説明する。
図3は、本発明の実施例1に係る不揮発性メモリ素子構造の断面図であり、その作製方法は次のとおりである。
オーミック電極となる、80nm厚のSrRuOのような深い仕事関数の導電体を絶縁体であるSrTiO酸化物単結晶基板上に基板温度700℃、酸素圧力100mTorrの作製条件でパルスレーザーデポジションにより形成し、続いて同じ作製条件でp型半導体となる、Pr0.7Ca0.3MnOを100nm形成し、続いてその上に同じ作製条件で2nm厚の、Pr0.7Ca0.3MnOよりもバンド幅が小さく絶縁性の高いSm0.7Ca0.3MnOを形成し、その後、温度を400℃に下げて、酸素圧力400Torrで30分間アニール処理を行った。
次に、室温で電子線蒸着によりSm0.7Ca0.3MnO上にTiのような浅い仕事関数又は小さな電気陰性度を有する金属を20nm形成し、Ti/Sm0.7Ca0.3MnO/Pr0.7Ca0.3MnO/SrRuO積層構造を作製した。作製した積層構造は、フォトリソグラフィーとArイオンミリングにより素子面積100μm×100μmに加工し、Ti/Sm0.7Ca0.3MnO/Pr0.7Ca0.3MnO/SrRuO接合からなるメモリ素子とした。
図4の(a)は、本発明に係る不揮発性メモリ素子構造に時間幅の異なるパルス電圧を印加した場合の抵抗変化の室温における測定結果を示す図である。図4の(a)において、プラス方向は、図3に示すメモリ素子の下部から上部に電流を流す方向である。この測定結果では、素子抵抗は+1Vの電圧を印加した状態で素子に流れる電流値を測定することで得られる値である。素子にプラスのパルス電圧(図4の(a)では5V)を印加することにより素子の抵抗状態が低抵抗状態(R)へと変化し、マイナスの電圧パルス(図4の(a)では−5V)を印加することで、素子の抵抗状態が高抵抗状態(R)へと変化する。
すなわち、素子に印加するパルス電圧の極性を変えることにより、素子の抵抗状態を低抵抗状態と高抵抗状態の間で可逆に変化する、電界・電流誘起抵抗変化メモリ効果が実現されている。パルス電圧幅(時間)が増加すると抵抗変化比(R/R)は増加する。
なお従来構造のものでは、図4の(a)に示す条件(パルス電圧時間幅100μs)内では、電界・電流誘起抵抗変化メモリ効果はほとんど認められなかった。
図4の(b)は、本発明に係る不揮発性メモリ素子構造と同じ工程で作製した従来構造のものについて、パルス電圧幅(時間)に対する抵抗変化比の変化を示す図である。本発明の素子構造によれば、図4からわかるように、Sm0.7Ca0.3MnOを介在させることにより、従来のものに比べて、短いパルス幅で抵抗変化比が大きく改善されていることがわかる。すなわち、不揮発性メモリ素子のスイッチング特性及び抵抗変化特性が大幅に改善されていることがわかる。
これは、Pr0.7Ca0.3MnOよりもバンド幅の小さい、すなわちPr0.7Ca0.3MnOよりも絶縁性の高いSm0.7Ca0.3MnOを介在させることにより、Ti/Pr0.7Ca0.3MnO接合の特性が改善されたものである。
実施例では、2nm厚のSm0.7Ca0.3MnOを使用したが、厚みについては、1分子層以上あればよい。
またSm0.7Ca0.3MnOにおいて、Smに代えて、Nd等の他の希土類を1種又は2種以上の希土類からなる固溶体を採用した場合にも、希土類の平均イオン半径がPrよりも小さい場合に同様の改善が認められた。また希土類とCaの比率についても、Rb1−yCaMnOにおいて、Pr0.7Ca0.3MnOよりもより絶縁性の高くなる0<y<0.3の範囲で、適宜選択が可能である。
なお一般に、yの数値は、ペロブスカイト型Mn酸化物Rb1−yCaMnOにおいて、ペロブスカイト型Mn酸化物Ra1−xCaMnOよりも絶縁性が高くなるように、0<y<1の範囲で適宜選定される。
図5は、本発明の実施例2に係る不揮発性メモリ素子構造の断面図であり、その作製方法は次のとおりである。
オーミック電極となる、80nm厚のSrRuOのような深い仕事関数の導電体を絶縁体であるSrTiO酸化物単結晶基板上に基板温度700℃、酸素圧力100mTorrの作製条件でパルスレーザーデポジションにより形成し、続いて同じ作製条件でペロブスカイト型遷移金属酸化物金属となる、La0.7Sr0.3MnOを100nm形成し、続いてその上に同じ作製条件で1分子層(0.4nm)から5分子層(2nm)厚の、La0.7Sr0.3MnOよりもバンド幅が小さく絶縁性の高いSm0.7Ca0.3MnOを形成し、その後、温度を400℃に下げて、酸素圧力400Torrで30分間アニール処理を行った。
次に、室温で電子線蒸着によりSm0.7Ca0.3MnO上にTiのような浅い仕事関数又は小さな電気陰性度を有する金属を20nm形成し、Ti/Sm0.7Ca0.3MnO/La0.7Sr0.3MnO/SrRuO積層構造を作製した。作製した積層構造は、フォトリソグラフィーとArイオンミリングにより素子面積100μm×100μmに加工し、Ti/Sm0.7Ca0.3MnO/La0.7Sr0.3MnO/SrRuO接合からなるメモリ素子とした。
図6は、本発明に係る不揮発性メモリ素子構造の電流−電圧特性の室温における測定結果を示す図である。図中のnはSm0.7Ca0.3MnO層の分子層数を表す。図6において、プラス方向は、図5に示すメモリ素子の下部から上部に電流を流す方向である。この測定結果では、Ti/La0.7Sr0.3MnO/SrRuO接合からなる素子では電流−電圧特性にヒステリシスが見られないのに対して、界面にSm0.7Ca0.3MnOを挿入したTi/Sm0.7Ca0.3MnO/La0.7Sr0.3MnO/SrRuO接合からなる素子では電界・電流誘起抵抗変化現象である電流−電圧特性のヒステリシスが発現し、また挿入するSm0.7Ca0.3MnO層の厚さを1分子層から5分子層まで厚くするとヒステリシスが大きくなる。
すなわち、ペロブスカイト型Mn酸化物が1層からなるTi/La0.7Sr0.3MnO/SrRuO接合の素子構造では電界・電流誘起抵抗変化効果は発現しなかったが、ペロブスカイト型Mn酸化物の2層構造を有するTi/Sm0.7Ca0.3MnO/La0.7Sr0.3MnO/SrRuO接合の素子構造を採用することにより、電界・電流誘起抵抗変化効果を発現させることができた。またSm0.7Ca0.3MnO層の厚さを変化させることにより抵抗スイッチングの大きさに対応する電流−電圧特性にヒステリシスの大きさを制御できることがわかる。
図7は、本発明に係る不揮発性メモリ素子構造に時間幅の異なるパルス電圧を印加した場合の抵抗変化の室温における測定結果を示す図である。図中のnはSm0.7Ca0.3MnO層の分子層数を表す。図7において、プラス方向は、図5に示すメモリ素子の下部から上部に電流を流す方向である。素子抵抗は+1Vの電圧を印加した状態で素子に流れる電流値を測定することで得られる値である。素子にプラスのパルス電圧(図7では5V)を印加することにより素子の抵抗状態が低抵抗状態(R)へと変化し、マイナスの電圧パルス(図7では−5V)を印加することで、素子の抵抗状態が高抵抗状態(R)へと変化する。
すなわち、素子に印加するパルス電圧の極性を変えることにより、素子の抵抗状態を低抵抗状態と高抵抗状態の間で可逆に変化する、電界・電流誘起抵抗変化メモリ効果が実現されている。
また、界面に挿入するSm0.7Ca0.3MnO層の厚さを1分子層から5分子層まで厚くすることにより、スイッチング速度が速くなり、抵抗変化の大きさが大きくなる。
すなわち、挿入するSm0.7Ca0.3MnO層の厚さを変化させることにより、抵抗スイッチングのスイッチング速度や抵抗変化の大きさなど、素子特性が制御できることがわかる。
これは、La0.7Sr0.3MnOよりもバンド幅の小さい、すなわちLa0.7Sr0.3MnOよりも絶縁性の高いSm0.7Ca0.3MnOを介在させることにより、Ti/La0.7Sr0.3MnO接合の電界・電流誘起抵抗変化メモリ特性が改善されるとともに制御可能となったものである。
なおTi/La0.7Sr0.3MnO/SrRuO接合からなる素子では、図7に示す条件(パルス電圧時間幅100μs)内では、電界・電流誘起抵抗変化メモリ効果は認められなかった。
比較のためTi/Sm0.7Ca0.3MnO(100 nm)/SrRuO接合からなる素子のデータも図6と図7に示す。Sm0.7Ca0.3MnOを5分子層挿入した素子は、Ti/Sm0.7Ca0.3MnO(100 nm)/SrRuO接合からなる素子と同等の特性を有している。
本実施例ではペロブスカイト型酸化物の2層構造の下部層としてLa0.7Sr0.3MnOを用いたが、実施例1で示したPr0.7Ca0.3MnOを採用した場合からもわかるように、下部層は一般にRa1−xMaMnOで表されるペロブスカイトMn酸化物(Raは希土類を表し、1種又は2種以上の希土類の固溶体、Maはアルカリ土類金属を表し、1種又は2種以上のアルカリ土類金属の固溶体)であってよい。また挿入材料としてSm0.7Ca0.3MnOを用いたが、Smに代えて、Pr等の他の希土類を1種又は2種以上の希土類からなる固溶体を採用した場合にも、希土類の平均イオン半径が下部層の希土類Laよりも小さい場合に同様の改善が認められた。またCaに代えて、Sr等の他のアルカリ土類金属を1種又は2種以上のアルカリ土類金属からなる固溶体を採用した場合にも、La0.7Sr0.3MnOよりも絶縁性が高い場合に同様の改善が認められた。また希土類とアルカリ土類金属の比率についても、Rb1−yMbMnOにおいて、ペロブスカイト型Mn酸化物Ra1−xMaMnOよりも絶縁性が高くなるように、0<y<1の範囲で適宜選定される。
実施例1、2では、浅い仕事関数又は小さな電気陰性度を有する金属としてTiを例示したが、Al、Nb、Ta、Zr、V、Mg、TaN、TiN等又はそれらの合金若しくは化合物であってもよい。またPr0.7Ca0.3MnO、La0.7Sr0.3MnOとオーミックコンタクトをとるための導電体としてSrRuOを例示したが、Pt、Au、Re、Ir、IrO、RuO等の深い仕事関数を有する金属であってもよい。

Claims (10)

  1. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Ra1−xMaMnOとの間に、前記Ra1−xMaMnOよりも絶縁性の高いRb1−yMbMnOを介在させたことを特徴とする不揮発性メモリ素子。(式中、Ma及びMbは、アルカリ土類金属を表し、1種又は2種以上のアルカリ土類金属の固溶体である。Ra及びRbは希土類を表し、1種又は2種以上の希土類の固溶体である。Rbの平均イオン半径は、Raの平均イオン半径よりも小さいものとする。0<x,y<1)
  2. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Ra1−xCaMnOとの間に、前記Ra1−xCaMnOよりも絶縁性の高いRb1−yCaMnOを介在させたことを特徴とする不揮発性メモリ素子。(式中、Ra及びRbは希土類を表し、1種又は2種以上の希土類の固溶体である。Rbの平均イオン半径は、Raの平均イオン半径よりも小さいものとする。0<x,y<1)
  3. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Pr0.7Ca0.3MnOとの間に、前記Pr0.7Ca0.3MnOよりも絶縁性の高いRb1−yCaMnOを介在させたことを特徴とする不揮発性メモリ素子。(式中、Rbは希土類を表し、1種又は2種以上の希土類の固溶体である。0<y<1)
  4. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Pr0.7Ca0.3MnOとの間に、Sm0.7Ca0.3MnOを介在させたことを特徴とする不揮発性メモリ素子。
  5. 上記ペロブスカイト型Mn酸化物Ra1−xCaMnO又はペロブスカイト型Pr0.7Ca0.3MnOとのオーミック電極として、深い仕事関数を有する導電体を使用した請求項2乃至4のいずれか1項に記載の不揮発性メモリ素子。
  6. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物Ra1−xSrMnOとの間に、前記Ra1−xSrMnOよりも絶縁性の高いRb1−yCaMnOを介在させたことを特徴とする不揮発性メモリ素子。(式中、Ra及びRbは希土類を表し、1種又は2種以上の希土類の固溶体である。Rbの平均イオン半径は、Raの平均イオン半径よりも小さいものとする。0<x,y<1)
  7. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物La0.7Sr0.3MnOとの間に、前記La0.7Sr0.3MnOよりも絶縁性の高いRb1−yCaMnOを介在させたことを特徴とする不揮発性メモリ素子。(式中、Rbは希土類を表し、1種又は2種以上の希土類の固溶体である。0<y<1)
  8. 浅い仕事関数又は小さな電気陰性度を有する金属とペロブスカイト型Mn酸化物La0.7Sr0.3MnOとの間に、Sm0.7Ca0.3MnOを介在させたことを特徴とする不揮発性メモリ素子。
  9. 上記ペロブスカイト型Mn酸化物Ra1−xCaMnO又はペロブスカイト型Pr0.7Ca0.3MnOあるいはRa1−xSrMnO又はペロブスカイト型La0.7Sr0.3MnOとのオーミック電極として、深い仕事関数を有する導電体を使用した請求項6乃至8のいずれか1項に記載の不揮発性メモリ素子。
  10. 浅い仕事関数又は小さな電気陰性度を有する金属として、Tiを使用した請求項1乃至9のいずれか1項に記載の不揮発性メモリ素子。

JP2007509317A 2005-03-23 2006-03-23 不揮発性メモリ素子 Expired - Fee Related JP4822287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007509317A JP4822287B2 (ja) 2005-03-23 2006-03-23 不揮発性メモリ素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005084926 2005-03-23
JP2005084926 2005-03-23
PCT/JP2006/305776 WO2006101152A1 (ja) 2005-03-23 2006-03-23 不揮発性メモリ素子
JP2007509317A JP4822287B2 (ja) 2005-03-23 2006-03-23 不揮発性メモリ素子

Publications (2)

Publication Number Publication Date
JPWO2006101152A1 true JPWO2006101152A1 (ja) 2008-09-04
JP4822287B2 JP4822287B2 (ja) 2011-11-24

Family

ID=37023809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509317A Expired - Fee Related JP4822287B2 (ja) 2005-03-23 2006-03-23 不揮発性メモリ素子

Country Status (5)

Country Link
US (1) US7580276B2 (ja)
JP (1) JP4822287B2 (ja)
KR (1) KR100919430B1 (ja)
DE (1) DE112006000612T5 (ja)
WO (1) WO2006101152A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026509A1 (ja) * 2005-08-29 2007-03-08 Sharp Kabushiki Kaisha 可変抵抗素子及びその製造方法
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4868513B2 (ja) * 2006-07-28 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
KR100855966B1 (ko) * 2007-01-04 2008-09-02 삼성전자주식회사 멀티 디코딩이 가능한 양방향성 rram 및 이를 이용하는데이터 기입 방법
KR100969807B1 (ko) * 2008-04-11 2010-07-13 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
US8304754B2 (en) 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR20120106950A (ko) * 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR20110072921A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 메모리소자 및 그 동작방법
US20120012897A1 (en) * 2010-07-16 2012-01-19 Unity Semiconductor Corporation Vertically Fabricated BEOL Non-Volatile Two-Terminal Cross-Trench Memory Array with Two-Terminal Memory Elements and Method of Fabricating the Same
US8264868B2 (en) * 2010-10-25 2012-09-11 Hewlett-Packard Development Company, L.P. Memory array with metal-insulator transition switching devices
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP5621940B2 (ja) * 2011-10-19 2014-11-12 富士電機株式会社 強相関不揮発メモリー素子
CN102751437B (zh) * 2012-07-03 2014-11-05 北京有色金属研究总院 一种免电激活的阻变存储器及其制备方法
US9373786B1 (en) * 2013-01-23 2016-06-21 Adesto Technologies Corporation Two terminal resistive access devices and methods of formation thereof
CN103831097B (zh) * 2014-03-26 2016-05-04 苏州绿电能源科技有限公司 纳米催化剂镧锶锰氧材料及其制备方法和应用
NZ725497A (en) 2014-04-02 2020-05-29 Franck Natali Magnetic materials and devices comprising rare earth nitrides
CN106460229B (zh) 2014-04-02 2019-12-10 F·纳塔利 掺杂的稀土氮化物材料和包含其的器件
US10210970B2 (en) * 2015-05-21 2019-02-19 The Board Of Trustees Of The Leland Stanford Junior University Metallic-magnetic-domain-wall-based nonvolatile tunable resistor for memory and sensor applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792569A (en) * 1996-03-19 1998-08-11 International Business Machines Corporation Magnetic devices and sensors based on perovskite manganese oxide materials
JP3030333B2 (ja) * 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP2004241396A (ja) 2002-02-07 2004-08-26 Sharp Corp 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
US6654210B2 (en) * 2002-04-22 2003-11-25 Sharp Laboratories Of America, Inc. Solid-state inductor and method for same
JP4158902B2 (ja) * 2002-04-22 2008-10-01 シャープ株式会社 ソリッドステートインダクタおよびその製造方法
US6824814B2 (en) * 2002-05-21 2004-11-30 Sharp Laboratories Of America, Inc. Preparation of LCPMO thin films which have reversible resistance change properties
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
JP4231506B2 (ja) * 2002-12-25 2009-03-04 パナソニック株式会社 磁性スイッチ素子とそれを用いた磁気メモリ
US6972238B2 (en) 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
JP4133687B2 (ja) * 2003-08-27 2008-08-13 独立行政法人産業技術総合研究所 トンネルジャンクション素子
JPWO2005041303A1 (ja) 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
WO2005086250A1 (ja) * 2004-03-05 2005-09-15 National Institute Of Advanced Industrial Science And Technology トンネルジャンクション素子

Also Published As

Publication number Publication date
KR100919430B1 (ko) 2009-09-29
KR20070115970A (ko) 2007-12-06
WO2006101152A1 (ja) 2006-09-28
US20090065757A1 (en) 2009-03-12
DE112006000612T5 (de) 2008-02-14
JP4822287B2 (ja) 2011-11-24
US7580276B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
JP4822287B2 (ja) 不揮発性メモリ素子
US10833125B2 (en) Memory element with a reactive metal layer
US8264864B2 (en) Memory device with band gap control
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
CN102484127B (zh) 基于混合金属价键化合物的记忆电阻
KR101159075B1 (ko) n+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
JP5152173B2 (ja) 半導体装置及びその製造方法
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
CN109037317B (zh) 铁电存储器件
US9825092B2 (en) Switching device, and resistive random access memory including the same as a selection device
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US10109792B2 (en) Switching device and resistive random access memory including the same
WO2006075574A1 (ja) 抵抗変化素子とその製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
JP4939414B2 (ja) 可変抵抗素子
KR20090076077A (ko) 저항성 메모리 소자
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
JP5656229B2 (ja) 抵抗変化型不揮発性メモリ素子
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
US20110151617A1 (en) Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
KR20080042463A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

R150 Certificate of patent or registration of utility model

Ref document number: 4822287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees