JPWO2006098416A1 - 有機薄膜トランジスタ及びその製造方法 - Google Patents
有機薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JPWO2006098416A1 JPWO2006098416A1 JP2007508215A JP2007508215A JPWO2006098416A1 JP WO2006098416 A1 JPWO2006098416 A1 JP WO2006098416A1 JP 2007508215 A JP2007508215 A JP 2007508215A JP 2007508215 A JP2007508215 A JP 2007508215A JP WO2006098416 A1 JPWO2006098416 A1 JP WO2006098416A1
- Authority
- JP
- Japan
- Prior art keywords
- organic
- gate insulating
- insulating film
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
Abstract
耐久性のある有機薄膜トランジスタ及びその製造方法が開示される。この製造方法によれば、互いに分離して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に介在する有機半導体層と、ソース電極及びドレイン電極の間の有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタであって、ゲート絶縁膜が有機化合物と有機化合物中に分散した無機化合物の粒子とからなり、ソース電極及びドレイン電極またはゲート電極とゲート絶縁膜との間に平坦化膜を有する。
Description
本発明は、有機薄膜トランジスタ及びその製造方法に関する。
近年、物質における電荷の発生、移動、光伝導、或いは電荷の再結合による電界発光のエレクトロルミネセンス（以下、単にＥＬという）を利用している発光素子例えば、有機化合物材料を用いた有機ＥＬ素子が着目されている。自発光型の有機ＥＬ素子の複数をマトリクス状に搭載した有機ＥＬ表示装置は、液晶と比較して、高いコントラスト、広い視野角、高速応答、低電圧駆動化などの面で、従来の液晶より有利なことから、次世代のディスプレイとして注目を集めている。
また、有機ＥＬ素子の研究と同時に、最近では有機薄膜トランジスタ（有機ＴＦＴ）も研究が盛んに行われており、その応用の一例として、フレキシブルディスプレイへの応用が期待されている。有機ＴＦＴ自体の性能はアモルファスシリコンＴＦＴ程度であるが、液晶や電気泳動型の駆動用の素子として用いる分には有機ＴＦＴの性能としては、ｏｎ／ｏｆｆ比がある程度あれば問題はない。
また、有機ＴＦＴのメリットを最大限に活かそうと、印刷技術による有機ＴＦＴの形成が試みられており、そのためゲート絶縁膜材料として高分子といった溶剤に溶けるような材料が検討されている。その高分子で高誘電率のゲート絶縁膜を形成するために、ポリマーに単に誘電率の高い金属酸化物のナノ粒子を分散させたゲート絶縁膜が検討されている。（特開２００２−１１０９９９号公報参照）
また、有機ＥＬ素子の研究と同時に、最近では有機薄膜トランジスタ（有機ＴＦＴ）も研究が盛んに行われており、その応用の一例として、フレキシブルディスプレイへの応用が期待されている。有機ＴＦＴ自体の性能はアモルファスシリコンＴＦＴ程度であるが、液晶や電気泳動型の駆動用の素子として用いる分には有機ＴＦＴの性能としては、ｏｎ／ｏｆｆ比がある程度あれば問題はない。
また、有機ＴＦＴのメリットを最大限に活かそうと、印刷技術による有機ＴＦＴの形成が試みられており、そのためゲート絶縁膜材料として高分子といった溶剤に溶けるような材料が検討されている。その高分子で高誘電率のゲート絶縁膜を形成するために、ポリマーに単に誘電率の高い金属酸化物のナノ粒子を分散させたゲート絶縁膜が検討されている。（特開２００２−１１０９９９号公報参照）
有機ＴＦＴをフレキシブル基板に応用した時、無機物のゲート絶縁膜の曲げ強度が問題になることが懸念される。
また、自発光素子である有機ＥＬ素子を駆動するには、発光させるために大電流が必要である。ゲート絶縁膜として高誘電率を確保する検討において、高誘電率の高分子の種類はあまり多くなく、また耐電圧性が低いので結果的に高分子膜を厚くしなければならなくなり、高誘電率と耐電圧が相殺された形になる。さらに高誘電率の高分子は溶剤に溶けにくく、印刷による形成は難しくなる。
また、高誘電率の金属酸化物を高分子中に分散させたものでは、表面に突き出したナノ粒子により、ゲート絶縁膜の表面が粗くなってしまい、有機薄膜トランジスタの性能が低下する原因となりうる。
そこで本発明は、その性能を劣化させない耐久性のある有機薄膜トランジスタ及びその製造方法を提供することが一例として挙げられる。
請求項１記載の有機薄膜トランジスタは、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタであって、前記ゲート絶縁膜が有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなり、前記ソース電極及びドレイン電極または前記ゲート電極と前記ゲート絶縁膜との間に平坦化膜を有することを特徴とする。
請求項５記載の有機薄膜トランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタの製造方法であって、有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなる前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を形成する工程後、前記ゲート絶縁膜上に平坦化膜を形成する工程を含むことを特徴とする。
また、自発光素子である有機ＥＬ素子を駆動するには、発光させるために大電流が必要である。ゲート絶縁膜として高誘電率を確保する検討において、高誘電率の高分子の種類はあまり多くなく、また耐電圧性が低いので結果的に高分子膜を厚くしなければならなくなり、高誘電率と耐電圧が相殺された形になる。さらに高誘電率の高分子は溶剤に溶けにくく、印刷による形成は難しくなる。
また、高誘電率の金属酸化物を高分子中に分散させたものでは、表面に突き出したナノ粒子により、ゲート絶縁膜の表面が粗くなってしまい、有機薄膜トランジスタの性能が低下する原因となりうる。
そこで本発明は、その性能を劣化させない耐久性のある有機薄膜トランジスタ及びその製造方法を提供することが一例として挙げられる。
請求項１記載の有機薄膜トランジスタは、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタであって、前記ゲート絶縁膜が有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなり、前記ソース電極及びドレイン電極または前記ゲート電極と前記ゲート絶縁膜との間に平坦化膜を有することを特徴とする。
請求項５記載の有機薄膜トランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタの製造方法であって、有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなる前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を形成する工程後、前記ゲート絶縁膜上に平坦化膜を形成する工程を含むことを特徴とする。
図１は、本発明による実施形態の有機ＴＦＴの部分断面図であり、
図２は、本発明による実施形態の有機ＴＦＴの部分断面図であり、
図３は、本発明による他の実施形態の有機ＴＦＴの部分断面図である。
図２は、本発明による実施形態の有機ＴＦＴの部分断面図であり、
図３は、本発明による他の実施形態の有機ＴＦＴの部分断面図である。
以下に本発明の実施形態の有機薄膜トランジスタ及びその製造方法を図面を参照しつつ説明する。
図１は有機薄膜トランジスタの断面図を示す。
図１は、ボトムコンタクト型の有機ＴＦＴ１１の構造の一例を示す。有機ＴＦＴは、対向するソース電極Ｓ及びドレイン電極Ｄと、ソース電極及びドレイン電極の間にチャネルを形成できるように積層された有機半導体からなる有機半導体膜ＯＳＦと、ソース電極Ｓ及びドレイン電極Ｄの間の有機半導体膜ＯＳＦに電界を印加せしめるゲート電極Ｇと、を含み、ゲート電極Ｇを覆いソース電極Ｓ及びドレイン電極Ｄから絶縁するゲート絶縁膜ＧＩＦを有している。さらに、有機ＴＦＴ１１はソース電極Ｓ及びドレイン電極Ｄとゲート絶縁膜ＧＩＦとの間に平坦化膜ＦＦが設けられている。
本実施形態においては、図２に示すように高誘電率の高誘電体ナノ粒子を高分子中に分散させたゲート絶縁膜ＧＩＦ上に成膜された平坦化膜ＦＦにより、ゲート絶縁膜ＧＩＦ表面のナノ粒子による粗度増加に起因する有機ＴＦＴの性能低下を防ぐことができる。
（基板）
基板１０はガラスの他、ＰＥＳ、ＰＳ、ＰＣなどのプラスティック基板や、ガラスとプラスティックの貼り合わせ基板でもよく、また基板表面にアルカリバリア膜や、ガスバリア膜がコートされてもよい。プラスティック基板としては、例えば、ポリエチレンテレフタレート、ポリエチレン−２，６−ナフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリエーテルエーテルケトン、ポリフェノキシエーテル、ポリアリレート、フッ素樹脂、ポリプロピレンなどのフィルムが適用できる。
（有機ＴＦＴ）
有機半導体膜ＯＳＦの有機半導体としてペンタセンが用いられるが、これに限らず半導体特性を示す有機材料であればよく、例えば低分子系材料ではフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類などの多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、あるいはインドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾールなどの含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルベン類、アントラキノンジフェノキノンなどのキノン化合物誘導体、アントラセン、ビレン、フェナントレン、コロネンなどの多環芳香族化合物誘導体などである。高分子材料では、ポリパラフェニレンなどの芳香族系共役性高分子、ポリアセチレンなどの脂肪族系共役性高分子、ポリピノールやポリチオフェン率の複素環式共役性高分子、ポリアニリン類やポリフェニレンサルファイドなどの含ヘテロ原子共役性高分子、ポリ（フェニレンビニレン）やポリ（アニーレンビニレン）やポリ（チェニレンビニレン）などの共役性高分子の構成単位が交互に結合した構造を有する複合型系高分子などの炭素系共役高分子が用いられる。また、ポリシラン類やジシラニレンアリレンポリマー類、（ジシラニレン）エテニレンポリマー類、（ジシラニレン）エチニレンポリマーのようなジシラニレン炭素系共役性ポリマー構造などのオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子類などが用いられる。他にもリン系、窒素系などの無機元素からなる高分子鎖でもよく、さらにフタロシアナートポリシロキサンのような高分子鎖の芳香族系配位子が配位した高分子類、ペリレンテトラカルボン酸のようなペリレン類を熱処理して縮環させた高分子類、ポリアクリロニトリルなどのシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子類、さらにペロブスカイト類に有機化合物がインターカレートとした複合材料を用いてもよい。
ゲート電極Ｇまたはソース／ドレイン電極Ｓ，ＤとしてＣｒ単独または、Ｃｒ／Ａｕが用いられるが、その材料は特に限定されることはなく、十分な導電性があればよい。すなわち、Ｐｔ、Ａｕ、Ｗ、Ｒｕ、Ｉｒ、Ａｌ、Ｓｃ、Ｔｉ、Ｖ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌｎ、Ｓｎ、Ｔａ、Ｒｅ、Ｏｓ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどの金属単体もしくは積層もしくはその化合物でもよい。また、ＩＴＯ、ＩＺＯのような金属酸化物類、ポリアニリン類、ポリチオフェン類、ポリピロール類などの共役性高分子化合物を含む有機導電材料でもよい。
ゲート絶縁膜ＧＩＦ中に分散する高誘電率を有する高誘電体ナノ粒子は、Ｔａ２Ｏ５を用い得るが、これに限定されるものではない。しかし、ナノ粒子の誘電率としては、１０以上のものが望ましい。すなわち、ナノ粒子材料はＴｉＯ２、ＺｒＯ２、ＢａＴｉＯ３、ＰｂＴｉＯ３、ＣａＴｉＯ３、ＭｇＭｉＯ３、ＢａＺｒＯ３、ＰｂＺｒＯ３、ＳｒＺｒＯ３、ＣａＺｒＯ３、ＬａＴｉＯ３、ＬａＺｒＯ３、ＢｉＴｉＯ３、ＬａＰｂＴｉＯ３、Ｙ２Ｏ３などがある。ナノ粒子はこれら材料を二種類以上混合してもよい。また、ナノ粒子粒径としては５００ｎｍ以下のものが望ましく、さらに望ましくは、１００ｎｍ以下のものが望ましい。
ゲート絶縁膜ＧＩＦの高誘電体ナノ粒子を分散させ担持するポリマーの有機化合物としては、ポリビニルフェノールとメチル化メラミンホルムアルデヒド共重合体の混合物を用い得るが、これに限定されることは無く、絶縁性であればよい。ゲート絶縁膜ＧＩＦのポリマーのその他の例として、ポリエチレン、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリイミド、フェノールノボラック、ポリアミド、ベンゾシクロブテン、ポリクロロピレン、ポリエステル、ポリオキシメチレン、ポリサルフォン、エポキシ樹脂、ポリビニルアルコールなど、ポリアクリレートなどの樹脂が使用できる。その他、熱または光で硬化する樹脂も有効である。
平坦化膜ＦＦとして、無機化合物である、Ｓｉ３Ｎ４を用い得るが、その他、無機化合物としては、ＬｉＯｘ、ＬｉＮｘ、ＮａＯｘ、ＫＯｘ、ＲｂＯｘ、ＣｓＯｘ、ＢｅＯｘ、ＭｇＯｘ、ＭｇＮｘ、ＣａＯｘ、ＣａＮｘ、ＳｒＯｘ、ＢａＯｘ、ＳｃＯｘ、ＹＯｘ、ＹＮｘ、ＬａＯｘ、ＬａＮｘ、ＣｅＯｘ、ＰｒＯｘ、ＮｄＯｘ、ＳｍＯｘ、ＥｕＯｘ、ＧｄＯｘ、ＴｂＯｘ、ＤｙＯｘ、ＨｏＯｘ、ＥｒＯｘ、ＴｍＯｘ、ＹｂＯｘ、ＬｕＯｘ、ＴｉＯｘ、ＴｉＯｘ、ＺｒＯｘ、ＺｒＮｘ、ＨｆＯｘ、ＨｆＮｘ、ＴｈＯｘ、ＶＯｘ、ＶＮｘ、ＮｂＯｘ、ＴａＯｘ、ＴａＮｘ、ＣｒＯｘ、ＣｒＮｘ、ＭｏＯｘ、ＭｏＮｘ、ＷＯｘ、ＷＮｘ、ＭｎＯｘ、ＲｅＯｘ、ＦｅＯｘ、ＦｅＮｘ、ＲｕＯｘ、ＯｓＯｘ、ＣｏＯｘ、ＲｈＯｘ、ＩｒＯｘ、ＮｉＯｘ、ＰｄＯｘ、ＰｔＯｘ、ＣｕＯｘ、ＣｕＮｘ、ＡｇＯｘ、ＡｕＯｘ、ＺｎＯｘ、ＣｄＯｘ、ＨｇＯｘ、ＢＯｘ、ＢＮｘ、ＡｌＯｘ、ＡｌＮｘ、ＧａＯｘ、ＧａＮｘ、ＩｎＯｘ、ＴｉＯｘ、ＴｉＮｘ、ＳｉＮｘ、ＧｅＯｘ、ＳｎＯｘ、ＰｂＯｘ、ＰＯｘ、ＰＮｘ、ＡｓＯｘ、ＳｂＯｘ、ＳｅＯｘ、ＴｅＯｘなどの金属酸化物でも、ＬｉＡｌＯ２、Ｌｉ２ＳｉＯ３、Ｌｉ２ＴｉＯ３、Ｎａ２Ａｌ２２Ｏ３４、ＮａＦｅＯ２、Ｎａ４ＳｉＯ４、Ｋ２ＳｉＯ３、Ｋ２ＴｉＯ３、Ｋ２ＷＯ４、Ｒｂ２ＣｒＯ４、ＣＳ２ＣｒＯ４、ＭｇＡｌ２Ｏ４、ＭｇＦｅ２Ｏ４、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＣａＷＯ４、ＣａＺｒＯ３、ＳｒＦｅ１２Ｏ１９、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＡｌ２Ｏ４、ＢａＦｅ１２Ｏ１９、ＢａＴｉＯ３、Ｙ３Ａ１５Ｏ１２、Ｙ３Ｆｅ５Ｏ１２、ＬａＦｅＯ３、Ｌａ３Ｆｅ５Ｏ１２、Ｌａ２Ｔｉ２Ｏ７、ＣｅＳｎＯ４、ＣｅＴｉＯ４、Ｓｍ３Ｆｅ５Ｏ１２、ＥｕＦｅＯ３、Ｅｕ３Ｆｅ５Ｏ１２、ＧｄＦｅＯ３、Ｇｄ３Ｆｅ５Ｏ１２、ＤｙＦｅＯ３、Ｄｙ３Ｆｅ５Ｏ１２、ＨｏＦｅＯ３、Ｈｏ３Ｆｅ５Ｏ１２、ＥｒＦｅＯ３、Ｅｒ３Ｆｅ５Ｏ１２、Ｔｍ３Ｆｅ５Ｏ１２、ＬｕＦｅＯ３、Ｌｕ３Ｆｅ５Ｏ１２、ＮｉＴｉＯ３、Ａｌ２ＴｉＯ３、ＦｅＴｉＯ３、ＢａＺｒＯ３、ＬｉＺｒＯ３、ＭｇＺｒＯ３、ＨｆＴｉＯ４、ＮＨ４ＶＯ３、ＡｇＶＯ３、ＬｉＶＯ３、ＢａＮｂ２Ｏ６、ＮａＮｂＯ３、ＳｒＮｂ２Ｏ６、ＫＴａＯ３、ＮａＴａＯ３、ＳｒＴａ２Ｏ６、ＣｕＣｒ２Ｏ４、Ａｇ２ＣｒＯ４、ＢａＣｒＯ４、Ｋ２ＭｏＯ４、Ｎａ２ＭｏＯ４、ＮｉＭｏＯ４、ＢａＷＯ４、Ｎａ２ＷＯ４、ＳｒＷＯ４、ＭｎＣｒ２Ｏ４、ＭｎＦｅ２Ｏ４、ＭｎＴｉＯ３、ＭｎＷＯ４、ＣｏＦｅ２Ｏ４、ＺｎＦｅ２Ｏ４、ＦｅＷＯ４、ＣｏＭｏＯ４、ＣｕＴｉＯ３、ＣｕＷＯ４、Ａｇ２ＭｏＯ４、Ａｇ２ＷＯ４、ＺｎＡｌ２Ｏ４、ＺｎＭｏＯ４、ＺｎＷＯ４、ＣｄＳｎＯ３、ＣｄＴｉＯ３、ＣｄＭｏＯ４、ＣｄＷＯ４、ＮａＡｌＯ２、ＭｇＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、Ｇｄ３Ｇａ５Ｏ１２、ＩｎＦｅＯ３、ＭｇＩｎ２Ｏ４、Ａｌ２ＴｉＯ５、ＦｅＴｉＯ３、ＭｇＴｉＯ３、Ｎａ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｋ２ＧｅＯ３、Ｌｉ２ＧｅＯ３、Ｎａ２ＧｅＯ３、Ｂｉ２Ｓｎ３Ｏ９、ＭｇＳｎＯ３、ＳｒＳｎＯ３、ＰｂＳｉＯ３、ＰｂＭｏＯ４、ＰｂＴｉＯ３、ＳｎＯ２−Ｓｂ２Ｏ３、ＣｕＳｅＯ４、Ｎａ２ＳｅＯ３、ＺｎＳｅＯ３、Ｋ２ＴｅＯ３、Ｋ２ＴｅＯ４、Ｎａ２ＴｅＯ３、Ｎａ２ＴｅＯ４などの貴金属複合酸化物でも、ＦｅＳ、Ａｌ２Ｓ３、ＭｇＳ、ＺｎＳなどの硫化物、ＬｉＦ、ＭｇＦ２、ＳｍＦ３などのフッ化物、ＨｇＣｌ、ＦｅＣｌ２、ＣｒＣｌ３などの塩化物、ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ２などの臭化物、ＰｂＩ２、ＣｕＩ、ＦｅＩ２などのヨウ化物、またはＳｉＡｌＯＮなどの金属酸化窒化物でも有効である。ただし、上記物質表記のＮｘ、Ｏｘにおけるｘは原子比を示す。
また、平坦化膜ＦＦとして有機化合物を用いた場合は、絶縁性のポリマーであれば使用できる。例としては、ＰＭＭＡ、ポリエチレン、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリイミド、フェノールノボラック、ポリアミド、ベンゾシクロブテン、ポリクロロピレン、ポリエステル、ポリオキシメチレン、ポリサルフォン、エポキシ樹脂、ポリビニルアルコール、ポリアクリレートなどの樹脂が使用できる。その他、熱または光で硬化する樹脂も有効である。
ゲート絶縁膜ＧＩＦの高分子に反応性官能基がある場合、シランカップリング剤による単分子膜も、特にナノ粒子の粒径が小さい場合は、平坦化膜として有効である。
ただし、これら平坦化膜の使用にはその膜厚に注意が必要である。厚すぎると、高誘電率のナノ粒子の効果が小さくなり、結果として、ゲート絶縁膜の誘電率は高くならない。望ましくは、平坦化膜の膜厚は、５０ｎｍ以下さらに望ましくは１０ｎｍ以下である。さらに、平坦化膜は、１層に限らず多層とすることもでき、層ごとに異なる材料とすることもできる。
形成された回路及び有機ＴＦＴの背面を覆うように、窒化シリコンなどの窒化物の無機系、ポリマー系などによる膜封止がなされる。窒化酸化シリコンなどの窒化酸化物、酸化シリコンや酸化アルミニウムなどの酸化物、炭化シリコンなどの炭化物からなる無機物封止膜による封止や、その他に、高分子及び無機膜の多層封止でもよい。
なお、図１に示すボトムコンタクト型有機ＴＦＴの他に、図３に示すように、他の実施形態としてトップコンタクト型有機ＴＦＴを構成することもできる。トップコンタクト型素子は、有機半導体膜ＯＳＦが先に基板１０上に成膜され、その上にソース電極Ｓ及びドレイン電極Ｄが形成されて、次に、ゲート絶縁膜ＧＩＦ、平坦化膜ＦＦ及びゲート電極Ｇが成膜され積層順がボトムコンタクト型の順の逆となる。よって、ゲート電極Ｇ及びゲート絶縁膜ＧＩＦの界面を平坦化できるので電界印加の効率が向上する。
図１は有機薄膜トランジスタの断面図を示す。
図１は、ボトムコンタクト型の有機ＴＦＴ１１の構造の一例を示す。有機ＴＦＴは、対向するソース電極Ｓ及びドレイン電極Ｄと、ソース電極及びドレイン電極の間にチャネルを形成できるように積層された有機半導体からなる有機半導体膜ＯＳＦと、ソース電極Ｓ及びドレイン電極Ｄの間の有機半導体膜ＯＳＦに電界を印加せしめるゲート電極Ｇと、を含み、ゲート電極Ｇを覆いソース電極Ｓ及びドレイン電極Ｄから絶縁するゲート絶縁膜ＧＩＦを有している。さらに、有機ＴＦＴ１１はソース電極Ｓ及びドレイン電極Ｄとゲート絶縁膜ＧＩＦとの間に平坦化膜ＦＦが設けられている。
本実施形態においては、図２に示すように高誘電率の高誘電体ナノ粒子を高分子中に分散させたゲート絶縁膜ＧＩＦ上に成膜された平坦化膜ＦＦにより、ゲート絶縁膜ＧＩＦ表面のナノ粒子による粗度増加に起因する有機ＴＦＴの性能低下を防ぐことができる。
（基板）
基板１０はガラスの他、ＰＥＳ、ＰＳ、ＰＣなどのプラスティック基板や、ガラスとプラスティックの貼り合わせ基板でもよく、また基板表面にアルカリバリア膜や、ガスバリア膜がコートされてもよい。プラスティック基板としては、例えば、ポリエチレンテレフタレート、ポリエチレン−２，６−ナフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリエーテルエーテルケトン、ポリフェノキシエーテル、ポリアリレート、フッ素樹脂、ポリプロピレンなどのフィルムが適用できる。
（有機ＴＦＴ）
有機半導体膜ＯＳＦの有機半導体としてペンタセンが用いられるが、これに限らず半導体特性を示す有機材料であればよく、例えば低分子系材料ではフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類などの多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、あるいはインドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾールなどの含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルベン類、アントラキノンジフェノキノンなどのキノン化合物誘導体、アントラセン、ビレン、フェナントレン、コロネンなどの多環芳香族化合物誘導体などである。高分子材料では、ポリパラフェニレンなどの芳香族系共役性高分子、ポリアセチレンなどの脂肪族系共役性高分子、ポリピノールやポリチオフェン率の複素環式共役性高分子、ポリアニリン類やポリフェニレンサルファイドなどの含ヘテロ原子共役性高分子、ポリ（フェニレンビニレン）やポリ（アニーレンビニレン）やポリ（チェニレンビニレン）などの共役性高分子の構成単位が交互に結合した構造を有する複合型系高分子などの炭素系共役高分子が用いられる。また、ポリシラン類やジシラニレンアリレンポリマー類、（ジシラニレン）エテニレンポリマー類、（ジシラニレン）エチニレンポリマーのようなジシラニレン炭素系共役性ポリマー構造などのオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子類などが用いられる。他にもリン系、窒素系などの無機元素からなる高分子鎖でもよく、さらにフタロシアナートポリシロキサンのような高分子鎖の芳香族系配位子が配位した高分子類、ペリレンテトラカルボン酸のようなペリレン類を熱処理して縮環させた高分子類、ポリアクリロニトリルなどのシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子類、さらにペロブスカイト類に有機化合物がインターカレートとした複合材料を用いてもよい。
ゲート電極Ｇまたはソース／ドレイン電極Ｓ，ＤとしてＣｒ単独または、Ｃｒ／Ａｕが用いられるが、その材料は特に限定されることはなく、十分な導電性があればよい。すなわち、Ｐｔ、Ａｕ、Ｗ、Ｒｕ、Ｉｒ、Ａｌ、Ｓｃ、Ｔｉ、Ｖ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌｎ、Ｓｎ、Ｔａ、Ｒｅ、Ｏｓ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどの金属単体もしくは積層もしくはその化合物でもよい。また、ＩＴＯ、ＩＺＯのような金属酸化物類、ポリアニリン類、ポリチオフェン類、ポリピロール類などの共役性高分子化合物を含む有機導電材料でもよい。
ゲート絶縁膜ＧＩＦ中に分散する高誘電率を有する高誘電体ナノ粒子は、Ｔａ２Ｏ５を用い得るが、これに限定されるものではない。しかし、ナノ粒子の誘電率としては、１０以上のものが望ましい。すなわち、ナノ粒子材料はＴｉＯ２、ＺｒＯ２、ＢａＴｉＯ３、ＰｂＴｉＯ３、ＣａＴｉＯ３、ＭｇＭｉＯ３、ＢａＺｒＯ３、ＰｂＺｒＯ３、ＳｒＺｒＯ３、ＣａＺｒＯ３、ＬａＴｉＯ３、ＬａＺｒＯ３、ＢｉＴｉＯ３、ＬａＰｂＴｉＯ３、Ｙ２Ｏ３などがある。ナノ粒子はこれら材料を二種類以上混合してもよい。また、ナノ粒子粒径としては５００ｎｍ以下のものが望ましく、さらに望ましくは、１００ｎｍ以下のものが望ましい。
ゲート絶縁膜ＧＩＦの高誘電体ナノ粒子を分散させ担持するポリマーの有機化合物としては、ポリビニルフェノールとメチル化メラミンホルムアルデヒド共重合体の混合物を用い得るが、これに限定されることは無く、絶縁性であればよい。ゲート絶縁膜ＧＩＦのポリマーのその他の例として、ポリエチレン、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリイミド、フェノールノボラック、ポリアミド、ベンゾシクロブテン、ポリクロロピレン、ポリエステル、ポリオキシメチレン、ポリサルフォン、エポキシ樹脂、ポリビニルアルコールなど、ポリアクリレートなどの樹脂が使用できる。その他、熱または光で硬化する樹脂も有効である。
平坦化膜ＦＦとして、無機化合物である、Ｓｉ３Ｎ４を用い得るが、その他、無機化合物としては、ＬｉＯｘ、ＬｉＮｘ、ＮａＯｘ、ＫＯｘ、ＲｂＯｘ、ＣｓＯｘ、ＢｅＯｘ、ＭｇＯｘ、ＭｇＮｘ、ＣａＯｘ、ＣａＮｘ、ＳｒＯｘ、ＢａＯｘ、ＳｃＯｘ、ＹＯｘ、ＹＮｘ、ＬａＯｘ、ＬａＮｘ、ＣｅＯｘ、ＰｒＯｘ、ＮｄＯｘ、ＳｍＯｘ、ＥｕＯｘ、ＧｄＯｘ、ＴｂＯｘ、ＤｙＯｘ、ＨｏＯｘ、ＥｒＯｘ、ＴｍＯｘ、ＹｂＯｘ、ＬｕＯｘ、ＴｉＯｘ、ＴｉＯｘ、ＺｒＯｘ、ＺｒＮｘ、ＨｆＯｘ、ＨｆＮｘ、ＴｈＯｘ、ＶＯｘ、ＶＮｘ、ＮｂＯｘ、ＴａＯｘ、ＴａＮｘ、ＣｒＯｘ、ＣｒＮｘ、ＭｏＯｘ、ＭｏＮｘ、ＷＯｘ、ＷＮｘ、ＭｎＯｘ、ＲｅＯｘ、ＦｅＯｘ、ＦｅＮｘ、ＲｕＯｘ、ＯｓＯｘ、ＣｏＯｘ、ＲｈＯｘ、ＩｒＯｘ、ＮｉＯｘ、ＰｄＯｘ、ＰｔＯｘ、ＣｕＯｘ、ＣｕＮｘ、ＡｇＯｘ、ＡｕＯｘ、ＺｎＯｘ、ＣｄＯｘ、ＨｇＯｘ、ＢＯｘ、ＢＮｘ、ＡｌＯｘ、ＡｌＮｘ、ＧａＯｘ、ＧａＮｘ、ＩｎＯｘ、ＴｉＯｘ、ＴｉＮｘ、ＳｉＮｘ、ＧｅＯｘ、ＳｎＯｘ、ＰｂＯｘ、ＰＯｘ、ＰＮｘ、ＡｓＯｘ、ＳｂＯｘ、ＳｅＯｘ、ＴｅＯｘなどの金属酸化物でも、ＬｉＡｌＯ２、Ｌｉ２ＳｉＯ３、Ｌｉ２ＴｉＯ３、Ｎａ２Ａｌ２２Ｏ３４、ＮａＦｅＯ２、Ｎａ４ＳｉＯ４、Ｋ２ＳｉＯ３、Ｋ２ＴｉＯ３、Ｋ２ＷＯ４、Ｒｂ２ＣｒＯ４、ＣＳ２ＣｒＯ４、ＭｇＡｌ２Ｏ４、ＭｇＦｅ２Ｏ４、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＣａＷＯ４、ＣａＺｒＯ３、ＳｒＦｅ１２Ｏ１９、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＡｌ２Ｏ４、ＢａＦｅ１２Ｏ１９、ＢａＴｉＯ３、Ｙ３Ａ１５Ｏ１２、Ｙ３Ｆｅ５Ｏ１２、ＬａＦｅＯ３、Ｌａ３Ｆｅ５Ｏ１２、Ｌａ２Ｔｉ２Ｏ７、ＣｅＳｎＯ４、ＣｅＴｉＯ４、Ｓｍ３Ｆｅ５Ｏ１２、ＥｕＦｅＯ３、Ｅｕ３Ｆｅ５Ｏ１２、ＧｄＦｅＯ３、Ｇｄ３Ｆｅ５Ｏ１２、ＤｙＦｅＯ３、Ｄｙ３Ｆｅ５Ｏ１２、ＨｏＦｅＯ３、Ｈｏ３Ｆｅ５Ｏ１２、ＥｒＦｅＯ３、Ｅｒ３Ｆｅ５Ｏ１２、Ｔｍ３Ｆｅ５Ｏ１２、ＬｕＦｅＯ３、Ｌｕ３Ｆｅ５Ｏ１２、ＮｉＴｉＯ３、Ａｌ２ＴｉＯ３、ＦｅＴｉＯ３、ＢａＺｒＯ３、ＬｉＺｒＯ３、ＭｇＺｒＯ３、ＨｆＴｉＯ４、ＮＨ４ＶＯ３、ＡｇＶＯ３、ＬｉＶＯ３、ＢａＮｂ２Ｏ６、ＮａＮｂＯ３、ＳｒＮｂ２Ｏ６、ＫＴａＯ３、ＮａＴａＯ３、ＳｒＴａ２Ｏ６、ＣｕＣｒ２Ｏ４、Ａｇ２ＣｒＯ４、ＢａＣｒＯ４、Ｋ２ＭｏＯ４、Ｎａ２ＭｏＯ４、ＮｉＭｏＯ４、ＢａＷＯ４、Ｎａ２ＷＯ４、ＳｒＷＯ４、ＭｎＣｒ２Ｏ４、ＭｎＦｅ２Ｏ４、ＭｎＴｉＯ３、ＭｎＷＯ４、ＣｏＦｅ２Ｏ４、ＺｎＦｅ２Ｏ４、ＦｅＷＯ４、ＣｏＭｏＯ４、ＣｕＴｉＯ３、ＣｕＷＯ４、Ａｇ２ＭｏＯ４、Ａｇ２ＷＯ４、ＺｎＡｌ２Ｏ４、ＺｎＭｏＯ４、ＺｎＷＯ４、ＣｄＳｎＯ３、ＣｄＴｉＯ３、ＣｄＭｏＯ４、ＣｄＷＯ４、ＮａＡｌＯ２、ＭｇＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、Ｇｄ３Ｇａ５Ｏ１２、ＩｎＦｅＯ３、ＭｇＩｎ２Ｏ４、Ａｌ２ＴｉＯ５、ＦｅＴｉＯ３、ＭｇＴｉＯ３、Ｎａ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｋ２ＧｅＯ３、Ｌｉ２ＧｅＯ３、Ｎａ２ＧｅＯ３、Ｂｉ２Ｓｎ３Ｏ９、ＭｇＳｎＯ３、ＳｒＳｎＯ３、ＰｂＳｉＯ３、ＰｂＭｏＯ４、ＰｂＴｉＯ３、ＳｎＯ２−Ｓｂ２Ｏ３、ＣｕＳｅＯ４、Ｎａ２ＳｅＯ３、ＺｎＳｅＯ３、Ｋ２ＴｅＯ３、Ｋ２ＴｅＯ４、Ｎａ２ＴｅＯ３、Ｎａ２ＴｅＯ４などの貴金属複合酸化物でも、ＦｅＳ、Ａｌ２Ｓ３、ＭｇＳ、ＺｎＳなどの硫化物、ＬｉＦ、ＭｇＦ２、ＳｍＦ３などのフッ化物、ＨｇＣｌ、ＦｅＣｌ２、ＣｒＣｌ３などの塩化物、ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ２などの臭化物、ＰｂＩ２、ＣｕＩ、ＦｅＩ２などのヨウ化物、またはＳｉＡｌＯＮなどの金属酸化窒化物でも有効である。ただし、上記物質表記のＮｘ、Ｏｘにおけるｘは原子比を示す。
また、平坦化膜ＦＦとして有機化合物を用いた場合は、絶縁性のポリマーであれば使用できる。例としては、ＰＭＭＡ、ポリエチレン、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリイミド、フェノールノボラック、ポリアミド、ベンゾシクロブテン、ポリクロロピレン、ポリエステル、ポリオキシメチレン、ポリサルフォン、エポキシ樹脂、ポリビニルアルコール、ポリアクリレートなどの樹脂が使用できる。その他、熱または光で硬化する樹脂も有効である。
ゲート絶縁膜ＧＩＦの高分子に反応性官能基がある場合、シランカップリング剤による単分子膜も、特にナノ粒子の粒径が小さい場合は、平坦化膜として有効である。
ただし、これら平坦化膜の使用にはその膜厚に注意が必要である。厚すぎると、高誘電率のナノ粒子の効果が小さくなり、結果として、ゲート絶縁膜の誘電率は高くならない。望ましくは、平坦化膜の膜厚は、５０ｎｍ以下さらに望ましくは１０ｎｍ以下である。さらに、平坦化膜は、１層に限らず多層とすることもでき、層ごとに異なる材料とすることもできる。
形成された回路及び有機ＴＦＴの背面を覆うように、窒化シリコンなどの窒化物の無機系、ポリマー系などによる膜封止がなされる。窒化酸化シリコンなどの窒化酸化物、酸化シリコンや酸化アルミニウムなどの酸化物、炭化シリコンなどの炭化物からなる無機物封止膜による封止や、その他に、高分子及び無機膜の多層封止でもよい。
なお、図１に示すボトムコンタクト型有機ＴＦＴの他に、図３に示すように、他の実施形態としてトップコンタクト型有機ＴＦＴを構成することもできる。トップコンタクト型素子は、有機半導体膜ＯＳＦが先に基板１０上に成膜され、その上にソース電極Ｓ及びドレイン電極Ｄが形成されて、次に、ゲート絶縁膜ＧＩＦ、平坦化膜ＦＦ及びゲート電極Ｇが成膜され積層順がボトムコンタクト型の順の逆となる。よって、ゲート電極Ｇ及びゲート絶縁膜ＧＩＦの界面を平坦化できるので電界印加の効率が向上する。
有機ＴＦＴでアクティブ駆動する有機ＥＬパネルを作製し、その特性を評価した。
（実施例１）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン−ホルムアルデヒド共重合体（Ｍｎ＝５１１）４ｗｔ％とを混合した溶液をスピンコート２００００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。ゲート絶縁膜上に平坦化膜としてスパッタ法により、Ｓｉ３Ｎ４を５ｎｍ成膜した。その後、リフトオフにより、接着層としてＣｒ５ｎｍを用いたＡｕからなるソース電極及びドレイン電極をパターニングした。最後に有機半導体層として、ペンタセンを真空蒸着により成膜し、有機ＴＦＴを作製した。
（実施例２）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン・ホルムアルデヒド共重合体（Ｍｎ＝５１１）７ｗｔ％とを混合した溶液をスピンコート２０００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。ゲート絶縁膜上に平坦化膜としてスピンコート法によりポリメチルメタクリレートを１０ｎｍ成膜した。次いで、有機半導体層として、ペンタセンを真空蒸着により成膜し、最後に真空蒸着でメタルマスクによりＡｕからなるソース電極及びドレイン電極をパターニングし、有機ＴＦＴを作製した。
（実施例３）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン・ホルムアルデヒド共重合体（Ｍｎ＝５１１）４ｗｔ％とを混合した溶液をスピンコート２０００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。オクタデシルトリクロロシランの蒸気に曝す例えば自己組織化方法により、ゲート絶縁膜上に平坦化膜としてオクタデシルトリクロロシランの自己組織化単分子膜を数ｎｍ形成した。その後、リフトオフにより、接着層としてＣｒ５ｎｍを用いたＡｕからなるソース電極及びドレイン電極をパターニングした。最後に有機半導体層として、ペンタセンを真空蒸着により成膜し、有機ＴＦＴを作製した。
比較として平坦化膜を備えない以外、同一の構成の有機ＴＦＴを作製した。
以上の実施例において、高誘電率のナノ粒子を分散したポリマーからなるゲート絶縁膜上に平坦化膜を成膜した有機ＴＦＴは、平坦化膜を備えないものと比較して比誘電率の大きな変化がない上に、表面粗度（ｒｍｓ（ｎｍ））はほぼ１／５〜１／１７に減少しており、その上、移動度（ｃｍ２／Ｖｓ）が一桁向上した。また、閾値電圧Ｖｔｈ（Ｖ）も低電圧側にシフトした。
本出願は、日本国特許出願第２００５−０７３２８３号公報に基づくものであり、当該公報を援用することにより当該公報の開示内容を含むものである。
（実施例１）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン−ホルムアルデヒド共重合体（Ｍｎ＝５１１）４ｗｔ％とを混合した溶液をスピンコート２００００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。ゲート絶縁膜上に平坦化膜としてスパッタ法により、Ｓｉ３Ｎ４を５ｎｍ成膜した。その後、リフトオフにより、接着層としてＣｒ５ｎｍを用いたＡｕからなるソース電極及びドレイン電極をパターニングした。最後に有機半導体層として、ペンタセンを真空蒸着により成膜し、有機ＴＦＴを作製した。
（実施例２）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン・ホルムアルデヒド共重合体（Ｍｎ＝５１１）７ｗｔ％とを混合した溶液をスピンコート２０００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。ゲート絶縁膜上に平坦化膜としてスピンコート法によりポリメチルメタクリレートを１０ｎｍ成膜した。次いで、有機半導体層として、ペンタセンを真空蒸着により成膜し、最後に真空蒸着でメタルマスクによりＡｕからなるソース電極及びドレイン電極をパターニングし、有機ＴＦＴを作製した。
（実施例３）
ガラス基板上に、ゲート電極としてＣｒを成膜し、エッチングによりパターニングした。ゲート電極の上に、高誘電率化合物であるＴａ２Ｏ５（平均粒径５０ｎｍ）を７ｗｔ％とポリビニルフェノール（Ｍｗ＝２００００）８ｗｔ％とメチル化ポリメラミン・ホルムアルデヒド共重合体（Ｍｎ＝５１１）４ｗｔ％とを混合した溶液をスピンコート２０００ｒｐｍにより塗布し、１００℃２分で乾燥後、２００℃５分で硬化してゲート絶縁膜を成膜した。オクタデシルトリクロロシランの蒸気に曝す例えば自己組織化方法により、ゲート絶縁膜上に平坦化膜としてオクタデシルトリクロロシランの自己組織化単分子膜を数ｎｍ形成した。その後、リフトオフにより、接着層としてＣｒ５ｎｍを用いたＡｕからなるソース電極及びドレイン電極をパターニングした。最後に有機半導体層として、ペンタセンを真空蒸着により成膜し、有機ＴＦＴを作製した。
比較として平坦化膜を備えない以外、同一の構成の有機ＴＦＴを作製した。
以上の実施例において、高誘電率のナノ粒子を分散したポリマーからなるゲート絶縁膜上に平坦化膜を成膜した有機ＴＦＴは、平坦化膜を備えないものと比較して比誘電率の大きな変化がない上に、表面粗度（ｒｍｓ（ｎｍ））はほぼ１／５〜１／１７に減少しており、その上、移動度（ｃｍ２／Ｖｓ）が一桁向上した。また、閾値電圧Ｖｔｈ（Ｖ）も低電圧側にシフトした。
本出願は、日本国特許出願第２００５−０７３２８３号公報に基づくものであり、当該公報を援用することにより当該公報の開示内容を含むものである。
Claims (8)
- 互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタであって、前記ゲート絶縁膜が有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなり、前記ソース電極及びドレイン電極または前記ゲート電極と前記ゲート絶縁膜との間に平坦化膜を有することを特徴とする有機薄膜トランジスタ。
- 前記無機化合物の粒子は１０以上の誘電率を有することを特徴とする請求項１記載の有機薄膜トランジスタ。
- 前記ゲート電極が樹脂基板上に形成されていることを特徴とする請求項１又は２記載の有機薄膜トランジスタ。
- 前記平坦化膜が有機化合物または無機化合物からなることを特徴とする請求項１〜３のいずれかに記載の有機薄膜トランジスタ。
- 互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に介在する有機半導体層と、前記ソース電極及びドレイン電極の間の前記有機半導体層に対向してゲート絶縁膜を介して配置されたゲート電極と、を有する有機薄膜トランジスタの製造方法であって、有機化合物と前記有機化合物中に分散した無機化合物の粒子とからなる前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を形成する工程後、前記ゲート絶縁膜上に平坦化膜を形成する工程を含むことを特徴とする有機薄膜トランジスタの製造方法。
- 前記平坦化膜を形成する工程においては、スパッタ方法により前記平坦化膜を形成する工程を含むことを特徴とする請求項５記載の有機薄膜トランジスタの製造方法。
- 前記平坦化膜を形成する工程においては、スピンコート方法により前記平坦化膜を形成する工程を含むことを特徴とする請求項５記載の有機薄膜トランジスタの製造方法。
- 前記平坦化膜を形成する工程においては、自己組織化方法により前記平坦化膜を形成する工程を含むことを特徴とする請求項５記載の有機薄膜トランジスタの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005073283 | 2005-03-15 | ||
| JP2005073283 | 2005-03-15 | ||
| PCT/JP2006/305314 WO2006098416A1 (ja) | 2005-03-15 | 2006-03-13 | 有機薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006098416A1 true JPWO2006098416A1 (ja) | 2008-08-28 |
Family
ID=36991759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007508215A Abandoned JPWO2006098416A1 (ja) | 2005-03-15 | 2006-03-13 | 有機薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090026443A1 (ja) |
| JP (1) | JPWO2006098416A1 (ja) |
| WO (1) | WO2006098416A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879688B2 (en) | 2007-06-29 | 2011-02-01 | 3M Innovative Properties Company | Methods for making electronic devices with a solution deposited gate dielectric |
| WO2009005972A1 (en) * | 2007-06-29 | 2009-01-08 | 3M Innovative Properties Company | Electronic devices having a solution deposited gate dielectric |
| JP5186865B2 (ja) * | 2007-10-01 | 2013-04-24 | 住友化学株式会社 | 有機トランジスタ絶縁膜用組成物 |
| JP5261746B2 (ja) * | 2008-02-01 | 2013-08-14 | コニカミノルタ株式会社 | 有機薄膜トランジスタの製造方法 |
| US7863085B2 (en) * | 2008-05-07 | 2011-01-04 | Electronics And Telecommunication Research Institute | Organic thin film transistor, method of manufacturing the same, and biosensor using the transistor |
| JP4730623B2 (ja) | 2008-07-24 | 2011-07-20 | ソニー株式会社 | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| JP5540543B2 (ja) * | 2009-03-31 | 2014-07-02 | 大日本印刷株式会社 | 有機トランジスタの製造方法 |
| PT104482A (pt) * | 2009-04-01 | 2010-10-01 | Univ Nova De Lisboa | Método de fabrico e criação de transístores de filme fino electrocrómicos de estrutura lateral ou vertical utilizando substratos vitrocerâmicos, poliméricos, metálicos ou de papel celulósico natural, sintético ou misto funcionalizados ou não funciona |
| JP5262974B2 (ja) * | 2009-05-12 | 2013-08-14 | 凸版印刷株式会社 | 絶縁性薄膜、絶縁性薄膜の形成用溶液、絶縁性薄膜の製造方法、電界効果型トランジスタ及びその製造方法並びに画像表示装置 |
| WO2014106938A1 (ja) * | 2013-01-07 | 2014-07-10 | 富士電機株式会社 | 透明有機薄膜トランジスタ及びその製造方法 |
| CN104637823B (zh) * | 2015-02-06 | 2019-07-16 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法及薄膜晶体管、阵列基板 |
| DE102019200810B4 (de) * | 2019-01-23 | 2023-12-07 | Technische Universität Dresden | Organischer dünnschicht-transistor und verfahren zur herstellung desselben |
| WO2021102711A1 (zh) * | 2019-11-27 | 2021-06-03 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管及其制备方法与薄膜晶体管阵列 |
| CN111640800B (zh) * | 2020-04-30 | 2023-04-11 | 中国科学院微电子研究所 | 一种半导体器件及其制备方法 |
| JP7336789B2 (ja) | 2020-07-03 | 2023-09-01 | 日本電信電話株式会社 | 電気二重層トランジスタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001047043A1 (en) * | 1999-12-21 | 2001-06-28 | Plastic Logic Limited | Solution processed devices |
| JP3515507B2 (ja) * | 2000-09-29 | 2004-04-05 | 株式会社東芝 | トランジスタおよびその製造方法 |
| DE102004009600B4 (de) * | 2004-02-27 | 2008-04-03 | Qimonda Ag | Selbstorganisierende organische Dielektrikumsschichten auf der Basis von Phosphonsäure-Derivaten |
| US7315042B2 (en) * | 2004-11-18 | 2008-01-01 | 3M Innovative Properties Company | Semiconductors containing trans-1,2-bis(acenyl)ethylene compounds |
-
2006
- 2006-03-13 WO PCT/JP2006/305314 patent/WO2006098416A1/ja active Application Filing
- 2006-03-13 US US11/908,645 patent/US20090026443A1/en not_active Abandoned
- 2006-03-13 JP JP2007508215A patent/JPWO2006098416A1/ja not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006098416A1 (ja) | 2006-09-21 |
| US20090026443A1 (en) | 2009-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2006098416A1 (ja) | 有機薄膜トランジスタ及びその製造方法 | |
| JP5039126B2 (ja) | 有機半導体素子及びその製造方法 | |
| JP4511595B2 (ja) | 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法 | |
| JP4531850B2 (ja) | 有機トランジスタ及びその製造方法 | |
| US8492747B2 (en) | Transistor and flat panel display including thin film transistor | |
| US20070194312A1 (en) | Subpixel | |
| JP5141325B2 (ja) | 有機ｅｌディスプレイパネルの製造方法 | |
| US8049404B2 (en) | Organic electroluminescent display panel and manufacturing method thereof | |
| JP5477750B2 (ja) | 有機電界効果型トランジスタ | |
| JP5486033B2 (ja) | 有機薄膜トランジスタ装置及びその製造方法 | |
| US20100033407A1 (en) | Organic el display apparatus and manufacture method thereof | |
| WO2006106826A1 (ja) | 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法 | |
| JP2007273874A (ja) | 有機半導体装置及びその製造方法 | |
| JP2010141142A (ja) | 薄膜トランジスタおよびその製造方法、並びに表示装置 | |
| WO2009147746A1 (ja) | 有機トランジスタ及びその製造方法 | |
| JP2010141141A (ja) | 薄膜トランジスタおよびその製造方法、並びに表示装置 | |
| US20150295193A1 (en) | Semiconductor device using paper as a substrate and method of manufacturing the same | |
| WO2006101017A1 (ja) | 有機薄膜トランジスタ及びその製造方法 | |
| JP2005109337A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110228 |