JPWO2006077837A1 - スパッタ装置および成膜方法 - Google Patents

スパッタ装置および成膜方法 Download PDF

Info

Publication number
JPWO2006077837A1
JPWO2006077837A1 JP2006553899A JP2006553899A JPWO2006077837A1 JP WO2006077837 A1 JPWO2006077837 A1 JP WO2006077837A1 JP 2006553899 A JP2006553899 A JP 2006553899A JP 2006553899 A JP2006553899 A JP 2006553899A JP WO2006077837 A1 JPWO2006077837 A1 JP WO2006077837A1
Authority
JP
Japan
Prior art keywords
substrate
sputtering
rotation axis
chamber
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006553899A
Other languages
English (en)
Other versions
JP4673858B2 (ja
Inventor
幸男 菊地
幸男 菊地
正 森田
正 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2006077837A1 publication Critical patent/JPWO2006077837A1/ja
Application granted granted Critical
Publication of JP4673858B2 publication Critical patent/JP4673858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • C23C14/505Substrate holders for rotation of the substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/18Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32752Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761Continuous moving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Heads (AREA)

Abstract

円盤状の基板を回転軸線回りに回転させながら、この基板の基板表面に成膜処理を行うスパッタ装置であって、チャンバと、前記基板を前記回転軸線を中心として回転させるテーブルと、前記基板と対向するカソード表面を有するスパッタリングカソードと、を備え、前記回転軸線から前記基板の外周縁部までの距離をRとし、前記回転軸線から前記カソード表面の中心点までの距離をOFとし、前記基板表面から前記カソード表面の中心点までの高さをTSとすると、おおよそR:OF:TS = 100:175:190±20の関係を満たすとともに、前記回転軸線と、前記カソード表面の中心点を通る法線とが交差し、その交差角度が22°±2°の関係を満たすことを特徴とするスパッタ装置。

Description

本発明は、磁気ヘッドを構成する巨大磁気抵抗(Giant Magnetic Resistive;GMR)スピンバルブや、MRAM(Magnetic Random Access Memory)を構成するトンネル接合磁気抵抗(Tunneling Magnetic Resistive;TMR)素子など、半導体デバイスを構成する被膜の形成に好適な、スパッタ装置および成膜方法に関するものである。
本願は、2005年01月19日に出願された日本国特許出願第2005−011364号に対し優先権を主張し、その内容をここに援用する。
成膜処理装置として、スパッタ装置が広く利用されている。一般的なスパッタ装置は、被処理基板を載置するテーブルと、成膜材料を配置したスパッタカソード(ターゲット)とを、処理チャンバ内に配設して構成されている。特許文献1では、基板を適度の早さで回転させると共に、基板の法線に対するターゲットの中心軸線の角度θを15°≦θ≦45°の関係に保つことにより、ターゲットの径を基板と同等以下にしても、均一膜厚、膜質を達成できるとされている。
特開2000−265263号公報
近時、開発が進められているMRAMなどの半導体デバイスには、図5Aに示すようなトンネル接合素子10が採用されている。このトンネル接合素子10は、磁性層(固定層)14、トンネルバリア層15、および磁性層(フリー層)16等を積層して構成されている。そのトンネルバリア層15は、Al(金属アルミニウム)を酸化して得られるAlO(アルミニウムの酸化物全般を表し、アルミナと称されるものを含む。以下同じ。)等によって形成されている。そして、これら固定層14およびフリー層16の磁化方向が平行か反平行かにより、トンネル接合素子10の抵抗値が異なることを利用して、「1」または「0」を読み出すようになっている。
図5Bに示すように、トンネル接合素子10の各層内(例えば、フリー層16)に膜厚分布があると、トンネルバリア層15が凹凸状に積層形成される。トンネルバリア層15のトンネル抵抗値はその膜厚に指数関数的に依存するので、仮に金属アルミニウムの膜厚分布が1%であっても、トンネル抵抗値分布は10%以上の大きな分布を持つことになる。そして、MRAM素子(トンネル接合素子)は8インチ基板以上の大きな基板で作製されるために、基板上の位置によりMRAM素子の抵抗値が大きくばらつけば、量産上は大きな問題となる。また、同様にフリー層16に膜厚分布があると、基板上の位置によってフリー層16の磁化が異なることになるので、加工されたMRAM素子の磁化反転の際に、印加磁場のばらつきとなって現れてくる。これらはいずれも、作製されるMRAM素子の性能にかかわる問題である。したがって、トンネル接合素子10の各層における膜厚分布のばらつきを低減することが要求されている。
しかしながら、従来のスパッタ装置においては、ターゲットから飛び出した粒子が、アルゴン等のスパッタガス分子との衝突により散乱されて基板に到達する。そのため、ターゲットと基板との相対位置や、基板からチャンバ壁までの距離等によっては、たとえ基板を回転させながら成膜処理を行っても、良好な膜厚分布を得ることが困難である。
特に、基板サイズが8インチ以上に大きくなると、良好な膜厚分布を得ることが極めて困難になる。特許文献1に係る発明でも、その技術的範囲の全てにおいて1%以下の膜厚分布を得ることは困難である。
本発明は、上記課題を解決するためになされたものであって、膜厚分布のばらつきを低減することが可能な、スパッタ装置および成膜方法の提供を目的とする。
上記目的を達成するため、本発明のスパッタ装置は、円盤状の基板を回転軸線回りに回転させながら、この基板の基板表面に成膜処理を行うスパッタ装置であって、内部にスパッタ処理室が形成されたチャンバと、前記チャンバの第1領域に設けられ、前記基板表面を前記スパッタ処理室内に向けて前記基板を保持するとともに、この基板を、前記回転軸線を中心として前記基板表面と平行な面内で回転させるテーブルと、前記スパッタ処理室を挟んで前記第1領域と反対側に位置する前記チャンバの第2領域における、前記回転軸線から離間した位置に設けられ、前記基板と前記スパッタ処理室内で対向するカソード表面を有するスパッタリングカソードと、を備え、前記回転軸線から前記基板の外周縁部までの距離をRとし、前記回転軸線から前記カソード表面の中心点までの距離をOFとし、前記基板表面から前記カソード表面の中心点までの高さをTSとすると、おおよそ
R:OF:TS = 100:175:190±20
の関係を満たすとともに、前記回転軸線と、前記カソード表面の中心点を通る法線とが交差し、その交差角度が22°±2°の関係を満たすことを特徴とする。
この構成によれば、多くの種類の材料について、膜厚分布のばらつきが1%以内となるように成膜処理を行うことができる。
なお、「おおよそ」とは、R:OF:TSの比率が上式から5%程度ずれた場合を含み、OFの値で175±10程度となる。
また、前記基板を取り囲むシールド板が、前記回転軸線を中心軸として、軸対称形状に配設され、前記スパッタ処理室は、前記シールド板と前記基板表面とで囲まれた内側の空間に形成されていることが望ましい。
この構成によれば、シールド板が存在することによって、膜厚分布に及ぼす影響に軸対象性を附与することが可能になり、膜厚分布のばらつきを低減することができる。
また、前記シールド板は、前記第2領域から前記第1領域に向けて円筒状をなして延在する第1シールド板と、この第1シールド板の前記第1領域側の端部から、前記基板の外周縁部にかけて延在する漏斗状の第2シールド板と、を備え、 前記基板表面に対する前記第2シールド板の傾斜角度が、0°以上であって20°以下に設定されていることが望ましい。
この構成によれば、第2シールド板に起因する基板の外周縁部の膜厚分布のばらつきを低減することができる。
一方、本発明の成膜方法は、前記スパッタ装置を用いた成膜方法であって、前記テーブルに前記基板を保持させて、前記スパッタ処理室内を真空引きする真空引き工程と、前記テーブルにより前記基板を回転させながら、前記スパッタ処理室内にスパッタガスを導入してプラズマを発生させて、前記基板表面に成膜処理を行う成膜工程と、を有することを特徴とする。
この構成によれば、多くの種類の材料について、膜厚分布のばらつきが1%以内となるように成膜処理を行うことができる。
また、前記基板を、30rpm以上の回転数で回転させることが望ましい。
この構成によれば、比較的遅い成膜速度で薄い被膜を形成する場合でも、現実的な成膜条件の範囲では、膜厚分布を基板の周方向に平均化することができる。したがって、膜厚分布のばらつきを低減することができる。
また、前記成膜処理では、磁性層を含む多層膜を形成することができる。
磁性層を含む多層膜では、膜厚分布のばらつきの低減が強く要求されている。したがって、本発明の成膜方法を使用することにより、良好な特性を有する磁性多層膜を形成することができる。
本発明においては、上記の如き構成を採用しているので、多くの種類の材料について、膜厚分布のばらつきが1%以内となるように成膜処理を行うことができる。
本実施形態に係るスパッタ装置の斜視図である。 本実施形態に係るスパッタ装置の側面断面図である。 図1BのB部の拡大図である。 ターゲットのチルト角度θと膜厚分布との関係を表すグラフである。 ターゲットのチルト角度θと膜厚分布との関係を表すグラフである。 ターゲットのチルト角度θと膜厚分布との関係を表すグラフである。 トンネル接合素子の概略構成図である。 トンネル接合素子を備えたMRAMの概略構成図である。 ネール結合の説明図である。 ネール結合の説明図である。
符号の説明
5 基板
60 スパッタ装置
61 チャンバ
62 テーブル
62a 回転軸線
64 ターゲット(スパッタリングカソード)
64a 法線
70 スパッタ処理室
71 側部シールド板(シールド板、第1シールド板)
72 下部シールド板(シールド板、第2シールド板)
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(磁性多層膜)
最初に、磁性層を含む多層膜の一例であるTMR膜を備えたトンネル接合素子と、そのトンネル接合素子を備えたMRAMについて説明する。
図4Aは、トンネル接合素子の側面断面図である。トンネル接合素子10は、PtMnやIrMn等からなる反強磁性層(不図示)、NiFeやCoFe等からなる磁性層(固定層)14、AlO等からなるトンネルバリア層15、およびNiFeやCoFe等からなる磁性層(フリー層)16を主として構成されている。AlOからなるトンネルバリア層15は、金属アルミニウムを酸化することによって形成されている。なお実際には、上記以外の機能層も積層されて、15層程度の多層構造になっている。
図4Bは、トンネル接合素子を備えたMRAMの概略構成図である。MRAM100は、上述したトンネル接合素子10およびMOSFET(Metal Oxide Semiconductor Field-Effect Transistor)110を、基板5上にマトリクス状に整列配置して構成されている。トンネル接合素子10の上端部はビット線102に接続され、その下端部はMOSFET110のソース電極またはドレイン電極に接続されている。また、MOSFET110のゲート電極は、読み出し用ワード線104に接続されている。一方、トンネル接合素子10の下方には、書き換え用ワード線106が配置されている。
図4Aに示すトンネル接合素子10では、固定層14の磁化方向は一定に保持され、フリー層16の磁化方向は反転しうるようになっている。これら固定層14およびフリー層16の磁化方向が平行か反平行かによって、トンネル接合素子10の抵抗値が異なるので、トンネル接合素子10の厚さ方向に電圧を印加した場合に、トンネルバリア層15を流れる電流の大きさが異なる(TMR効果)。そこで、図4Bに示す読み出し用ワード線104によりMOSFET110をONにして、その電流値を測定することにより、「1」または「0」を読み出すことができるようになっている。
また、書き換え用ワード線106に電流を供給して、その周囲に磁場を発生させれば、フリー層の磁化方向を反転させることができる。これにより、「1」または「0」を書き換えることができるようになっている。
ところで、図5Bに示すように、トンネル接合素子10の各層内(例えば、フリー層16)に膜厚分布があると、トンネルバリア層15が凹凸状に積層形成される。トンネルバリア層15のトンネル抵抗値はその膜厚に指数関数的に依存するので、仮に金属アルミニウムの膜厚分布が1%であっても、トンネル抵抗値分布は10%以上の大きな分布を持つことになる。そして、MRAM素子(トンネル接合素子)は8インチ基板以上の大きな基板で作製されるために、基板上の位置によりMRAM素子の抵抗値が大きくばらつけば、量産上は大きな問題となる。また、同様にフリー層16に膜厚分布があると、基板上の位置によってフリー層16の磁化が異なることになるので、加工されたMRAM素子の磁化反転の際に、印加磁場のばらつきとなって現れてくる。これらはいずれも、作製されるMRAM素子の性能にかかわる問題である。したがって、トンネル接合素子10の各層における膜厚分布のばらつきを低減することが要求されている。
(スパッタ装置)
そこで、本実施形態に係るスパッタ装置につき、図1Aないし図3Cを用いて説明する。
図1Aは本実施形態に係るスパッタ装置の斜視図であり、図1Bは図1AのA−A線における側面断面図である。そして、本実施形態に係るスパッタ装置60は、円盤状の基板5を載置することで基板5を保持するテーブル62と、ターゲット(スパッタリングカソード)64とを、所定位置に配設して構成されている。このスパッタ装置60は、例えばターゲット表面に対する磁界の印加手段(不図示)を備えたマグネトロンスパッタ装置とすることが望ましい。
図1Bに示すように、スパッタ装置60は、Al等の金属材料により箱型に形成されたチャンバ61を備えている。このチャンバ61の内部には、スパッタ処理室70(詳細については後述する)が形成されている。チャンバ61の下部領域(第1領域)である、底面付近の中央部には、基板5を載置するテーブル62が設けられている。テーブル62は、回転軸線62aを中心として、任意の回転数で回転しうるように構成されている。これにより、載置された基板5を、回転軸線62aを中心として、基板5の表面(基板表面)と平行な面内で回転させることができるようになっている。なお、この基板5の中心と回転軸線62aとを一致させた状態で、基板表面を回転させることもできる。
チャンバ61の上部領域(第2領域)である、天井面付近の周縁部には、ターゲット64が配置されている。このターゲット64の表面(カソード表面)は、基板5と、スパッタ処理室70(詳細については後述する)内で対向するようになっている。このカソード表面には、基板5に形成すべき被膜の材料が配置されている。ターゲット64の個数は1個でもよく複数個でもよい。複数個のターゲット64を用いる場合には、テーブル62の回転軸線62aから離間させて、この回転軸線62aの回りに等配することが望ましい。これにより、基板5における膜厚分布のばらつきを低減することができる。本実施形態では、2個のターゲット64がテーブル62の回転軸線62aを挟んで対向配置されている。
上述したターゲット64は、テーブル62に載置される基板5に対して所定位置に配設されている。いま、テーブル62の回転軸線62aから、テーブル62に載置される基板5の外周縁部までの距離をRとする。なお、回転軸線62aと基板5の中心とを一致させて、基板5をテーブル62に載置する場合には、基板5の半径がRとなる。そして、テーブル62の回転軸線62aからターゲット64の表面の中心点Tまでの距離をOF、およびテーブル62に載置される基板5の表面からターゲット64の表面の中心点Tまでの高さをTSとしたときに、おおよそ、
R:OF:TS = 100:175:190±20 ・・(1)
の関係を満たすように、ターゲット64が配置されている。一例を挙げれば、基板5の直径が200mmの場合には、R=100mmであるから、OF=175mmおよびTS=190mmに設定されている。また、基板5の直径が300mmの場合には、R=150mmであるから、OF=262.5mmおよびTS=285mmに設定されている。なお、一般的なスパッタ装置では、OFよりもTSを調整することの方が容易であるから、TSに公差を設定している。また、「おおよそ式(1)の関係を満たす」とは、R:OF:TSの比率が式(1)から5%程度ずれた場合でも、本発明の技術的範囲に含まれることを意味する。このずれを、OFの公差として示すと、±10mm程度となる。
これに加えて、基板5を載置するテーブル62の回転軸線62aと、ターゲット64の表面(カソード表面)の中心点Tを通る法線64aとが、相互に交差するように同一平面上に配置されている。そして、その交差角度θが、
θ = 22°±2° ・・(2)
となるように、ターゲット64が配置されている。θが上記範囲の場合、ターゲット64の中心点Tを通る法線64aと基板5の表面との交点は、基板5の外周から5mm以内の範囲に位置することになる。一例を挙げれば、θ=22°で、基板5の直径が200mmの場合には、基板5の外周縁部から2mmの位置が交点となる。
図3A〜図3Cは、様々な金属材料をスパッタ成膜する場合におけるターゲットのチルト角度θと膜厚分布との関係を表すグラフである。なお、各図の縦軸は、膜厚分布の標準偏差σの膜厚に対する割合(%)を示している。また、Ru(ルテニウム)の原子量は約101であり、Co,Ni,Feの原子量は約56〜59であり、Ir,TaおよびPtの原子量は約181〜195であって、原子量が同等の元素ごとにグラフを作成している。そして、図3AはTS=210mmの場合であり、図3BはTS=190mmの場合であり、図3CはTS=170mmの場合である。
図3Bに示すように、TS=190mmとする場合には、θ=22°±2°の範囲で各元素の膜厚分布が極小となることがわかる。Ruを成膜する場合には、θ=22°において膜厚分布がほぼ0%になり、極めて均一な成膜処理がなされることがわかる。また、Ruより原子量の小さいCoやNi,Fe等を成膜する場合には、θ=24°において膜厚分布が約0.1%になり、Ruより原子量の大きいIrやTa,Pt等を成膜する場合には、θ=20°において膜厚分布が約0.5%になる。したがって、いずれの場合にも、膜厚分布のばらつきを1%以内に低減することができる。
また、図3Aに示すように、TS=210mmとする場合にも、θ=22°±2°の範囲で各元素の膜厚分布が極小となることがわかる。そして、いずれの元素の場合にも、極小値において膜厚分布のばらつきを1%以内に低減することができる。
さらに、図3Cに示すように、TS=170mmとする場合にも、θ=22°±2°の範囲で各元素の膜厚分布が極小となることがわかる。そして、いずれの元素の場合にも、極小値において膜厚分布のばらつきを1%以内に低減することができる。
したがって、上述した式(1)および式(2)を満たすようにターゲットを配置することにより、基板に対する成膜処理の均質性を向上させることができる。
図1Bに戻り、上述したテーブル62およびターゲット64を取り囲むように、ステンレス等からなるシールド板(側部シールド板(第1シールド板)71および下部シールド板(第2シールド板)72)が設けられている。側部シールド板71は円筒状に形成され、チャンバ61の天井面からテーブル62に向けて延在している。そして、その中心軸がテーブル62の回転軸線62aと一致するように配設されている。一例を挙げれば、側部シールド板71の直径は440mmに設定されている。また、側部シールド板71の下端部(第1領域側の端部)からテーブル62の外周縁部にかけて、下部シールド板72が設けられている。この下部シールド板72は漏斗状に形成され、その中心軸がテーブル62の回転軸線62aと一致するように配設されている。
そして、テーブル62に載置された基板5の基板表面、下部シールド板72および側部シールド板71、並びにチャンバ61の天井面によって囲まれた空間に、スパッタ処理室70が形成されている。すなわち、基板5は、基板表面をスパッタ処理室70内に向けた状態で、テーブル62に保持されるようになっている。このスパッタ処理室70は軸対称形状とされ、その対称軸はテーブル62の回転軸線62aと一致している。これにより、基板5の各部に対して均質なスパッタ処理を行うことが可能になり、膜厚分布のばらつきを低減することができる。なお、上述したスパッタ処理室70には、スパッタガスを供給するスパッタガス供給手段(不図示)が設けられている。また、チャンバ61には排気口69が設けられ、図示しない排気ポンプに接続されている。
図2は、図1BのB部の拡大図である。図2に示すように、テーブル62に載置される基板5の表面と、下部シールド板72の斜面とのなす角度φは、20°以下であって0°以上に設定することが望ましい。これにより、基板5の外周縁部における膜厚分布の均一性が、下部シールド板72の影響によって低下するのを防止することができる。また、下部シールド板72の外周部と側部シールド板71の下端部との間には、排気スリット74が形成されている。この排気スリット74は、スパッタ処理室70の全周にわたって形成されている。これにより、スパッタ処理室70の内部における排気流路が軸対称となって、基板5における膜厚分布のばらつきを低減することができる。なお、下部シールド板72の内周縁は、テーブル62に載置される基板5の外周縁部より内側に配置されている。これにより、スパッタ処理室70内のガス等が、基板5の側面に回りこむのを防止することが可能になり、コンタミネーションを抑制することができる。
(成膜方法)
次に、本実施形態に係るスパッタ装置を用いて、基板の表面に成膜処理を行う方法につき、図1A及び図1Bを用いて説明する。
まず、テーブル62に基板5を載置し、スパッタ処理室70を真空引きする(真空引き工程)。次に、スパッタ処理室70にアルゴン等のスパッタガスを導入し、プラズマを発生させる(成膜工程)。するとスパッタガスのイオンが、カソードであるターゲット64に衝突し、ターゲット64から成膜材料の原子が飛び出して、基板5に付着する。その際、ターゲット表面に磁界を印加して、ターゲット付近に高密度プラズマを生成させることで、成膜速度を高速化させることができる。
この成膜処理は、テーブル62により基板5を回転させながら行う。基板5の回転数は、30rpm以上とすることが望ましく、例えば120rpm程度に設定すればよい。回転数が小さいと、膜厚分布が基板の周方向に平均化されないので、基板5の周方向に膜厚分布のばらつきが発生するからである。特に、遅い成膜速度で薄い被膜を形成する場合には、膜厚分布のばらつきの影響が顕著になる。例えば、1秒につき1オングストローム程度の成膜速度で、膜厚が100オングストローム以下の被膜を形成する場合に、基板5の回転数を60rpm未満にすると、膜厚分布のばらつきが1%以上になるおそれがある。
現実的な成膜条件の範囲では、基板5の回転数を30rpm以上とすることにより、膜厚分布のばらつきを1%以内に抑えることができるのである。
なお、120rpm以上では、その効果に差はみられなかったが、装置の構成から確認できた最大回転数は、300rpmであった。そのため、30rpm以上300rpm以下が、好適な回転数といえる。
以上に詳述したように、本実施形態に係るスパッタ装置および成膜方法により、膜厚分布のばらつきを低減することができる。すなわち、多くの種類のターゲット材料につき、ばらつきが1%以下の膜厚分布を実現することができる。一例を挙げれば、Alにつき0.26%、Taにつき0.42%、PtMnにつき0.71%、CoFeにつき0.47%、NiFeにつき0.39%、Ruにつき0.20%の膜厚分布を実現することができる。これにより、半導体デバイスに多用されるCuやTa,Al等は勿論のこと、磁性材料であるCoFeやNiTe,PtMn,IrMn等、或いは非磁性金属であるRu等についても、同様に良好な膜厚分布を得ることができる。
そして、本実施形態に係るスパッタ装置および成膜方法を使用して、磁性多層膜を形成することにより、各層内の膜厚分布のばらつきを低減することができる。特に、トンネル接合素子を形成する場合には、トンネルバリア層を平坦に形成することができるので、基板上の位置によるトンネル接合素子の抵抗値のばらつきを低減することができる。また、フリー層を平坦に形成することができるので、トンネル接合素子におけるフリー層の磁化が均一化され、フリー層の磁化方向を反転させるために印加する磁場のばらつきの低減など、大口径ウェハー上で均一な性能を有するMRAM素子の生産にとってきわめて重要である。
なお、本発明の技術的範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、上述した実施形態では、チャンバの底面付近にテーブルを配置し天井面付近にターゲットを配置したが、上下反転してチャンバの底面付近にターゲットを配置し天井面付近にテーブルを配置してもよい。また、上述した実施形態では、テーブルの回転軸線に対して基板の中心を一致させて基板を配置したが、テーブルの回転軸線に対して基板の中心をオフセットさせて基板を配置してもよい。また、テーブル上に複数の基板を配置して同時に成膜処理を行うことも可能である。
本発明は、磁気ヘッドを構成するGMRスピンバルブや、MRAMを構成するTMR素子など、半導体デバイスを構成する被膜の形成に好適なものである。

Claims (6)

  1. 円盤状の基板を回転軸線回りに回転させながら、この基板の基板表面に成膜処理を行うスパッタ装置であって、
    内部にスパッタ処理室が形成されたチャンバと、
    前記チャンバの第1領域に設けられ、前記基板表面を前記スパッタ処理室内に向けて前記基板を保持するとともに、この基板を、前記回転軸線を中心として前記基板表面と平行な面内で回転させるテーブルと、
    前記スパッタ処理室を挟んで前記第1領域と反対側に位置する前記チャンバの第2領域における、前記回転軸線から離間した位置に設けられ、前記基板と前記スパッタ処理室内で対向するカソード表面を有するスパッタリングカソードと、
    を備え、
    前記回転軸線から前記基板の外周縁部までの距離をRとし、前記回転軸線から前記カソード表面の中心点までの距離をOFとし、前記基板表面から前記カソード表面の中心点までの高さをTSとすると、おおよそ
    R:OF:TS = 100:175:190±20
    の関係を満たすとともに、
    前記回転軸線と、前記カソード表面の中心点を通る法線とが交差し、その交差角度が22°±2°の関係を満たすことを特徴とするスパッタ装置。
  2. 前記基板を取り囲むシールド板が、前記回転軸線を中心軸として、軸対称形状に配設され、
    前記スパッタ処理室は、前記シールド板と前記基板表面とで囲まれた内側の空間に形成されていることを特徴とする請求項1に記載のスパッタ装置。
  3. 前記シールド板は、
    前記第2領域から前記第1領域に向けて円筒状をなして延在する第1シールド板と、
    この第1シールド板の前記第1領域側の端部から、前記基板の外周縁部にかけて延在する漏斗状の第2シールド板と、
    を備え、
    前記基板表面に対する前記第2シールド板の傾斜角度が、20°以下に設定されていることを特徴とする請求項2に記載のスパッタ装置。
  4. 請求項1〜3の何れかに記載のスパッタ装置を用いた成膜方法であって、
    前記テーブルに前記基板を保持させて、前記スパッタ処理室内を真空引きする真空引き工程と、
    前記テーブルにより前記基板を回転させながら、前記スパッタ処理室内にスパッタガスを導入してプラズマを発生させて、前記基板表面に成膜処理を行う成膜工程と、
    を有することを特徴とする成膜方法。
  5. 前記基板を、30rpm以上の回転数で回転させることを特徴とする請求項4に記載の成膜方法。
  6. 前記成膜工程では、磁性層を含む多層膜を形成することを特徴とする請求項5に記載の成膜方法。
JP2006553899A 2005-01-19 2006-01-17 スパッタ装置および成膜方法 Active JP4673858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005011364 2005-01-19
JP2005011364 2005-01-19
PCT/JP2006/300548 WO2006077837A1 (ja) 2005-01-19 2006-01-17 スパッタ装置および成膜方法

Publications (2)

Publication Number Publication Date
JPWO2006077837A1 true JPWO2006077837A1 (ja) 2008-06-19
JP4673858B2 JP4673858B2 (ja) 2011-04-20

Family

ID=36692226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553899A Active JP4673858B2 (ja) 2005-01-19 2006-01-17 スパッタ装置および成膜方法

Country Status (7)

Country Link
US (1) US20090294279A1 (ja)
JP (1) JP4673858B2 (ja)
KR (1) KR20070086920A (ja)
CN (1) CN101098980A (ja)
DE (1) DE112006000209T5 (ja)
TW (1) TWI384472B (ja)
WO (1) WO2006077837A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084639A1 (ja) * 2007-01-09 2008-07-17 Ulvac, Inc. 多層膜形成方法及び多層膜形成装置
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
US8702913B2 (en) * 2007-10-04 2014-04-22 Ulvac, Inc. Film forming apparatus and film forming method
JP5301458B2 (ja) * 2007-11-28 2013-09-25 株式会社アルバック スパッタ装置及び成膜方法
TWI381472B (zh) * 2008-01-15 2013-01-01 Ulvac Inc 基板載置台、具備其之濺鍍裝置及成膜方法
JP2012219330A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 相変化メモリの形成装置、及び相変化メモリの形成方法
JP5654939B2 (ja) * 2011-04-20 2015-01-14 株式会社アルバック 成膜装置
US11183375B2 (en) 2014-03-31 2021-11-23 Applied Materials, Inc. Deposition system with multi-cathode and method of manufacture thereof
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
TWI815945B (zh) 2018-08-10 2023-09-21 美商應用材料股份有限公司 多陰極沉積系統
WO2020137145A1 (ja) * 2018-12-28 2020-07-02 株式会社アルバック 成膜装置及び成膜方法
KR20220122151A (ko) 2021-02-26 2022-09-02 한국광기술원 Rf 이온빔보조 마그네트론 스퍼터링장치.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186088A (ja) * 1996-01-08 1997-07-15 Hitachi Ltd 半導体製造方法および装置
JP2000265263A (ja) * 1999-01-12 2000-09-26 Anelva Corp スパッタリング方法及び装置
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
JP2002356771A (ja) * 2001-03-30 2002-12-13 Anelva Corp スパッタリング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH662188A5 (de) * 1983-03-16 1987-09-15 Satis Vacuum Ag Verfahren und einrichtung zur beschichtung optischer substrate mit reversiblen photochromischen eigenschaften.
JPS61238958A (ja) * 1985-04-15 1986-10-24 Hitachi Ltd 複合薄膜形成法及び装置
DE3926877A1 (de) * 1989-08-16 1991-02-21 Leybold Ag Verfahren zum beschichten eines dielektrischen substrats mit kupfer
DE4441206C2 (de) * 1994-11-19 1996-09-26 Leybold Ag Einrichtung für die Unterdrückung von Überschlägen in Kathoden-Zerstäubungseinrichtungen
US20020144903A1 (en) * 2001-02-09 2002-10-10 Plasmion Corporation Focused magnetron sputtering system
KR100541329B1 (ko) * 2001-09-18 2006-01-10 미쓰이 긴조꾸 고교 가부시키가이샤 스퍼터링 표적 및 그 제조 방법
JP4437290B2 (ja) * 2003-05-14 2010-03-24 シーワイジー技術研究所株式会社 スパッタ装置
JP4617101B2 (ja) * 2004-05-11 2011-01-19 株式会社昭和真空 スパッタ装置
US20060096851A1 (en) * 2004-11-08 2006-05-11 Ilya Lavitsky Physical vapor deposition chamber having an adjustable target

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186088A (ja) * 1996-01-08 1997-07-15 Hitachi Ltd 半導体製造方法および装置
JP2000265263A (ja) * 1999-01-12 2000-09-26 Anelva Corp スパッタリング方法及び装置
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
JP2002356771A (ja) * 2001-03-30 2002-12-13 Anelva Corp スパッタリング装置

Also Published As

Publication number Publication date
JP4673858B2 (ja) 2011-04-20
TWI384472B (zh) 2013-02-01
DE112006000209T5 (de) 2007-12-06
KR20070086920A (ko) 2007-08-27
WO2006077837A1 (ja) 2006-07-27
CN101098980A (zh) 2008-01-02
TW200632881A (en) 2006-09-16
US20090294279A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
JP4673858B2 (ja) スパッタ装置および成膜方法
TWI673891B (zh) 氧化處理裝置、氧化方法、及電子裝置的製造方法
US10361363B2 (en) Method of manufacturing tunnel magnetoresistive effect element and sputtering apparatus
US8932438B2 (en) Method of manufacturing magnetoresistive element, sputter deposition chamber, apparatus for manufacturing magnetoresistive element having sputter deposition chamber, program and storage medium
US9017535B2 (en) High-frequency sputtering device
US9865805B2 (en) Method for manufacturing magnetoresistive element
JP5301458B2 (ja) スパッタ装置及び成膜方法
TWI381472B (zh) 基板載置台、具備其之濺鍍裝置及成膜方法
JP2014116059A (ja) トンネルバリア層又はゲート絶縁膜の製造方法及びトンネルバリア層又はゲート絶縁膜の製造装置
JP4885769B2 (ja) 磁気抵抗素子の製造方法、磁気デバイスの製造方法、磁気抵抗素子の製造装置および磁気デバイスの製造装置
JP4974582B2 (ja) 成膜装置
WO2010038593A1 (ja) ハードバイアス積層体の成膜装置および成膜方法、並びに磁気センサ積層体の製造装置および製造方法
US11616194B2 (en) Etching method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110121

R150 Certificate of patent or registration of utility model

Ref document number: 4673858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250