CN101098980A - 溅射装置和成膜方法 - Google Patents

溅射装置和成膜方法 Download PDF

Info

Publication number
CN101098980A
CN101098980A CNA2006800017909A CN200680001790A CN101098980A CN 101098980 A CN101098980 A CN 101098980A CN A2006800017909 A CNA2006800017909 A CN A2006800017909A CN 200680001790 A CN200680001790 A CN 200680001790A CN 101098980 A CN101098980 A CN 101098980A
Authority
CN
China
Prior art keywords
substrate
rotation
sputter
division board
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800017909A
Other languages
English (en)
Inventor
菊地幸男
森田正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101098980A publication Critical patent/CN101098980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/18—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761—Continuous moving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)

Abstract

一种溅射装置，围绕旋转轴线使圆盘状衬底旋转的同时，对该衬底的衬底表面进行成膜处理，其特征在于，该装置包括，腔室；台子，以所述旋转轴线为中心使该衬底旋转；溅射阴极，其具有与所述衬底对置的阴极表面；其中，当从所述旋转轴线到所述衬底的外周边缘部的距离为R，从所述旋转轴线到所述阴极表面的中心点的距离为OF，从所述衬底表面到所述阴极表面的中心点的高度为TS时，大概满足R∶OF∶TS＝100∶175∶190±20的关系，同时，所述旋转轴线与通过所述阴极表面的中心点的法线交叉，其交叉角度满足22°±2°的关系。

Description

溅射装置和成膜方法
技术领域
本发明涉及一种溅射装置和成膜方法，适于形成被膜，该被膜用于构成巨磁电阻(Giant Magnetic Resistive，GMR)自旋阀或隧道磁电阻(TunnelingMagnetic Resistive，TMR)元件等半导体设备，该巨磁电阻自旋阀用于构成磁头，该隧道磁电阻元件用于构成磁随机存取存储器(Magnetic RandomAccess Memory，MRAM)。
本申请主张2005年1月9日申请的日本专利申请第2005-011364号的优先权，在此引用其内容。
背景技术
溅射装置作为成膜处理装置正被广泛地使用。通常溅射装置的结构为，在处理腔室(chamber)内设置用于放置被处理衬底的台子和配置有成膜材料的溅射阴极(靶)。在专利文献1中，通过使衬底以适当的速度进行旋转，同时将靶的中心轴线相对于衬底法线的角度θ保持在15°≤θ≤45°的范围，从而即使靶的直径小于或等于衬底的直径，也可以得到均匀的膜厚、膜质。
专利文献1：特开2000-265263号公报
近来，正在进行开发的MRAM等半导体设备中采用了如图5A所示的隧道接合元件10。该隧道接合元件10是由磁性层(固定层)14、隧道势垒层15、磁性层(自由层)16等层压而成。该隧道势垒层15由将Al(金属铝)氧化而得到的AlO(表示所有铝氧化物，包含被称为氧化铝(alumina)的物质。下同。)等形成。而且，隧道接合元件10的电阻值根据这些固定层14和自由层16的磁化方向是平行还是反平行而不同，利用这一点来读出“1”或“0”。
如图5B所示，若隧道接合元件10的各个层内(例如，自由层16)存在膜厚分布，则隧道势垒层15呈凹凸状地层压形成。由于隧道势垒层15的隧道电阻值按照指数函数依赖于其膜厚，所以，即使金属铝的膜厚分布为1％，隧道电阻值的分布也会有10％以上的大分布。而且，因为MRAM元件(隧道接合元件)在8英寸以上的大衬底上制作，所以如果根据衬底上的位置不同而MRAM元件的电阻值大不相同，则会给批量生产带来大的问题。而且，同样的，如果在自由层16存在膜厚分布，则根据衬底上的位置不同而自由层16的磁化不同，所以在反转加工MRAM元件的磁化方向时，会出现所施加的磁场大小不均匀的情况。这些都是和所制作的MRAM元件的性能相关的问题。因此，要求减少隧道接合元件10的各个层中的膜厚分布的偏差。
然而，在现有的溅射装置中，从靶飞出的粒子，和氩等溅射气体分子碰撞而散射到衬底。因此，根据靶和衬底的相对位置、从衬底到腔室壁的距离等，即便旋转衬底的同时进行成膜处理，也很难获得良好的膜厚分布。
特别是当衬底尺寸大到8英寸以上时，获得良好的膜厚分布就变得极为困难。在专利文献1的发明中，在其整个技术范围中难以获得1％以下的膜厚分布。
发明内容
为了解决上述问题，本发明的目的是提供一种溅射装置和成膜方法，可以减少膜厚分布的偏差。
为了实现上述目的，本发明的溅射装置是围绕旋转轴线使圆盘状衬底旋转的同时，对该衬底的衬底表面进行成膜处理的装置，其特征在于，该装置包括，腔室，在其内部形成有溅射处理室；台子，设置在所述腔室的第1区域，用于将所述衬底表面朝向所述溅射处理室内的状态下保持所述衬底，同时以所述旋转轴线为中心使该衬底在与所述衬底表面平行的面内旋转；溅射阴极，其设置在所述腔室的第2区域中从所述旋转轴线相离的位置，具有在所述溅射处理室中与所述衬底对置的阴极表面，所述第2区域隔着所述溅射处理室位于所述第1区域的相反侧；其中，当从所述旋转轴线到所述衬底的外周边缘部的距离为R，从所述旋转轴线到所述阴极表面的中心点的距离为OF，从所述衬底表面到所述阴极表面的中心点的高度为TS时，大概满足R∶OF∶TS＝100∶175∶190±20的关系，同时，所述旋转轴线与通过所述阴极表面的中心点的法线交叉，其交叉角度满足22°±2°的关系。
通过上述结构，对于多种材料，在进行成膜处理时可以使膜厚分布的偏差在1％以内。
其中，“大概”包括R∶OF∶TS的比率在上式中有大约5％偏移的情况，用OF值表示为大约175±10。
另外，较佳的，包围所述衬底的隔离板以所述旋转轴线为中心轴，以轴对称形状配置；所述溅射处理室由所述隔离板和所述衬底表面所包围的内侧空间形成。
通过上述结构，由于存在隔离板，所以可以对涉及到膜厚分布的影响付与轴对象性，从而可以减少膜厚分布的偏差。
另外，较佳的，所述隔离板包括：从所述第2区域向所述第1区域呈圆筒状地延伸的第1隔离板，和，从该第1隔离板的所述第1区域侧的端部延伸到所述衬底的外周边缘部的呈漏斗状的第2隔离板；其中，所述第2隔离板相对所述衬底表面的倾斜角设置在0°～20°。
通过上述结构，可以减少因第2隔离板而引起的衬底外周边缘部的膜厚分布的偏差。
本发明中的成膜方法是使用了所述溅射装置的成膜方法，其特征在于，该方法包括：抽为真空的工序，在所述台子保持所述衬底，并将所述溅射处理室抽为真空；成膜工序，利用所述台子使所述衬底旋转的同时，将溅射气体导入所述溅射处理室内并产生等离子体，对所述衬底表面进行成膜处理。
通过上述结构，对于多种材料，在进行成膜处理时可以使膜厚分布的偏差在1％以内。
另外，较佳的，以30rpm以上的转数旋转所述衬底。
通过上述结构，即使以较慢的成膜速度形成薄的被膜时，也可以在现实的成膜条件的范围内，在衬底的周向上将膜厚分布平均化。因此，可以减少膜厚分布的偏差。
另外，在所述成膜处理中，可以形成含有磁性层的多层膜。
在含有磁性层的多层膜中，强烈要求减少膜厚分布的偏差。因此，通过使用本发明的成膜方法，可以形成具有良好特性的磁性多层膜。
在本发明中，由于采用了如上所述的结构，所以对于多种材料，进行成膜处理时，可以使膜厚分布的偏差在1％以内。
附图说明
图1A是本实施方式中溅射装置的斜视图；
图1B是本实施方式中溅射装置的侧剖面图；
图2是图1B的B部分的放大图；
图3A是表示靶的倾斜角θ和膜厚分布之间关系的曲线图；
图3B是表示靶的倾斜角θ和膜厚分布之间关系的曲线图；
图3C是表示靶的倾斜角θ和膜厚分布之间关系的曲线图；
图4A是隧道接合元件的结构示意图；
图4B是具有隧道接合元件的MRAM的结构示意图；
图5A是奈耳耦合的说明图；
图5B是奈耳耦合的说明图。
符号的说明
5   衬底
60  溅射装置
61  腔室
62  台子
62a 旋转轴线
64  靶(溅射阴极)
64a 法线
70  溅射处理室
71  侧部隔离板(隔离板、第1隔离板)
72  下部隔离板(隔离板、第2隔离板)
具体实施方式
下面结合附图对本发明的实施方式进行说明。另外，在用于以下说明的各个附图中，为了使各个构件的大小达到可以认出的程度，从而对各个构件的缩放比例做了适当的更改。
(磁性多层膜)
首先，对具有TMR膜的隧道接合元件和具有该隧道接合元件的MRAM进行说明，所述TMR膜为含有磁性层的多层膜的一个实例。
图4A是隧道接合元件的侧剖面图。隧道接合元件10主要包括：由PtMn、IrMn等组成的反铁磁性层(未图示)，由NiFe、CoFe等组成的磁性层(固定层)14、由AlO等组成的隧道势垒层15以及由NiFe、CoFe等组成的磁性层(自由层)16。由AlO等组成的隧道势垒层15通过将金属铝氧化而形成。另外，实际上，隧道接合元件10还层压有上述之外的功能层，为大约15层的多层结构。
图4B是具有隧道接合元件的MRAM的结构示意图。MRAM100的结构为，上述隧道接合元件10和金属氧化物半导体场效应晶体管(MOSFET，Metal Oxide Semiconductor Field-Effect Transistor)110，以矩阵状排列配置在衬底5上。隧道接合元件10的上端部与位线102相连，其下端部与MOSFET110的源电极或漏电极相连。另外，MOSFET110的栅电极与读出用字线104相连。而在隧道接合元件10的下方配置有重写用字线106。
在图4A所示的隧道接合元件10中，固定层14的磁化方向保持一固定方向，而自由层16的磁化方向能够反转。隧道接合元件10的电阻值根据这些固定层14和自由层16的磁化方向是平行还是反平行而不同，所以，在对隧道接合元件10的厚度方向上施加电压时，流过隧道势垒层15的电流大小不同(TMR效应)。所以，由如图4B所示的读出用字线104使MOSFET110导通(ON)并测量其电流值，则可以读出“1”或“0”。
此外，如果对重写用字线106提供电流，在其周围产生磁场，则可以使自由层的磁化方向反转。从而，可以重写“1”或“0”。
然而，如图5B所示，若隧道接合元件10的各个层内(例如，自由层16)存在膜厚分布，则隧道势垒层15呈凹凸状地层压形成。由于隧道势垒层1 5的隧道电阻值按照指数函数依赖于其膜厚，所以，即使金属铝的膜厚分布为1％，隧道电阻值的分布也会有10％以上大分布。而且，因为MRAM元件(隧道接合元件)在8英寸以上的大衬底上制作，所以如果根据衬底上的位置不同而MRAM元件的电阻值大不相同，则会给批量生产带来大的问题。并且，同样的，如果在自由层16存在膜厚分布，则根据衬底上的位置不同而自由层16的磁化不同，所以在反转加工MRAM元件的磁化方向时，会出现所施加的磁场大小不均匀的情况。这些都是和所制作的MRAM元件的性能相关的问题。因此，要求减少隧道接合元件10的各个层中的膜厚分布的偏差。
(溅射装置)
下面，结合图1A～图3C，对本实施方式中的溅射装置进行说明。
图1A是本实施方式中溅射装置的斜视图，图1B是图1A的A-A线上的侧剖面图。而且，本实施方式中的溅射装置60的结构为，在规定位置配置有台子62和靶(溅射阴极)64，其中，所述台子62用于放置圆盘状的衬底5从而保持衬底5。例如，该溅射装置60较佳地为包括对靶表面施加磁场的单元(未图示)的磁控溅射装置。
如图1B所示，溅射装置60包括腔室61，该腔室61由Al等金属材料形成，其形状为箱形。腔室61的内部形成有溅射处理室70(具体内容在后文叙述)。在腔室61的下部区域(第1区域)即底面附近的中央设有用于放置衬底5的台子62。台子62以旋转轴线62a为中心，可以以任意的转数旋转。从而，可以使所放置的衬底5以旋转轴线62a为中心，在与衬底5的表面(衬底表面)平行的面内旋转。再有，还可以使该衬底5的中心和旋转轴线62a一致的状态下，旋转衬底表面。
在腔室61的上部区域(第2区域)即顶面附近的周边配置有靶64。该靶64的表面(阴极表面)在溅射处理室70(具体内容在后文叙述)内和衬底对置。该阴极表面配置有需要形成于衬底5上的被膜材料。靶64的个数可以是一个，也可以是多个。使用多个靶64时，较佳地使靶64和台子62的旋转轴线62a相离，并均等配置于该旋转轴线62a的周围。从而，可以减少衬底5中的膜厚分布的偏差。本实施方式中，2个靶64隔着台子62的旋转轴线62a相对配置。
上述靶64相对于放置在台子62上的衬底5，配置在规定位置。现在，令从台子62的旋转轴线62a到放置在台子62上的衬底5的外周边缘部的距离为R。如果使旋转轴线62a和衬底5的中心一致地将衬底5放置在台子62上时，衬底5的半径为R。然后，令从台子62的旋转轴线62a到靶64表面的中心点T的距离为OF，以及令从放置在台子62上的衬底5的表面到靶64表面的中心点T的高度为TS时，靶64的配置大概满足以下式(1)关系：
R∶OF∶TS＝100∶175∶190±20……(1)
举一个例子来说，当衬底5的直径为200mm时，R＝100mm，所以设置成OF＝175mm和TS＝190mm。另外，当衬底5的直径为300mm时，R＝150mm，所以设置成OF＝262.5mm和TS＝285mm。再有，在通常的溅射装置中，因为调整TS比调整OF容易，所以对TS设置公差。另外，“大概满足式(1)的关系”意味着，即使R∶OF∶TS的比率在式(1)中有约5％的偏移，也包含在本发明的技术范围内。如果用OF的公差来表示该偏移，则约为±10mm。
并且，放置衬底5的台子62的旋转轴线62a和通过靶64的表面(阴极表面)的中心点T的法线64a配置于同一平面，以相互交叉。而且，配置靶64时，该交叉角度θ如下式(2)：
θ＝22°±2°……(2)
θ为上述范围时，通过靶64的中心点T的法线64a和衬底5表面的交点位于距离衬底5的外周5mm以内的范围。举一个例子来说，当θ＝22°、衬底5的直径为200mm时，距离衬底5的外周边缘部2mm处为交点。
图3A～图3C是表示将各种金属材料进行溅射成膜时，靶的倾斜角θ和膜厚分布之间关系的曲线图。各图的纵轴表示膜厚分布的标准偏差σ相对于膜厚的比例(％)。而且，Ru(钌)的原子量为约101，Co、Ni、Fe的原子量为约56～59，Ir、Ta以及Pt的原子量为约181～195，按照原子量同等的元素绘制曲线。而且，图3A是TS＝210mm的情况，图3B是TS＝190mm的情况，图3C是TS＝170mm的情况。
如图3B所示，当TS＝190mm时，可以看出在θ＝22°±2°的范围内各元素的膜厚分布变得极小。将Ru进行成膜时，在θ＝22°时膜厚分布几乎为0％，可以看出完成了极为均匀的成膜处理。并且，将比Ru原子量小的Co、Ni、Fe等进行成膜时，在θ＝24°时膜厚分布约为0.1％，将比Ru原子量大的Ir、Ta、Pt等进行成膜时，在θ＝20°时膜厚分布约为0.5％。因此，无论是上述哪种情况，都可以将膜厚分布的偏差减少至1％以内。
另外，如图3A所示，当TS＝210mm时，可以看出在θ＝22°±2°的范围内各元素的膜厚分布变得极小。而且，不论是哪种元素，都可以将膜厚分布的偏差的极小值减少至1％以内。
进而，如图3C所示，当TS＝170mm时，可以看出在θ＝22°±2°的范围内各元素的膜厚分布变得极小。而且，不论是哪种元素，都可以将膜厚分布的偏差的极小值减少至1％以内。
因此，按照满足上述式(1)和式(2)的方式配置靶，可以提高对衬底成膜处理的均匀性。
返回到图1B，为了包围上述台子62和靶64，设有由不锈钢等组成的隔离(shield)板(侧部隔离板(第1隔离板)71和下部隔离板(第2隔离板)72)。侧部隔离板71呈圆筒状地形成，从腔室61的顶面向台子62延伸，而且，其中心轴和台子62的旋转轴线62a一致。举一个例子来说，侧部隔离板71的直径被设为440mm。并且，从侧部隔离板71的下端部(第1区域侧的端部)到台子62的外周边缘部设置有下部隔离板72。该下部隔离板72呈漏斗状地形成，其中心轴和台子62的旋转轴线62a一致。
而且，由放置在台子62上的衬底5的衬底表面、下部隔离板72和侧部隔离板71以及腔室61的顶面所围成的空间，形成溅射处理室70。也就是说，衬底5在其衬底表面朝向溅射处理室70内的状态下，保持在台子62上。该溅射处理室70为轴对称形状，其对称轴和台子62的旋转轴线62a一致。从而，可以对衬底5的各个部分进行均匀的溅射处理，可以减少膜厚分布的偏差。再有，在上述溅射装置70中设置有用于供给溅射气体的溅射气体供给单元(未图示)。此外，在腔室61设有排气口69，并和排气泵(未图示)相连。
图2是图1B的B部分的放大图。如图2所示，较佳的将放置在台子62上的衬底5的表面和下部隔离板72的斜面所形成的角度φ设置为0°～20°。从而，可以防止由于下部隔离板72的影响而降低衬底5的外周边缘部的膜厚分布的均匀性。此外，下部隔离板72的外周部和侧部隔离板71的下端部之间形成有排气缝74。该排气缝74形成在溅射处理室70的整个周边。从而，溅射处理室70内部的排气流道成为轴对称，可以减少衬底5中的膜厚分布的偏差。再有，下部隔离板72的内周边缘配置于放置在台子62上的衬底5的外周边缘部的内侧。因而，可以防止溅射处理室70中的气体等蔓延到衬底5的侧面的情况，从而可以抑制污染(contamination)。
(成膜方法)
下面，结合图1A和图1B说明利用本实施方式中的溅射装置，在衬底表面进行成膜处理的方法。
首先，将衬底5放置于台子62上，并将溅射处理室70抽为真空(抽为真空的工序)。然后，向溅射处理室70中导入氩等溅射气体，并产生等离子体(成膜工序)。于是，溅射气体的离子与阴极靶64碰撞，从靶64飞出成膜材料的原子，并附着到衬底5上。此时，可以对靶表面施加磁场，使得在靶附近生成高密度的等离子体，从而实现成膜速度的快速化。
该成膜处理在利用台子62旋转衬底5的同时进行。较佳的让衬底5的转数为30rpm以上，例如设置为大约120rpm即可。其原因是，如果转数低，则在衬底的周向上不能实现膜厚分布的平均化，所以在衬底5的周向上产生膜厚分布的偏差。特别是以较慢的成膜速度形成薄的被膜时，膜厚分布的偏差影响很显著。例如，以每秒约1埃的成膜速度形成膜厚为100埃以下的被膜时，如果衬底5的转数不到60rpm，则膜厚分布的偏差可能会成为1％以上。
在现实的成膜条件的范围内，可以通过使衬底5的转数为30rpm以上，将膜厚分布的偏差控制在1％以内。
再有，如果在120rpm以上，则在其效果上看不出差别，但根据装置的结构可确认最大转数为300rpm。因此，可以说较佳的转数为30rpm～300rpm。
如上所述，利用本实施方式中的溅射装置和成膜方法，可以减少膜厚分布的偏差。也就是说，对于多种靶材料，可以实现偏差为1％以下的膜厚分布。举一个例子来说，对于Al可以实现0.26％的膜厚分布，对于Ta可以实现0.42％的膜厚分布，对于PtMn可以实现0.71％的膜厚分布，对于CoFe可以实现0.47％的膜厚分布，对于NiFe可以实现0.39％的膜厚分布，对于Ru可以实现0.20％的膜厚分布。从而，多用于半导体设备的Cu、Ta、Al等自不用说，对于磁性材料的CoFe、NiTe、PtMn、IrMn等、或者非磁性金属的Ru等也可以同样获得良好的膜厚分布。
因此，通过使用本实施方式中的溅射装置和成膜方法形成磁性多层膜，可以减少各个层内的膜厚分布的偏差。特别在形成隧道接合元件时，能够平坦地形成隧道势垒层，所以，可以减少衬底上的不同位置的隧道接合元件电阻值的偏差。而且，由于能够平坦地形成自由层，所以隧道接合元件中自由层的磁化均匀，为使自由层的磁化方向反转而施加的磁场的偏差减少。这些对于生产在大口径晶片(wafer)上具有均匀性能的MRAM元件时极为重要。
再有，本发明的技术范围并不限于上述实施方式，在不超出本发明宗旨的范围内，本发明的技术范围包含对上述实施方式进行各种变更的情况。也就是说，实施方式中举出的具体材料、结构等只不过是一个例子而已，可以进行适当的变更。
例如，在上述实施方式中，是在腔室的底面附近配置台子并在顶面附近配置靶，但也可以上下颠倒，在腔室的底面附近配置靶，在顶面附近配置台子。此外，在上述实施方式中，配置衬底时，使衬底的中心与台子的旋转轴线一致，但也可以使衬底的中心相对台子的旋转轴线偏移。而且还可以在台子上配置多个衬底并同时进行成膜处理。
本发明适用于被膜的形成。其中，该被膜用于构成GMR自旋阀或TMR元件等半导体设备，该GMR自旋阀用于构成磁头，该TMR元件用于构成MRAM。

Claims (6)

1、一种溅射装置，围绕旋转轴线使圆盘状衬底旋转的同时，对该衬底的衬底表面进行成膜处理，其特征在于，该装置包括：
腔室，在其内部形成有溅射处理室；
台子，设置在所述腔室的第1区域，用于将所述衬底表面朝向所述溅射处理室内的状态下保持所述衬底，同时以所述旋转轴线为中心使该衬底在与所述衬底表面平行的面内旋转；
溅射阴极，其设置在所述腔室的第2区域中从所述旋转轴线相离的位置，具有在所述溅射处理室中与所述衬底对置的阴极表面，所述第2区域隔着所述溅射处理室位于所述第1区域的相反侧；
其中，
当从所述旋转轴线到所述衬底的外周边缘部的距离为R，从所述旋转轴线到所述阴极表面的中心点的距离为OF，从所述衬底表面到所述阴极表面的中心点的高度为TS时，大概满足R∶OF∶TS＝100∶175∶190±20的关系，同时，所述旋转轴线与通过所述阴极表面的中心点的法线交叉，其交叉角度满足22°±2°的关系。
2、根据权利要求1所述的溅射装置，其特征在于，
包围所述衬底的隔离板，以所述旋转轴线为中心轴，以轴对称形状配置；
所述溅射处理室，由所述隔离板和所述衬底表面所包围的内侧空间形成。
3、根据权利要求2所述的溅射装置，其特征在于，
所述隔离板包括：从所述第2区域向所述第1区域呈圆筒状地延伸的第1隔离板，和，从该第1隔离板的所述第1区域侧的端部延伸到所述衬底的外周边缘部的呈漏斗状的第2隔离板；
其中，所述第2隔离板相对所述衬底表面的倾斜角设置在20°以下。
4、一种采用权利要求1～3中任一项所述的溅射装置的成膜方法，其特征在于，该方法包括：
抽为真空的工序，在所述台子保持所述衬底，并将所述溅射处理室抽为真空；
成膜工序，利用所述台子使所述衬底旋转的同时，将溅射气体导入所述溅射处理室内并产生等离子体，对所述衬底表面进行成膜处理。
5、根据权利要求4所述的成膜方法，其特征在于，
以30rpm以上的转数旋转所述衬底。
6、根据权利要求5所述的成膜方法，其特征在于，
在所述成膜工序中，形成含有磁性层的多层膜。
CNA2006800017909A 2005-01-19 2006-01-17 溅射装置和成膜方法 Pending CN101098980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP011364/2005 2005-01-19
JP2005011364 2005-01-19

Publications (1)

Publication Number Publication Date
CN101098980A true CN101098980A (zh) 2008-01-02

Family

ID=36692226

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800017909A Pending CN101098980A (zh) 2005-01-19 2006-01-17 溅射装置和成膜方法

Country Status (7)

Country Link
US (1) US20090294279A1 (zh)
JP (1) JP4673858B2 (zh)
KR (1) KR20070086920A (zh)
CN (1) CN101098980A (zh)
DE (1) DE112006000209T5 (zh)
TW (1) TWI384472B (zh)
WO (1) WO2006077837A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101910455B (zh) * 2008-01-15 2013-04-17 株式会社爱发科 基板台、包括该基板台的溅射装置以及成膜方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2119806A4 (en) * 2007-01-09 2015-05-06 Ulvac Inc METHOD FOR FORMING A MULTILAYER FILM AND DEVICE FOR FORMING A MULTILAYER FILM
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
CN101815806B (zh) * 2007-10-04 2014-03-12 株式会社爱发科 成膜装置及成膜方法
JP5301458B2 (ja) * 2007-11-28 2013-09-25 株式会社アルバック スパッタ装置及び成膜方法
JP2012219330A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 相変化メモリの形成装置、及び相変化メモリの形成方法
JP5654939B2 (ja) * 2011-04-20 2015-01-14 株式会社アルバック 成膜装置
US11183375B2 (en) * 2014-03-31 2021-11-23 Applied Materials, Inc. Deposition system with multi-cathode and method of manufacture thereof
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
TWI815945B (zh) 2018-08-10 2023-09-21 美商應用材料股份有限公司 多陰極沉積系統
CN112639158A (zh) * 2018-12-28 2021-04-09 株式会社爱发科 成膜装置以及成膜方法
KR20220122151A (ko) 2021-02-26 2022-09-02 한국광기술원 Rf 이온빔보조 마그네트론 스퍼터링장치.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH662188A5 (de) * 1983-03-16 1987-09-15 Satis Vacuum Ag Verfahren und einrichtung zur beschichtung optischer substrate mit reversiblen photochromischen eigenschaften.
JPS61238958A (ja) * 1985-04-15 1986-10-24 Hitachi Ltd 複合薄膜形成法及び装置
DE3926877A1 (de) * 1989-08-16 1991-02-21 Leybold Ag Verfahren zum beschichten eines dielektrischen substrats mit kupfer
DE4441206C2 (de) * 1994-11-19 1996-09-26 Leybold Ag Einrichtung für die Unterdrückung von Überschlägen in Kathoden-Zerstäubungseinrichtungen
JPH09186088A (ja) * 1996-01-08 1997-07-15 Hitachi Ltd 半導体製造方法および装置
JP4223614B2 (ja) * 1999-01-12 2009-02-12 キヤノンアネルバ株式会社 スパッタリング方法及び装置及び電子部品の製造方法
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
US20020144903A1 (en) * 2001-02-09 2002-10-10 Plasmion Corporation Focused magnetron sputtering system
JP4108354B2 (ja) * 2001-03-30 2008-06-25 キヤノンアネルバ株式会社 スパッタリング装置
WO2003025247A1 (fr) * 2001-09-18 2003-03-27 Mitsui Mining & Smelting Co., Ltd. Cible de pulverisation et procede de production
JP4437290B2 (ja) * 2003-05-14 2010-03-24 シーワイジー技術研究所株式会社 スパッタ装置
JP4617101B2 (ja) * 2004-05-11 2011-01-19 株式会社昭和真空 スパッタ装置
US20060096851A1 (en) * 2004-11-08 2006-05-11 Ilya Lavitsky Physical vapor deposition chamber having an adjustable target

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101910455B (zh) * 2008-01-15 2013-04-17 株式会社爱发科 基板台、包括该基板台的溅射装置以及成膜方法

Also Published As

Publication number Publication date
KR20070086920A (ko) 2007-08-27
JPWO2006077837A1 (ja) 2008-06-19
WO2006077837A1 (ja) 2006-07-27
TW200632881A (en) 2006-09-16
DE112006000209T5 (de) 2007-12-06
TWI384472B (zh) 2013-02-01
JP4673858B2 (ja) 2011-04-20
US20090294279A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN101098980A (zh) 溅射装置和成膜方法
US9865805B2 (en) Method for manufacturing magnetoresistive element
TWI673891B (zh) 氧化處理裝置、氧化方法、及電子裝置的製造方法
JP5603472B2 (ja) スピンバルブ型トンネル磁気抵抗素子の製造方法
JP5301458B2 (ja) スパッタ装置及び成膜方法
WO2013027406A1 (ja) 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
JP6095806B2 (ja) トンネル磁気抵抗効果素子の製造方法、およびスパッタリング装置
JP2013249517A (ja) 真空処理装置、真空処理方法及び記憶媒体
JP2010109319A (ja) 磁気抵抗素子の製造法および記憶媒体
CN102150291A (zh) 磁阻元件的制造方法、用于该制造方法的存储介质
CN112071977A (zh) 底部自由层磁隧道结和制造其的方法
JP2014116059A (ja) トンネルバリア層又はゲート絶縁膜の製造方法及びトンネルバリア層又はゲート絶縁膜の製造装置
US20180269043A1 (en) Magnetron sputtering apparatus and film formation method using magnetron sputtering apparatus
JPWO2010026703A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
Tadisina Perpendicular magnetic anisotropy materials for reduced current switching devices
JP2011018693A (ja) 磁性媒体の製造法及び成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080102