JPWO2005029587A1 - 窒化物系半導体素子 - Google Patents
窒化物系半導体素子 Download PDFInfo
- Publication number
- JPWO2005029587A1 JPWO2005029587A1 JP2005514103A JP2005514103A JPWO2005029587A1 JP WO2005029587 A1 JPWO2005029587 A1 JP WO2005029587A1 JP 2005514103 A JP2005514103 A JP 2005514103A JP 2005514103 A JP2005514103 A JP 2005514103A JP WO2005029587 A1 JPWO2005029587 A1 JP WO2005029587A1
- Authority
- JP
- Japan
- Prior art keywords
- type
- nitride semiconductor
- region
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 241
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 100
- 239000010703 silicon Substances 0.000 claims abstract description 100
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000126 substance Substances 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 210000000746 body region Anatomy 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000000969 carrier Substances 0.000 abstract description 8
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 175
- 230000004888 barrier function Effects 0.000 description 25
- 229910002601 GaN Inorganic materials 0.000 description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 238000000034 method Methods 0.000 description 12
- 238000005036 potential barrier Methods 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
ｐ型不純物がド−プされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌＩｎＧａＮから成るバッファ領域３、ｎ型ＧａＮから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型ＧａＮから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１とｎ型ＡｌＧａＩｎＮから成るｎ型バッファ領域３とのヘテロ接合における界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率を高め、発光ダイオ−ドの駆動電圧を低くする。
Description
本発明は、発光ダイオ−ド（ＬＥＤ）、トランジスタ等の窒化物系半導体素子に関する。
窒化物系半導体素子を構成するための基板はサファイア又はシリコンカーバイト又はシリコンから成る。シリコン基板はサファイア基板及びシリコンカーバイト基板に比べて切断が容易であり、低コスト化が可能であるという特長を有する。また、シリコン基板はサファイア基板では得ることできない導電性を得ることができる。このため、シリコン基板を電流通路として使用することができる。しかし、シリコン基板と窒化物半導体との間の電位障壁のために比較的大きい電圧降下が生じ、発光ダイオ−ドの駆動電圧が比較的高くなる。
特開２００２−２０８７２９号公報（以下、特許文献１と言う。）にシリコン基板における上記の欠点を解決するための技術が開示されている。この特許文献１では、ｎ型シリコン基板上に、バッファ層としてのＡｌＮ（窒化アルミニウム）層、シリコン基板と同一の導電型を有するｎ型ＩｎＧａＮ（窒化ガリウムインジウム）層、ｎ型ＧａＮ（窒化ガリウム）層、ＩｎＧａＮから成る活性層、及びｐ型ＧａＮ層が順次にエピタキシャル成長されている。この技術によると、ＩｎＧａＮ層のＩｎとＧａ及びＡｌＮ層のＡｌがシリコン基板に拡散し、シリコン基板の表面領域にＧａとＩｎとＡｌとＳｉとから成る合金層即ち金層化合物領域が生じる。この合金層は、シリコンとＡｌＮとの間のヘテロ接合の電位障壁を下げる機能を有する。この結果、発光ダイオ−ドに所定の電流を流す時の駆動電圧を低くすることができ、電力損失が低減し、効率が向上する。
しかし、このような合金層を形成した場合でも、ｎ型シリコン基板と窒化物半導体との間の電位障壁は比較的大きく、発光ダイオ−ドの電圧降下即ち駆動電圧はサファイア基板を使用した発光ダイオ−ドに比べて１．２倍程度高くなる。
上述の問題は、発光ダイオ−ド以外のシリコン基板の厚み方向に電流を流す別の半導体素子例えばトランジスタ等においても生じる。
上述の問題は、発光ダイオ−ド以外のシリコン基板の厚み方向に電流を流す別の半導体素子例えばトランジスタ等においても生じる。
発光ダイオードの別な問題として、光の取り出しと電気的接続との両方を満足する電極を容易に形成することが困難であるという問題がある。即ち、一般的には発光機能を有する半導体領域の表面に酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＺｎＯ２）の混合物（以下、ＩＴＯと言う。）等の光透過性電極を設け、更に光透過性電極の表面上のほぼ中央にワイヤ等を接続するための光非透過性のボンディングパッド電極を設ける。光透過性電極は例えば１０ｎｍ程度の厚みの薄い導体膜であるので、ボンディングパッド電極の金属材料が光透過性電極に、又は光透過性電極と半導体領域との両方に拡散し、半導体領域とボンィングパッド電極との間にショットキー障壁が形成される。このショットキー障壁は発光ダイオードの順方向電流を阻止する機能を有するので、半導体領域のボンディングパッド電極の下の部分に流れる電流がショットキー障壁によって抑制され、逆に半導体領域の外周側部分の電流が増大する。従って、ボンディングパッド電極の下のショットキー障壁は周知の電流ブロック層と同様な機能を有し、発光効率の向上に寄与する。周知のように、電流ブロック層とは、活性層の中のボンディングパッド電極に対向する領域に流れる電流を制限する層である。活性層の中のボンディングパッド電極に対向する領域に流れる電流は周知のように発光効率に寄与しない無効電流である。
ところで、既に説明したように、ｎ型シリコン基板が使用されている発光ダイオードの順方向駆動電圧は比較的大きい。このように発光ダイオードの順方向駆動電圧が比較的大きい時には、シリコン基板及び半導体領域における電力損失も大きくなり、ここでの発熱量も大きくなり、前述のショットキー障壁領域の温度も大きくなり、前述のショットキー障壁の特性が悪くなり、このショットキー障壁を通るリーク電流が増大し、逆に外周側部分の電流が減少する。これにより、ショットキー障壁による電流ブロック機能が低下し、発光効率も低下する。
ボンディングパッド電極の下部の無効電流を制限するために、ボンディングパッド電極と半導体領域との間に絶縁性材料から成る周知の電流ブロック層が設けられた発光ダイオードは、電流ブロック層の働きによって発光効率も向上できる反面、電流ブロック層を形成するための特別な工程が必要になり、発光ダイオードが必然的にコスト高になる。
特開２００２−２０８７２９号公報
そこで、本発明が解決しようとする課題は、シリコン基板を使用する窒化物系半導体素子の電圧降下が大きく且つ駆動電圧が高いことである。
上記課題を解決するための本発明は、導電性を有しているｐ型シリコン基板と、前記ｐ型シリコン基板の一方の主面上に形成されたｎ型窒化物半導体領域と、前記ｎ型窒化物半導体領域の上に配置された半導体素子の主要部を形成するための主半導体領域と、前記主半導体領域に接続された第１の電極と、前記ｐ型シリコン基板の他方の主面に接続された第２の電極とを備えていることを特徴とする窒化物系半導体素子に係るものである。
前記半導体素子の主要部とは、半導体素子の活性部又は能動部を意味する。また、前記半導体素子は前記第１及び第２の電極の他に更に別の電極を有することができる。
前記半導体素子として発光ダイオ−ドを構成する時には、前記主半導体領域に少なくとも活性層とｐ型窒化物半導体層とを含めることが望ましい。
前記半導体素子としてトランジスタを構成する時には、前記主半導体領域に少なくともｐ型ベ−ス領域とｎ型エミッタ領域とを含めることが望ましい。
前記半導体素子として絶縁ゲ−ト型電界効果トランジスタを構成する時には、前記主半導体領域に少なくともｐ型ボデイ領域とｎ型ソ−ス領域とを含めることが望ましい。
前記ｎ型窒化物半導体領域は、該ｎ型窒化物半導体領域から前記ｐ型シリコン基板に向う電流通路を形成することが可能な状態に前記ｐ型シリコン基板に接触していることが望ましい。
前記ｎ型窒化物半導体領域は、
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ，
ここで、ａ及びｂは ０≦ａ＜１、
０≦ｂ＜１を満足する数値、
で示される材料にｎ型不純物が添加されたものであることが望ましい。
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ，
ここで、ａ及びｂは ０≦ａ＜１、
０≦ｂ＜１を満足する数値、
で示される材料にｎ型不純物が添加されたものであることが望ましい。
前記半導体素子は、更に、前記ｎ型窒化物半導体領域と前記ｐ型シリコン基板との間に配置され介在層を備え、この介在層は量子力学的トンネル効果を得ることが可能な厚みを有し且つ前記ｎ型窒化物半導体領域よりも大きい抵抗率を有する材料で形成されていることが望ましい。
前記介在層の材料は、例えば、化学式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ，ここで、ｘ及びｙは０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１を満足する数値、で示されるアルミニウムを含む窒化物半導体であることが望ましい。
前記半導体素子は、更に、前記ｎ型窒化物半導体領域と前記主半導体領域との間に配置された多層構造のバッファ領域を有し、前記多層構造のバッファ領域が、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る複数の第２の層とから成り、前記第１の層と前記第２の層とが交互に積層されていることが望ましい。
前記ｎ型窒化物半導体領域を、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る複数の第２の層とから成り、前記第１の層と前記第２の層とが交互に積層されている多層構造のバッファ領域とすることができる。
前記ｎ型窒化物半導体領域を、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る複数の第２の層とから成り、前記第１の層と前記第２の層とが交互に積層されている多層構造のバッファ領域とすることができる。
前記多層構造バッファ領域の前記第１の層は、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ、ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ｘ及びｙは、０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値、で示される材料から成り且つ量子力学的トンネル効果を得ることが可能な厚みを有していることが望ましい。
前記多層構造バッファ領域の前記第２の層は、化学式ＡｌａＭｂＧａ１−ａ−ｂＮ、ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ≦１、ａ＋ｂ≦１、ａ＜ｘを満足させる数値、で示される材料から成ることが望ましい。
前記多層構造バッファ領域の前記第２の層は、化学式ＡｌａＭｂＧａ１−ａ−ｂＮ、ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ≦１、ａ＋ｂ≦１、ａ＜ｘを満足させる数値、で示される材料から成ることが望ましい。
前記半導体素子として発光ダイオ−ドを構成する時には、前記第１の電極として前記ｐ型窒化物半導体層に電気的に接続されたアノード電極を設け、前記第２の電極としてカソード電極を設けることが望ましい。
前記発光ダイオ−ドの前記第１の電極を、前記ｐ型窒化物半導体層に電気的に接続された光透過性を有する導電膜と、前記導電膜の表面の一部の上に形成された接続用金属層とで構成することができる。
前記発光ダイオ−ドの前記主半導体領域の前記ｐ型窒化物半導体層と前記導電膜との間に、ｎ型窒化物半導体層を配置することができる。
前記半導体素子としてトランジスタを構成する時には、前記第１の電極として前記ｎ型エミッタ領域に電気的に接続されたエミッタ電極を設け、前記第２の電極としてコレクタ電極を設け、更に、前記ｐ型ベ−ス領域に電気的に接続されたベ−ス電極を設けることが望ましい。
前記半導体素子として絶縁ゲ−ト型電界効果トランジスタを構成する時には、前記第１の電極として前記ｎ型ソ−ス領域に電気的に接続されたソ−ス電極を設け、前記第２の電極としてドレイン電極を設け、更に、ゲート電極を設けることが望ましい。
本発明によれば、主半導体領域の結晶性を良好に保って半導体素子の駆動電圧の大幅な低減を容易に達成できる。即ち、ｎ型窒化物半導体領域を使用しているにも拘わらず、これに直接又は介在層を介して接触するシリコン基板に従来とは反対導電型のｐ型のシリコン基板を用いている。このため、ｎ型窒化物半導体領域とｐ型シリコン基板とのヘテロ接合界面に界面準位が存在する。また、量子力学的トンネル効果を有する介在層を有する場合には、この介在層を介してｎ型窒化物半導体領域とｐ型シリコン基板との間に界面準位が存在する。前記界面準位はｎ型窒化物半導体領域とｐ型シリコン基板との間の電気伝導に寄与するエネルギー準位である。前記界面準位が存在することにより、ｐ型シリコン基板内のキャリア（電子）が前記界面準位を経由してｎ型窒化物半導体領域に良好に注入される。この結果、ｐ型シリコン基板とｎ型窒化物半導体領域との間のヘテロ接合の電位障壁、又は量子力学的トンネル効果を有する介在層を介したｎ型窒化物半導体領域とｐ型シリコン基板との界面の電位障壁が小さくなり、半導体素子の駆動電圧の大幅な低減が可能となる。駆動電圧が低減すると、半導体素子の電力損失が少なくなる。
また、従来のｎ型シリコン基板をｐ型シリコン基板に変更するという簡単な方法で駆動電圧の低減を達成できる。従って、コストの上昇を伴わないで、駆動電圧の低減を図ることができる。
また、従来のｎ型シリコン基板をｐ型シリコン基板に変更するという簡単な方法で駆動電圧の低減を達成できる。従って、コストの上昇を伴わないで、駆動電圧の低減を図ることができる。
本発明の具体例に従う発光ダイオ−ドにおいて、前記第１の電極が前記ｐ型窒化物半導体層に電気的に接続された光透過性を有する導電膜と前記導電膜の表面の一部の上に形成された接続用金属層とから成る場合には、前述したように接続用金属層と半導体領域との間にショットキー障壁が生じ、このショットキー障壁が発光ダイオードの順方向電流を阻止する機能を発揮する。このショットキー障壁を有する発光ダイオードにおいて、もし、発光ダイオードの電力損失及び発熱が大きと、ショットキー障壁による発光ダイオードの順方向電流の阻止機能が低下する。これに対し、本発明の具体例に従う発光ダイオードの電力損失及び発熱は小さいので、ショットキー障壁による発光ダイオードの順方向電流の阻止機能が低下を抑制することができ、発光効率が向上する。
［図１］図１は本発明の実施例１に従う発光ダイオードを概略的に示す断面図である。
［図２］図２は図１の発光ダイオード及び従来の発光ダイオードの順方向電圧と電流の関係を示す特性図である。
［図３］図３は図１の発光ダイオードの駆動電圧の低減効果を従来の発光ダイオードと比較して示すエネルギバンド図である。
［図４］図４は本発明の実施例２に従う発光ダイオードを概略的に示す断面図である。
［図５］図５は本発明の実施例３に従う発光ダイオードを概略的に示す断面図である。
［図６］図６は本発明の実施例４に従う発光ダイオードを概略的に示す断面図である。
［図７］図７は本発明の実施例５に従う発光ダイオードを概略的に示す断面図である。
［図８］図８は本発明の実施例６に従うトランジスタを概略的に示す断面図である。
［図９］図９は本発明の実施例７に従う電界効果トランジスタを概略的に示す断面図である。
［図２］図２は図１の発光ダイオード及び従来の発光ダイオードの順方向電圧と電流の関係を示す特性図である。
［図３］図３は図１の発光ダイオードの駆動電圧の低減効果を従来の発光ダイオードと比較して示すエネルギバンド図である。
［図４］図４は本発明の実施例２に従う発光ダイオードを概略的に示す断面図である。
［図５］図５は本発明の実施例３に従う発光ダイオードを概略的に示す断面図である。
［図６］図６は本発明の実施例４に従う発光ダイオードを概略的に示す断面図である。
［図７］図７は本発明の実施例５に従う発光ダイオードを概略的に示す断面図である。
［図８］図８は本発明の実施例６に従うトランジスタを概略的に示す断面図である。
［図９］図９は本発明の実施例７に従う電界効果トランジスタを概略的に示す断面図である。
１ ｐ型シリコン基板
３ ｎ型バッファ領域
４，４ａ、４ｂ 主半導体領域
５，６ 第１及び第２の電極
１１ 介在層
３ ｎ型バッファ領域
４，４ａ、４ｂ 主半導体領域
５，６ 第１及び第２の電極
１１ 介在層
次に、本発明の実施形態を図１〜図９を参照して説明する。
図１に示す本発明の実施例１に従う半導体素子としての発光ダイオ−ドは、ｐ型シリコン基板１と、ｎ型窒化物半導体領域としてのバッファ領域３と、発光ダイオ−ドの主要部即ち能動部を構成するための主半導体領域４と、第１及び第２の電極５，６とを有している。主半導体領域４はバッファ領域３上に順次にエピタキシャル成長されたｎ型窒化物半導体層１３と活性層１４とｐ型窒化物半導体層１５とから成る。
ｐ型シリコン基板１は、本発明の特徴的構成要件であり、この上にｎ型バッファ領域３が配置されているにも拘らず、これとは逆の導電型を有している。このシリコン基板１にはｐ型不純物即ちアクセプタ不純物として機能する例えばＢ（ボロン）等の３族の元素が例えば５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３程度の濃度でド−ピングされている。従って、シリコン基板１は、０．０００１Ω・ｃｍ〜０．０１Ω・ｃｍ程度の低い抵抗率を有している導電性基板であって、第１及び第２の電極５，６間の電流通路として機能する。また、このシリコン基板１は、この上のバッファ領域３、及び主半導体領域４等の機械的支持基板として機能することができる厚み、例えば３５０ｎｍを有する。
ｐ型シリコン基板１の上に配置されたｎ型窒化物半導体領域としてのバッファ領域３は、３族の１つ又は複数の元素と５族の窒素とから成るｎ型窒化物半導体から成る。このバッファ領域３のためのｎ型窒化物半導体は、
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ、
ここでａ及びｂは０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ＜１を満足する数値、
で示されるｎ型窒化物半導体にｎ型不純物（ドナー不純物）を添加したものであることが望ましい。即ち、バッファ領域３は、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）から選択された材料から成ることが望ましく、窒化ガリウム インジウム アルミニウム（ＡｌＩｎＧａＮ）から成ることがより望ましい。前記化学式におけるａは０．１〜０．７、ｂは０．０００１〜０．５であることがより望ましい。この実施例１のバッファ領域３の組成はＡｌ０．５Ｉｎ０．０１Ｇａ０．４９Ｎである。
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ、
ここでａ及びｂは０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ＜１を満足する数値、
で示されるｎ型窒化物半導体にｎ型不純物（ドナー不純物）を添加したものであることが望ましい。即ち、バッファ領域３は、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）から選択された材料から成ることが望ましく、窒化ガリウム インジウム アルミニウム（ＡｌＩｎＧａＮ）から成ることがより望ましい。前記化学式におけるａは０．１〜０．７、ｂは０．０００１〜０．５であることがより望ましい。この実施例１のバッファ領域３の組成はＡｌ０．５Ｉｎ０．０１Ｇａ０．４９Ｎである。
バッファ領域３は、主としてシリコン基板１の面方位をこの上に形成する窒化物半導体領域から成る主半導体領域４に良好に受け継がせるためのバッファ機能を有する。このバッファ機能を良好に発揮するために、バッファ領域３は１０ｎｍ以上の厚さを有していることが望ましい。ただし、バッファ領域３のクラックを防止するために、バッファ領域３の厚みを５００ｎｍ以下にするのが望ましい。この実施例１のバッファ領域３の厚さは３０ｎｍである。
室化物半導体の伝導帯の最低準位とシリコンの価電子帯の最高準位とのエネルギー差は、比較的小さい。このため、ｎ型窒化物半導体から成るバッファ領域３とｐ型シリコン基板１との界面２には、周知のタイプ２或いはタイプ３のヘテロ接合が形成される。ここで、タイプ２のヘテロ接合とは、エネルギバンド図においてヘテロ接合を形成する２つの半導体の一方の価電子帯の最高準位が他方の半導体の価電子帯の最高準位と伝導帯の最低準位との間に位置し且つ一方の伝導帯の最低準位が他方の伝導帯の最低準位よりも上に位置する接合を言う。また、タイプ３のヘテロ接合とは、ヘテロ接合を形成する２つの半導体の一方の価電子帯の最高準位が他方の半導体の伝導帯の最低準位よりも上に位置する接合を言う。本実施例に従うｎ型窒化物系化合物半導体から成るバッファ領域３とｐ型シリコン基板１とのヘテロ接合が上記タイプ２の場合には、このヘテロ接合のエネルギー帯構造を図３（Ｂ）で示すことができる。なお、この図３（Ｂ）には熱平衡状態におけるｎ型バッファ領域３とｐ型シリコン基板１とのエネルギー帯構造が示されている。図３（Ａ）（Ｂ）において、Ｅｖは価電子帯の最高準位を示し、Ｅｃは伝導帯の最低準位を示し、Ｅｆはフェルミ準位を示す。また、図３（Ｂ）の禁止帯に示されているＥｔは、ｐ型シリコン基板１とｎ型バッファ領域３との間のヘテロ接合の界面準位を示す。図３（Ｂ）に示すような上記タイプ２のヘテロ接合を形成する場合、ヘテロ接合の界面２には多数の界面準位Ｅｔが存在し、ｐ型シリコン基板１の価電子帯にあるキャリア（電子）はこの界面準位Ｅｔを経由してｎ型半導体領域から成るバッファ領域３の伝導帯に良好に注入される。この結果、ｐ型シリコン基板１とｎ型バッファ領域３との間のヘテロ接合の電位障壁が小さくなり、駆動電圧の大幅な低減が可能となる。
タイプ３のヘテロ接合が形成された場合には、ｐ型シリコン基板１の価電子帯にあるキャリア（電子）がｎ型半導体領域から成るバッファ領域３の伝導帯に直接的に注入される。このため、タイプ３のヘテロ接合が形成された場合にも、ｐ型シリコン基板１とｎ型半導体領域から成るバッファ領域３との間のヘテロ接合の電位障壁が小さくなり、駆動電圧の大幅な低減が可能となる。
周知のタブルヘテロ接合型構造の発光ダイオ−ドのための主半導体領域４は、バッファ領域３の上に順次に配置されたｎ型窒化物半導体層１３と活性層１４とｐ型窒化物半導体層１５とから成る。なお、主半導体領域４を発光機能領域又は発光能動領域と呼ぶこともできる。また、ｎ型窒化物半導体から成るバッファ領域３に主半導体領域４のｎ型窒化物半導体層１３と同一の機能を持たせることによって主半導体領域４からｎ型窒化物半導体層１３を省くことができる。また、活性層１４を省いてｎ型窒化物半導体層１３とｐ型窒化物半導体層１５とを直接に接触させることができる。
主半導体領域４のｎ型窒化物半導体層１３は、ｎ型不純物を無視して次の化学式で示される材料からなることが望ましい。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例のｎ型窒化物半導体層１３は上記化学式におけるｘ＝０、ｙ＝０に相当するｎ型ＧａＮから成り、厚さ約２μｍを有する。このｎ型窒化物半導体層１３は、発光ダイオ−ドのｎクラッド層と呼ぶこともできるものであり、活性層１４よりも大きいバンドギャップを有する。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例のｎ型窒化物半導体層１３は上記化学式におけるｘ＝０、ｙ＝０に相当するｎ型ＧａＮから成り、厚さ約２μｍを有する。このｎ型窒化物半導体層１３は、発光ダイオ−ドのｎクラッド層と呼ぶこともできるものであり、活性層１４よりも大きいバンドギャップを有する。
活性層１４は、次の化学式で示される窒化物半導体からなることが望ましい。ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例では活性層１４が窒化ガリウム インジウム（ＩｎＧａＮ）で形成されている。なお、図１では活性層１４が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層１４を１つの層で構成することもできる。また、この実施例では活性層１４に導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることができる。
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例では活性層１４が窒化ガリウム インジウム（ＩｎＧａＮ）で形成されている。なお、図１では活性層１４が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層１４を１つの層で構成することもできる。また、この実施例では活性層１４に導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることができる。
活性層１４の上に配置されたｐ型窒化物半導体層１５は、ｐ型不純物を無視して次の化学式で示される材料からなることが望ましい。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例では、ｐ型窒化物半導体層１５が厚さ５００ｎｍのｐ型ＧａＮで形成されている。このｐ型窒化物半導体層１５はｐクラッド層と呼ぶこともできるものであり、活性層１４よりも大きいバンドギャップを有する。
主半導体領域４を構成するｎ型窒化物半導体層１３、活性層１４及びｐ型窒化物半導体層１５は、バッファ領域３を介してシリコン基板１の上に形成されているので、その結晶性は比較的良好である。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
この実施例では、ｐ型窒化物半導体層１５が厚さ５００ｎｍのｐ型ＧａＮで形成されている。このｐ型窒化物半導体層１５はｐクラッド層と呼ぶこともできるものであり、活性層１４よりも大きいバンドギャップを有する。
主半導体領域４を構成するｎ型窒化物半導体層１３、活性層１４及びｐ型窒化物半導体層１５は、バッファ領域３を介してシリコン基板１の上に形成されているので、その結晶性は比較的良好である。
アノ−ド電極としての第１の電極５はｐ型窒化物半導体層１５に接続され、カソ−ド電極としての第２の電極６はｐ型シリコン基板１の下面に接続されている。なお、第１の電極５を接続するためにｐ型窒化物半導体層１５の上にコンタクト用のｐ型窒化物半導体層を追加して設け、ここに第１の電極５を接続することができる。
次に、図１の発光ダイオ−ドの製造方法を説明する。
まず、ミラ−指数で示す結晶の面方位において（１１１）面とされた主面を有するｐ型シリコン基板１を用意する。
次に、シリコン基板１に対してＨＦ系のエッチング液によって周知の水素終端処理を施す。
まず、ミラ−指数で示す結晶の面方位において（１１１）面とされた主面を有するｐ型シリコン基板１を用意する。
次に、シリコン基板１に対してＨＦ系のエッチング液によって周知の水素終端処理を施す。
次に、基板１を周知のＯＭＶＰＥ（Ｏｒｇａｎｏｍｅｔａｌｌｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）即ち有機金属気相成長装置の反応室に投入し、例えば１１７０℃まで昇温する。次に、１１７０℃で１０分間のサ−マルクリ−ニングを行って、基板１の表面の酸化膜を取り除いた後、１０００℃以上の所定温度、例えば１０００〜１１００℃とし、しかる後ＯＭＶＰＥ法によってシリコン基板１の上にバッファ領域３をエピタキシャル成長させる。バッファ領域３がｎ型窒化ガリウム インジウム アルミニウム（ＡｌＩｎＧａＮ）から成る場合は、反応室に所定の割合で周知のトリメチルアルミニウムガス（以下、ＴＭＡと言う。）とトリメチルインジウムガス（以下、ＴＭＩと言う。）とトリメチルガリウムガス（以下、ＴＭＧと言う。）とアンモニアガスとシランガス（ＳｉＨ４）とを導入する。シランガス（ＳｉＨ４）のＳｉ（シリコン）はｎ型不純物として機能する。
次に、バッファ領域３上に周知のエピタキシャル成長法によってｎ型窒化物半導体層１３と活性層１４とｐ型窒化物半導体層１５とを順次に形成し、主半導体領域４を得る。例えば、ｎ型ＧａＮから成るｎ型窒化物半導体層１３を形成するために、基板１の温度を例えば１０００〜１１１０℃とし、例えば、ＴＭＧとシラン（ＳｉＨ４）とアンモニアとを所定の割合で反応室に供給する。これにより２μｍの厚さのｎ型ＧａＮから成るｎ型窒化物半導体層１３が得られる。このｎ型窒化物半導体層１３のｎ型不純物濃度は例えば３×１０１８ｃｍ−３であり、シリコン基板１の不純物濃度よりは低い。ｎ型窒化物半導体層１３の形成開始時には、この下のバッファ領域３の結晶性は良好に保たれているので、主半導体領域４のｎ型窒化物半導体層１３はバッファ領域３の結晶性を受け継いだ良好な結晶性を有する。
次に、ｎ型クラッド層として機能するｎ型窒化物半導体層１３の上に、周知の多重量子井戸構造の活性層１４を形成する。図１では図示を簡略化するために多重量子井戸構造の活性層１４が１つの層で示されているが、実際には複数の障壁層と複数の井戸層とから成り、障壁層と井戸層とが交互に例えば４回繰返して配置されている。この活性層１４を形成する時には、ｎ型ＧａＮ層から成るｎ型窒化物半導体層１３の形成後に、ＯＭＶＰＥ装置の反応室へのガスの供給を停止して基板１の温度を８００℃まで下げ、しかる後、ＴＭＧとＴＭＩとアンモニアとを反応室に所定の割合で供給し、例えばＩｎ０．０２Ｇａ０．９８Ｎから成り且つ厚み１３ｎｍを有している障壁層を形成し、次に、ＴＭＩの割合を変えて例えばＩｎ０．２Ｇａ０．８Ｎから成り且つ例えば厚み３ｎｍを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば４回繰り返すことによって多重量子井戸構造の活性層１４が得られる。活性層１４はこの下のｎ型窒化物半導体層１３の結晶性を受け継いで、良好な結晶性を有する。なお、活性層１４に例えばｐ型の不純物をドーピングすることができる。
次に、シリコン基板１の温度を１０００〜１１１０℃まで上げ、ＯＭＶＰＥ装置の反応室内に、例えばトリメチルガリウムガス（ＴＭＧ）とアンモニアガスとビスシクロペンタジェニルマグネシウムガス（以下、Ｃｐ２Ｍｇと言う。）とを所定の割合で供給し、活性層１４上に厚さ約５００ｎｍのｐ型ＧａＮからなるｐ型窒化物半導体層１５を形成する。マグネシウム（Ｍｇ）は例えば３×１０１８ｃｍ−３の濃度に導入され、ｐ型不純物として機能している。
次に、第１及び第２の電極５を周知の真空蒸着法によって形成し、発光ダイオードを完成させる。
図２の特性線Ａは上述の実施例１に従う発光ダイオードに、第１の電極５が正、第２の電極６が負の順方向電圧を印加した時、この発光ダイオードに流れる電流を示す。図２のＢの特性線は、基板１を前記特許文献１と同様にｎ型シリコン基板を有する従来の発光ダイオードに順方向電圧を印加した時の発光ダイオードの電流を示す。この図２から明らかなように、２０ｍＡの電流を発光ダイオードに流すために必要な駆動電圧は、特性線Ａの時には３．３６Ｖであり、特性線Ｂの時には３．９８Ｖである。従って、基板１の導電型を従来のｎ型からｐ型に変更するという極めて簡単な方法によって２０ｍＡの電流を流すための駆動電圧を０．６２Ｖ低下させることができる。
次に図３のエネルギバンド図を参照して本実施例の効果を説明する。図３（Ａ）には比較のために従来技術に従うヘテロ接合のエネルギバンド状態が示され、図３（Ｂ）には本発明に従うヘテロ接合のエネルギバンド状態が示されている。
図３（Ａ）に示す従来技術に従うヘテロ接合は、ｎ型Ｓｉ基板（ｎ−Ｓｉ）とここに直接にエピタキシャル成長をさせたｎ型窒化物系半導体（ＡｌＩｎＧａＮ）とから成る。この図３（Ａ）のヘテロ接合では、比較的高い高さΔＥｂを有する電位障壁が生じるために、このヘテロ接合を含む半導体素子の駆動電圧が比較的大きくなる。
これに対して、図３（Ｂ）に示す本発明の実施例に従うｐ型シリコン基板１とｎ型窒化物系半導体（ＡｌＩｎＧａＮ）から成るｎ型バッファ領域３とのヘテロ接合の電位障壁は比較的低く、且つこのヘテロ接合の界面２に多数の界面準位Ｅｔが存在する。この界面準位Ｅｔは、ｐ型シリコン基板１の価電子帯の最高準位とｎ型バッファ領域３の伝導帯の最低準位との間に位置し、ヘテロ接合の界面２での電子及び正孔の発生及び再結合を高める機能を有する。この界面準位Ｅｔを含む界面２及びこの近傍領域を、電子及び正孔の発生及び再結合の促進領域と呼ぶことができる。本実施例では、図３（Ｂ）で界面２の右側に示されているｐ型シリコン基板１内のキャリア（電子）がこの界面準位Ｅｔを経由して界面２の左側に示されているｎ型バッファ領域３に良好に注入される。これにより、キャリヤがｐ型シリコン基板１からｎ型バッファ領域３へ効率的に輸送される。この結果、ｐ型シリコン基板１内のキャリア（電子）に対するｐ型シリコン基板１とｎ型バッファ領域３との間のヘテロ接合の電位障壁は比較的小さくなり、発光ダイオードの順方向の駆動電圧の大幅な低減が可能となる。
上述のように、本実施例によれば、主半導体領域４の結晶性を良好に保ちつつ発光ダイオ−ドの駆動電圧の大幅な低減を容易に達成できる。駆動電圧が低減すると、発光ダイオードの電力損失が少なくなる。
また、従来のｎ型シリコン基板をｐ型シリコン基板１に変更するという簡単な方法で発光ダイオ−ドの駆動電圧の低減を達成できる。従って、発光ダイオ−ドのコストの上昇を伴わないで、駆動電圧の低減を図ることができる。
また、従来のｎ型シリコン基板をｐ型シリコン基板１に変更するという簡単な方法で発光ダイオ−ドの駆動電圧の低減を達成できる。従って、発光ダイオ−ドのコストの上昇を伴わないで、駆動電圧の低減を図ることができる。
次に、図４に示す実施例２の発光ダイオードを説明する。但し、図４及び後述する図５〜図９において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
図４の発光ダイオードは、図１のバッファ領域３に多層構造のバッファ領域２０を付加した変形バッファ領域３ａを設け、この他は図１と同一に構成したものである。図４の変形バッファ領域３ａは、図１と同一に形成されたｎ型窒化ガリウム インジウム アルミニウム（ＡｌＩｎＧａＮ）から成るｎ型バッファ領域３の上に、多層構造バッファ領域２０を配置することによって構成されている。図４の多層構造バッファ領域２０は、繰返して交互に配置された複数の第１の層２１と複数の第２の層２２とによって構成されている。複数の第１の層２１はＡｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る。複数の第２の層２２はＡｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る。
前記第１の層２１は、ｎ型不純物を無視して次の化学式で示される窒化物半導体からなることが望ましい。
ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ｘ及びｙは、０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値である。
上記第１の層２１は量子力学的トンネル効果を得ることが可能な厚み、例えば１〜１０ｎｍを有していることが望ましい。なお、この実施例では第１の層２１はｎ型ＡｌＮから成り、ｎ型不純物としてＳｉ（シリコン）を含んでいる。しかし、第１の層２１はｎ型不純物を含まない非ドープの窒化物半導体であってもよい。
ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ｘ及びｙは、０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値である。
上記第１の層２１は量子力学的トンネル効果を得ることが可能な厚み、例えば１〜１０ｎｍを有していることが望ましい。なお、この実施例では第１の層２１はｎ型ＡｌＮから成り、ｎ型不純物としてＳｉ（シリコン）を含んでいる。しかし、第１の層２１はｎ型不純物を含まない非ドープの窒化物半導体であってもよい。
前記第２の層２２は、ｎ型不純物を無視して次の化学式で示される窒化物半導体からなることが望ましい。
ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ≦１、ａ＋ｂ≦１、ａ＜ｘを満足させる数値である。
第２の層２２はｎ型不純物としてのシリコン（Ｓｉ）を含むことが望ましい。また、この第２の層２２はｎ型バッファ領域３と同一の窒化物半導体で形成することが望ましく、この実施例ではｎ型ＧａＮから成る。なお、第２の層２２の厚みは第１の層２１よいも厚く且つ量子力学的なトンネル効果が発生しない厚みである１０μｍ以上であることが望ましい。しかし、第２の層２２を量子力学的なトンネル効果が得られる厚さとすること、又は第１の層２１と同一の厚さとすることもできる。
ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ≦１、ａ＋ｂ≦１、ａ＜ｘを満足させる数値である。
第２の層２２はｎ型不純物としてのシリコン（Ｓｉ）を含むことが望ましい。また、この第２の層２２はｎ型バッファ領域３と同一の窒化物半導体で形成することが望ましく、この実施例ではｎ型ＧａＮから成る。なお、第２の層２２の厚みは第１の層２１よいも厚く且つ量子力学的なトンネル効果が発生しない厚みである１０μｍ以上であることが望ましい。しかし、第２の層２２を量子力学的なトンネル効果が得られる厚さとすること、又は第１の層２１と同一の厚さとすることもできる。
変形バッファ領域３ａの多層構造のバッファ領域２０を形成する時には、下側のｎ型バッファ領域３の形成後に、反応室に例えばＴＭＡ（トリメチルアルミニウム）を５０μｍｏｌ／ｍｉｎとシラン（ＳｉＨ４）を２０ｎｍｏｌ／ｍｉｎとアンモニアを０．１４ｍｏｌ／ｍｉｎの割合で流して、厚さ５ｎｍのｎ型ＡｌＮから成る第１の層２１をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、シランとアンモニアの供給は継続し、これ等と共にＴＭＧを５０μｍｏｌ／ｍｉｎの割合で流して厚さ２５ｎｍのｎ型ＧａＮから成る第２の層２２をエピタキシャル成長させる。第１及び第２の層２１，２２の形成工程を２０回繰返して多層構造のバッファ領域２０を得る。図４では図示を簡単にするために第１及び第２の層２１，２２がそれぞれ４層のみ示されている。
図４に示すように多層構造のバッファ領域２０を追加するとバッファ領域３ａの最上面の平坦性が改善される。
なお、図４においてバッファ領域３を省き、多層構造のバッファ領域２０をｐ型シリコン基板１に直接に接触させることもできる。即ち、図１、及び図６〜図９のバッファ領域３の代わりに図４の多層構造のバッファ領域２０を設けることができる。図４の多層構造のバッファ領域２０をｐ型シリコン基板１に直接に接触させる場合には、第１及び第２の層２１，２２の両方にｎ型不純物を添加することが望ましい
なお、図４においてバッファ領域３を省き、多層構造のバッファ領域２０をｐ型シリコン基板１に直接に接触させることもできる。即ち、図１、及び図６〜図９のバッファ領域３の代わりに図４の多層構造のバッファ領域２０を設けることができる。図４の多層構造のバッファ領域２０をｐ型シリコン基板１に直接に接触させる場合には、第１及び第２の層２１，２２の両方にｎ型不純物を添加することが望ましい
図５に示す実施例３の発光ダイオードは、図１のｐ型シリコン基板１とｎ型バッファ領域３との間にアルミニウムを含む窒化物半導体から成る介在層１１を配置し、且つｎ型バッファ領域３をｎ型クラッド層として兼用した他は図１と同一に構成したものである。図５では介在層１１とｎ型バッファ領域３との組合せが変形バッファ領域３ｂとして示され、活性層１４とＩｎＧａＮから成るｐ型窒化物半導体領域１５ａとの組合せが主半導体領域４ａとして示されている。
介在層１１は、次の化学式で示される窒化物半導体からなることが望ましい。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ及びｙは０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１を満足する数値である。この実施例３では、介在層１１にｎ型不純物が含まれていない。しかし、介在層１１にｎ型不純物を含めることもできる。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ及びｙは０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１を満足する数値である。この実施例３では、介在層１１にｎ型不純物が含まれていない。しかし、介在層１１にｎ型不純物を含めることもできる。
介在層１１は、ｎ型バッファ領域３の抵抗率よりも高い抵抗率を有する膜である。この介在層１１は１〜６０ｎｍの範囲の厚みを有していることが望ましく、また、量子力学的トンネル効果を得ることができる例えば１〜１０ｎｍの厚みを有していることがより望ましく、また、２〜３ｎｍ程度の厚さを有していることが最も望ましい。介在層１１が量子力学的トンネル効果を得ることができる厚みを有している場合には、ｎ型窒化物半導体領域から成るｎ型バッファ領域３とｐ型シリコン基板１との間の導電性に対して介在層１１を実質的に無視できる。従って、ｐ型シリコン基板１内のキャリア（電子）は、ｎ型バッファ領域３とｐ型シリコン基板１との間のヘテロ接合界面に存在する界面準位Ｅｔを経由してｎ型窒化物半導体領域から成るｎ型バッファ領域３に良好に注入される。この結果、実施例１と同様に、ｐ型シリコン基板１とｎ型バッファ領域３との間のヘテロ接合の電位障壁が小さくなり、発光ダイオードの駆動電圧の大幅な低減が可能となる。介在層１１は、これとｐ型シリコン基板１との間の格子定数の差が、ｎ型バッファ領域３又は主半導体領域４〜４ｃとｐ型シリコン基板１との間の格子定数の差よりも小さい材料であることが特性上望ましい。また、介在層１１は、これとｐ型シリコン基板１との間の熱膨張係数の差が、ｎ型バッファ領域３又は主半導体領域４〜４ｃとｐ型シリコン基板１との間の熱膨張係数の差よりも小さい材料であることが特性上望ましい。
図６に示す実施例４の発光ダイオードは、変形された第１の電極５ａを有し、この他は図１と同一に構成されている。
図６の第１の電極５ａは、主半導体領域４の表面即ちｐ型窒化物半導体層１５の表面のほぼ全体に形成された酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＺｎＯ２）の混合物即ちＩＴＯ等から成る光透過性導電膜５１と、この導電膜５１の表面上のほぼ中央部分に形成されたボンディングパッド電極と呼ぶこともできる接続用金属層５２とから成る。
光透過性導電膜５１は１０ｎｍ程度の厚みを有し、ｐ型窒化物半導体層１５に抵抗性接触している。接続用金属層５２は、Ｎｉ（ニッケル）、Ａｕ（金）、Ａｌ（アルミニウム）等の金属から成り、図示されていないワイヤのボンディングを許す厚みに形成されている。この接続用金属層５２は導電膜５１よりも厚いので、主半導体領域４で発生した光を実質的に透過させない。図示はされていないが、接続用金属層５２の形成時又はこの後の工程で接続用金属層５２の金属が導電膜５１又は導電膜５１と主半導体領域４の表面の一部に拡散した領域が存在し、金属層５２と主半導体領域４との間にショットキー障壁が形成されている。
第１の電極５ａの電位が第２の電極６の電位よりも高い順方向電圧が第１及び第２の電極５ａ、６間に印加されている時には、導電性膜５１から主半導体領域４に電流が流れ込む。接続用金属層５２は主半導体領域４にショットキー接触しているので、ショットキー障壁によって電流が抑制され、接続用金属層５２と主半導体領域４との間のショットキー障壁を介して電流がほとんど流れない。このため、導電性膜５１から主半導体領域４の外周側部分に流入する電流成分が第１及び第２の電極５ａ、６間の電流の大部分を占める。主半導体領域４の外周側部分を流れる電流に基づいて発生した光は光不透過性の接続用金属層５２に妨害されずに光透過性導電膜５１の上方に取り出される。
既に説明したように、ショットキー障壁は温度の上昇に従って劣化し、ショットキー障壁を通るリーク電流が大きくなる。図６の実施例４の発光ダイオードは図１の実施例１の発光ダイオードと同様にｐ型シリコン基板１を使用して構成したものであるので、実施例１と同様に順方向の駆動電圧が比較的小さく、電力損失及び発熱が従来のｎ型シリコン基板を使用していたものに比べて小さい。このため、シリコン基板１及び主半導体領域４の発熱に基づく接続用金属層５２と主半導体領域４との間のショットキー障壁の劣化が抑制され、ショットキー障壁を通る電流が少なくなる。この結果、第１及び第２の電極５ａ、６間の電流が従来のｎ型シリコン基板を使用した発光ダイオードと同一の場合には、全電流に対する主半導体領域４の外周側部分を流れる電流の割合が大きくなり、発光効率が従来のｎ型シリコン基板を使用した発光ダイオードのそれよりも大きくなる。また、図６の主半導体領域４及びシリコン基板１の発熱が従来のｎ型シリコン基板を使用した発光ダイオードの発熱と同一でよい場合には、従来よりも大きな電流を主半導体領域４の外周側部分に流すことができ、発光効率が大きくなる。
この実施例４においても、ｐ型シリコン基板１に基づく効果が実施例１同様に得られる。
なお、図６の変形された第１の電極５ａの構成を図４及び図５に示す実施例２及び３の発光ダイオードにも適用できる。
この実施例４においても、ｐ型シリコン基板１に基づく効果が実施例１同様に得られる。
なお、図６の変形された第１の電極５ａの構成を図４及び図５に示す実施例２及び３の発光ダイオードにも適用できる。
図７に示す実施例５の発光ダイオードは、図６の実施例４の発光ダイオードの第１の電極５ａと主半導体領域４との間にｎ型補助窒化物半導体層５３を付加し、この他は図６と同一に構成したものである。ｎ型補助窒化物半導体層５３はｎ型不純物を無視して次の化学式で示される材料からなることが望ましい。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ及びｙは ０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
図７の実施例５のｎ型補助窒化物半導体層５３は上記化学式におけるｘ＝０、ｙ＝０に相当するｎ型ＧａＮから成る。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ及びｙは ０≦ｘ＜１、０≦ｙ＜１を満足する数値である。
図７の実施例５のｎ型補助窒化物半導体層５３は上記化学式におけるｘ＝０、ｙ＝０に相当するｎ型ＧａＮから成る。
図７で付加されたｎ型補助窒化物半導体層５３の一方の主面はｐ型窒化物半導体層１５に接触し、他方の主面は光透過性導電膜５１に接触している。光透過性導電膜５１がＩＴＯから成る場合は、ＩＴＯがｎ型半導体と同様な特性を有するので、導電膜５１とｎ型補助窒化物半導体層５３とのオーミック接触の抵抗値が極めて低くなり、ここでの電力損失が小さくなり、順方向駆動電圧が更に低くなり、発光効率が向上する。
ｎ型補助窒化物半導体層５３とｐ型窒化物半導体層１５との間のｐｎ接合が順方向電流を妨害することを防ぐために、ｎ型補助窒化物半導体層５３の厚みを１〜３０ｎｍ、より好ましくは５〜１０ｎｍにすることが望ましい。また、ｎ型補助窒化物半導体層５３の厚みは量子力学的トンネル効果が得られる厚みであることが望ましい。
図７の第１及び第２の電極５ａ、６間に順方向電圧を印加すると、導電膜５１からｎ型補助窒化物半導体層５３を介してｐ型窒化物半導体層１５に電流が流れ込む。この実施例５では、ｎ型補助窒化物半導体層５３を介した状態でのｐ型補助窒化物半導体層１５と導電膜５１との間の順方向電圧降下が図６のｐ型補助窒化物半導体層１５と導電膜５１との間の順方向電圧降下よりも小さい。従って、順方向駆動電圧を下げることが可能になり、発光効率が向上する。
図７の第１の電極５ａの構造及びｎ型補助窒化物半導体層５３を図４及び図５の実施例２及び３にも適用できる。
図８に示す実施例６のトランジスタは、図１の発光ダイオードのための主半導体領域４をトランジスタのための主半導体領域４ｂに置き換え、この他は図１と同一に構成したものである。この図８において、主半導体領域４ｂのｎ型ＧａＮから成るｎ型窒化物半導体領域１３及びこれよりも下側の構成は図１と同一である。トランジスタを構成するために主半導体領域４ｂは、コレクタ領域として機能するｎ型窒化物半導体領域１３の他に、この上にエピタキシャル成長されたｐ型窒化物半導体から成るベース領域３１とこの上にエピタキシャル成長されｎ型窒化物半導体から成るエミッタ領域３２を有する。ベース領域３１にはベース電極３３が接続され、エミッタ領域３２には第１の電極としてのエミッタ電極３４が接続されている。ｐ型シリコン基板１の下面の電極６はコレクタ電極として機能する。
図８のトランジスタはｎｐｎ型トランジスタであるので、これをオン駆動する時には、コレクタ電極６を最も高い電位とし、コレクタ電極６側からエミッタ電極３４側に向って電流を流す。このトランジスタにおいても、２つの電極６，３４間のオン時の電圧降下を図１と同様に低減することができる。
図９に示す実施例７の絶縁ゲート型電界効果トランジスタは、図１の発光ダイオードのための主半導体領域４を電界効果トランジスタのための主半導体領域４ｃに置き換え、この他は図１と同一に構成したものである。図９の主半導体領域４ｃには図１と同一のｎ型ＧａＮから成るｎ型窒化物半導体領域１３が設けられている。図９において、ｎ型窒化物半導体領域１３はドレイン領域として機能する。ｎ型窒化物半導体領域１３の中にはｐ型不純物を導入することによってｐ型窒化物半導体から成るボディ領域４１が設けられ、このボディ領域４１の中にｎ型不純物を導入することによってｎ型窒化物半導体から成るソース領域４２が設けられている。ソース領域４２とドレイン領域としてのｎ型窒化物半導体領域１３との間のボディ領域４１の表面上に絶縁膜４３を介してゲート電極４４が配置されている。ソース領域４２には第１の電極としてのソース電極４５が接続されている。ｐ型シリコン基板１の下面の第２の電極６はドレイン電極として機能する。
図９の電界効果トランジスタにおいても、オン駆動時におけるソース電極４５とドレイン電極６間の電圧降下が小さくなる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）図６及び図７の発光ダイオードのバッファ領域３、図８のトランジスタのバッファ領域３、及び図９の電界効果トランジスタのバッファ領域３を、図４のバッファ領域３ａ又は図５のバッファ領域３ｂに置き換えることができる。
（２）図８及び図９のバッファ領域３をコレクタ領域又はドレイン領域として兼用することができる。
（３）図４、図６、図７図８、及び図９において、バッファ領域３とｐ型シリコン基板１との間に図５と同様なＡｌＮ等からなる量子力学的トンネル効果を有する介在層１１を配置することができる。即ち、図４、図６、図７図８、及び図９において、鎖線１１’とｐ型シリコン基板１との間をＡｌＮ等からなる量子力学的トンネル効果を有する介在層とすることができる。
（４）各実施例のバッファ領域３，３ａ、３ｂに更に別の半導体層を付加することができる。
（５）各実施形態では、バッファ領域３，３ａ、３ｂにＩｎが含まれているが、Ｉｎを含まない層とすることができる。
（６）本発明を、ｐｎ接合を有する整流ダイオードやショットキバリア電極を有するショットキバリアダイオードに適用することができる。また、基板１の厚さ方向に電流が流れる全ての半導体素子に本発明を適用することができる。
（１）図６及び図７の発光ダイオードのバッファ領域３、図８のトランジスタのバッファ領域３、及び図９の電界効果トランジスタのバッファ領域３を、図４のバッファ領域３ａ又は図５のバッファ領域３ｂに置き換えることができる。
（２）図８及び図９のバッファ領域３をコレクタ領域又はドレイン領域として兼用することができる。
（３）図４、図６、図７図８、及び図９において、バッファ領域３とｐ型シリコン基板１との間に図５と同様なＡｌＮ等からなる量子力学的トンネル効果を有する介在層１１を配置することができる。即ち、図４、図６、図７図８、及び図９において、鎖線１１’とｐ型シリコン基板１との間をＡｌＮ等からなる量子力学的トンネル効果を有する介在層とすることができる。
（４）各実施例のバッファ領域３，３ａ、３ｂに更に別の半導体層を付加することができる。
（５）各実施形態では、バッファ領域３，３ａ、３ｂにＩｎが含まれているが、Ｉｎを含まない層とすることができる。
（６）本発明を、ｐｎ接合を有する整流ダイオードやショットキバリア電極を有するショットキバリアダイオードに適用することができる。また、基板１の厚さ方向に電流が流れる全ての半導体素子に本発明を適用することができる。
本発明は発光ダイオード、トランジスタ、及び電界効果トランジスタ及び整流ダイオード等の半導体素子に利用可能なものである。
Claims (14)
- 導電性を有しているｐ型シリコン基板と、
前記ｐ型シリコン基板の一方の主面上に形成されたｎ型窒化物半導体領域と、
前記ｎ型窒化物半導体領域の上に配置された半導体素子の主要部を形成するための主半導体領域と、
前記主半導体領域に接続された第１の電極と、
前記ｐ型シリコン基板の他方の主面に接続された第２の電極と
を備えていることを特徴とする窒化物系半導体素子。 - 前記ｎ型窒化物半導体領域は、該ｎ型窒化物半導体領域から前記ｐ型シリコン基板に向う電流通路を形成することが可能な状態に前記ｐ型シリコン基板に接触していることを特徴とする請求項１記載の窒化物系半導体素子。
- 前記ｎ型窒化物半導体領域は
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ，
ここで、ａ及びｂは ０≦ａ＜１、
０≦ｂ＜１
を満足する数値、
で示される材料にｎ型不純物が添加されたものであることを特徴とする請求項１記載の窒化物系半導体素子。 - 更に、前記ｎ型窒化物半導体領域と前記ｐ型シリコン基板との間に配置され且つ量子力学的トンネル効果を得ることが可能な厚みを有し且つ前記ｎ型窒化物半導体領域よりも大きい抵抗率を有する材料で形成されている介在層を備えていることを特徴とする請求項１記載の室化物系半導体素子。
- 前記介在層の材料は、アルミニウムを含む窒化物半導体であることを特徴とする請求項４記載の窒化物系半導体素子。
- 前記ｎ型窒化物半導体領域は
化学式 ＡｌａＩｎｂＧａ１−ａ−ｂＮ，
ここで、ａ及びｂは ０≦ａ＜１、
０≦ｂ＜１、
を満足する数値、
で示される材料にｎ型不純物が添加されたものであり、且つ
前記介在層は、
化学式 ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ，
ここで、ｘ及びｙは ０＜ｘ≦１、
０≦ｙ＜１、
０＜ｘ＋ｙ≦１、
ａ＜ｘ
を満足する数値、
で示される材料から成ることを特徴とする請求項５記載の窒化物系半導体素子。 - 更に、前記ｎ型窒化物半導体領域と前記主半導体領域との間に配置された多層構造のバッファ領域を有し、前記多層構造のバッファ領域が、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る複数の第２の層とから成り、前記第１の層と前記第２の層とが交互に積層されていることを特徴とする請求項１記載の窒化物系半導体素子。
- 前記ｎ型窒化物半導体領域は、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体から成る複数の第２の層とから成り、前記第１の層と前記第２の層とが交互に積層されている多層構造のバッファ領域であることを特徴とする請求項１記載の窒化物系半導体素子。
- 前記第１の層は
化学式 ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ｘ及びｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料から成り且つ量子力学的トンネル効果を得ることが可能な厚みを有しており、
前記第２の層は、
化学式 ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、０≦ａ＜１、
０≦ｂ≦１、
ａ＋ｂ≦１、
ａ＜ｘ
を満足させる数値、
で示される材料から成ることを特徴とする請求項７又は８記載の窒化物系半導体素子。 - 前記主半導体領域は発光ダイオ−ドを形成するための領域であって、少なくとも活性層とこの活性層の上に配置されたｐ型窒化物半導体層とを有しており、前記第１の電極は前記ｐ型窒化物半導体層に電気的に接続されたアノード電極であり、前記第２の電極はカソード電極であることを特徴とする請求項１記載の窒化物系半導体素子。
- 前記第１の電極は前記ｐ型窒化物半導体層に電気的に接続された光透過性を有する導電膜と、前記導電膜の表面の一部の上に形成された接続用金属層とから成ることを特徴とする請求項１０記載の窒化物系半導体素子。
- 前記主半導体領域は、更に、前記ｐ型窒化物半導体層の上に配置されたｎ型窒化物半導体層を有し、
前記導電膜は前記ｎ型窒化物半導体層に接続されていることを特徴とする請求項１１記載の窒化物系半導体素子。 - 前記主半導体領域はトランジスタを構成するための領域であって、少なくともｐ型ベ−ス領域とｎ型エミッタ領域とを有し、前記第１の電極は前記ｎ型エミッタ領域に電気的に接続されたエミッタ電極であり、前記第２の電極はコレクタ電極であり、更に、前記ｐ型ベ−ス領域に電気的に接続されたベ−ス電極を有していることを特徴とする請求項１記載の窒化物系半導体素子。
- 前記主半導体領域は絶縁ゲ−ト型電界効果トランジスタを構成するための領域であって、少なくともｐ型ボデイ領域と該ｐ型ボデイ領域に隣接配置されたｎ型ソ−ス領域とを有し、前記第１の電極は前記ｎ型ソ−ス領域に電気的に接続されたソ−ス電極であり、前記第２の電極はドレイン電極であり、更に、ゲート電極を有していることを特徴とする請求項１記載の窒化物系半導体素子。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003331881 | 2003-09-24 | ||
| JP2003331881 | 2003-09-24 | ||
| JP2004093515 | 2004-03-26 | ||
| JP2004093515 | 2004-03-26 | ||
| PCT/JP2004/013819 WO2005029587A1 (ja) | 2003-09-24 | 2004-09-22 | 窒化物系半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005029587A1 true JPWO2005029587A1 (ja) | 2006-11-30 |
| JP3940933B2 JP3940933B2 (ja) | 2007-07-04 |
Family
ID=34380359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514103A Active JP3940933B2 (ja) | 2003-09-24 | 2004-09-22 | 窒化物系半導体素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7675076B2 (ja) |
| JP (1) | JP3940933B2 (ja) |
| TW (1) | TWI243399B (ja) |
| WO (1) | WO2005029587A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100481540C (zh) | 2004-02-24 | 2009-04-22 | 昭和电工株式会社 | 基于氮化镓的化合物半导体多层结构及其制造方法 |
| JP5136765B2 (ja) | 2005-05-02 | 2013-02-06 | 日亜化学工業株式会社 | 窒化物系半導体素子及びその製造方法 |
| JP2006339629A (ja) * | 2005-05-02 | 2006-12-14 | Nichia Chem Ind Ltd | 半導体素子 |
| KR100734881B1 (ko) * | 2005-12-08 | 2007-07-03 | 한국전자통신연구원 | 측면 반사경을 이용한 실리콘 발광소자 |
| CA2712148C (en) * | 2008-01-16 | 2012-08-07 | National University Corporation Tokyo University Of Agriculture And Tech Nology | Method for producing a laminated body having a1-based group-iii nitride single crystal layer, laminated body produced by the method, method for producing a1-based group-iii nitride single crystal substrate employing the laminated body, and aluminum nitride single crystal substrate |
| EP2270881B1 (en) | 2008-04-30 | 2016-09-28 | LG Innotek Co., Ltd. | Light-emitting element and a production method therefor |
| KR101405742B1 (ko) * | 2010-02-24 | 2014-06-10 | 엘지이노텍 주식회사 | 반도체 발광소자 |
| JP2011222804A (ja) * | 2010-04-12 | 2011-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US9029867B2 (en) | 2011-07-08 | 2015-05-12 | RoseStreet Labs Energy, LLC | Multi-color light emitting devices with compositionally graded cladding group III-nitride layers grown on substrates |
| DE102011108080B4 (de) * | 2011-07-21 | 2015-08-20 | Otto-Von-Guericke-Universität Magdeburg | Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung |
| US9054232B2 (en) * | 2012-02-28 | 2015-06-09 | Koninklijke Philips N.V. | Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs |
| KR20150014641A (ko) * | 2013-07-30 | 2015-02-09 | 서울반도체 주식회사 | 질화갈륨계 다이오드 및 그 제조 방법 |
| CN105374912B (zh) * | 2015-10-28 | 2017-11-21 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679965A (en) * | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
| US5858826A (en) * | 1996-01-16 | 1999-01-12 | United Microelectronics Corporation | Method of making a blanket N-well structure for SRAM data stability in P-type substrates |
| JPH1117742A (ja) | 1997-06-24 | 1999-01-22 | Toshiba Corp | 分散ネットワークコンピューティングシステム、及び同システムに用いられる情報交換方法、この方法を格納した記憶媒体 |
| JP3436152B2 (ja) * | 1997-10-10 | 2003-08-11 | 豊田合成株式会社 | ＧａＮ系の半導体素子 |
| JP2000004047A (ja) * | 1998-06-16 | 2000-01-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2001044209A (ja) * | 1999-07-27 | 2001-02-16 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置の製造方法 |
| US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| JP4240752B2 (ja) * | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP2002190621A (ja) * | 2000-10-12 | 2002-07-05 | Sharp Corp | 半導体発光素子およびその製造方法 |
| US6649287B2 (en) * | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| JP3453558B2 (ja) * | 2000-12-25 | 2003-10-06 | 松下電器産業株式会社 | 窒化物半導体素子 |
| JP2002208729A (ja) * | 2001-01-11 | 2002-07-26 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| US6552398B2 (en) * | 2001-01-16 | 2003-04-22 | Ibm Corporation | T-Ram array having a planar cell structure and method for fabricating the same |
| WO2002103814A1 (en) * | 2001-06-15 | 2002-12-27 | Cree, Inc. | Gan based led formed on a sic substrate |
| JP4058590B2 (ja) * | 2001-06-29 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子 |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| JP2003249642A (ja) * | 2002-02-22 | 2003-09-05 | Fuji Xerox Co Ltd | ヘテロ接合半導体素子及びその製造方法 |
| US6759689B2 (en) * | 2002-08-07 | 2004-07-06 | Shin-Etsu Handotai Co., Ltd. | Light emitting element and method for manufacturing the same |
| JP2004266039A (ja) * | 2003-02-28 | 2004-09-24 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| WO2005015642A1 (ja) * | 2003-08-08 | 2005-02-17 | Sanken Electric Co., Ltd. | 半導体装置及びその製造方法 |
-
2004
- 2004-09-16 TW TW093128027A patent/TWI243399B/zh active
- 2004-09-22 WO PCT/JP2004/013819 patent/WO2005029587A1/ja active Application Filing
- 2004-09-22 JP JP2005514103A patent/JP3940933B2/ja active Active
-
2006
- 2006-03-15 US US11/375,964 patent/US7675076B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005029587A1 (ja) | 2005-03-31 |
| JP3940933B2 (ja) | 2007-07-04 |
| US7675076B2 (en) | 2010-03-09 |
| TW200522138A (en) | 2005-07-01 |
| US20060157730A1 (en) | 2006-07-20 |
| TWI243399B (en) | 2005-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4168284B2 (ja) | 窒化物系半導体素子 | |
| JP3952210B2 (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP4954536B2 (ja) | 窒化物半導体発光素子 | |
| JP5136765B2 (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP4895587B2 (ja) | 窒化物半導体発光素子 | |
| JP2008526014A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP3940933B2 (ja) | 窒化物系半導体素子 | |
| JP4178410B2 (ja) | 半導体発光素子 | |
| JP2008078297A (ja) | ＧａＮ系半導体発光素子 | |
| JP5162809B2 (ja) | 窒化物半導体素子 | |
| JP4058595B2 (ja) | 半導体発光素子及びその製造方法 | |
| US7713770B2 (en) | Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby | |
| JPH09326508A (ja) | 半導体光素子 | |
| JP4058592B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP4058593B2 (ja) | 半導体発光素子 | |
| JP2006339629A (ja) | 半導体素子 | |
| JP4058594B2 (ja) | 半導体発光素子 | |
| US20240178326A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP3777869B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4055794B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2007149984A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2003115606A (ja) | 半導体発光素子 | |
| JP5800252B2 (ja) | Ｌｅｄ素子 | |
| JP2006040964A (ja) | 半導体発光素子 | |
| JP2001345477A (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3940933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |