JPWO2005001940A1 - 電界効果トランジスタ - Google Patents

Abstract

有機ＦＥＴ１は、基板２上にゲート絶縁膜４１及び改質層４３がこの順に形成され、更にその上に一定の間隔をおいて配置されたソース電極６及びドレイン電極８を有しており、且つ、これらの電極６，８の上方及び間に有機半導体層１０が形成されたものである。ゲート絶縁膜４１上に固着され且つ有機半導体層１０に被着された改質層４３は、特定のシアノ基含有化合物が含有されて成るもの、又は、特定のシアノ基含有化合物のみから成るものである。

Description

本発明は、電界効果トランジスタ（ＦＥＴ；ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、特に、有機物質を含有して成る半導体層を備えるＦＥＴに関する。

一般に、有機半導体を利用した薄膜有機ＦＥＴは、有機半導体層が印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成され得るので、無機半導体を用いたＦＥＴに比して格段に安価である。また、大面積で且つ軽薄な集積回路を平易に形成できる可能性があり、液晶ディスプレイ、有機ＥＬディスプレイ、ＩＣカード等への応用が期待されている。

近年、有機半導体のキャリア移動度が向上し、アモルファスシリコンに匹敵する程度の移動度を発現し得るものが見出されており、そのような高い移動度を有する有機半導体を用いたＦＥＴの実用化研究が盛んに進められている。具体的には、高移動度を発現する有機材料としては、ペンタセン、ポリアルキルチオフェン等が得られるようになっており、有機ＦＥＴの開発に大きな進展が認められる。

ただし、これらの材料をもってしても、アモルファスシリコン並みの移動度が得られるのは、分子性の物質で且つ単結晶にしたときのみである。しかし、有機半導体層全体を単結晶で構成する場合、大面積で安価な集積回路を作製することは極めて困難である。一方、多結晶及び非晶質である高分子の有機半導体は、例えば結晶粒界でのキャリアの散乱による損失のため、単結晶の場合に比して移動度が桁違いに小さく、実用化に十分に耐え得るものではない。よって、多結晶化、換言すれば結晶欠陥の発生を抑制するために、有機半導体層中の不純物濃度を可能な限り低減すべく材料の精製に多大な労力が払われている。

このような不都合を解消すべく、ＦＥＴ構造におけるゲート絶縁膜の材料としてシアノエチルプルランを用いることにより、有機半導体層であるセクシチオフェン蒸着膜の移動度を向上させる提案がなされている（特許文献１参照）。

特許第２９８４３７０号公報

しかし、本発明者らは、シアノエチルプルランをゲート絶縁膜に用いた上記従来の有機ＦＥＴの特性について詳細な検討を行ったところ、以下に示す問題点があること見出した。上述した特許文献１に記載の通り、シアノエチルプルランをゲート絶縁膜として用いるとドレイン電流を増大させ得るものの、ゲート電圧の変化に対するドレイン電流の増減の追従性（応答性）及び安定性が十分ではない。具体的には、本発明者らの追試によれば、ゲート電圧印加後、ドレイン電流が安定するまでに数十秒以上経過してしまうことが判明した。また、一旦緩やかに増加したドレイン電流が、時間の経過と共に減少に転じてしまうといった不安定な挙動が観測された。

ドレイン電流のゲート電圧に対する応答性、及び安定性がこのように不十分であると、ゲート電圧によってソース電極とドレイン電極間に流れる電流を所望に制御することが現実的に極めて困難となってしまい、要求されるトランジスタ特性を得ることが実質的に不可能となってしまう。言い換えれば、シアノエチルプルランをゲート絶縁膜に用いた従来の有機ＦＥＴは、ドレイン電流の増大効果が著しく、従来の構成のままでは実用的な有機ＦＥＴを実現できない懸念がある。

また、このような有機ＦＥＴ以外の従来の有機ＦＥＴでも、有機半導体層の固有の特質として、一旦流通した電流が経時的に（例えば数秒〜数分で）徐々に減少してしまうという不都合があり、しかも、移動度が低いために十分なドレイン電流を得ることも極めて困難であった。

そこで、本発明はかかる事情に鑑みてなされたものであり、ゲート電圧印加後のドレイン電流の経時的変化を抑え、長時間にわたって安定したドレイン電流を得ることができるＦＥＴを提供することを目的とする。

上記目的を達成するため、本発明者らは有機半導体層に接するゲート絶縁膜の物性に着目し鋭意研究を実施した結果、有機半導体層とゲート絶縁膜との「界面」又はその近傍に、絶縁性を担保させる目的ではなく且つドレイン電流を単に増大させる目的ではなく、ある特定の物質を介在させることにより、従来とは異なるドレイン電流−ゲート電圧特性が発現されることを見出した。本発明者らはこの知見に基づいて更に研究を進め、本発明を完成するに至った。

すなわち、本発明によるＦＥＴは、基体の一側に形成されたゲート電極と、基体の一側に形成されたソース電極と、基体の一側に形成されたドレイン電極と、ゲート電極とソース電極及びドレイン電極との間に形成された絶縁層と、ソース電極及びドレイン電極の周囲（周辺）に形成された有機半導体層と、絶縁層と有機半導体層との間に被着されており、且つ、分子中にシアノ基を有する化合物を含有して成る改質層とを備えることを特徴とする。なお、基体がゲート電極を兼ねるものであってもよい。或いは、改質層が、絶縁層と有機半導体層との間に被着されており、且つ、分子中にシアノ基を有する化合物のみから成るものであってもよい。

このような構成を有するＦＥＴによれば、絶縁層と有機半導体層との間に介在するように設けられた改質層が分子中にシアノ基を有する化合物（以下、「特定のシアノ基含有化合物」という）を含むことにより、経時的に安定したドレイン電流が得られることが確認された。

こうした作用効果が奏されるメカニズムの詳細については、未だ明らかになっていないものの、絶縁層と改質層の積層順を逆にした構造、つまり改質層と有機半導体層との間に絶縁層を設けた場合には有意な効果が得られなかったことに鑑みると、有機半導体層と改質層との界面における有機半導体層を構成する部材と特定のシアノ基含有化合物との相互作用によるものと考えられる。

より具体的には、本発明者らが、改質層を備えないＦＥＴつまりシリコンの熱酸化膜（ＳｉＯ_２膜）から成る絶縁層上にペンタセン等から成る有機半導体層が直接形成されたＦＥＴに対し、後述する方法でドレイン電流−時間特性を測定したところ、時間の経過と共にドレイン電流が顕著に減少することが確認された。また、このようなドレイン電流の減少傾向は、ゲート電極に逆バイアスを印加することにより解消（復帰）することが判明した。これらより、ドレイン電流が流れると、有機半導体層のトラップ準位に電荷が捕獲され易くなり、その電荷によってチャネル内のキャリアがクーロン散乱を被ること主因となってドレイン電流が顕著に減少してしまうものと推定される。ただし、作用はこれらに限定されない。

これに対し、改質層に特定のシアノ基含有化合物が含まれると、有機半導体層のトラップ準位に捕獲され得る電荷が、有機半導体層と絶縁層との界面近傍から特定のシアノ基含有化合物へ注入されるような電荷移動が引き起こされるものと推測される。これにより、チャネル内のキャリアがクーロン散乱を受ける程度が激減され、もって経時的なドレイン電流の顕著な減少が防止されるものと考えられる。ただし、作用はこれに限定されない。

また、このような構造のＦＥＴの製造では、改質層の上に有機半導体層を結晶成長等させるが、この場合、改質層の上面がニュークリエーションのフィールドとなる。従来は、絶縁層がニュークリエーションフィールドであることから、有機半導体層の上記界面近傍での結晶性及び結晶の形態が従来と異なる様相を呈している可能性もあり、これが上述したドレイン電流の安定化に寄与している可能性もあると推定される。ただし、作用はこれらに限定されない。

具体的には、改質層は、それに含まれる特定のシアノ基含有化合物が下記（化学式１）で表されるものであると好ましい。

なお、式中、Ｒ^１は炭素数ｋが１〜２０のアルキレン基又はポリメチレン基を示し、該アルキレン基及び該ポリメチレン基はエーテル結合を有していてもよく、ｎは１〜２ｋの整数を示し、Ｒ^２、Ｒ^３、及びＲ^４は、それぞれ独立に炭素数が１〜２０の有機基を示し且つＲ^２、Ｒ^３、及びＲ^４のうち少なくとも一つが炭素数１〜５のアルコキシ基又は炭素数１〜２０のアルキル鎖を有するアルキルアミノ基であり、ＭはＳｉ、Ｔｉ及びＡｌのうち少なくとも一種の原子を示す。なお、ＭがＳｉ又はＴｉのときはｍ＝１であり、ＭがＡｌのときはｍ＝０である。

本発明者らの知見によれば、特定のシアノ基含有化合物の種類及び改質層におけるその含有濃度によっては、有機半導体層から改質層中への電荷移動が過剰となる傾向にあることが推測される。こうなると、チャネル近傍の電荷状態が不安定となってしまい、その結果としてドレイン電流が不安定になるものと考えられる。

これに対し、特定のシアノ基含有化合物のうち（化学式１）で表されるものは、言わばシアノ基で変性されたシランカップリング剤であるが、これを改質層に用いることにより、改質層への過剰な電荷注入が適度に抑止され、その結果、チャネル近傍の電荷状態が不安定となることを抑制できるものと考えられる。

殊に、改質層は、特定のシアノ基含有化合物として２−シアノエチルトリエトキシシランを含有して成るものであるとより好ましい。２−シアノエチルトリエトキシシランは特定のシアノ基含有化合物のなかでも工業上利用性及び市場での入手が比較的簡易であると共に、これを用いることにより、ドレイン電流の安定性を十分に高めることが可能となる。

さらに、改質層は、特定のシアノ基含有化合物の含有濃度が好ましくは８３質量％未満、より好ましくは５〜５０質量％のものであることが望ましい。

この含有濃度が８３質量％以上であると、一定のゲート電圧を継続的に印加したときに、ドレイン電流が経時的に極端に増大／減少する傾向にあり、その結果、ドレイン電流の変化幅が顕著に大きくなってしまう。これは、特定のシアノ基含有化合物が適度に希釈された状態で改質層に含まれることにより、有機半導体層から改質層への過剰な電荷注入が抑制されるためと考えられる。また、この含有濃度が５〜５０質量％であると、ドレイン電流の変動をより一層抑制できると共に、有機半導体層の移動度が有意且つ十分に高められる傾向にあり、ドレイン電流を十分に増大できる。

またさらに、改質層は、厚さが好ましくは０．５〜５００ｎｍ、より好ましくは０．５〜１００ｎｍのものであると好適である。

この厚さが、０．５ｎｍ未満となると、厚さの面内均一性が十分に高められた改質層を形成させることが困難となる傾向にある。ただし、層厚が均一であることが望ましいが、改質層にはピンホール等の微小な欠陥部位が生じていても構わない。

一方、本発明者らは、上述した過剰な電荷注入が生じ得ると考えられる条件、具体的には従来のようにシアノエチルプルランを絶縁層に用い、そのシアノエチルプルラン膜の厚さを種々変化させ、その上にペンタセンから成る有機半導体層を被着せしめた構造を有する有機ＦＥＴを作製した。そして、得られた各有機ＦＥＴについて、後述する静電容量−ゲート電圧特性を測定した。また、一定のドレイン電圧を印加した状態でドレイン電流の経時変化を測定した。

それらの結果、ゲート電極に負バイアスのゲート電圧を印加した時の静電容量が、正バイアスのゲート電圧を印加した状態の静電容量の２倍を超える値となるようなＦＥＴの場合、ドレイン電流の変動が十分に抑えられず、そのときのシアノエチルプルランの膜厚は、１０００ｎｍ程度であることが確認された。これに基づくと、改質層の厚さがおそらく５００ｎｍ程度を超えると、ＦＥＴにおける静電容量のゲート電圧依存性を十分に低く抑え難くなり、ドレイン電流の変動を十分に防止できない傾向にあると想定される。これは、改質層の厚さが過度に大きくなると、上述したような改質層への過剰な電荷注入が生じ易くなることが主因の一つと推定される。

すなわち、下記（数式１）で表される関係を満たすと好適である。
Ｃ_ｍａｘ≦Ｃ_ｍｉｎ×２

式中、Ｃ_ｍｉｎは当該ＦＥＴの静電容量−ゲート電圧特性における静電容量の最小値を示し、Ｃ_ｍａｘは当該ＦＥＴの静電容量−ゲート電圧特性における静電容量の最大値を示す。

ここで、本発明における「静電容量−ゲート電圧特性」（いわゆるＣ−Ｖ特性）は、ゲート電極に１０Ｖから−１０Ｖまでの負バイアスを連続的に印加し、そのときに測定されるソース電極又はドレイン電極とゲート電極との間の静電容量を１Ｈｚ〜１ｋＨｚの測定周波数で測定することにより得られるものである。なお、Ｃ_ｍｉｎは通常はゲート電極に正バイアスがかかるときに得られる静電容量である。また、この特性を測定する際のＦＥＴの構成としては、ゲート電極がソース電極又はドレイン電極と対向するように配置されていてもいなくてもいずれでもよい。

或いは、ドレイン電流−ゲート電圧特性から求められるドレイン電流の変化率曲線が極値を有するもの、一次微分が実質的に正のもの、又は、ゲート電圧を印加してから１０秒経過後の変化率が１を超えるものであると有用である。

ここで、本発明における「ドレイン電流−時間特性」（いわゆるＩ−ｔ特性）は、ゲート電１１極に一定のゲート電圧を継続的に印加した状態で、印加開始（ｔ＝０）から１０^４秒経過する間に連続的又は断続的に測定されるドレイン電流の変化を表すものである。また、「ドレイン電流の変化率曲線」とは、そうして得られた「ドレイン電流−ゲート電圧特性」における電流値をｔ＝０における電流値に規格化して得られる曲線を示す。さらに、「一次微分が実質的に正」であるとは、「ドレイン電流の変化率曲線」において、ドレイン電流の変化率が有意に減少することなく線形又は非線形に増加する状態を表す。

ドレイン電流の変化率曲線がこのような特質を呈するような関数形で表される場合に、ドレイン電流の経時的な変動幅の絶対値を十分に小さく抑制できることが確認された。

さらにまた、絶縁層は、表面又は表層部に水酸基が導入されたものであると更に好ましい。改質層を溶液の塗布によって形成させた塗膜の乾燥処理等によって絶縁層上に定着させる場合、絶縁層の表面又は表層部に予め水酸基（−ＯＨ）が導入されていると、改質層の絶縁層への固着性がより高められるので好ましい。

以上説明したように、本発明の有機ＦＥＴによれば、特定のシアノ基含有化合物を含有して成る改質層を備えるので、ゲート電圧印加後のドレイン電流の経時的変化を抑え、長時間にわたって安定したドレイン電流を得ることが可能となる。

［図１］図１は本発明によるＦＥＴの構成の要部を示す模式断面図である。
［図２］図２は実施例１及び比較例１で得た各有機ＦＥＴのドレイン電流−時間特性を示すグラフである。
［図３］図３は図２に示すドレイン電流を初期値（電圧印加時のドレイン電流）に規格化して得たドレイン電流値の経過時間に対する変化率を示すグラフである。
［図４］図４は実施例２及び比較例２で得た各有機ＦＥＴのドレイン電流−時間特性を示すグラフである。
［図５］図５は図４に示すドレイン電流を初期値（電圧印加時のドレイン電流）に規格化して得たドレイン電流値の経過時間に対する変化率を示すグラフである。
［図６］図６は実施例３の有機ＦＥＴのドレイン電流−時間特性を示すグラフである。
［図７］図７は実施例３の有機ＦＥＴのドレイン電流−時間特性を示すグラフである。
［図８］図８は比較例３で得た有機ＦＥＴのドレイン電流−時間特性を示すグラフである。

符号の説明

１ 有機ＦＥＴ（ＦＥＴ）
２ 基板（基体、ゲート電極）
４ 複合層
６ ソース電極
８ ドレイン電極
１０ 有機半導体層
４１ ゲート絶縁膜（絶縁層）
４３ 改質層

以下、本発明の実施形態について図面を参照して詳細に説明する。なお、上下左右等の位置関係は、図面の位置関係に基づくものとする。

図１は、本発明によるＦＥＴの構成の要部を示す模式断面図である。有機ＦＥＴ（電界効果トランジスタ）１は、基板２（基体）上に絶縁体から成るゲート絶縁膜４１（絶縁層）及び改質層４３で構成される複合層４がこの順に形成され、更にその上に一定の間隔をおいて配置されたソース電極６及びドレイン電極８を有しており、且つ、これらの電極６，８の上方及び間に有機半導体層１０が形成されたものである。

なお、有機半導体層１０の配置は図示に限定されず、例えば、改質層４３上に有機半導体層１０が形成されており、且つ、その有機半導体層１０上に一定間隔でソース電極６及びドレイン電極８が形成された構造の有機ＦＥＴ等も本発明のＦＥＴに含まれる。

図１における基板２は、例えばポリシリコン、ドープトＳｉ等の導電性部材から成り、基板とゲート電極とを兼ねるものである。ただし、ガラス材、セラミックス材、プラスチック材等の絶縁性基板を用いてもよく、この場合には、ソース電極６、ドレイン電極８、及び有機半導体層１０との絶縁が担保されるようにゲート電極を別途設ければよい。また、有機半導体層１０の材質は、チャネル構造が実現されるような半導体特性を有する有機物であれば特に制限されず、例えば、ペンタセン、テトラセンといった直列配置された４つ又は５つ以上のオルト縮合ベンゼン環から成る多環体（アセン）、ポリアルキルチオフェン、チオフェンオリゴマー等を利用できる。

また、ゲート絶縁膜４１は、適宜の誘電率を発現する各種材料から構成され、具体的な材料としては、例えばＳｉＯ_２、Ａｌ_２Ｏ_３、Ｓｉ_３Ｎ_４、ＴｉＯ_２等の無機誘電体、ポリイミド、マイラー、ポリフッ化ビニリデン、ポリメチルメタクリレート等の有機高分子、等が挙げられる。

改質層４３は、後述する特定のシアノ基含有化合物から成るもの、又は、マトリクス材（母体材料）となるポリマー中に特定のシアノ基含有化合物が溶解、分散、又は混合された状態で固化されたものである。マトリクス材用のポリマーとしては、後述する特定のシアノ基含有化合物との相溶性、分散性、又は混合性に優れ、さらには必要に応じて溶剤への溶解性及びその溶液の塗布性に優れるものであれば特に制限されず、例えば、アクリル系樹脂等が挙げられる。

アクリル系樹脂としては、（メタ）アクリル酸エステル系モノマーの重合体が好ましく、より具体的には、ポリメチル（メタ）アクリレート（ＰＭＭＡ）、ポリエチル（メタ）アクリレート、ポリｎ−プロピル（メタ）アクリレート、ポリｎ−ブチル（メタ）アクリレート、ポリイソブチル（メタ）アクリレート、ポリターシャリーブチル（メタ）アクリレート等のポリアルキル（メタ）アクリレートや、多官能（メタ）アクリレートのポリマー、変性（メタ）アクリレートのポリマー等が挙げられる。

また、アクリル系以外の別の樹脂としては、（メタ）アクリル酸エステル系モノマーとこれ以外のモノマーとの共重合体を例示できる。具体的には、アクリルアミド類のポリマー、芳香族ビニル化合物のポリマー等が挙げられる。さらに、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、ポリ塩化ビニル、各種のポリ炭酸エステル（ポリカーボネイト）類、ポリウレタン類、エポキシ樹脂等を例示できる。

特定のシアノ基含有化合物も分子中にシアノ基を有するものであれば、特に制限されるものではなく、例えば、上述の下記（化学式１）で表されるシアノ基で変性されたシランカップリング剤が上げられる。

このような材料として、例えば下記（化学式２）等で表されるようなシアノアルキル基含有ポリマー等が挙げられる。

ここで、（化学式１）中、Ｒ^１は炭素数ｋが１〜２０のアルキレン基又はポリメチレン基を示し、該アルキレン基及び該ポリメチレン基はエーテル結合を有していてもよく、ｎは１〜２ｋの整数を示し、Ｒ^２、Ｒ^３、及びＲ^４は、それぞれ独立に炭素数が１〜２０の有機基を示し且つＲ^２、Ｒ^３、及びＲ^４のうち少なくとも一つが炭素数１〜５のアルコキシ基又は炭素数１〜２０のアルキル鎖を有するアルキルアミノ基であり、ＭはＳｉ、Ｔｉ及びＡｌのうち少なくとも一種の原子を示す。なお、ＭがＳｉ又はＴｉのときはｍ＝１であり、ＭがＡｌのときはｍ＝０である。

また、（化学式２）中、Ｒ^５の少なくとも一つは、シアノエチル基等のシアノアルキル基、シアノアルコキシアルキル基（エーテル結合を含んでいてもいなくてもよい）、等のシアノ化有機基であり、残りは水素原子を示す。さらに、ｎは１〜２０の整数である。

これらのなかでは、（化学式１）で表されるもの、及び、Ｒ^５のうち少なくとも一つがシアノエチル基である（化学式２）で表されるポリマー（シアノエチルプロラン）が好ましく、（化学式１）で表されるもののうち２−シアノエチルトリエトキシシランが特に好ましい。

また、改質層４３は、マトリクス材としてのポリマーを含んでいなくともよいが、それを含んでいるものも好適に用いることができる。その場合、特定のシアノ基含有化合物の含有濃度は、好ましくは５０質量％未満、より好ましくは５〜２５質量％とされる。さらに、改質層４３の厚さｄ１は特に制限が無いものの、０．５〜５００ｎｍであると好ましく、０．５〜１００ｎｍであるとより好ましい。

或いは、改質層４３の厚さｄ１は、ゲート絶縁膜４１の厚さｄ２との関係で適宜設計されてもよく、例えば、下記（数式２）で表される関係を満たすように設けられていると好ましい。
ｄ２×０．０００５≦ｄ１≦ｄ２×１０

改質層４３の厚さｄ１は、下記（数式３）で表される関係を満たすように設けられているとより好ましい。
ｄ２×０．０００５≦ｄ１≦ｄ２×１

このように構成された有機ＦＥＴ１を製造する手順の一例について説明する。まず、基板２としてｎ型シリコン基板（例えばバルク抵抗率：１０Ωｃｍ程度）を用意し、この基板２に適宜の熱酸化を施し、例えば２００ｎｍ程度の厚さの熱酸化膜（ＳｉＯ_２膜）から成るゲート絶縁膜４１を形成させる。

次に、上述したマトリクス材用のポリマー及び特定のシアノ基含有化合物を、又は、シアノ基含有化合物のみを、適宜の有機溶剤に溶解せしめて成る溶液を調整する。有機溶剤としては、それらのポリマー及び特定のシアノ基含有化合物との相溶性又は分散性に優れるものであれば特に限定されず、例えばアルコール類、エーテル類、ケトン類、エステル類、グリコールエーテル類、芳香族化合物、石油エーテル等や、場合によってはポリマーと同種のモノマー、例えば（メタ）アクリル酸エステル類、芳香族ビニル化合物等を用いることができる。

次いで、このようにして調製した溶液を用いて改質層４３を形成せしめる。その際の具体的な方法としては、例えば以下の二種の方法を例示できる。

第一の方法においては、まず、上述したように調製した溶液を基板２のゲート絶縁膜４１上に塗布する。溶液の塗布方法としては、スピンコート、ロールコート、ダイコート、バーコート、ディップコート等の塗布法を適宜用いることができる。こうしてゲート絶縁膜４１上に形成された塗膜を、例えば６０〜２００℃程度で例えば１０分から１０時間程度減圧乾燥させて改質層４３を得る。このとき、塗布用の調製溶液はマトリクス材用のポリマーを含んでいてもよい。

また、第二の方法においては、まず、ゲート絶縁膜４１を有する基板２を上述したように調製した溶液中に浸漬する。こうして得られた塗膜を例えば７０〜２００℃程度で例えば１０分〜１０時間程度加熱処理し、ゲート絶縁膜４１と反応せしめてゲート絶縁膜４１に固着させ、改質層４３を形成させる。このとき、改質層４３の形成に先立って、ゲート絶縁膜４１が形成された基板２面を予め熱水処理してゲート絶縁膜４１の表面又は表層部に水酸基を適宜導入させておくと好ましい。こうすれば、加熱処理時の上記塗膜とゲート絶縁膜４１との反応性がより高められ、改質層４３の固着性が向上される。次に、改質層４３を形成させるための加熱処理終了後、その表面の洗浄を行うことにより改質層４３に含まれる又は付着している未反応の特定のシアノ基含有化合物を除去することが好ましい。

さらに、Ａｕ等の金属蒸着等によりソース電極６及びドレイン電極８を形成させる。その後、上述した有機半導体層１０の材料を蒸着法等により両電極６，８の周囲に例えば厚さが５０ｎｍ程度となるように被着せしめて有機半導体層１０を形成させ、有機ＦＥＴ１を得る。ここで、チャネル長は例えば２０μｍ程度とされ、チャネル幅は例えば５ｍｍ程度とされる。

なお、改質層４３上に有機半導体層１０が設けられ且つその上にソース電極６及びドレイン電極８が形成された前述したような構成の有機ＦＥＴ１を作製するには、溶液塗布及び塗膜の加熱処理によって改質層４３を形成させた後、有機半導体層１０を蒸着せしめ、その上に金属蒸着によって両電極６，８を形成させればよい。

そして、そのようにして得られる上述した構成の有機ＦＥＴ１は、上述の下記（数式１）で表される関係を満たすものであると好適である。
Ｃ_ｍａｘ≦Ｃ_ｍｉｎ×２

式中、Ｃ_ｍｉｎは有機ＦＥＴ１の静電容量−ゲート電圧特性における静電容量の最小値を示し、Ｃ_ｍａｘは有機ＦＥＴ１の静電容量−ゲート電圧特性における静電容量の最大値を示す。

或いは、有機ＦＥＴ１は、ドレイン電流−時間特性から求められるドレイン電流の変化率曲線が極値を有するもの、一次微分が実質的に正のもの、又は、ゲート電圧を印加してから１０秒経過後の変化率が１を超えるものであると特に有用である。

このように構成された有機ＦＥＴ１によれば、改質層４３に特定のシアノ基含有化合物が含まれるので、有機半導体層１０に発現するトラップ準位に捕獲され得る電荷が、有機半導体層１０とゲート絶縁膜４１との界面近傍から特定のシアノ基含有化合物へ注入されるような電荷移動が生起され得る。これにより、もしトラップ準位に電荷が捕獲されていたら、それによりチャネル構造内部のキャリアが被るであろうクーロン散乱が激減される。よって、有機ＦＥＴ１において、経時的なドレイン電流の顕著な減少が生じることを十分に防止できる。

また、特定のシアノ基含有化合物が（化学式１）で表されるものであると、有機半導体層１０から改質層４３への電荷移動が過度に促進されて、チャネルに有意量のホールが形成されるといった不都合が生じることを抑止し易くなる。よって、チャネル近傍の電荷状態を安定に保つことができ、それにより、従来に比してドレイン電流の変動を格別に防止できる。

以下、本発明を実施例により更に詳細に説明するが、本発明はこれらに限定されるものではない。

ゲート絶縁膜として約４００ｎｍの熱酸化膜を形成させたゲート電極を兼ねる高ドープのｎ型シリコン（バルク抵抗：１０Ωｃｍ）基板を準備し、これを２５ｍｍ×１０ｍｍの矩形板状に切り出した。一方、ＰＭＭＡ及び信越化学工業（株）製ＣＲ−Ｓ（シアノエチルプルラン−Ｓタイプ）からなるポリマー混合物を溶媒（アセトン：メチルエチルケトン：アセトニトリル＝２：１：１）にポリマー分が１ｗｔ％の濃度になるように溶解させ、溶液を得た。これをシリコン基板片に回転数１０００ｒｐｍでスピンコートしたのち、８０℃で１時間減圧乾燥を行い、改質層を得た。このとき得られた改質層の厚さは５０ｎｍであった。

それから、その改質層の上に有機半導体層材料であるペンタセンを０．１ｎｍ／秒の成膜速度となるように蒸着せしめ、厚さ約５０ｎｍの有機半導体層を形成させた。さらに、その上に厚さ約１００ｎｍのＡｕ膜を蒸着し、ソース電極及びドレイン電極を形成させて有機ＦＥＴを得た。なお、チャネル長を２０μｍとし、チャネル幅を５ｍｍとした。また、本実施例１では、１０％エタノール溶液に溶解せしめたＰＭＭＡ及びＣＲ−Ｓの量を適宜変化させ、改質層におけるＣＲ−Ｓの含有濃度が種々異なる（９質量％、２３質量％、５０質量％、８３質量％、及び１００質量％；なお、１００質量％のものはＰＭＭＡ＝０質量％、すなわちＣＲ−Ｓのみで改質層が形成されて成る。）複数の有機ＦＥＴを作製した。
〈比較例１〉

ＣＲ−Ｓを用いずに塗布溶液を調製したこと、すなわち特定のシアノ基含有化合物を含まないＰＭＭＡのみから成る層をゲート絶縁膜上に形成させたこと以外は実施例１と同様にして有機ＦＥＴを得た。つまり、この比較例１のＦＥＴにおける絶縁層上の層はＰＭＭＡ１００質量％のものである。

溶媒としてアセトニトリル：Ｎ，Ｎ’−ジメチルホルムアミド＝１：１のものを用いたこと、及びスピンコート後の減圧乾燥条件を１２０℃且つ１時間としたこと以外は実施例１と同様にして、改質層の厚さが種々異なる（１０ｎｍ、２９ｎｍ、９８ｎｍ（二つ）、１１００ｎｍ）有機ＦＥＴを作製した。なお、このときの改質層におけるＣＲ−Ｓの含有濃度は１００質量％に固定した。また、厚さ１０ｎｍのものはチャネル長を５０μｍとした。
〈比較例２〉

ゲート絶縁膜を設けなかったこと以外は、実施例２の改質層の厚さが１１００ｎｍのものと同様にして、つまり絶縁層として１１００ｎｍのＣＲ−Ｓの層を形成させたこと以外は実施例２と同様にして有機ＦＥＴを作製した。

実施例１と同様のシリコン基板片を沸騰水中に５時間放置した。次いで、その各シリコン基板片を２−シアノエチルトリエトキシシランの１０質量％エタノール溶液に１時間浸漬させ、その溶液を１００℃に加熱した状態で１時間保持することにより、脱水重合反応を生起させた。その後、その各シリコン基板片をエタノールで洗浄し、未反応の２−シアノエチルトリエトキシシランを除去した後、８０℃で１時間減圧乾燥を行い、改質層を得た。このとき得られた改質層の厚さは１〜２ｎｍであった。
〈比較例３〉

２−シアノエチルトリエトキシシランを用いずに塗布溶液を調製したこと以外は実施例３と同様にして有機ＦＥＴを得た。
〈特性評価１〉

実施例１及び比較例１で得た各有機ＦＥＴについて上述した方法によりドレイン電流−時間特性（Ｉ−ｔ特性）を測定した。結果をグラフ化して図２に示す。同図中に質量％単位で記した数値は、改質層におけるＣＲ−Ｓの含有濃度を示す。また、図３は、初期値（電圧印加時のドレイン電流）に規格化したドレイン電流値の変化、つまりドレイン電流の経過時間に対する変化率を示すグラフである。

これらの結果より、絶縁層上にＣＲ−Ｓを含む改質層が存在することにより、ドレイン電流の増大が認められる。また、ゲート電圧印加から１０^３秒オーダー程度の間では、ドレイン電流の変化率は初期値に比して−０．５〜１．２程度の範囲に収まり得ることが判明した。また、図３に示す如く、ＣＲ−Ｓ濃度が８３質量％以上であると、ドレイン電流の変化率を示すグラフにおいて極大値が認められる。しかし、５〜５０質量％であると、ドレイン電流の変化率を示すグラフにおいて極大値が認められず、その変動幅が比較的縮小されることが理解され、絶対値も適度に高められることが判明した。さらに、比較例１の有機ＦＥＴは、ドレイン電流が小さく、またＣＲ−Ｓ濃度が８３％以上では短時間でのドレイン電流の変化が格段に大きく、極大値を示した後の減少傾向も顕著であることが確認された。
〈特性評価２〉

実施例２及び比較例２で得た各有機ＦＥＴについて上述した方法によりドレイン電流−時間特性を（Ｉ−ｔ特性）を測定した。結果を図４に示す。同図中にｎｍ単位で記した数値は、改質層の厚さ（比較例２は絶縁層としてのＣＲ−Ｓ層の厚さ）を示す。また、図５は、初期値（電圧印加時のドレイン電流）に規格化したドレイン電流値の変化、つまりドレイン電流の経過時間に対する変化率を示すグラフである。

これらの結果より、実施例２の有機ＦＥＴは比較例２のものに比してドレイン電流の変化率が格段に軽減されることが理解される。また、改質層の厚さが１１００ｎｍの場合には、ゲート電圧印加から１００秒経過後の変化率が比較的大きくなり、それと他の厚さの改質層を有する有機ＦＥＴでの結果とを考慮すると、実施例２の場合においては、改質層の厚さが５００ｎｍ程度となると、ドレイン電流の経時的な変化率（幅）が比較的増大してしまう傾向にあることが想定される。
〈特性評価３〉

実施例３及び比較例３で得た各有機ＦＥＴについて上述した方法によりドレイン電流−時間特性（Ｉ−ｔ特性）を測定した。なお、ゲート電圧及びドレイン電圧が共に−１０Ｖとなるような条件で測定を行った。図６及び図７は、実施例３の有機ＦＥＴのドレイン電流−時間特性（Ｉ−ｔ特性）を示すグラフであり、両図は横軸のダイナミックレンジが互いに異なるものである。これらの結果より、本発明による実施例３の有機ＦＥＴは、ゲート電圧を印加してから１２時間経過した後でも、初期値に比して＋３０％程度の極めて小さいドレイン電流変化率を発現することが確認された。

一方、図８は比較例３で得た有機ＦＥＴのドレイン電流−時間特性（Ｉ−ｔ特性）を示すグラフである。図８における横軸のダイナミックレンジは１５秒程度であり、図６及び図７と比較すると、比較例３の有機ＦＥＴは極短時間でのドレイン電流の変化率が桁違いに大きいことが理解される。

本発明は、電界効果トランジスタ（ＦＥＴ；ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、特に、有機物質を含有して成る半導体層を備えるＦＥＴに利用できる。

Claims (9)

1. 基体の一側に形成されたゲート電極と、
   前記基体の前記一側に形成されたソース電極と、
   前記基体の前記一側に形成されたドレイン電極と、
   前記ゲート電極と前記ソース電極及び前記ドレイン電極との間に形成された絶縁層と、
   前記ソース電極及び前記ドレイン電極の周囲に形成された有機半導体層と、
   前記絶縁層と前記有機半導体層との間に被着されており、且つ、分子中にシアノ基を有する化合物を含有して成る改質層と、
   を備える電界効果トランジスタ。
2. 基体の一側に形成されたゲート電極と、
   前記基体の前記一側に形成されたソース電極と、
   前記基体の前記一側に形成されたドレイン電極と、
   前記ゲート電極と前記ソース電極及び前記ドレイン電極との間に形成された絶縁層と、
   前記ソース電極及び前記ドレイン電極の周囲に形成された有機半導体層と、
   前記絶縁層と前記有機半導体層との間に被着されており、且つ、分子中にシアノ基を有する化合物のみから成る改質層と、
   を備える電界効果トランジスタ。
3. 前記改質層は、前記分子中にシアノ基を有する化合物が下記式：
   

   

   （式中、Ｒ^１は灰素数ｋが１〜２０のアルキレン基又はポリメチレン基を示し、該アルキレン基及び該ポリメチレン基はエーテル結合を有していてもよく、ｎは１〜２ｋの整数を示し、Ｒ^２、Ｒ^３、及びＲ^４は、それぞれ独立に炭素数が１〜２０の有機基を示し且つＲ^２、Ｒ^３、及びＲ^４のうち少なくとも一つが炭素数１〜５のアルコキシ基又は炭素数１〜２０のアルキル鎖を有するアルキルアミノ基であり、ＭはＳｉ、Ｔｉ及びＡｌのうち少なくとも一種の原子を示し、ＭがＳｉ又はＴｉのときはｍ＝１であり、ＭがＡｌのときはｍ＝０である）、
   で表されるものである、
   請求項１又は２に記載の電界効果トランジスタ。
4. 前記改質層は、前記分子中にシアノ基を有する化合物が２−シアノエチルトリエトキシシランのものである、
   請求項１又は２に記載の電界効果トランジスタ。
5. 前記改質層は、前記分子中にシアノ基を有する化合物の含有濃度が５０質量％未満のものである、
   請求項１記載の電界効果トランジスタ。
6. 前記改質層は、厚さが０．５〜５００ｎｍのものである、
   請求項１記載の電界効果トランジスタ。
7. 下記式：
   Ｃ_ｍａｘ≦Ｃ_ｍｉｎ×２、
   Ｃ_ｍｉｎ：当該電界効果トランジスタの静電容量−ゲート電圧特性における静電容量の最小値、
   Ｃ_ｍａｘ：当該電界効果トランジスタの静電容量−ゲート電圧特性における静電容量の最大値、
   で表される関係を満たす請求項１又は２に記載の電界効果トランジスタ。
8. ドレイン電流−時間特性から求められるドレイン電流の変化率曲線が極値を有するもの、一次微分が実質的に正のもの、又は、ゲート電圧を印加してから１０秒経過後の変化率が１を超えるもの、
   である請求項１又は２に記載の電界効果トランジスタ。
9. 前記絶縁層は、表面又は表層部に水酸基が導入されたものである、請求項２記載の電界効果トランジスタ。

Images