JPWO2004091035A1 - 広帯域回路 - Google Patents
広帯域回路 Download PDFInfo
- Publication number
- JPWO2004091035A1 JPWO2004091035A1 JP2005505192A JP2005505192A JPWO2004091035A1 JP WO2004091035 A1 JPWO2004091035 A1 JP WO2004091035A1 JP 2005505192 A JP2005505192 A JP 2005505192A JP 2005505192 A JP2005505192 A JP 2005505192A JP WO2004091035 A1 JPWO2004091035 A1 JP WO2004091035A1
- Authority
- JP
- Japan
- Prior art keywords
- line
- line element
- signal
- frequency band
- target frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
Landscapes
- Filters And Equalizers (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
少ない回路素子数で広い周波数帯域に亘って所望の回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路を提供する。 信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを含む伝送線路を介して回路素子が接続された広帯域回路であって、一対の導体が対向した四端子の線路構造で、いずれの端子に接続される導電体よりもインピーダンスが低く、線路の長さのおよそ４倍よりも波長が短い電磁波の周波数帯域を対象周波数帯域とするＬＩＬＣ１３を伝送線路に挿入し、対象周波数帯域の電磁波に対する低インピーダンス素子として用いた。
Description
本発明は、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路に関し、特に、少ない回路素子数で所望の広帯域回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路に関する。
従来技術
コンデンサ、コイル、抵抗などの素子を組み合わせて構成されたパッシブ交流回路においては、これらの素子の特性は、素子の両端にかかる電圧をＶ、素子を流れる電流をＩとしたときに、
Ｖ＝Ｚ・Ｉ
という関係を満たすインピーダンスＺを用いて表される。
例えば、周波数ｆ（＝ω／２π（πは円周率））の交流電流が静電容量Ｃのコンデンサを流れる場合、コンデンサのインピーダンスは１／ｊωＣとして表される。同様に、インダクタンスＬを有するコイルのインピーダンスは、ｊωＬとして表される。なお、抵抗のインピーダンスは周波数依存性を持たない抵抗値Ｒとして扱われる。
このように、コンデンサやコイルに交流電流が流れる場合、これらの素子のインピーダンスは交流電流の周波数に比例するωを含む値となり、コンデンサの特性は交流電流の周波数に反比例する値として、コイルの特性は交流電流の周波数に比例する値として表されることとなる。
コンデンサを用いたパッシブ交流回路は、周波数が高くなるほどインピーダンスが下がるという特性（キャパシタンス特性）を利用し、コンデンサを低インピーダンス素子として利用することで、所望の回路特性が得られるように設計されている。
しかし、上記のコンデンサの特性はあくまでも理想的な特性であり、実際のコンデンサは、図１（ａ）に示すように、コイルや抵抗が寄生素子として直列に接続された等価回路と同様の特性を示す。
コンデンサとコイルとを含んだ帰還回路は、コンデンサのインピーダンスと寄生素子のコイルのリアクタンスとが一致する場合、すなわち１／ｊωＣ＝ｊωＬとなる場合に共振を起こす。この周波数を共振周波数という。
この場合の周波数とインピーダンスとの関係は図１（ｂ）に示すようになり、寄生素子を含んだ等価回路は共振周波数までは周波数が高くなるにつれてインピーダンスも低くなっていき、共振周波数で最小となったのちは周波数が高くなるにつれてインピーダンスも増大するという特性を示す。
このように、寄生素子を含んだ等価回路は共振周波数よりも高い周波数帯域においては、周波数が高くなるほど理想的なコンデンサの特性との相違が大きくなる。このため、コンデンサを用いたパッシブ交流回路は、共振周波数よりも高い周波数帯域においては回路の特性を損なってしまう。
高周波帯域においても所望の回路特性を得るための従来技術として、特許文献１に開示される「高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造」がある。
特許文献１に開示される発明は、チップ三端子コンデンサを低インピーダンス素子として用いることにより高周波帯域において所望の回路特性を得る発明である。
特開２００１−０１５８８５号公報
従来技術
コンデンサ、コイル、抵抗などの素子を組み合わせて構成されたパッシブ交流回路においては、これらの素子の特性は、素子の両端にかかる電圧をＶ、素子を流れる電流をＩとしたときに、
Ｖ＝Ｚ・Ｉ
という関係を満たすインピーダンスＺを用いて表される。
例えば、周波数ｆ（＝ω／２π（πは円周率））の交流電流が静電容量Ｃのコンデンサを流れる場合、コンデンサのインピーダンスは１／ｊωＣとして表される。同様に、インダクタンスＬを有するコイルのインピーダンスは、ｊωＬとして表される。なお、抵抗のインピーダンスは周波数依存性を持たない抵抗値Ｒとして扱われる。
このように、コンデンサやコイルに交流電流が流れる場合、これらの素子のインピーダンスは交流電流の周波数に比例するωを含む値となり、コンデンサの特性は交流電流の周波数に反比例する値として、コイルの特性は交流電流の周波数に比例する値として表されることとなる。
コンデンサを用いたパッシブ交流回路は、周波数が高くなるほどインピーダンスが下がるという特性（キャパシタンス特性）を利用し、コンデンサを低インピーダンス素子として利用することで、所望の回路特性が得られるように設計されている。
しかし、上記のコンデンサの特性はあくまでも理想的な特性であり、実際のコンデンサは、図１（ａ）に示すように、コイルや抵抗が寄生素子として直列に接続された等価回路と同様の特性を示す。
コンデンサとコイルとを含んだ帰還回路は、コンデンサのインピーダンスと寄生素子のコイルのリアクタンスとが一致する場合、すなわち１／ｊωＣ＝ｊωＬとなる場合に共振を起こす。この周波数を共振周波数という。
この場合の周波数とインピーダンスとの関係は図１（ｂ）に示すようになり、寄生素子を含んだ等価回路は共振周波数までは周波数が高くなるにつれてインピーダンスも低くなっていき、共振周波数で最小となったのちは周波数が高くなるにつれてインピーダンスも増大するという特性を示す。
このように、寄生素子を含んだ等価回路は共振周波数よりも高い周波数帯域においては、周波数が高くなるほど理想的なコンデンサの特性との相違が大きくなる。このため、コンデンサを用いたパッシブ交流回路は、共振周波数よりも高い周波数帯域においては回路の特性を損なってしまう。
高周波帯域においても所望の回路特性を得るための従来技術として、特許文献１に開示される「高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造」がある。
特許文献１に開示される発明は、チップ三端子コンデンサを低インピーダンス素子として用いることにより高周波帯域において所望の回路特性を得る発明である。
図２に、特許文献１に開示される発明に適用されるチップ三端子コンデンサによるフィルタの等価回路を示す。また、図３にこの等価回路の透過特性を示す。このフィルタは、２０ＭＨｚ近傍という従来よりも高い周波数において８０ｄＢという低い透過率が得られるものの、カットオフ波数以下の周波数帯域においては周波数が高くなるにつれて透過率が低くなり、カットオフ周波数において透過率が最小となり、カットオフ周波数以上の周波数帯域においては周波数が高くなるにつれて透過率が高くなるという性質は、コンデンサを用いた従来のフィルタ回路と何ら変わりがない。
すなわち、カットオフ周波数近傍では所望の回路特性が得られるものの、カットオフ周波数から外れると急激に透過率が上昇するため、カットオフ周波数から外れた周波数帯域においては十分なフィルタリング特性が得られなくなってしまう。
通信用アナログ信号などを処理する回路の場合には、信号波が狭い周波数帯域にのみ存在するため、信号波の近傍の周波数帯域においてのみ所望のフィルタ特性が得られれば良い。このため、上記チップ三端子フィルタを用いたフィルタ回路を適用することが可能である。
一方で、信号波が矩形となるディジタル回路においては、信号波のスペクトルは、基本波の高調波を含む極めて広い帯域に亘って分布している。よって、ディジタル信号波の一部の周波数帯域成分のみを通過させる場合には、阻止したい周波数成分が広帯域のスペクトルとして存在することとなる。このため、高速ディジタル信号を処理する回路に適用されるフィルタ回路は、電磁波を広帯域に亘って通過させる又は阻止するという特性を備えていなければならない。
特許文献１に開示される発明を適用したフィルタ回路では、寄生素子の影響によって所定周波数の近傍でしか所望のフィルタ特性が得られない。このため、電磁波を広帯域に亘って通過させる又は阻止するという特性を実現するためには、図２に示した構成にさらにコイルやコンデンサを組み合わせて高次のフィルタ回路として設計する必要がある。
しかし、実際にはコイルも図４（ａ）に示すように寄生素子が付加されている。換言すると、実際のコイルは、抵抗が直列に接続され、さらにコンデンサが並列に接続された等価回路と同様の特性を示す。
この等価回路における周波数とインピーダンスとの関係は図４（ｂ）のようになり、周波数が高くなると理想的なコイルが示す特性とは大きく異なってしまう。このため、寄生素子の影響を補償するために付け加えたコイルやコンデンサ自体がいずれも寄生素子の影響を受け、高次の回路になるほど設計パラメータは複雑になる。よって、高次の回路は、各設計パラメータがどのように作用するのかを理論的に体系づけることが困難なるため、回路設計が難しい。
さらに、設計パラメータが複雑に作用する高次の回路の場合は、使用環境の影響を回路が受けやすくなるため、回路特性の安定性や信頼性が損なわれやすくなる。例えば、回路基板上に形成したフィルタ回路が所望の特性を示していたとしても、その回路基板を筐体に配置した場合には所望の特性が得られなくなってしまうことがあり得る。
これらの問題のため、実際の回路設計はカット＆トライの手法に頼らざるを得ず、設計をＣＡＤ化することは困難である。
このように、コンデンサを用いた従来技術による電子回路においては、広い周波数帯域を対象として回路本来の特性を得るために、複雑な回路設計を強いられるとともに、設計した回路の特性が不安定で信頼性に欠けるという問題があった。
本発明はかかる問題に鑑みてなされたものであり、少ない回路素子数で広い周波数帯域に亘って所望の回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路を提供することを目的とする。
なお、広帯域回路の例としては、フィルタ回路（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ等）や終端回路などを挙げることができる。これらの広帯域回路は、信号処理速度の高速化を鑑みて１００ＭＨｚ〜１０ＧＨｚを含む周波数帯域において所望の回路特性が得られることが好ましく、ディジタル信号回路において汎用的に使用可能であることが好ましい。
すなわち、カットオフ周波数近傍では所望の回路特性が得られるものの、カットオフ周波数から外れると急激に透過率が上昇するため、カットオフ周波数から外れた周波数帯域においては十分なフィルタリング特性が得られなくなってしまう。
通信用アナログ信号などを処理する回路の場合には、信号波が狭い周波数帯域にのみ存在するため、信号波の近傍の周波数帯域においてのみ所望のフィルタ特性が得られれば良い。このため、上記チップ三端子フィルタを用いたフィルタ回路を適用することが可能である。
一方で、信号波が矩形となるディジタル回路においては、信号波のスペクトルは、基本波の高調波を含む極めて広い帯域に亘って分布している。よって、ディジタル信号波の一部の周波数帯域成分のみを通過させる場合には、阻止したい周波数成分が広帯域のスペクトルとして存在することとなる。このため、高速ディジタル信号を処理する回路に適用されるフィルタ回路は、電磁波を広帯域に亘って通過させる又は阻止するという特性を備えていなければならない。
特許文献１に開示される発明を適用したフィルタ回路では、寄生素子の影響によって所定周波数の近傍でしか所望のフィルタ特性が得られない。このため、電磁波を広帯域に亘って通過させる又は阻止するという特性を実現するためには、図２に示した構成にさらにコイルやコンデンサを組み合わせて高次のフィルタ回路として設計する必要がある。
しかし、実際にはコイルも図４（ａ）に示すように寄生素子が付加されている。換言すると、実際のコイルは、抵抗が直列に接続され、さらにコンデンサが並列に接続された等価回路と同様の特性を示す。
この等価回路における周波数とインピーダンスとの関係は図４（ｂ）のようになり、周波数が高くなると理想的なコイルが示す特性とは大きく異なってしまう。このため、寄生素子の影響を補償するために付け加えたコイルやコンデンサ自体がいずれも寄生素子の影響を受け、高次の回路になるほど設計パラメータは複雑になる。よって、高次の回路は、各設計パラメータがどのように作用するのかを理論的に体系づけることが困難なるため、回路設計が難しい。
さらに、設計パラメータが複雑に作用する高次の回路の場合は、使用環境の影響を回路が受けやすくなるため、回路特性の安定性や信頼性が損なわれやすくなる。例えば、回路基板上に形成したフィルタ回路が所望の特性を示していたとしても、その回路基板を筐体に配置した場合には所望の特性が得られなくなってしまうことがあり得る。
これらの問題のため、実際の回路設計はカット＆トライの手法に頼らざるを得ず、設計をＣＡＤ化することは困難である。
このように、コンデンサを用いた従来技術による電子回路においては、広い周波数帯域を対象として回路本来の特性を得るために、複雑な回路設計を強いられるとともに、設計した回路の特性が不安定で信頼性に欠けるという問題があった。
本発明はかかる問題に鑑みてなされたものであり、少ない回路素子数で広い周波数帯域に亘って所望の回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路を提供することを目的とする。
なお、広帯域回路の例としては、フィルタ回路（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ等）や終端回路などを挙げることができる。これらの広帯域回路は、信号処理速度の高速化を鑑みて１００ＭＨｚ〜１０ＧＨｚを含む周波数帯域において所望の回路特性が得られることが好ましく、ディジタル信号回路において汎用的に使用可能であることが好ましい。
上記目的を達成するため、本発明は、第１の態様として、信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを有する伝送線路を介して回路素子が接続された広帯域回路であって、一対の導体が対向した四端子の線路構造で、いずれの端子に接続される導電体よりもインピーダンスが低く、線路の長さのおよそ４倍よりも波長が短い電磁波の周波数帯域を対象周波数帯域とする線路素子が伝送線路に挿入され、対象周波数帯域の電磁波に対する低インピーダンス素子として用いられたことを特徴とする広帯域回路を提供するものである。
また、上記目的を達成するため、本発明は、第２の態様として、上記本発明の第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源と線路素子とが対象周波数帯域においてリアクタンス成分を主として有する素子を介して接続されること、又は信号源と線路素子とが抵抗を介して接続されることが好ましい。また、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、線路素子によって反射され、線路素子の対象周波数帯域外の周波数成分は、線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一対の導体のうちの信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
また、上記目的を達成するため、本発明は、第３の態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が対象周波数帯域においてリアクタンス成分を主として有する素子を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。
また、上記目的を達成するため、本発明は、第４の態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端は電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。
上記本発明の第３の態様又は第４の態様においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰することが好ましい。
また、上記目的を達成するため、本発明は、第５の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は信号源と反対側の端が第２の線路素子の一対の導体の一方に接続されるとともに、少なくとも一端が第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続され、第２の線路素子の一対の導体のうち一端が第１の線路素子と接続された一方は、他端が受動素子の入力端子に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、第１の線路素子と第２の線路素子とが、第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。また、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち第２の線路素子の導体と接続された一方とグランドとを含む線路を介して第２の線路素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰し、第２の線路素子まで伝搬した信号電磁波のうち、該第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、該第２の線路素子の対象周波数帯域外の周波数成分は、第２の線路素子を介して受動素子側に伝搬することが好ましい。
また、上記目的を達成するため、本発明は、第６の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が第２の線路素子の一対の導体の一方にそれぞれ接続され、他方は両端ともグランドに接続され、第２の線路素子の一対の導体のうち一端が第１の線路素子と接続された一方は、他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子によって反射され、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して第２の線路素子側に伝搬し、第２の線路素子まで伝搬した信号電磁波のうち、第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子内に侵入して減衰することが好ましい。
また、上記目的を達成するため、本発明は、第７の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続され、第２の線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする広帯域回路を形成するものである。以上の構成のおいては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子内に侵入して減衰し、信号源から第２の線路素子まで伝搬した信号電磁波のうち、第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子を介して受動素子側に透過することが好ましい。
上記本発明の第６の態様又は第７の態様においては、信号源と第１の線路素子とが、第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。
また、上記目的を達成するため、本発明は、第８態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が終端抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち信号源及び受動素子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一対の導体のうち信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
また、上記目的を達成するため、本発明は第９の態様として、上記第１の態様に係る広帯域回路であって、第１の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続され、信号源に電力を供給する電力源と第１の線路素子とが第２の線路素子を介して接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が、終端抵抗を介して第２の線路素子に接続され、第２の線路素子の一対の導体の一方は、一端が終端抵抗を介して第１の線路素子に接続され、他端が電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち信号源及び受動素子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して受動素子側に伝搬し、直流成分は、第１の線路素子の一対の導体のうち信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
上記本発明の第８又は第９の態様においては、終端抵抗は、該終端抵抗が接続されていない線路素子の導体の該終端抵抗が接続された側の端に接続される信号伝送用導体と等しいインピーダンスを備えることが好ましい。また、信号源と、該信号源に電力を供給する電力源とを接続する電力供給線路に線路素子がさらに配置され、電力供給線路に配置された線路素子の一対の導体の一方は、一端が信号源に、他端が電力源に接続され、他方は両端ともグランドに接続されることが好ましい。
上記本発明の第２〜第９の態様のいずれの構成においても、信号伝送用導体が配線パターンとして、接地導体がグランドプレーン及び該グランドプレーンに接続された配線パターンとして形成されたプリント基板上に、信号源及び受動素子が実装され、該プリント基板に実装された線路素子は、一対の導体それぞれの少なくとも一端が信号伝送用導体及び接地導体の配線パターンに各々接続されて、伝送線路に挿入されることが好ましい。
また、上記目的を達成するため、本発明は、第２の態様として、上記本発明の第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源と線路素子とが対象周波数帯域においてリアクタンス成分を主として有する素子を介して接続されること、又は信号源と線路素子とが抵抗を介して接続されることが好ましい。また、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、線路素子によって反射され、線路素子の対象周波数帯域外の周波数成分は、線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一対の導体のうちの信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
また、上記目的を達成するため、本発明は、第３の態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が対象周波数帯域においてリアクタンス成分を主として有する素子を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。
また、上記目的を達成するため、本発明は、第４の態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端は電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。
上記本発明の第３の態様又は第４の態様においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰することが好ましい。
また、上記目的を達成するため、本発明は、第５の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は信号源と反対側の端が第２の線路素子の一対の導体の一方に接続されるとともに、少なくとも一端が第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続され、第２の線路素子の一対の導体のうち一端が第１の線路素子と接続された一方は、他端が受動素子の入力端子に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、第１の線路素子と第２の線路素子とが、第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。また、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち第２の線路素子の導体と接続された一方とグランドとを含む線路を介して第２の線路素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰し、第２の線路素子まで伝搬した信号電磁波のうち、該第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、該第２の線路素子の対象周波数帯域外の周波数成分は、第２の線路素子を介して受動素子側に伝搬することが好ましい。
また、上記目的を達成するため、本発明は、第６の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が第２の線路素子の一対の導体の一方にそれぞれ接続され、他方は両端ともグランドに接続され、第２の線路素子の一対の導体のうち一端が第１の線路素子と接続された一方は、他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子によって反射され、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して第２の線路素子側に伝搬し、第２の線路素子まで伝搬した信号電磁波のうち、第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子内に侵入して減衰することが好ましい。
また、上記目的を達成するため、本発明は、第７の態様として、上記第１の態様に係る広帯域回路において、第１及び第２の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に、他端が受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続され、第２の線路素子の一対の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする広帯域回路を形成するものである。以上の構成のおいては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子内に侵入して減衰し、信号源から第２の線路素子まで伝搬した信号電磁波のうち、第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子を介して受動素子側に透過することが好ましい。
上記本発明の第６の態様又は第７の態様においては、信号源と第１の線路素子とが、第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。
また、上記目的を達成するため、本発明は、第８態様として、上記第１の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、線路素子の一対の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が終端抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち信号源及び受動素子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一対の導体のうち信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
また、上記目的を達成するため、本発明は第９の態様として、上記第１の態様に係る広帯域回路であって、第１の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続され、信号源に電力を供給する電力源と第１の線路素子とが第２の線路素子を介して接続された広帯域回路であって、第１及び第２の線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が、終端抵抗を介して第２の線路素子に接続され、第２の線路素子の一対の導体の一方は、一端が終端抵抗を介して第１の線路素子に接続され、他端が電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第１の線路素子まで伝搬した信号電磁波のうち、第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち信号源及び受動素子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して受動素子側に伝搬し、直流成分は、第１の線路素子の一対の導体のうち信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。
上記本発明の第８又は第９の態様においては、終端抵抗は、該終端抵抗が接続されていない線路素子の導体の該終端抵抗が接続された側の端に接続される信号伝送用導体と等しいインピーダンスを備えることが好ましい。また、信号源と、該信号源に電力を供給する電力源とを接続する電力供給線路に線路素子がさらに配置され、電力供給線路に配置された線路素子の一対の導体の一方は、一端が信号源に、他端が電力源に接続され、他方は両端ともグランドに接続されることが好ましい。
上記本発明の第２〜第９の態様のいずれの構成においても、信号伝送用導体が配線パターンとして、接地導体がグランドプレーン及び該グランドプレーンに接続された配線パターンとして形成されたプリント基板上に、信号源及び受動素子が実装され、該プリント基板に実装された線路素子は、一対の導体それぞれの少なくとも一端が信号伝送用導体及び接地導体の配線パターンに各々接続されて、伝送線路に挿入されることが好ましい。
図１は、寄生素子を含んだコンデンサの等価回路及びその周波数特性を示す図である。
図２は、三端子フィルタ回路の構成を示す図である。
図３は、三端子フィルタ回路の透過特性を示す図である。
図４は、寄生素子を含んだコイルの等価回路及びその周波数特性を示す図である。
図５は、線路構造の一例を示す図である。
図６は、線路構造素子のインピーダンスと周波数との関係を示す図である。
図７は、本発明を好適に実施した第１の実施形態に係るＬＰＦ回路の構成を示す図である。
図８は、ＬＩＬＣの構造の一例を示す図である。
図９は、第１の実施形態に係るＬＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図１０は、第１の実施形態に係るＬＰＦ回路中をパルス信号波が伝わる過程を説明するための図である。
図１１は、第１の実施形態に係るＬＰＦ回路の透過特性を示す図である。
図１２は、本発明を好適に実施した第２の実施形態に係るＬＰＦ回路の構成を示す図である。
図１３は、第２の実施形態に係るＬＰＦ回路の透過特性を示す図である。
図１４は、本発明を好適に実施した第３の実施形態に係るＬＰＦ回路の構成を示す図である。
図１５は、本発明を好適に実施した第４の実施形態に係るＨＰＦ回路の構成を示す図である。
図１６は、第４の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図１７は、第４の実施形態に係るＨＰＦ回路中をパルス信号波が伝わる過程を説明するための図である。
図１８は、第４の実施形態に係るＨＰＦ回路の透過特性を示す図である。
図１９は、本発明を好適に実施した第５の実施形態に係るＨＰＦ回路の構成を示す図である。
図２０は、第５の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図２１は、本発明を好適に実施した第６の実施形態に係るＨＰＦ回路の構成を示す図である。
図２２は、第６の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図２３は、本発明を好適に実施した第７の実施形態に係るＢＰＦ回路の構成を示す図である。
図２４は、第７の実施形態に係るＢＰＦ回路の動作を説明するための図である。（ａ）は、パルス信号波のスペクトルを示す。（ｂ）は、ＨＰＦの透過特性を示す。（ｃ）は、ＬＰＦの透過特性を示す。（ｄ）は、ＢＰＦ回路の透過特性を示す。
図２５は、本発明を好適に実施した第８の実施形態に係るＢＥＦ回路の構成を示す図である。
図２６は、第８の実施形態に係るＢＥＦ回路の動作を説明するための図である。（ａ）は、パルス信号波のスペクトルを示す。（ｂ）は、ＨＰＦの透過特性を示す。（ｃ）は、ＬＰＦの透過特性を示す。（ｄ）は、ＢＥＦ回路の透過特性を示す。
図２７は、本発明を好適に実施した第９の実施形態に係る高周波終端回路の構成を示す図である。
図２８は、第９の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図２９は、第９の実施形態に係る高周波回路中をパルス信号波が伝わる過程を説明するための図である。
図３０は、本発明を好適に実施した第１０の実施形態に係る高周波終端回路の構成を示す図である。
図３１は、第１０の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３２は、本発明を好適に実施した第１１の実施形態に係る高周波終端回路の構成を示す図である。
図３３は、第１１の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３４は、本発明を好適に実施した第１２の実施形態に係る高周波終端回路の構成を示す図である。
図３５は、第１２の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３６は、第１２の実施形態に係る高周波終端回路中をパルス信号波が伝わる過程を説明するための図である。
図３７は、本発明を好適に実施した第１３の実施形態に係る高周波終端回路の構成を示す図である。
図３８は、第１３の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３９は、本発明を好適に実施した第１４の実施形態に係る高周波終端回路の構成を示す図である。
図４０は、第１４の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
符号１ａ、２ａ、４ａ及び５ａは高周波信号を表す。符号１ｂ、２ｂ、４ｂ及び５ｂは低周波信号を表す。符号１ｃ、４ｃ及び５ｃは、直流信号を表す。符号１０ａ、１０ｂ、１０ｃ、１０ｄ、２０ａ、２０ｃ、２０ｄ、３０ａ、３０ｂ、３０ｃ、３０ｄ、４０ａ、４０ｂ、４０ｃ、４０ｄ、５０ａ、５０ｂ、５０ｃ及び５０ｄは配線パターンを表す。符号１１、２１、３１、４１及び５１は、ドライバを表す。符号１２、２３、２４、３２２及び３３２は、コイルを表す。符号１３、２２、４２、４６、４７、５２、５６、５７、３２１及び３３１は、ＬＩＬＣを表す。符号１３ａ、１３ｂ、１３ｃ、１３ｄ、２２ａ、２２ｂ、２２ｃ、２２ｄ、４２ａ、４２ｂ、４２ｃ、４２ｄ、４６ａ、４６ｂ、４６ｃ、４６ｄ、５２ａ、５２ｂ、５２ｃ、５２ｄ、５６ａ、５６ｂ、５６ｃ、５６ｄ、５７ａ、５７ｂ、５７ｃ、５７ｄ、３２１ａ、３２１ｂ、３２１ｃ、３２１ｄ、３２２ａ、３２２ｂ、３２２ｃ及び３２２ｄは、ＬＩＬＣの端子を表す。符号１４、２５、３５、４５及び５５は、レシーバを表す。符号１８ａ、１８ｂ、２８ａ、２８ｂ、３８ａ、３８ｂ、３８ｃ、３８ｄ、４８ａ、４８ｂ、５８ａ及び５８ｂは、配線を表す。符号１９、４３、４４、５３及び５４は、抵抗を表す。符号８１ａ及び８１ｂは、接地導体を表す。符号８２は、信号伝送用導体を表す。符号８３及び１３３は、誘電体を表す。符号１１１、１１２、２１１、２１２、３１１、３１２、４１１及び４１２は、インバータバッファを表す。符号１１１ａ、１１１ｂ、１１２ａ、１１２ｂ、２１１ａ、２１１ｂ、２１２ａ、２１２ｂ、３１１ａ、３１１ｂ、３１２ａ、３１２ｂ、４１１ａ、４１１ｂ、４１２ａ、４１２ｂ、５１１ａ、５１１ｂ、５１２ａ及び５１２ｂは、トランジスタを表す。符号１３０は、封止材を表す。符号１３１は、第１の導体を表す。符号１３２は、第２の導体を表す。
図２は、三端子フィルタ回路の構成を示す図である。
図３は、三端子フィルタ回路の透過特性を示す図である。
図４は、寄生素子を含んだコイルの等価回路及びその周波数特性を示す図である。
図５は、線路構造の一例を示す図である。
図６は、線路構造素子のインピーダンスと周波数との関係を示す図である。
図７は、本発明を好適に実施した第１の実施形態に係るＬＰＦ回路の構成を示す図である。
図８は、ＬＩＬＣの構造の一例を示す図である。
図９は、第１の実施形態に係るＬＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図１０は、第１の実施形態に係るＬＰＦ回路中をパルス信号波が伝わる過程を説明するための図である。
図１１は、第１の実施形態に係るＬＰＦ回路の透過特性を示す図である。
図１２は、本発明を好適に実施した第２の実施形態に係るＬＰＦ回路の構成を示す図である。
図１３は、第２の実施形態に係るＬＰＦ回路の透過特性を示す図である。
図１４は、本発明を好適に実施した第３の実施形態に係るＬＰＦ回路の構成を示す図である。
図１５は、本発明を好適に実施した第４の実施形態に係るＨＰＦ回路の構成を示す図である。
図１６は、第４の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図１７は、第４の実施形態に係るＨＰＦ回路中をパルス信号波が伝わる過程を説明するための図である。
図１８は、第４の実施形態に係るＨＰＦ回路の透過特性を示す図である。
図１９は、本発明を好適に実施した第５の実施形態に係るＨＰＦ回路の構成を示す図である。
図２０は、第５の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図２１は、本発明を好適に実施した第６の実施形態に係るＨＰＦ回路の構成を示す図である。
図２２は、第６の実施形態に係るＨＰＦ回路に適用されるＬＩＬＣの実装例を示す図である。
図２３は、本発明を好適に実施した第７の実施形態に係るＢＰＦ回路の構成を示す図である。
図２４は、第７の実施形態に係るＢＰＦ回路の動作を説明するための図である。（ａ）は、パルス信号波のスペクトルを示す。（ｂ）は、ＨＰＦの透過特性を示す。（ｃ）は、ＬＰＦの透過特性を示す。（ｄ）は、ＢＰＦ回路の透過特性を示す。
図２５は、本発明を好適に実施した第８の実施形態に係るＢＥＦ回路の構成を示す図である。
図２６は、第８の実施形態に係るＢＥＦ回路の動作を説明するための図である。（ａ）は、パルス信号波のスペクトルを示す。（ｂ）は、ＨＰＦの透過特性を示す。（ｃ）は、ＬＰＦの透過特性を示す。（ｄ）は、ＢＥＦ回路の透過特性を示す。
図２７は、本発明を好適に実施した第９の実施形態に係る高周波終端回路の構成を示す図である。
図２８は、第９の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図２９は、第９の実施形態に係る高周波回路中をパルス信号波が伝わる過程を説明するための図である。
図３０は、本発明を好適に実施した第１０の実施形態に係る高周波終端回路の構成を示す図である。
図３１は、第１０の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３２は、本発明を好適に実施した第１１の実施形態に係る高周波終端回路の構成を示す図である。
図３３は、第１１の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３４は、本発明を好適に実施した第１２の実施形態に係る高周波終端回路の構成を示す図である。
図３５は、第１２の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３６は、第１２の実施形態に係る高周波終端回路中をパルス信号波が伝わる過程を説明するための図である。
図３７は、本発明を好適に実施した第１３の実施形態に係る高周波終端回路の構成を示す図である。
図３８は、第１３の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
図３９は、本発明を好適に実施した第１４の実施形態に係る高周波終端回路の構成を示す図である。
図４０は、第１４の実施形態に係る高周波終端回路に適用されるＬＩＬＣの実装例を示す図である。
符号１ａ、２ａ、４ａ及び５ａは高周波信号を表す。符号１ｂ、２ｂ、４ｂ及び５ｂは低周波信号を表す。符号１ｃ、４ｃ及び５ｃは、直流信号を表す。符号１０ａ、１０ｂ、１０ｃ、１０ｄ、２０ａ、２０ｃ、２０ｄ、３０ａ、３０ｂ、３０ｃ、３０ｄ、４０ａ、４０ｂ、４０ｃ、４０ｄ、５０ａ、５０ｂ、５０ｃ及び５０ｄは配線パターンを表す。符号１１、２１、３１、４１及び５１は、ドライバを表す。符号１２、２３、２４、３２２及び３３２は、コイルを表す。符号１３、２２、４２、４６、４７、５２、５６、５７、３２１及び３３１は、ＬＩＬＣを表す。符号１３ａ、１３ｂ、１３ｃ、１３ｄ、２２ａ、２２ｂ、２２ｃ、２２ｄ、４２ａ、４２ｂ、４２ｃ、４２ｄ、４６ａ、４６ｂ、４６ｃ、４６ｄ、５２ａ、５２ｂ、５２ｃ、５２ｄ、５６ａ、５６ｂ、５６ｃ、５６ｄ、５７ａ、５７ｂ、５７ｃ、５７ｄ、３２１ａ、３２１ｂ、３２１ｃ、３２１ｄ、３２２ａ、３２２ｂ、３２２ｃ及び３２２ｄは、ＬＩＬＣの端子を表す。符号１４、２５、３５、４５及び５５は、レシーバを表す。符号１８ａ、１８ｂ、２８ａ、２８ｂ、３８ａ、３８ｂ、３８ｃ、３８ｄ、４８ａ、４８ｂ、５８ａ及び５８ｂは、配線を表す。符号１９、４３、４４、５３及び５４は、抵抗を表す。符号８１ａ及び８１ｂは、接地導体を表す。符号８２は、信号伝送用導体を表す。符号８３及び１３３は、誘電体を表す。符号１１１、１１２、２１１、２１２、３１１、３１２、４１１及び４１２は、インバータバッファを表す。符号１１１ａ、１１１ｂ、１１２ａ、１１２ｂ、２１１ａ、２１１ｂ、２１２ａ、２１２ｂ、３１１ａ、３１１ｂ、３１２ａ、３１２ｂ、４１１ａ、４１１ｂ、４１２ａ、４１２ｂ、５１１ａ、５１１ｂ、５１２ａ及び５１２ｂは、トランジスタを表す。符号１３０は、封止材を表す。符号１３１は、第１の導体を表す。符号１３２は、第２の導体を表す。
〔発明の原理〕
本発明は、四端子の線路構造で低インピーダンスの素子（Ｌｏｗ Ｉｍｐｅｄａｎｃｅ Ｌｉｎｅ ｓｔｒｕｃｔｕｒｅ Ｃｏｍｐｏｎｅｎｔ；以下、ＬＩＬＣ）をコンデンサの代わりに用いて電子回路を形成することにより、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路を従来よりも少数の素子で実現するものである。
線路構造の一例として図５に示すストリップ構造の線路を考える。この線路においては、直流電流が接地導体８１ａ，８１ｂ及び信号伝送用導体８２を伝搬し、電磁波が誘電体８３を伝搬する。説明の簡略化のため線路の抵抗及び損失を無視できるとすると、このようなストリップ線路の特性インピーダンスＺ０は、式（１）で表される。
この場合には線路の特性インピーダンスは、（Ｌ／Ｃ）１／２で算出されることからキャパシタンス成分及びインダクタンス成分のみで定まる値となり、周波数に対しては一定値であるため、周波数による特性の変化が原理的には生じない。
よって、線路構造の素子のインピーダンスを低くして（すなわち、線路構造の素子をＬＩＬＣとして）、これを低インピーダンス素子として利用すれば、周波数に関わらず所望の回路特性を示す電子回路を実現することが可能となる。
なお、線路構造の素子のインピーダンスに関係するパラメータとしてはＬ（インダクタンス）、Ｃ（キャパシンタンス）、Ｒ（レジスタンス）及びＧ（コンダクタンス）があるが、ＬやＲは増加すると論理回路スイッチング時の電源電圧変動が増大するなどの問題が生じるため、Ｃを調整することによってインピーダンスを低くする必要がある。
すなわち、式（１）からも明らかなように、単位長さ当たりのＣを大きくする必要がある。
また、素子を流れる電磁波の波長と比較して素子自体の線路長が十分長くなければ、素子を線路構造であると見なすことはできない。このため、ＬＩＬＣの線路長はこれを流れる電磁波の波長と比較して十分に長くする必要がある。具体的には、電磁波成分が通過する部分の実質的な長さ（＝実効線路長）が素子を通過する電磁波の波長の１／４以上であることが好ましい。
一方、反射係数（Ｓ１１）と透過係数（Ｓ２１）との間には、式（２）の関係がある。
損失を含む線路の透過係数（Ｓ２１）は、式（３）で求められる。なお、透過特性の逆数は挿入損と呼ばれる。式（３）中のｘは、線路長である。αは、伝搬定数を構成する減衰定数であり、式（４）で表される。
さらに、式（４）中のコンダクタンスＧは、コンデンサで使用されるｔａｎδを使用すると式（５）で表される。なお、式（５）において、Ｓは誘電体の面積、ｔは誘電体の厚さである。
電子回路に使用される場合において、線路素子は低インピーダンスではあるが有限のインピーダンス値を有するため、電磁波は線路素子の内部に入り込む。しかし、式（３）、（４）及び（５）からわかるように、線路素子の内部に入り込んだ電磁波は、指数的に減衰しほとんど外に出ない。すなわち、ＬＩＬＣに適当な損失を加えることによりＬＩＬＣに関する終端は考えなくても良いことになる。なお、挿入損は、インピーダンス不整合分と、素子の長さ、周波数、ｔａｎδの指数倍との積となることが分かる。
このように、低インピーダンス素子として電子回路に適用するＬＩＬＣは、
▲１▼素子を伝搬する電磁波からみて線路と見なすことができるだけの長さを備える。（電磁波成分が通過する部分の実質的な長さ（＝実効線路長）が対象周波数の電磁波の波長の１／４以上であることが好ましい。）
▲２▼電子回路の回路特性が所望の特性となるのに十分な低さのインピーダンスを示す。（単位長さ当たりのキャパシタンスＣが大きいことが好ましい。）
▲３▼誘電体損失をやや大きくするとともに、線路の長さを必要に応じて長くする。
という条件を満たす線路構造の素子である。
線路素子においては、周波数とインピーダンスとの関係は図６に示すようになり、素子を線路と見なすことができる周波数帯域内ではインピーダンスは寄生素子の影響を受けてインピーダンスが増加することはない。
なお、ここではストリップ構造の線路の場合を例に説明を行ったがＬＩＬＣの構造はストリップ構造に限定されることはなく、マイクロストリップ型の線路構造や同軸円筒型の線路構造などであっても良い。
以下、上述したＬＩＬＣを低インピーダンス素子として適用した広帯域回路の好適な実施形態について説明する。
〔第１の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図７に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１、ＬＩＬＣ１３及びレシーバ１４を有する。
ドライバ１１は、インバータバッファ１１１とインバータバッファ１１２とを有し、直列に接続されたインバータバッファ１１１とインバータバッファ１１２とがバッファ回路を構成している。インバータバッファ１１１はトランジスタ１１１ａ及び１１１ｂを有し、インバータバッファ１１２はトランジスタ１１２ａ及び１１２ｂを有する。ハイサイドのトランジスタ１１１ａ及び１１２ａはＰチャネルであり、ゲート電圧がハイレベルの時にオフとなる。また、ローサイドのトランジスタ１１１ｂ及び１１２ｂは、Ｎチャネルであり、ゲート電圧がハイレベルの時にオンとなる。トランジスタ１１１ａ及び１１２ａのドレイン端子には、不図示の電源からＶＤＤが供給されている。トランジスタ１１１ａ及び１１１ｂは、不図示の制御部がインバータバッファ１１１の入力端子に入力するゲート電圧に応じてＶＤＤをスイッチングして信号波を出力し、インバータバッファ１１２の入力端子に入力する。トランジスタ１１２ａ及び１１２ｂはゲート端子に入力された信号波に応じてＶＤＤをスイッチングして信号波を生成し、この信号波が信号電磁波としてドライバ１１から出力される。ＬＩＬＣ１３は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ１１とＬＩＬＣ１３とを接続する配線１８ａの特性インピーダンスＺ１と比較して極めて小さく（Ｚ０／Ｚ１≒０）設定されている。ＬＩＬＣ１３の端子１３ａは、ドライバ１１の出力端子に、端子１３ｂはレシーバ１４の入力端子と接続されている。また、端子１３ｃ及び端子１３ｄは、グランドに接続されている。レシーバ１４は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
図８に、本実施形態に係るＬＰＦ回路に適用されるＬＩＬＣ１３の構造例を示す。なお、（ａ）と（ｂ）とでは視点を変えて同一の構成を示している。第１の導体１３１の周囲を取り囲むように誘電体１３３が配置されている。第１の導体１３１と第２の導体１３２とは誘電体１３３を介して対向するように設置され、封止材１３０によってその状態のまま固定されている。
第１の電極１３１には端子１３ａ及び１３ｂが、第２の電極１３２には端子１３ｃ及び端子１３ｄがそれぞれ設けられており、各端子はＬＩＬＣ１３の底面側に延びて封止材１３０を貫通し、外部に露出（又は突出）している。封止材１３０から露出（又は突出）した各端子を信号伝送用導体及び接地導体に接続することにより、ＬＩＬＣ１３を伝送線路に挿入できる。
以下、全ての実施形態において上記構造のＬＩＬＣを適用する場合を例に説明するが、上記構造はあくまでも一例であり、ＬＩＬＣの構造を限定するものではない。
図９に、プリント基板上の配線パターンにＬＩＬＣ１３を配置した状態を示す。ここでは、ＬＩＬＣ１３の状態を理解しやすくするために封止材１３０は図中には示していない（他の実施形態も同様）。なお、ＬＩＬＣ１３の両端の状態を図中に表すために（ａ）と（ｂ）とでは視点を変えて同一の構成を示している。端子１３ａは、ドライバ１１の出力端子に接続された配線パターン１０ａに接続されている。端子１３ｂは、レシーバ１４のゲート端子に接続された配線パターン１０ｂにされている。端子１３ｃ及び端子１３ｄは、各々グランドに接続された配線パターン１０ｃ及び配線パターン１０ｄにそれぞれ接続されている。
ＬＰＦ回路の動作について説明する。図１０に、ドライバ１１が出力したパルス信号波がＬＰＦ回路を伝わる状態を示す。（ａ）に示すように、ドライバ１１が出力したパルス信号波は、配線１８ａとグランドとを含む線路を介してＬＩＬＣ１３に到達する。ＬＩＬＣ１３に達したパルス信号波のうち周波数が高くＬＩＬＣ１３を線路と見なすことができる電磁波成分（高周波信号１ａ）は、配線１８ａのインピーダンスとＬＩＬＣ１３のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ１≒０であるため高周波信号１ａはＬＩＬＣ１３によって反射される。
一方、周波数が低い電磁波成分（低周波信号１ｂ）は、ＬＩＬＣ１３を線路と見なすことができないため、配線１８ａとＬＩＬＣ１３とのインピーダンス不整合の影響を受けない。よって、低周波信号１ｂは反射されることなくＬＩＬＣ１３内に侵入し、ＬＩＬＣの１３の誘電体の部分を通ってレシーバ１４側に伝搬する。また、直流信号１ｃは、ＬＩＬＣ１３の導体の部分を通ってレシーバ１４側に透過する。
（ｃ）に示すように、レシーバ１４側に伝搬した低周波信号１ｂ及び透過した直流信号１ｃはレシーバ１４のゲート端子に入り、レシーバ１４を作動させる。これにより、レシーバ１４はドライバ１１が生成したパルス信号波のうち低周波信号及び直流信号のみに応じて動作する。
図１１に、このＬＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。本実施形態においては、周波数によらず一定のインピーダンスが得られ、また誘電体損失がやや大きいＬＩＬＣを用いてＬＰＦ回路を形成しているため、カットオフ周波数以上の周波数帯域においても回路が寄生素子の影響を受けて透過特性が劣化してしまうことがない。
よって、従来のＬＰＦ回路とは異なり、本実施形態に係るＬＰＦ回路は、カットオフ周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
なお、カットオフ周波数は、ＬＩＬＣ１３の線路の部分の実質的な長さ（有効線路長）を変更することで任意の値に設定することが可能であり、アスペクト比（ＬＩＬＣ１３の線路の部分の幅と一対の導体の間隔との比）と絶縁体の膜厚とが固定の場合には、ＬＩＬＣ１３の線路の部分の長さとカットオフ周波数とは反比例の関係となる。これはＬＰＦ回路に限定されることではなく、全て実施形態に関して同様である。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第２の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図１２に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１とＬＩＬＣ１３との間にコイル１２をさらに有する他は、第１の実施形態と同様である。コイル１２は、ローパスフィルタの特性を向上させるために配置された素子である。ＬＰＦ回路の動作については、第１の実施形態と同様である。
図１３に、このＬＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。ドライバ１１とＬＩＬＣ１３との間に配置されている（換言すると、配線１８ａに挿入されている）コイル１２は、低周波数帯域においてはインダクタンス特性を示すため、コイル１２のインダクタンス特性とＬＩＬＣ１３のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。
また、高周波帯域においてコイル１２はキャパシタンス特性を示すが、ＬＩＬＣ１３の低インピーダンス特性は高周波帯域においても変化せず、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもＬＰＦ回路の透過率は大きくならない。
よって、第１の実施形態に係るＬＰＦ回路と同様に、本実施形態に係るＬＰＦ回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第３の実施形態〕
本発明を好適に実施した第３の実施形態について説明する。図１４に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１とＬＩＬＣ１３との間に抵抗１９をさらに有する他は、第１の実施形態と同様である。コイル１９は、ローパスフィルタの特性を向上させるために配置された素子である。ＬＰＦ回路の動作については、第１の実施形態と同様である。
ドライバ１１とＬＩＬＣ１３との間に配置されている（換言すると配線１８ａに挿入されている）抵抗１９は、低周波数帯域においては寄生素子の影響を受けず、周波数に関わらずインピーダンスが一定であるため、抵抗値が低ければコイルと同様の特性を示す。よって、抵抗１９の抵抗値が低い場合には、第２の実施形態と同様に低周波数帯域においては抵抗１９の特性とＬＩＬＣ１３のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。
また、ＬＩＬＣ１３のキャパシタンス特性は高周波帯域においても変化しないし、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもＬＰＦ回路の透過率は大きくならない。
よって、第１の実施形態に係るＬＰＦ回路と同様に、本実施形態に係るＬＰＦ回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第４の実施形態〕
本発明を好適に実施した第４の実施形態について説明する。図１５に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路はドライバ２１、ＬＩＬＣ２２、コイル２３及びレシーバ２５を有する。ドライバ２１はトランジスタ２１１及びトランジスタ２１２からなる。
ドライバ２１は、第１の実施形態のドライバ１１と同様の構成であり、出力端子から信号電磁波を出力する。ＬＩＬＣ２２は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンスＺ０は、ドライバ２１とＬＩＬＣ２２とを接続する配線２８ａの特性インピーダンスＺ２と比較して極めて小さく（Ｚ０／Ｚ２≒０）設定されている。ＬＩＬＣ２２の端子２２ａは、ドライバ２１の出力端子に接続されており、端子２２ｂは開放されている。また、端子２２ｃはコイル２３を介してグランドに接続されている。端子２２ｄは、レシーバ２５の入力端子に接続されている。コイル２３は、ハイパスフィルタの特性を向上させるために配置された素子である。レシーバ２５は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
図１６に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。なお、ＬＩＬＣ２２の両端の接続状態を図中に表すために（ａ）と（ｂ）とでは視点を変えて、２方向から見た状態を図示している。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂは、いずれの配線パターンにも接続されずに開放されている。端子２２ｃはコイル２３を介してグランドに接続された配線パターン２０ｃに接続されている。端子２２ｄは、レシーバ２５のゲート端子と接続された配線パターン２０ｄと接続されている。
ＨＰＦ回路の動作について説明する。図１７に、ドライバ２１が出力したパルス信号波がＬＰＦ回路を伝わる状態を示す。（ａ）に示すように、ドライバ２１が出力したパルス信号波は、配線２８ａとグランドとを含む線路を介してＬＩＬＣ２２到達する。なお、本実施形態においては、端子２２ｂが開放されているため、パルス信号の直流成分（直流信号）は伝達しない。ＬＩＬＣ２２に到達したパルス信号波のうち周波数が高くＬＩＬＣ２２を線路と見なすことができる電磁波成分（高周波信号２ａ）は、配線２８ａのインピーダンスとＬＩＬＣ２２のインピーダンスとの不整合の影響を受ける。ここでは、Ｚ０／Ｚ２≒０であるため高周波信号はＬＩＬＣ２２の内部に侵入せず、（ｂ）に示すようにＬＩＬＣ２２の導体のうちコイル２３を介してグランドに接続された一方とグランドとの間を通ってレシーバ２５のゲート端子に到達する。すなわち、高周波信号は、ＬＩＬＣ２２の導体のうち端子２２ｃ及び２２ｄを備える一方とグランドプレーンとを含む線路を介して、ＬＩＬＣ２２を迂回してレシーバ２５側に進行する。
一方、ＬＩＬＣ２２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号２ｂ）は、配線２８ａのインピーダンスとＬＩＬＣ２２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ２２内部の誘電体に侵入するが、端子２２ｂが電気的に開放されているためレシーバ２５には到達せず、誘電体損失をやや大きくしているのでＬＩＬＣ２２内で減衰する。
（ｃ）に示すように、レシーバ２５のゲート端子に入った高周波信号がレシーバ２５を作動させる。これにより、レシーバ２５はドライバ２１が生成したパルス信号波のうち、高周波信号のみに応じて動作する。
図１８に、このＨＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。ＬＩＬＣ２２の端子２２ｃとグランドとを接続しているコイル２３は、低周波数帯域においてはインダクタンス特性を示すため、コイル２３のインダクタンス特性とＬＩＬＣ２２のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。また、従来のＨＰＦ回路とは異なり、本実施形態に係るＨＰＦ回路は、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なＨＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第５の実施形態〕
本発明を好適に実施した第５の実施形態について説明する。図１９に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路は、端子２２ｃが開放されており、端子２２ｄがコイル２４を介してグランドにも接続されている他は第４の実施形態と同様である。
図２０に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂ及び端子２２ｃの各々は、配線パターンには接続されずに開放されている。端子２２ｄは、レシーバ２５のゲート端子とコイル２４を介してグランドとに接続された配線パターン２０ｄと接続されている。
ＨＰＦ回路の動作は第４の実施形態と同様である。また、透過特性は第４の実施形態と同様であり、ＬＩＬＣ２２の端子２２ｄをグランドに接続しているコイル２４は、低周波数帯域においてはインダクタンス特性を示すため、コイル２４のインダクタンス特性とＬＩＬＣ２２のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。さらに、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なＨＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第６の実施形態〕
本発明を好適に実施した第５の実施形態について説明する。図２１に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路は、端子２２ｄがコイル２４を介してグランドにも接続されている他は第４の実施形態と同様である。
図２２に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂは、配線パターンには接続されずに開放されている。端子２２ｃは、コイル２３を介してグランドに接続された配線パターン２０ｃに接続されている。端子２２ｄは、レシーバ２５のゲート端子とグランドとに接続された配線パターン２０ｄに接続されている。
ＨＰＦ回路の動作は第４の実施形態と同様である。また、透過特性についても第４の実施形態と同様であるが、ＬＩＬＣ２２にはコイルが二つ（コイル２３及び２４）接続されているため、低周波帯域におけるフィルタ特性を、理想的なＨＰＦ回路の回路特性に近づけることが可能となる。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
なお、第４〜第６の実施形態においては、ＬＩＬＣ２２の端子２２にコイル２３やコイル２４を接続した構成としているが、コイルの代わりに抵抗を用いても同様の効果が得られる。また、コイルと抵抗とを組み合わせて用いても良い。
〔第７の実施形態〕
上記第１〜第３の実施形態では本発明を適用したＬＰＦ回路について、第４〜第６の実施形態では本発明を適用したＨＰＦ回路についてそれぞれ説明したが、これらを組み合わせることにより、バンドパスフィルタ回路やバンドエリミネーションフィルタ回路に本発明を適用することが可能となる。
本発明を好適に実施した第７の実施形態について説明する。図２３に、本発明を適用したバンドパスフィルタ回路（ＢＰＦ回路）の構成を示す。
このＢＰＦ回路は、ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４が直列に接続された回路である。
ドライバ３１は、第１の実施形態のドライバ１１と同様であり、出力端子から信号電磁波を出力する。ＨＰＦ３２は、第４の実施形態に係るＨＰＦ回路と同様の構成であり、ＬＩＬＣ３２１とコイル３２２とを有する。ＬＩＬＣ３２１は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンスＺ０ａは、ドライバ３１とＬＩＬＣ３２１とを接続する配線３８ａの特性インピーダンスＺ３ａと比較して極めて小さく（Ｚ０ａ／Ｚ３ａ≒０）設定されている。ＬＩＬＣ３２１の端子３２１ａは、ドライバ３１の出力端子に接続されており、端子３２１ｂは開放されている。また、端子３２１ｃはコイル３２２を介してグランドに接続されている。端子３２１ｄは、ＬＰＦ３３の入力端子に接続されている。ＬＩＬＣ３２１は、第４の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル３２２は、ハイパスフィルタの特性を向上させるために配置された素子である。
ＬＰＦ３３は、第２の実施形態に係るＬＰＦ回路と同様の構成であり、ＬＩＬＣ３３１とコイル３３２とを有する。ＬＩＬＣ３３１は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０ｂは、ＨＰＦ３２とＬＩＬＣ３３１とを接続する配線３８ｂの特性インピーダンスＺ１ｂと比較して極めて小さく（Ｚ０ｂ／Ｚ１ｂ≒０）設定されている。ＬＩＬＣ３３１の端子３３１ａは、ＨＰＦ３２の出力端子であるＬＩＬＣ３２１ｄに、端子３３１ｂはレシーバ３４の入力端子に接続されている。また、端子３３１ｃ及び端子３３１ｄは、グランドに接続されている。ＬＩＬＣ３３１は、第２の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル３３２は、ハイパスフィルタの特性を向上させるために配置された素子である。
レシーバ３４は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
ＢＰＦ回路の動作について説明する。図２４（ａ）〜（ｃ）に示すように、ドライバ３１が出力するパルス信号波のスペクトルがｆｍｉｎ以上ｆｍａｘ以下の周波数帯域に亘るものとし、ＨＰＦ３２のカットオフ周波数をｆ１、ＬＰＦ３３のカットオフ周波数をｆ２とする。
ドライバ３１が出力したパルス信号波は、配線３８ａとグランドとを含む線路を介してＨＰＦ３２に到達する。ＨＰＦ３２に到達した信号電磁波のうちｆ１以上の周波数成分はＨＰＦ３２を通過し、ｆ１未満の周波数成分はＨＰＦ３２によって阻止される。
ＨＰＦ３２を通過した周波数成分は、配線３８ｂとグランドとを含む線路を介してＬＰＦ３３に到達する。ＬＰＦ３３に到達した周波数成分のうちｆ２以上の周波数成分はＬＰＦ３３によって阻止され、ｆ２未満の周波数成分はＬＰＦ３３を通過する。
ＬＰＦ３３を通過した周波数成分は、配線３８ｃとグランドとを線路としてレシーバ３４に到達しゲート端子に入り、レシーバ３４を作動させる。（ｄ）に示すように、ドライバ３１が出力したパルス信号波のうちｆ１以上ｆ２未満の周波数成分のみがレシーバ３４に到達する。
このように、本発明を適用したＬＰＦとＨＰＦとを直列に接続することで、本発明をＢＰＦ回路に適用することが可能となる。なお、ＨＰＦのカットオフ周波数がＬＰＦのカットオフ周波数よりも高い場合は、全ての周波数成分がＨＰＦ及びＬＰＦによって阻止されてしまい、レシーバに到達する周波数成分は存在しなくなるため、ＨＰＦのカットオフ周波数をＬＰＦのカットオフ周波数よりも低くする必要がある。
なお、ここでは第２の実施形態のＬＰＦ回路と同様の構成のＬＰＦ、及び第４の実施形態のＨＰＦ回路と同様の構成のＨＰＦとを用いてＢＰＦ回路を形成したが、他の実施形態と同様の構成のＬＰＦ及びＨＰＦを組み合わせても、本発明をＢＰＦ回路に適用することが可能である。
このように、本実施形態に係るＢＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第８の実施形態〕
本発明を好適に実施した第８の実施形態について説明する。図２５に、本発明を適用したバンドエリミネーションフィルタ回路（ＢＥＦ回路）の構成を示す。
このＢＥＦ回路は、第７の実施形態のＢＰＦ回路と同様に、ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４を有する。ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４の個別の構成は第７の実施形態と同様であるが、本実施形態に係るＢＥＦ回路は各部の接続が異なっており、ドライバ３１とレシーバ３４との間にＨＰＦ３２及びＬＰＦ３３が並列に挿入されている。
ＢＰＦ回路の動作について説明する。図２６（ａ）〜（ｂ）に示すように、ドライバ３１が出力するパルス信号波のスペクトルがｆｍｉｎ以上ｆｍａｘ以下の周波数帯域に亘るものとし、ＨＰＦ３２のカットオフ周波数をｆ３、ＬＰＦ３３のカットオフ周波数をｆ４とする。
ドライバ３１が出力したパルス信号波は、配線３８ａとグランドとを含む線路を介してＨＰＦ３２に到達する。ＨＰＦ３２に到達したパルス信号波のうちｆ３以上の周波数成分はＨＰＦ３２を通過し、ｆ３未満の周波数成分はＨＰＦ３２によって阻止される。
ドライバ３１が出力したパルス信号波は、配線３８ｂとグランドとを含む線路を介してＬＰＦ３３にも到達する。ＬＰＦ３３に到達したパルス信号波のうちｆ４以上の周波数成分はＬＰＦ３３によって阻止され、ｆ４未満の周波数成分はＬＰＦ３３を通過する。
ＨＰＦ３２及びＬＰＦ３３を通過した周波数成分は、配線３８ｃ又は３８ｄとグランドとを含む線路を介してレシーバ３４に到達し、ゲート端子に入ってレシーバ３４を作動させる。（ｄ）に示すように、ドライバ３１が出力したパルス信号波のうちｆ３以上の周波数成分及びｆ４未満の周波数成分のみがレシーバ３４に到達する。
このように、本発明を適用したＬＰＦとＨＰＦとを並列に接続することで、本発明をＢＥＦ回路に適用することが可能となる。なお、ＨＰＦのカットオフ周波数がＬＰＦのカットオフ周波数よりも低い場合は、全ての周波数成分がＨＰＦ及びＬＰＦを通過してしまうため、ＨＰＦのカットオフ周波数をＬＰＦのカットオフ周波数よりも高くする必要がある。
なお、ここでは第２の実施形態のＬＰＦ回路と同様の構成のＬＰＦ、及び第４の実施形態のＨＰＦ回路と同様の構成のＨＰＦとを用いてＢＥＦ回路を形成したが、他の実施形態と同様の構成のＬＰＦ及びＨＰＦを組み合わせても、本発明をＢＥＦ回路に適用することが可能である。
このように、本実施形態に係るＢＥＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第９の実施形態〕
本発明を好適に実施した第９の実施形態について説明する。図２７に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路である。
本実施形態に係る高周波終端回路は、ドライバ４１、ＬＩＬＣ４２、抵抗４３、レシーバ４５及びＬＩＬＣ４６を有する。
ドライバ４１は、第１の実施形態のドライバ１１と同様であり、出力端子から信号電磁波を出力する。ＬＩＬＣ４２は四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ４１とＬＩＬＣ４２とを接続する配線４８ａ特性インピーダンスＺ４と比較して極めて小さく（Ｚ０／Ｚ４≒０）設定されている。ＬＩＬＣ４２の端子４２ａはドライバ４１の出力端子に接続されており、端子４２ｂはレシーバ４５の入力端子に接続されている。また、端子４２ｃは、抵抗４３を介してそれぞれグランドに接続されている。抵抗４３は、ＬＩＬＣ４２においてパルス信号波が反射しないよう終端させるための抵抗（終端抵抗）であり、そのインピーダンスはドライバ４１とＬＩＬＣ４２とを接続する配線４８ａのインピーダンスと等しい。レシーバ４５は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。ＬＩＬＣ４６は、不図示の電力源から供給される直流電圧Ｖｄｃの変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。
図２８に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂと接続されている。端子４２ｃは、コイル４３を介してグランドに接続された配線パターン４０ｃに接続されており、端子４２ｄは開放されている。
高周波終端回路の動作について説明する。図２９に、ドライバ４１が出力したパルス信号波が高周波終端回路を伝わる状態を示す。（ａ）に示すように、ドライバ４１から出力されたパルス信号波は、配線４８ａとグランドとを含む線路を介してＬＩＬＣ４２に到達する。ＬＩＬＣ４２に到達したパルス信号波のうち周波数が高くＬＩＬＣ４２を線路と見なすことができる電磁波成分（高周波信号４ａ）は、配線４８ａのインピーダンスとＬＩＬＣ４２のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ４≒０であるため高周波信号はＬＩＬＣ４２の内部に侵入することができない。しかし、本実施形態においては、端子４２ｃに終端抵抗（抵抗４３）が接続されているため、（ｂ）に示すように高周波信号はＬＩＬＣ４２の一対の導体のうち抵抗４３が接続されている一方（端子４２ｃと端子４２ｄとを備えた導体）とグランドとを含む線路を介してレシーバ４５側に伝搬する。レシーバ４５側に伝搬した高周波信号は、配線４８ｂとグランドとを含む線路を介してレシーバ４５のゲート端子に入る。
一方、ＬＩＬＣ４２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線４８ａのインピーダンスとＬＩＬＣ４２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ４２の内部に侵入できるため、ＬＩＬＣ４２の誘電体の部分を通ってレシーバ４５側に伝搬し、配線４８ｂとグランドとを含む線路を介してレシーバ４５のゲート端子に入る。また、直流信号は、ＬＩＬＣ４２の導体の部分を通ってレシーバ４５側に透過し、配線４８ｂを通ってレシーバ４５のゲート端子に入る。
このため、（ｃ）に示すように、ドライバ４１が出力したパルス信号波の全ての周波数成分がレシーバ４５のゲート端子に入力されることとなり、ドライバ４１が発したパルス信号波の波形がレシーバ４５のゲート端子に入力信号において忠実に再現される。よって、レシーバ４５はドライバ４１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
ディジタル回路においては、信号電磁波がＨｉレベルとＬｏｗレベルとの間を往復するが、データ系の信号電磁波の場合には信号がＨｉレベルやＬｏｗレベルで止まった状態が長時間維持され、直流電流が流れ続けることがある。このような場合に直流電流が終端抵抗に流れてしまうと、信号が出力されている間は電力を消費してしまうこととなる。
また、伝送線路の線路長よりも１／４波長が長い電磁波が伝送線路を伝わる場合には、この電磁波を波と見なすことができないため、終端抵抗において整合終端されずに電力を消費してしまう。
このためディジタル回路においては、伝送線路の線路長よりも１／４波長が長い電磁波や直流電流が終端抵抗に流れないようにして、電力が無駄に消費されることを抑制する必要がある。
伝送線路と終端抵抗との間にコンデンサを直列に接続した場合、終端抵抗の抵抗値とコンデンサの容量とで定まる時定数と比較して、信号電磁波の立ち上がり時間が短ければ（１／５以下）、コンデンサの電圧変動を無視できる。この場合は、信号電磁波が伝搬する伝送線路からコンデンサは見えず、終端抵抗のみで終端されていると見なすことができる。
信号電磁波が終端抵抗のみで終端されていると見なせる場合、コンデンサの電圧変動を無視できる最低周波数の電磁波の１／４波長よりも伝送線路の線路長が短ければ、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れないようにできる。
例えば、比誘電率εｒ＝４であるプリント基板上において、伝送線路と抵抗値が８０Ωの終端抵抗との間に０．１μＦのコンデンサを直列に挿入した場合、電源のインピーダンスを無視するとＣＲの時定数は８μｓとなる。立ち上がり時間が８μｓ×１／５＝１．６μｓの正弦波の周波数ｆは約１００ＫＨｚであり、その１／４波長は、λ／４＝（ｃ／ｆ）・（１／√εｒ）・（１／４）＝３７５ｍである（ただし、ｃは光速）。
通常、プリント基板上の伝送線路の線路長はこれより短いため、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れない。
しかし、上述のように、コンデンサは所定周波数を超えると寄生素子の影響を受けてインピーダンスが高くなる性質があり、高周波帯域においては終端抵抗との合成値が大きくなる。よって、コンデンサを用いて終端回路を構成した場合、高周波帯域においては信号波の波形に歪みが生じてしまう。
一方、ＬＩＬＣは高周波帯域においてもインピーダンスが増加しないため、本実施形態に係る高周波終端回路のようにＬＩＬＣを用いて終端回路を形成すれば、高周波信号を含む広い周波数帯域の電磁波を波形歪みを生じさせることなく整合終端することが可能となる。
なお、ＬＩＬＣを線路と見なすことができない低周波信号に関しては、ＬＩＬＣがコンデンサと同様に作用するため、コンデンサを介して終端抵抗を接続した場合と同様に整合終端が可能となる。さらに、終端抵抗はドライバとは直流電流的には分離された側の導体に接続されているため、終端抵抗に直流電流が流れることはない。
このように、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１０の実施形態〕
本発明を好適に実施した第１０の実施形態について説明する。図３０に本発明を適用した高周波終端回路の構成を示す。この回路は第９の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子４２ｃが開放され、端子４２ｄが抵抗４４を介してグランドに接続されている他は第９の実施形態と同様である。抵抗４４のインピーダンスは、ＬＩＬＣ４２とレシーバ４５とを接続する導体４８ｂのインピーダンスと等しい。
図３１に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂと接続されている。端子４２ｃは開放されており、端子４２ｄはコイル４４を介してグランドに接続された配線パターン４０ｄと接続されている。
高周波終端回路の動作について説明する。ドライバ４１が出力したパルス信号波が高周波終端回路を伝わる状態は、第９の実施形態と同様であり、ＬＩＬＣ４２の端子４２ｄには抵抗４４が接続されているため、高周波信号もレシーバ４５のゲート端子に入る。このため、ドライバ４１が出力したパルス信号波の全ての周波数成分がレシーバ４５のゲート端子に入力されることとなり、ドライバ４１が発したパルス信号波がレシーバ４５において忠実に再現される。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１１の実施形態〕
本発明を好適に実施した第１１の実施形態について説明する。図３２に本発明を適用した高周波終端回路の構成を示す。この回路は第９の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子４２ｄが抵抗４４を介してグランドに接続されている他は第９の実施形態と同様である。抵抗４４のインピーダンスは、ＬＩＬＣ４２とレシーバ４５とを接続する配線４８ｂのインピーダンスと等しい。
図３３に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂに接続されている。端子４２ｃは抵抗４３を介してグランドに接続された配線パターン４０ｃと、端子４２ｄは抵抗４４を介してグランドに接続された配線パターン４０ｄとそれぞれ接続されている。
本実施形態に係る高周波終端回路の動作は、第９の実施形態及び第１０の実施形態とほぼ同様であるが、ＬＩＬＣ４２の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ４１が出力するパルス電磁波をより確実に終端することが可能となる。
〔第１２の実施形態〕
本発明を好適に実施した第１２の実施形態について説明する。図３４に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路である。
本実施形態に係る高周波終端回路は、ドライバ５１、ＬＩＬＣ５２、抵抗５３、レシーバ５５、ＬＩＬＣ５６及びＬＩＬＣ５７を有する。
ドライバ５１は、第１の実施形態のドライバ５１と同様であり、出力端子から信号電磁波を出力する。ＬＩＬＣ５２は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ５１とＬＩＬＣ５２とを接続する配線５８ａの特性インピーダンスＺ５と比較して極めて小さく（Ｚ０／Ｚ５≒０）設定されている。ＬＩＬＣ５２は、ドライバ５１が出力するパルス電磁波の全ての周波数成分を対象周波数帯域に含む。ＬＩＬＣ５２の端子５２ａは、抵抗５３を介してそれぞれＬＩＬＣ５６の端子５６ｂに接続されている。また、端子５２ｂは開放されている。また、端子５２ｃはドライバ５１の出力端子に接続されており、端子５２ｄはレシーバ５５のゲート端子に接続されている。抵抗５３は、ＬＩＬＣ５２においてパルス信号波が反射しないよう終端させるための抵抗（終端抵抗）であり、そのインピーダンスはドライバ５１とＩＬＣ５２とを接続する配線５８ａのインピーダンスと等しい。レシーバ５５は、ゲート端子に入力された信号を電圧に変換するための素子である。ＬＩＬＣ５６、５７は、不図示の電力源から供給される直流電圧Ｖｄｃの変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。
図３５に、プリント基板上の配線パターンにＬＩＬＣ５２を配置した状態を示す。端子５２ａは抵抗５３を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ａと接続されており、端子４２ｂは開放されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
この終端回路においては、ＬＩＬＣ５２に接続された終端抵抗５３は、ＬＩＬＣ５６の端子５６ｂに接続されており、端子５６ｂと対向する端子５６ｄはグランドに接続されている。ＬＩＬＣ５６は低インピーダンスであるため、抵抗５３は高周波的にはグランドに接続されているものと見なすことができる。
高周波終端回路の動作について説明する。図３６に、ドライバ５１が出力したパルス信号波が高周波終端回路を伝わる状態を示す。（ａ）に示すように、ドライバ５１から出力されたパルス信号波は、配線５８ａとグランドとを含む線路を介してＬＩＬＣ５２に到達する。ＬＩＬＣ５２に到達したパルス信号波のうち周波数が高くＬＩＬＣ５２を線路と見なすことができる電磁波成分（高周波信号５ａ）は、配線５８ａのインピーダンスとＬＩＬＣ５２のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ５≒０であるため高周波信号はＬＩＬＣ５２の内部に侵入することができない。しかし、本実施形態においては、端子５２ａに終端抵抗（抵抗５３）が接続されているため、（ｂ）に示すように高周波信号はＬＩＬＣ５２の一対の導体のうち抵抗５３を介してグランドに接続されていると見なされる導体とグランドを含む線路を介してレシーバ５５側に伝搬する。（ｃ）に示すように、レシーバ５５側に伝搬した高周波信号５ａは、導体５８ｂとグランドとを含む線路を介してレシーバ５５のゲート端子に入る。
一方、ＬＩＬＣ５２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線５８ａのインピーダンスとＬＩＬＣ５２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ５２の内部に侵入できるため、（ｂ）に示すようにＬＩＬＣ５２の誘電体の部分を通ってレシーバ５５側に伝搬し、（ｃ）に示すように導体５８ｂとグランドとを含む線路を介してレシーバ５５のゲート端子に入る。また、直流信号は、ＬＩＬＣ５２の一対の導体のうち抵抗５３が接続されていない一方（端子５２ａ及び端子５２ｂを備える導体）を通ってレシーバ５５側に透過し、配線５８ｂを通ってレシーバ５５のゲート端子に入る。
このため、ドライバ５１が出力したパルス信号波の全ての周波数成分がレシーバ５５のゲート端子に入力されることとなり、ドライバ５１が発したパルス信号波の波形がレシーバ５５のゲート端子に入力信号において忠実に再現される。よって、レシーバ５５はドライバ５１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１３の実施形態〕
本発明を好適に実施した第１３の実施形態について説明する。図３７に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子５２ａが開放され、端子５２ｂが抵抗５４を介してＬＩＬＣ５６の端子５６ｂに接続されている他は第１２の実施形態と同様である。抵抗５４のインピーダンスは、ＬＩＬＣ５４とレシーバ５５とを接続する配線５８ｂのインピーダンスと等しい。
図３８に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子５２ａは開放されており、端子５２ｂは抵抗５４を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ｂと接続されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
この終端回路においては、ＬＩＬＣ５２に接続された終端抵抗５４は、ＬＩＬＣ５６の端子５６ｂに接続されており、端子５６ｂと対向する端子５６ｄはグランドに接続されている。ＬＩＬＣ５６は低インピーダンスであるため、抵抗５４はグランドに接続されているものと見なすことができる。
高周波終端回路の動作について説明する。ドライバ５１が出力したパルス信号波が高周波終端回路を伝わる状態は、第１２の実施形態と同様であり、ドライバ５１が出力したパルス信号波の全ての周波数成分がレシーバ５５のゲート端子に入力されることとなり、ドライバ５１が発したパルス信号波の波形がレシーバ５５のゲート端子に入力信号において忠実に再現される。よって、レシーバ５５はドライバ５１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１４の実施形態〕
本発明を好適に実施した第１４の実施形態について説明する。図３９に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子５２ｂが抵抗５４を介してグランドに接続されている他は第１２の実施形態と同様である。抵抗５４のインピーダンスは、ＬＩＬＣ５４とレシーバ５５とを接続する配線５８ｂのインピーダンスと等しい。
図４０に、プリント基板上の配線パターンにＬＩＬＣ５２を配置した状態を示す。端子５２ａはコイル５３を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ａと接続されている。端子５２ｂは、コイル５４を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ｂに接続されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
本実施形態に係る高周波終端回路の動作は、第１２の実施形態及び第１３の実施形態とほぼ同様であるが、ＬＩＬＣ５２の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ５１が出力するパルス電磁波をより確実に終端することが可能となる。
なお、上記実施形態は本発明の好適な実施の一例であり本発明はこれらに限定されることはない。
例えば、上記実施形態においては、ＬＰＦ回路やＨＰＦ回路は一次の構成を例に説明を行ったが、高次のＬＰＦ回路やＨＰＦ回路に本発明を適用することも可能である。
接続する場合を例に説明を行ったが、電源及びグランドの両方に終端抵抗を接続してテブナン接続としても良い。
また、ドライバやレシーバなどは上記各実施形態に示した構成に限定されることはない。
このように、本発明は様々な変形が可能である。
本発明は、四端子の線路構造で低インピーダンスの素子（Ｌｏｗ Ｉｍｐｅｄａｎｃｅ Ｌｉｎｅ ｓｔｒｕｃｔｕｒｅ Ｃｏｍｐｏｎｅｎｔ；以下、ＬＩＬＣ）をコンデンサの代わりに用いて電子回路を形成することにより、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路を従来よりも少数の素子で実現するものである。
線路構造の一例として図５に示すストリップ構造の線路を考える。この線路においては、直流電流が接地導体８１ａ，８１ｂ及び信号伝送用導体８２を伝搬し、電磁波が誘電体８３を伝搬する。説明の簡略化のため線路の抵抗及び損失を無視できるとすると、このようなストリップ線路の特性インピーダンスＺ０は、式（１）で表される。
よって、線路構造の素子のインピーダンスを低くして（すなわち、線路構造の素子をＬＩＬＣとして）、これを低インピーダンス素子として利用すれば、周波数に関わらず所望の回路特性を示す電子回路を実現することが可能となる。
なお、線路構造の素子のインピーダンスに関係するパラメータとしてはＬ（インダクタンス）、Ｃ（キャパシンタンス）、Ｒ（レジスタンス）及びＧ（コンダクタンス）があるが、ＬやＲは増加すると論理回路スイッチング時の電源電圧変動が増大するなどの問題が生じるため、Ｃを調整することによってインピーダンスを低くする必要がある。
すなわち、式（１）からも明らかなように、単位長さ当たりのＣを大きくする必要がある。
また、素子を流れる電磁波の波長と比較して素子自体の線路長が十分長くなければ、素子を線路構造であると見なすことはできない。このため、ＬＩＬＣの線路長はこれを流れる電磁波の波長と比較して十分に長くする必要がある。具体的には、電磁波成分が通過する部分の実質的な長さ（＝実効線路長）が素子を通過する電磁波の波長の１／４以上であることが好ましい。
一方、反射係数（Ｓ１１）と透過係数（Ｓ２１）との間には、式（２）の関係がある。
損失を含む線路の透過係数（Ｓ２１）は、式（３）で求められる。なお、透過特性の逆数は挿入損と呼ばれる。式（３）中のｘは、線路長である。αは、伝搬定数を構成する減衰定数であり、式（４）で表される。
さらに、式（４）中のコンダクタンスＧは、コンデンサで使用されるｔａｎδを使用すると式（５）で表される。なお、式（５）において、Ｓは誘電体の面積、ｔは誘電体の厚さである。
このように、低インピーダンス素子として電子回路に適用するＬＩＬＣは、
▲１▼素子を伝搬する電磁波からみて線路と見なすことができるだけの長さを備える。（電磁波成分が通過する部分の実質的な長さ（＝実効線路長）が対象周波数の電磁波の波長の１／４以上であることが好ましい。）
▲２▼電子回路の回路特性が所望の特性となるのに十分な低さのインピーダンスを示す。（単位長さ当たりのキャパシタンスＣが大きいことが好ましい。）
▲３▼誘電体損失をやや大きくするとともに、線路の長さを必要に応じて長くする。
という条件を満たす線路構造の素子である。
線路素子においては、周波数とインピーダンスとの関係は図６に示すようになり、素子を線路と見なすことができる周波数帯域内ではインピーダンスは寄生素子の影響を受けてインピーダンスが増加することはない。
なお、ここではストリップ構造の線路の場合を例に説明を行ったがＬＩＬＣの構造はストリップ構造に限定されることはなく、マイクロストリップ型の線路構造や同軸円筒型の線路構造などであっても良い。
以下、上述したＬＩＬＣを低インピーダンス素子として適用した広帯域回路の好適な実施形態について説明する。
〔第１の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図７に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１、ＬＩＬＣ１３及びレシーバ１４を有する。
ドライバ１１は、インバータバッファ１１１とインバータバッファ１１２とを有し、直列に接続されたインバータバッファ１１１とインバータバッファ１１２とがバッファ回路を構成している。インバータバッファ１１１はトランジスタ１１１ａ及び１１１ｂを有し、インバータバッファ１１２はトランジスタ１１２ａ及び１１２ｂを有する。ハイサイドのトランジスタ１１１ａ及び１１２ａはＰチャネルであり、ゲート電圧がハイレベルの時にオフとなる。また、ローサイドのトランジスタ１１１ｂ及び１１２ｂは、Ｎチャネルであり、ゲート電圧がハイレベルの時にオンとなる。トランジスタ１１１ａ及び１１２ａのドレイン端子には、不図示の電源からＶＤＤが供給されている。トランジスタ１１１ａ及び１１１ｂは、不図示の制御部がインバータバッファ１１１の入力端子に入力するゲート電圧に応じてＶＤＤをスイッチングして信号波を出力し、インバータバッファ１１２の入力端子に入力する。トランジスタ１１２ａ及び１１２ｂはゲート端子に入力された信号波に応じてＶＤＤをスイッチングして信号波を生成し、この信号波が信号電磁波としてドライバ１１から出力される。ＬＩＬＣ１３は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ１１とＬＩＬＣ１３とを接続する配線１８ａの特性インピーダンスＺ１と比較して極めて小さく（Ｚ０／Ｚ１≒０）設定されている。ＬＩＬＣ１３の端子１３ａは、ドライバ１１の出力端子に、端子１３ｂはレシーバ１４の入力端子と接続されている。また、端子１３ｃ及び端子１３ｄは、グランドに接続されている。レシーバ１４は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
図８に、本実施形態に係るＬＰＦ回路に適用されるＬＩＬＣ１３の構造例を示す。なお、（ａ）と（ｂ）とでは視点を変えて同一の構成を示している。第１の導体１３１の周囲を取り囲むように誘電体１３３が配置されている。第１の導体１３１と第２の導体１３２とは誘電体１３３を介して対向するように設置され、封止材１３０によってその状態のまま固定されている。
第１の電極１３１には端子１３ａ及び１３ｂが、第２の電極１３２には端子１３ｃ及び端子１３ｄがそれぞれ設けられており、各端子はＬＩＬＣ１３の底面側に延びて封止材１３０を貫通し、外部に露出（又は突出）している。封止材１３０から露出（又は突出）した各端子を信号伝送用導体及び接地導体に接続することにより、ＬＩＬＣ１３を伝送線路に挿入できる。
以下、全ての実施形態において上記構造のＬＩＬＣを適用する場合を例に説明するが、上記構造はあくまでも一例であり、ＬＩＬＣの構造を限定するものではない。
図９に、プリント基板上の配線パターンにＬＩＬＣ１３を配置した状態を示す。ここでは、ＬＩＬＣ１３の状態を理解しやすくするために封止材１３０は図中には示していない（他の実施形態も同様）。なお、ＬＩＬＣ１３の両端の状態を図中に表すために（ａ）と（ｂ）とでは視点を変えて同一の構成を示している。端子１３ａは、ドライバ１１の出力端子に接続された配線パターン１０ａに接続されている。端子１３ｂは、レシーバ１４のゲート端子に接続された配線パターン１０ｂにされている。端子１３ｃ及び端子１３ｄは、各々グランドに接続された配線パターン１０ｃ及び配線パターン１０ｄにそれぞれ接続されている。
ＬＰＦ回路の動作について説明する。図１０に、ドライバ１１が出力したパルス信号波がＬＰＦ回路を伝わる状態を示す。（ａ）に示すように、ドライバ１１が出力したパルス信号波は、配線１８ａとグランドとを含む線路を介してＬＩＬＣ１３に到達する。ＬＩＬＣ１３に達したパルス信号波のうち周波数が高くＬＩＬＣ１３を線路と見なすことができる電磁波成分（高周波信号１ａ）は、配線１８ａのインピーダンスとＬＩＬＣ１３のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ１≒０であるため高周波信号１ａはＬＩＬＣ１３によって反射される。
一方、周波数が低い電磁波成分（低周波信号１ｂ）は、ＬＩＬＣ１３を線路と見なすことができないため、配線１８ａとＬＩＬＣ１３とのインピーダンス不整合の影響を受けない。よって、低周波信号１ｂは反射されることなくＬＩＬＣ１３内に侵入し、ＬＩＬＣの１３の誘電体の部分を通ってレシーバ１４側に伝搬する。また、直流信号１ｃは、ＬＩＬＣ１３の導体の部分を通ってレシーバ１４側に透過する。
（ｃ）に示すように、レシーバ１４側に伝搬した低周波信号１ｂ及び透過した直流信号１ｃはレシーバ１４のゲート端子に入り、レシーバ１４を作動させる。これにより、レシーバ１４はドライバ１１が生成したパルス信号波のうち低周波信号及び直流信号のみに応じて動作する。
図１１に、このＬＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。本実施形態においては、周波数によらず一定のインピーダンスが得られ、また誘電体損失がやや大きいＬＩＬＣを用いてＬＰＦ回路を形成しているため、カットオフ周波数以上の周波数帯域においても回路が寄生素子の影響を受けて透過特性が劣化してしまうことがない。
よって、従来のＬＰＦ回路とは異なり、本実施形態に係るＬＰＦ回路は、カットオフ周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
なお、カットオフ周波数は、ＬＩＬＣ１３の線路の部分の実質的な長さ（有効線路長）を変更することで任意の値に設定することが可能であり、アスペクト比（ＬＩＬＣ１３の線路の部分の幅と一対の導体の間隔との比）と絶縁体の膜厚とが固定の場合には、ＬＩＬＣ１３の線路の部分の長さとカットオフ周波数とは反比例の関係となる。これはＬＰＦ回路に限定されることではなく、全て実施形態に関して同様である。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第２の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図１２に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１とＬＩＬＣ１３との間にコイル１２をさらに有する他は、第１の実施形態と同様である。コイル１２は、ローパスフィルタの特性を向上させるために配置された素子である。ＬＰＦ回路の動作については、第１の実施形態と同様である。
図１３に、このＬＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。ドライバ１１とＬＩＬＣ１３との間に配置されている（換言すると、配線１８ａに挿入されている）コイル１２は、低周波数帯域においてはインダクタンス特性を示すため、コイル１２のインダクタンス特性とＬＩＬＣ１３のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。
また、高周波帯域においてコイル１２はキャパシタンス特性を示すが、ＬＩＬＣ１３の低インピーダンス特性は高周波帯域においても変化せず、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもＬＰＦ回路の透過率は大きくならない。
よって、第１の実施形態に係るＬＰＦ回路と同様に、本実施形態に係るＬＰＦ回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第３の実施形態〕
本発明を好適に実施した第３の実施形態について説明する。図１４に本発明を適用したローパスフィルタ回路（ＬＰＦ回路）の構成を示す。この回路はドライバ１１とＬＩＬＣ１３との間に抵抗１９をさらに有する他は、第１の実施形態と同様である。コイル１９は、ローパスフィルタの特性を向上させるために配置された素子である。ＬＰＦ回路の動作については、第１の実施形態と同様である。
ドライバ１１とＬＩＬＣ１３との間に配置されている（換言すると配線１８ａに挿入されている）抵抗１９は、低周波数帯域においては寄生素子の影響を受けず、周波数に関わらずインピーダンスが一定であるため、抵抗値が低ければコイルと同様の特性を示す。よって、抵抗１９の抵抗値が低い場合には、第２の実施形態と同様に低周波数帯域においては抵抗１９の特性とＬＩＬＣ１３のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。
また、ＬＩＬＣ１３のキャパシタンス特性は高周波帯域においても変化しないし、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもＬＰＦ回路の透過率は大きくならない。
よって、第１の実施形態に係るＬＰＦ回路と同様に、本実施形態に係るＬＰＦ回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なＬＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＬＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第４の実施形態〕
本発明を好適に実施した第４の実施形態について説明する。図１５に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路はドライバ２１、ＬＩＬＣ２２、コイル２３及びレシーバ２５を有する。ドライバ２１はトランジスタ２１１及びトランジスタ２１２からなる。
ドライバ２１は、第１の実施形態のドライバ１１と同様の構成であり、出力端子から信号電磁波を出力する。ＬＩＬＣ２２は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンスＺ０は、ドライバ２１とＬＩＬＣ２２とを接続する配線２８ａの特性インピーダンスＺ２と比較して極めて小さく（Ｚ０／Ｚ２≒０）設定されている。ＬＩＬＣ２２の端子２２ａは、ドライバ２１の出力端子に接続されており、端子２２ｂは開放されている。また、端子２２ｃはコイル２３を介してグランドに接続されている。端子２２ｄは、レシーバ２５の入力端子に接続されている。コイル２３は、ハイパスフィルタの特性を向上させるために配置された素子である。レシーバ２５は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
図１６に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。なお、ＬＩＬＣ２２の両端の接続状態を図中に表すために（ａ）と（ｂ）とでは視点を変えて、２方向から見た状態を図示している。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂは、いずれの配線パターンにも接続されずに開放されている。端子２２ｃはコイル２３を介してグランドに接続された配線パターン２０ｃに接続されている。端子２２ｄは、レシーバ２５のゲート端子と接続された配線パターン２０ｄと接続されている。
ＨＰＦ回路の動作について説明する。図１７に、ドライバ２１が出力したパルス信号波がＬＰＦ回路を伝わる状態を示す。（ａ）に示すように、ドライバ２１が出力したパルス信号波は、配線２８ａとグランドとを含む線路を介してＬＩＬＣ２２到達する。なお、本実施形態においては、端子２２ｂが開放されているため、パルス信号の直流成分（直流信号）は伝達しない。ＬＩＬＣ２２に到達したパルス信号波のうち周波数が高くＬＩＬＣ２２を線路と見なすことができる電磁波成分（高周波信号２ａ）は、配線２８ａのインピーダンスとＬＩＬＣ２２のインピーダンスとの不整合の影響を受ける。ここでは、Ｚ０／Ｚ２≒０であるため高周波信号はＬＩＬＣ２２の内部に侵入せず、（ｂ）に示すようにＬＩＬＣ２２の導体のうちコイル２３を介してグランドに接続された一方とグランドとの間を通ってレシーバ２５のゲート端子に到達する。すなわち、高周波信号は、ＬＩＬＣ２２の導体のうち端子２２ｃ及び２２ｄを備える一方とグランドプレーンとを含む線路を介して、ＬＩＬＣ２２を迂回してレシーバ２５側に進行する。
一方、ＬＩＬＣ２２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号２ｂ）は、配線２８ａのインピーダンスとＬＩＬＣ２２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ２２内部の誘電体に侵入するが、端子２２ｂが電気的に開放されているためレシーバ２５には到達せず、誘電体損失をやや大きくしているのでＬＩＬＣ２２内で減衰する。
（ｃ）に示すように、レシーバ２５のゲート端子に入った高周波信号がレシーバ２５を作動させる。これにより、レシーバ２５はドライバ２１が生成したパルス信号波のうち、高周波信号のみに応じて動作する。
図１８に、このＨＰＦ回路の透過特性図を示す。縦軸は透過率（ｄＢ）横軸は入射波の周波数（Ｈｚ）である。ＬＩＬＣ２２の端子２２ｃとグランドとを接続しているコイル２３は、低周波数帯域においてはインダクタンス特性を示すため、コイル２３のインダクタンス特性とＬＩＬＣ２２のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。また、従来のＨＰＦ回路とは異なり、本実施形態に係るＨＰＦ回路は、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なＨＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第５の実施形態〕
本発明を好適に実施した第５の実施形態について説明する。図１９に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路は、端子２２ｃが開放されており、端子２２ｄがコイル２４を介してグランドにも接続されている他は第４の実施形態と同様である。
図２０に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂ及び端子２２ｃの各々は、配線パターンには接続されずに開放されている。端子２２ｄは、レシーバ２５のゲート端子とコイル２４を介してグランドとに接続された配線パターン２０ｄと接続されている。
ＨＰＦ回路の動作は第４の実施形態と同様である。また、透過特性は第４の実施形態と同様であり、ＬＩＬＣ２２の端子２２ｄをグランドに接続しているコイル２４は、低周波数帯域においてはインダクタンス特性を示すため、コイル２４のインダクタンス特性とＬＩＬＣ２２のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。さらに、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なＨＰＦ回路に近い回路特性を示す。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第６の実施形態〕
本発明を好適に実施した第５の実施形態について説明する。図２１に本発明を適用したハイパスフィルタ回路（ＨＰＦ回路）の構成を示す。
このＨＰＦ回路は、端子２２ｄがコイル２４を介してグランドにも接続されている他は第４の実施形態と同様である。
図２２に、プリント基板上の配線パターンにＬＩＬＣ２２を配置した状態を示す。端子２２ａは、ドライバ２１の出力端子と接続された配線パターン２０ａに接続されている。端子２２ｂは、配線パターンには接続されずに開放されている。端子２２ｃは、コイル２３を介してグランドに接続された配線パターン２０ｃに接続されている。端子２２ｄは、レシーバ２５のゲート端子とグランドとに接続された配線パターン２０ｄに接続されている。
ＨＰＦ回路の動作は第４の実施形態と同様である。また、透過特性についても第４の実施形態と同様であるが、ＬＩＬＣ２２にはコイルが二つ（コイル２３及び２４）接続されているため、低周波帯域におけるフィルタ特性を、理想的なＨＰＦ回路の回路特性に近づけることが可能となる。
このように、本実施形態に係るＨＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
なお、第４〜第６の実施形態においては、ＬＩＬＣ２２の端子２２にコイル２３やコイル２４を接続した構成としているが、コイルの代わりに抵抗を用いても同様の効果が得られる。また、コイルと抵抗とを組み合わせて用いても良い。
〔第７の実施形態〕
上記第１〜第３の実施形態では本発明を適用したＬＰＦ回路について、第４〜第６の実施形態では本発明を適用したＨＰＦ回路についてそれぞれ説明したが、これらを組み合わせることにより、バンドパスフィルタ回路やバンドエリミネーションフィルタ回路に本発明を適用することが可能となる。
本発明を好適に実施した第７の実施形態について説明する。図２３に、本発明を適用したバンドパスフィルタ回路（ＢＰＦ回路）の構成を示す。
このＢＰＦ回路は、ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４が直列に接続された回路である。
ドライバ３１は、第１の実施形態のドライバ１１と同様であり、出力端子から信号電磁波を出力する。ＨＰＦ３２は、第４の実施形態に係るＨＰＦ回路と同様の構成であり、ＬＩＬＣ３２１とコイル３２２とを有する。ＬＩＬＣ３２１は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンスＺ０ａは、ドライバ３１とＬＩＬＣ３２１とを接続する配線３８ａの特性インピーダンスＺ３ａと比較して極めて小さく（Ｚ０ａ／Ｚ３ａ≒０）設定されている。ＬＩＬＣ３２１の端子３２１ａは、ドライバ３１の出力端子に接続されており、端子３２１ｂは開放されている。また、端子３２１ｃはコイル３２２を介してグランドに接続されている。端子３２１ｄは、ＬＰＦ３３の入力端子に接続されている。ＬＩＬＣ３２１は、第４の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル３２２は、ハイパスフィルタの特性を向上させるために配置された素子である。
ＬＰＦ３３は、第２の実施形態に係るＬＰＦ回路と同様の構成であり、ＬＩＬＣ３３１とコイル３３２とを有する。ＬＩＬＣ３３１は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０ｂは、ＨＰＦ３２とＬＩＬＣ３３１とを接続する配線３８ｂの特性インピーダンスＺ１ｂと比較して極めて小さく（Ｚ０ｂ／Ｚ１ｂ≒０）設定されている。ＬＩＬＣ３３１の端子３３１ａは、ＨＰＦ３２の出力端子であるＬＩＬＣ３２１ｄに、端子３３１ｂはレシーバ３４の入力端子に接続されている。また、端子３３１ｃ及び端子３３１ｄは、グランドに接続されている。ＬＩＬＣ３３１は、第２の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル３３２は、ハイパスフィルタの特性を向上させるために配置された素子である。
レシーバ３４は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。
ＢＰＦ回路の動作について説明する。図２４（ａ）〜（ｃ）に示すように、ドライバ３１が出力するパルス信号波のスペクトルがｆｍｉｎ以上ｆｍａｘ以下の周波数帯域に亘るものとし、ＨＰＦ３２のカットオフ周波数をｆ１、ＬＰＦ３３のカットオフ周波数をｆ２とする。
ドライバ３１が出力したパルス信号波は、配線３８ａとグランドとを含む線路を介してＨＰＦ３２に到達する。ＨＰＦ３２に到達した信号電磁波のうちｆ１以上の周波数成分はＨＰＦ３２を通過し、ｆ１未満の周波数成分はＨＰＦ３２によって阻止される。
ＨＰＦ３２を通過した周波数成分は、配線３８ｂとグランドとを含む線路を介してＬＰＦ３３に到達する。ＬＰＦ３３に到達した周波数成分のうちｆ２以上の周波数成分はＬＰＦ３３によって阻止され、ｆ２未満の周波数成分はＬＰＦ３３を通過する。
ＬＰＦ３３を通過した周波数成分は、配線３８ｃとグランドとを線路としてレシーバ３４に到達しゲート端子に入り、レシーバ３４を作動させる。（ｄ）に示すように、ドライバ３１が出力したパルス信号波のうちｆ１以上ｆ２未満の周波数成分のみがレシーバ３４に到達する。
このように、本発明を適用したＬＰＦとＨＰＦとを直列に接続することで、本発明をＢＰＦ回路に適用することが可能となる。なお、ＨＰＦのカットオフ周波数がＬＰＦのカットオフ周波数よりも高い場合は、全ての周波数成分がＨＰＦ及びＬＰＦによって阻止されてしまい、レシーバに到達する周波数成分は存在しなくなるため、ＨＰＦのカットオフ周波数をＬＰＦのカットオフ周波数よりも低くする必要がある。
なお、ここでは第２の実施形態のＬＰＦ回路と同様の構成のＬＰＦ、及び第４の実施形態のＨＰＦ回路と同様の構成のＨＰＦとを用いてＢＰＦ回路を形成したが、他の実施形態と同様の構成のＬＰＦ及びＨＰＦを組み合わせても、本発明をＢＰＦ回路に適用することが可能である。
このように、本実施形態に係るＢＰＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第８の実施形態〕
本発明を好適に実施した第８の実施形態について説明する。図２５に、本発明を適用したバンドエリミネーションフィルタ回路（ＢＥＦ回路）の構成を示す。
このＢＥＦ回路は、第７の実施形態のＢＰＦ回路と同様に、ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４を有する。ドライバ３１、ＨＰＦ３２、ＬＰＦ３３及びレシーバ３４の個別の構成は第７の実施形態と同様であるが、本実施形態に係るＢＥＦ回路は各部の接続が異なっており、ドライバ３１とレシーバ３４との間にＨＰＦ３２及びＬＰＦ３３が並列に挿入されている。
ＢＰＦ回路の動作について説明する。図２６（ａ）〜（ｂ）に示すように、ドライバ３１が出力するパルス信号波のスペクトルがｆｍｉｎ以上ｆｍａｘ以下の周波数帯域に亘るものとし、ＨＰＦ３２のカットオフ周波数をｆ３、ＬＰＦ３３のカットオフ周波数をｆ４とする。
ドライバ３１が出力したパルス信号波は、配線３８ａとグランドとを含む線路を介してＨＰＦ３２に到達する。ＨＰＦ３２に到達したパルス信号波のうちｆ３以上の周波数成分はＨＰＦ３２を通過し、ｆ３未満の周波数成分はＨＰＦ３２によって阻止される。
ドライバ３１が出力したパルス信号波は、配線３８ｂとグランドとを含む線路を介してＬＰＦ３３にも到達する。ＬＰＦ３３に到達したパルス信号波のうちｆ４以上の周波数成分はＬＰＦ３３によって阻止され、ｆ４未満の周波数成分はＬＰＦ３３を通過する。
ＨＰＦ３２及びＬＰＦ３３を通過した周波数成分は、配線３８ｃ又は３８ｄとグランドとを含む線路を介してレシーバ３４に到達し、ゲート端子に入ってレシーバ３４を作動させる。（ｄ）に示すように、ドライバ３１が出力したパルス信号波のうちｆ３以上の周波数成分及びｆ４未満の周波数成分のみがレシーバ３４に到達する。
このように、本発明を適用したＬＰＦとＨＰＦとを並列に接続することで、本発明をＢＥＦ回路に適用することが可能となる。なお、ＨＰＦのカットオフ周波数がＬＰＦのカットオフ周波数よりも低い場合は、全ての周波数成分がＨＰＦ及びＬＰＦを通過してしまうため、ＨＰＦのカットオフ周波数をＬＰＦのカットオフ周波数よりも高くする必要がある。
なお、ここでは第２の実施形態のＬＰＦ回路と同様の構成のＬＰＦ、及び第４の実施形態のＨＰＦ回路と同様の構成のＨＰＦとを用いてＢＥＦ回路を形成したが、他の実施形態と同様の構成のＬＰＦ及びＨＰＦを組み合わせても、本発明をＢＥＦ回路に適用することが可能である。
このように、本実施形態に係るＢＥＦ回路は、複雑な計算を行うことなく、また、カット＆トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。
〔第９の実施形態〕
本発明を好適に実施した第９の実施形態について説明する。図２７に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路である。
本実施形態に係る高周波終端回路は、ドライバ４１、ＬＩＬＣ４２、抵抗４３、レシーバ４５及びＬＩＬＣ４６を有する。
ドライバ４１は、第１の実施形態のドライバ１１と同様であり、出力端子から信号電磁波を出力する。ＬＩＬＣ４２は四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ４１とＬＩＬＣ４２とを接続する配線４８ａ特性インピーダンスＺ４と比較して極めて小さく（Ｚ０／Ｚ４≒０）設定されている。ＬＩＬＣ４２の端子４２ａはドライバ４１の出力端子に接続されており、端子４２ｂはレシーバ４５の入力端子に接続されている。また、端子４２ｃは、抵抗４３を介してそれぞれグランドに接続されている。抵抗４３は、ＬＩＬＣ４２においてパルス信号波が反射しないよう終端させるための抵抗（終端抵抗）であり、そのインピーダンスはドライバ４１とＬＩＬＣ４２とを接続する配線４８ａのインピーダンスと等しい。レシーバ４５は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。ＬＩＬＣ４６は、不図示の電力源から供給される直流電圧Ｖｄｃの変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。
図２８に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂと接続されている。端子４２ｃは、コイル４３を介してグランドに接続された配線パターン４０ｃに接続されており、端子４２ｄは開放されている。
高周波終端回路の動作について説明する。図２９に、ドライバ４１が出力したパルス信号波が高周波終端回路を伝わる状態を示す。（ａ）に示すように、ドライバ４１から出力されたパルス信号波は、配線４８ａとグランドとを含む線路を介してＬＩＬＣ４２に到達する。ＬＩＬＣ４２に到達したパルス信号波のうち周波数が高くＬＩＬＣ４２を線路と見なすことができる電磁波成分（高周波信号４ａ）は、配線４８ａのインピーダンスとＬＩＬＣ４２のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ４≒０であるため高周波信号はＬＩＬＣ４２の内部に侵入することができない。しかし、本実施形態においては、端子４２ｃに終端抵抗（抵抗４３）が接続されているため、（ｂ）に示すように高周波信号はＬＩＬＣ４２の一対の導体のうち抵抗４３が接続されている一方（端子４２ｃと端子４２ｄとを備えた導体）とグランドとを含む線路を介してレシーバ４５側に伝搬する。レシーバ４５側に伝搬した高周波信号は、配線４８ｂとグランドとを含む線路を介してレシーバ４５のゲート端子に入る。
一方、ＬＩＬＣ４２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線４８ａのインピーダンスとＬＩＬＣ４２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ４２の内部に侵入できるため、ＬＩＬＣ４２の誘電体の部分を通ってレシーバ４５側に伝搬し、配線４８ｂとグランドとを含む線路を介してレシーバ４５のゲート端子に入る。また、直流信号は、ＬＩＬＣ４２の導体の部分を通ってレシーバ４５側に透過し、配線４８ｂを通ってレシーバ４５のゲート端子に入る。
このため、（ｃ）に示すように、ドライバ４１が出力したパルス信号波の全ての周波数成分がレシーバ４５のゲート端子に入力されることとなり、ドライバ４１が発したパルス信号波の波形がレシーバ４５のゲート端子に入力信号において忠実に再現される。よって、レシーバ４５はドライバ４１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
ディジタル回路においては、信号電磁波がＨｉレベルとＬｏｗレベルとの間を往復するが、データ系の信号電磁波の場合には信号がＨｉレベルやＬｏｗレベルで止まった状態が長時間維持され、直流電流が流れ続けることがある。このような場合に直流電流が終端抵抗に流れてしまうと、信号が出力されている間は電力を消費してしまうこととなる。
また、伝送線路の線路長よりも１／４波長が長い電磁波が伝送線路を伝わる場合には、この電磁波を波と見なすことができないため、終端抵抗において整合終端されずに電力を消費してしまう。
このためディジタル回路においては、伝送線路の線路長よりも１／４波長が長い電磁波や直流電流が終端抵抗に流れないようにして、電力が無駄に消費されることを抑制する必要がある。
伝送線路と終端抵抗との間にコンデンサを直列に接続した場合、終端抵抗の抵抗値とコンデンサの容量とで定まる時定数と比較して、信号電磁波の立ち上がり時間が短ければ（１／５以下）、コンデンサの電圧変動を無視できる。この場合は、信号電磁波が伝搬する伝送線路からコンデンサは見えず、終端抵抗のみで終端されていると見なすことができる。
信号電磁波が終端抵抗のみで終端されていると見なせる場合、コンデンサの電圧変動を無視できる最低周波数の電磁波の１／４波長よりも伝送線路の線路長が短ければ、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れないようにできる。
例えば、比誘電率εｒ＝４であるプリント基板上において、伝送線路と抵抗値が８０Ωの終端抵抗との間に０．１μＦのコンデンサを直列に挿入した場合、電源のインピーダンスを無視するとＣＲの時定数は８μｓとなる。立ち上がり時間が８μｓ×１／５＝１．６μｓの正弦波の周波数ｆは約１００ＫＨｚであり、その１／４波長は、λ／４＝（ｃ／ｆ）・（１／√εｒ）・（１／４）＝３７５ｍである（ただし、ｃは光速）。
通常、プリント基板上の伝送線路の線路長はこれより短いため、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れない。
しかし、上述のように、コンデンサは所定周波数を超えると寄生素子の影響を受けてインピーダンスが高くなる性質があり、高周波帯域においては終端抵抗との合成値が大きくなる。よって、コンデンサを用いて終端回路を構成した場合、高周波帯域においては信号波の波形に歪みが生じてしまう。
一方、ＬＩＬＣは高周波帯域においてもインピーダンスが増加しないため、本実施形態に係る高周波終端回路のようにＬＩＬＣを用いて終端回路を形成すれば、高周波信号を含む広い周波数帯域の電磁波を波形歪みを生じさせることなく整合終端することが可能となる。
なお、ＬＩＬＣを線路と見なすことができない低周波信号に関しては、ＬＩＬＣがコンデンサと同様に作用するため、コンデンサを介して終端抵抗を接続した場合と同様に整合終端が可能となる。さらに、終端抵抗はドライバとは直流電流的には分離された側の導体に接続されているため、終端抵抗に直流電流が流れることはない。
このように、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１０の実施形態〕
本発明を好適に実施した第１０の実施形態について説明する。図３０に本発明を適用した高周波終端回路の構成を示す。この回路は第９の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子４２ｃが開放され、端子４２ｄが抵抗４４を介してグランドに接続されている他は第９の実施形態と同様である。抵抗４４のインピーダンスは、ＬＩＬＣ４２とレシーバ４５とを接続する導体４８ｂのインピーダンスと等しい。
図３１に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂと接続されている。端子４２ｃは開放されており、端子４２ｄはコイル４４を介してグランドに接続された配線パターン４０ｄと接続されている。
高周波終端回路の動作について説明する。ドライバ４１が出力したパルス信号波が高周波終端回路を伝わる状態は、第９の実施形態と同様であり、ＬＩＬＣ４２の端子４２ｄには抵抗４４が接続されているため、高周波信号もレシーバ４５のゲート端子に入る。このため、ドライバ４１が出力したパルス信号波の全ての周波数成分がレシーバ４５のゲート端子に入力されることとなり、ドライバ４１が発したパルス信号波がレシーバ４５において忠実に再現される。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１１の実施形態〕
本発明を好適に実施した第１１の実施形態について説明する。図３２に本発明を適用した高周波終端回路の構成を示す。この回路は第９の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子４２ｄが抵抗４４を介してグランドに接続されている他は第９の実施形態と同様である。抵抗４４のインピーダンスは、ＬＩＬＣ４２とレシーバ４５とを接続する配線４８ｂのインピーダンスと等しい。
図３３に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子４２ａは、ドライバ４１の出力端子と接続された配線パターン４０ａに接続されている。端子４２ｂは、レシーバ４５のゲート端子に接続された配線パターン４０ｂに接続されている。端子４２ｃは抵抗４３を介してグランドに接続された配線パターン４０ｃと、端子４２ｄは抵抗４４を介してグランドに接続された配線パターン４０ｄとそれぞれ接続されている。
本実施形態に係る高周波終端回路の動作は、第９の実施形態及び第１０の実施形態とほぼ同様であるが、ＬＩＬＣ４２の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ４１が出力するパルス電磁波をより確実に終端することが可能となる。
〔第１２の実施形態〕
本発明を好適に実施した第１２の実施形態について説明する。図３４に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路である。
本実施形態に係る高周波終端回路は、ドライバ５１、ＬＩＬＣ５２、抵抗５３、レシーバ５５、ＬＩＬＣ５６及びＬＩＬＣ５７を有する。
ドライバ５１は、第１の実施形態のドライバ５１と同様であり、出力端子から信号電磁波を出力する。ＬＩＬＣ５２は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンスＺ０は、ドライバ５１とＬＩＬＣ５２とを接続する配線５８ａの特性インピーダンスＺ５と比較して極めて小さく（Ｚ０／Ｚ５≒０）設定されている。ＬＩＬＣ５２は、ドライバ５１が出力するパルス電磁波の全ての周波数成分を対象周波数帯域に含む。ＬＩＬＣ５２の端子５２ａは、抵抗５３を介してそれぞれＬＩＬＣ５６の端子５６ｂに接続されている。また、端子５２ｂは開放されている。また、端子５２ｃはドライバ５１の出力端子に接続されており、端子５２ｄはレシーバ５５のゲート端子に接続されている。抵抗５３は、ＬＩＬＣ５２においてパルス信号波が反射しないよう終端させるための抵抗（終端抵抗）であり、そのインピーダンスはドライバ５１とＩＬＣ５２とを接続する配線５８ａのインピーダンスと等しい。レシーバ５５は、ゲート端子に入力された信号を電圧に変換するための素子である。ＬＩＬＣ５６、５７は、不図示の電力源から供給される直流電圧Ｖｄｃの変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。
図３５に、プリント基板上の配線パターンにＬＩＬＣ５２を配置した状態を示す。端子５２ａは抵抗５３を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ａと接続されており、端子４２ｂは開放されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
この終端回路においては、ＬＩＬＣ５２に接続された終端抵抗５３は、ＬＩＬＣ５６の端子５６ｂに接続されており、端子５６ｂと対向する端子５６ｄはグランドに接続されている。ＬＩＬＣ５６は低インピーダンスであるため、抵抗５３は高周波的にはグランドに接続されているものと見なすことができる。
高周波終端回路の動作について説明する。図３６に、ドライバ５１が出力したパルス信号波が高周波終端回路を伝わる状態を示す。（ａ）に示すように、ドライバ５１から出力されたパルス信号波は、配線５８ａとグランドとを含む線路を介してＬＩＬＣ５２に到達する。ＬＩＬＣ５２に到達したパルス信号波のうち周波数が高くＬＩＬＣ５２を線路と見なすことができる電磁波成分（高周波信号５ａ）は、配線５８ａのインピーダンスとＬＩＬＣ５２のインピーダンスとの不整合の影響を受ける。ここで、Ｚ０／Ｚ５≒０であるため高周波信号はＬＩＬＣ５２の内部に侵入することができない。しかし、本実施形態においては、端子５２ａに終端抵抗（抵抗５３）が接続されているため、（ｂ）に示すように高周波信号はＬＩＬＣ５２の一対の導体のうち抵抗５３を介してグランドに接続されていると見なされる導体とグランドを含む線路を介してレシーバ５５側に伝搬する。（ｃ）に示すように、レシーバ５５側に伝搬した高周波信号５ａは、導体５８ｂとグランドとを含む線路を介してレシーバ５５のゲート端子に入る。
一方、ＬＩＬＣ５２に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線５８ａのインピーダンスとＬＩＬＣ５２のインピーダンスとの不整合の影響を受けることなくＬＩＬＣ５２の内部に侵入できるため、（ｂ）に示すようにＬＩＬＣ５２の誘電体の部分を通ってレシーバ５５側に伝搬し、（ｃ）に示すように導体５８ｂとグランドとを含む線路を介してレシーバ５５のゲート端子に入る。また、直流信号は、ＬＩＬＣ５２の一対の導体のうち抵抗５３が接続されていない一方（端子５２ａ及び端子５２ｂを備える導体）を通ってレシーバ５５側に透過し、配線５８ｂを通ってレシーバ５５のゲート端子に入る。
このため、ドライバ５１が出力したパルス信号波の全ての周波数成分がレシーバ５５のゲート端子に入力されることとなり、ドライバ５１が発したパルス信号波の波形がレシーバ５５のゲート端子に入力信号において忠実に再現される。よって、レシーバ５５はドライバ５１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１３の実施形態〕
本発明を好適に実施した第１３の実施形態について説明する。図３７に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子５２ａが開放され、端子５２ｂが抵抗５４を介してＬＩＬＣ５６の端子５６ｂに接続されている他は第１２の実施形態と同様である。抵抗５４のインピーダンスは、ＬＩＬＣ５４とレシーバ５５とを接続する配線５８ｂのインピーダンスと等しい。
図３８に、プリント基板上の配線パターンにＬＩＬＣ４２を配置した状態を示す。端子５２ａは開放されており、端子５２ｂは抵抗５４を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ｂと接続されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
この終端回路においては、ＬＩＬＣ５２に接続された終端抵抗５４は、ＬＩＬＣ５６の端子５６ｂに接続されており、端子５６ｂと対向する端子５６ｄはグランドに接続されている。ＬＩＬＣ５６は低インピーダンスであるため、抵抗５４はグランドに接続されているものと見なすことができる。
高周波終端回路の動作について説明する。ドライバ５１が出力したパルス信号波が高周波終端回路を伝わる状態は、第１２の実施形態と同様であり、ドライバ５１が出力したパルス信号波の全ての周波数成分がレシーバ５５のゲート端子に入力されることとなり、ドライバ５１が発したパルス信号波の波形がレシーバ５５のゲート端子に入力信号において忠実に再現される。よって、レシーバ５５はドライバ５１が出力したパルス信号と同一の波形の信号波に基づいて作動する。
第９の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すＬＩＬＣの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがＨｉやＬｏｗの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。
〔第１４の実施形態〕
本発明を好適に実施した第１４の実施形態について説明する。図３９に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子５２ｂが抵抗５４を介してグランドに接続されている他は第１２の実施形態と同様である。抵抗５４のインピーダンスは、ＬＩＬＣ５４とレシーバ５５とを接続する配線５８ｂのインピーダンスと等しい。
図４０に、プリント基板上の配線パターンにＬＩＬＣ５２を配置した状態を示す。端子５２ａはコイル５３を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ａと接続されている。端子５２ｂは、コイル５４を介してＬＩＬＣ５６の端子５６ｂに接続された配線パターン５０ｂに接続されている。端子５２ｃは、ドライバ５１の出力端子と接続された配線パターン５０ｃに接続されている。端子５２ｄは、レシーバ５５のゲート端子に接続された配線パターン５０ｄと接続されている。
本実施形態に係る高周波終端回路の動作は、第１２の実施形態及び第１３の実施形態とほぼ同様であるが、ＬＩＬＣ５２の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ５１が出力するパルス電磁波をより確実に終端することが可能となる。
なお、上記実施形態は本発明の好適な実施の一例であり本発明はこれらに限定されることはない。
例えば、上記実施形態においては、ＬＰＦ回路やＨＰＦ回路は一次の構成を例に説明を行ったが、高次のＬＰＦ回路やＨＰＦ回路に本発明を適用することも可能である。
接続する場合を例に説明を行ったが、電源及びグランドの両方に終端抵抗を接続してテブナン接続としても良い。
また、ドライバやレシーバなどは上記各実施形態に示した構成に限定されることはない。
このように、本発明は様々な変形が可能である。
以上の説明によって明らかなように、本発明によれば、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路を少ない回路素子数で構成できる。
Claims (23)
- 信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを含む伝送線路を介して回路素子が接続された広帯域回路であって、
一対の導体が対向した四端子の線路構造で、いずれの端子に接続される導電体よりもインピーダンスが低く誘電体の透過損失としてのｔａｎδを０．０５以上とした、線路の長さのおよそ４倍よりも波長が短い電磁波の周波数帯域を対象周波数帯域とする線路素子が前記伝送線路に挿入され、前記対象周波数帯域の電磁波に対する低インピーダンス素子として用いられたことを特徴とする広帯域回路。 - 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、
前記線路素子の一対の導体の一方は、一端が前記信号源の出力端子に、他端が前記受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源と前記線路素子とが前記対象周波数帯域においてリアクタンス成分を主として有する素子を介して接続されたことを特徴とする請求項２記載の広帯域回路。
- 前記信号源と前記線路素子とが抵抗を介して接続されたことを特徴とする請求項２記載の広帯域回路。
- 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、
前記線路素子の対象周波数帯域内の周波数成分は、前記線路素子によって反射され、
前記線路素子の対象周波数帯域外の周波数成分は、前記線路素子を介して前記受動素子側に伝搬し、
直流成分は、前記線路素子の一対の導体のうち前記信号源及び前記受動素子に接続された一方を介して前記受動素子側に透過することを特徴とする請求項２から４のいずれか１項記載の広帯域回路。 - 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、
前記線路素子の一対の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が前記対象周波数帯域においてリアクタンス成分を主として有する素子を介してグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、
前記線路素子の一対の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端は電気的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が抵抗を介してグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、
前記線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、
前記線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰することを特徴とする請求項６又は７記載の広帯域回路。 - 第１及び第２の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記第１及び第２の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、
前記第１の線路素子の一対の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は前記信号源と反対側の端が前記第２の線路素子の一対の導体の一方に接続されるとともに、少なくとも一端が該第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続され、
前記第２の線路素子の一対の導体のうち一端が前記第１の線路素子と接続された一方は、他端が前記受動素子の入力端子に接続され、他方は両端ともグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記第１の線路素子と前記第２の線路素子とが、該第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されたことを特徴とする請求項７記載の広帯域回路。
- 前記信号源から前記第１の線路素子まで伝搬した信号電磁波のうち
前記第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち前記第２の線路素子の導体と接続された一方とグランドとを含む線路を介して前記第２の線路素子側に伝搬し、
前記第１の線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰し、
前記第２の線路素子まで伝搬した信号電磁波のうち、
該第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、
該第２の線路素子の対象周波数帯域外の周波数成分は、前記第２の線路素子を介して前記受動素子側に伝搬することを特徴とする請求項９又は１０記載の広帯域回路。 - 第１及び第２の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記第１及び第２の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、
前記第１の線路素子の一対の導体の一方は、一端が前記信号源の出力端子に、他端が前記第２の線路素子の一対の導体の一方にそれぞれ接続され、他方は両端ともグランドに接続され、
前記第２の線路素子の一対の導体のうち一端が前記第１の線路素子と接続された一方は、他端が電気的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源から前記第１の線路素子まで伝搬した信号電磁波のうち、
前記第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子によって反射され、
前記第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して前記第２の線路素子側に伝搬し、
前記第２の線路素子まで伝搬した信号電磁波のうち、
前記第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子の一対の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、
前記第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子内に侵入して減衰することを特徴とする請求項１２記載の広帯域回路。 - 第１及び第２の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記第１及び第２の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、
前記第１の線路素子の一対の導体の一方は、一端が前記信号源の出力端子に、他端が前記受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続され、
前記第２の線路素子の一対の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電気的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第２の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源から前記第１の線路素子まで伝搬した信号電磁波のうち、
前記第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、
前記第１の線路素子の対象周波数帯域外の周試数成分は、該第１の線路素子内に侵入して減衰し、
前記信号源から前記第２の線路素子まで伝搬した信号電磁波のうち、
前記第２の線路素子の対象周波数帯域内の周波数成分は、該第２の線路素子によって反射され、
前記第２の線路素子の対象周波数帯域外の周波数成分は、該第２の線路素子を介して前記受動素子側に透過することを特徴とする請求項１４記載の広帯域回路。 - 前記信号源と前記第１の線路素子とが、該第１の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されたことを特徴とする請求項１２から１５のいずれか１項記載の広帯域回路。
- 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、
前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルを前記対象周波数帯域に含み、
前記線路素子の一対の導体の一方は、一端が前記信号源の出力端子に他端が前記受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が終端抵抗を介してグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、
前記線路素子の対象周波数帯域内の周波数成分は、該線路素子の一対の導体のうち前記信号源及び前記受動素子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、
前記線路素子の対象周波数帯域外の周波数成分は、該線路素子を介して前記受動素子側に伝搬し、
直流成分は、前記線路素子の一対の導体のうち前記信号源及び前記受動素子に接続された一方を介して前記受動素子側に透過することを特徴とする請求項１７記載の広帯域回路。 - 第１の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続され、前記信号源に電力を供給する電力源と前記第１の線路素子とが第２の線路素子を介して接続された広帯域回路であって、
前記第１及び第２の線路素子は、前記信号電磁波のスペクトルを前記対象周波数帯域に含み、
前記第１の線路素子の一対の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が、終端抵抗を介して前記第２の線路素子に接続され、
前記第２の線路素子の一対の導体の一方は、一端が前記終端抵抗を介して前記第１の線路素子に接続され、他端が前記電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする請求項１記載の広帯域回路。 - 前記信号源から前記第１の線路素子まで伝搬した信号電磁波のうち、
前記第１の線路素子の対象周波数帯域内の周波数成分は、該第１の線路素子の一対の導体のうち前記信号源及び前記受動素子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、
前記第１の線路素子の対象周波数帯域外の周波数成分は、該第１の線路素子を介して前記受動素子側に伝搬し、
直流成分は、前記第１の線路素子の一対の導体のうち前記信号源及び前記受動素子に接続された一方を介して前記受動素子側に透過することを特徴とする請求項１９記載の広帯域回路。 - 前記終端抵抗は、該終端抵抗が接続されていない前記線路素子の導体の該終端抵抗が接続された側の端に接続される信号伝送用導体と等しい抵抗値を備えることを特徴とする請求項１７から２０のいずれか１項記載の広帯域回路。
- 前記信号源と、該信号源に電力を供給する電力源とを接続する電力供給線路に前記線路素子がさらに配置され、
前記電力供給線路に配置された前記線路素子の前記一対の導体の一方は、一端が前記信号源の電力端子に、他端が電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする請求項１７から２１のいずれか１項記載の広帯域回路。 - 前記信号伝送用導体が配線パターンとして、前記接地導体がグランドプレーン及び該グランドプレーンに接続された配線パターンとして形成されたプリント基板上に、前記信号源及び前記受動素子が実装され、
該プリント基板に実装された前記線路素子は、前記一対の導体それぞれの少なくとも一端が前記信号伝送用導体及び前記接地導体の配線パターンに各々接続されて、前記伝送線路に挿入されたことを特徴とする請求項２から２２のいずれか１項記載の広帯域回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101691 | 2003-04-04 | ||
| JP2003101691 | 2003-04-04 | ||
| PCT/JP2004/004089 WO2004091035A1 (ja) | 2003-04-04 | 2004-03-24 | 広帯域回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004091035A1 true JPWO2004091035A1 (ja) | 2006-07-06 |
Family
ID=33156768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005505192A Withdrawn JPWO2004091035A1 (ja) | 2003-04-04 | 2004-03-24 | 広帯域回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7282963B2 (ja) |
| JP (1) | JPWO2004091035A1 (ja) |
| KR (1) | KR100824252B1 (ja) |
| CN (1) | CN1792002A (ja) |
| WO (1) | WO2004091035A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101632199B1 (ko) * | 2014-06-30 | 2016-06-21 | 주식회사 이너트론 | 광대역 저잡음 증폭 회로 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145615A (ja) * | 1984-08-08 | 1986-03-05 | Nippon Denso Co Ltd | 電子機器のための高周波フイルタ |
| EP0169053B1 (en) * | 1984-07-16 | 1990-10-10 | Nippondenso Co., Ltd. | High frequency filter for electric instruments |
| CA1281821C (en) * | 1986-04-09 | 1991-03-19 | Com Dev Limited | Modular contiguous channel multiplexer |
| JPH0444702U (ja) * | 1990-08-22 | 1992-04-16 | ||
| JP2501994B2 (ja) * | 1992-03-13 | 1996-05-29 | 日本電信電話株式会社 | 電力増幅器 |
| AU677380B2 (en) * | 1993-08-27 | 1997-04-24 | Murata Manufacturing Co. Ltd. | Thin-film multilayer electrode of high frequency electromagnetic field coupling |
| FI102121B (fi) * | 1995-04-07 | 1998-10-15 | Filtronic Lk Oy | Radiotietoliikenteen lähetin/vastaanotin |
| JP2000059167A (ja) * | 1998-08-11 | 2000-02-25 | Em Techno:Kk | ラインフィルタ装置 |
| JP2001015885A (ja) * | 1999-07-02 | 2001-01-19 | Murata Mfg Co Ltd | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 |
| JP2001177305A (ja) * | 1999-12-16 | 2001-06-29 | Nec Corp | ローパスフィルタ |
| JP3408499B2 (ja) * | 2000-06-19 | 2003-05-19 | 日本電業工作株式会社 | 多周波分波器 |
| JP2002026603A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | バンドパスフィルタ |
| JP4526713B2 (ja) * | 2001-01-12 | 2010-08-18 | 三菱電機株式会社 | 高周波回路 |
| JP2002252330A (ja) * | 2001-02-23 | 2002-09-06 | Mitsubishi Electric Corp | 高周波直列容量素子およびこれを用いた高域通過フィルタ |
-
2004
- 2004-03-24 JP JP2005505192A patent/JPWO2004091035A1/ja not_active Withdrawn
- 2004-03-24 WO PCT/JP2004/004089 patent/WO2004091035A1/ja active Application Filing
- 2004-03-24 KR KR1020057018937A patent/KR100824252B1/ko not_active IP Right Cessation
- 2004-03-24 CN CNA2004800138548A patent/CN1792002A/zh active Pending
- 2004-03-24 US US10/551,413 patent/US7282963B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004091035A1 (ja) | 2004-10-21 |
| US20070024323A1 (en) | 2007-02-01 |
| KR100824252B1 (ko) | 2008-04-24 |
| CN1792002A (zh) | 2006-06-21 |
| KR20060002937A (ko) | 2006-01-09 |
| US7282963B2 (en) | 2007-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659365B2 (en) | Common mode noise suppression circuit | |
| US9577852B2 (en) | Common-mode suppressor based on differential transmission line | |
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| US20090284324A1 (en) | Integrated Circuit Transmission Lines, Methods for Designing Integrated Circuits Using the Same and Methods to Improve Return Loss | |
| JP6299301B2 (ja) | 半導体光変調装置 | |
| EP1606876B1 (en) | Microstrip filter of short length | |
| JPWO2004091035A1 (ja) | 広帯域回路 | |
| JP2002329922A (ja) | レーザダイオードの整合回路およびインピーダンス整合方法 | |
| JP6146074B2 (ja) | 増幅器におけるインピーダンス調整 | |
| JP2020013632A (ja) | 高周波モジュール | |
| US20030186569A1 (en) | . Component mounting structure | |
| JP3863674B2 (ja) | コモンモードフィルタ | |
| JPH01135203A (ja) | 信号処理装置および信号処理方法 | |
| US8089006B2 (en) | High performance resonant element | |
| WO2022244324A1 (ja) | 差動伝送基板および電力重畳差動データ通信装置 | |
| US20080219382A1 (en) | Signal receiving circuit to transmit high speed signal | |
| US20220216578A1 (en) | Filter device and equivalent filter circuit thereof | |
| JP6452332B2 (ja) | プリント回路板 | |
| TW201004519A (en) | Signal transmission structure | |
| US8508317B2 (en) | Broadband coupling filter | |
| JP2672350B2 (ja) | 信号処理装置および信号処理方法 | |
| JP4973521B2 (ja) | インピーダンス可変素子及び電子機器 | |
| US6546235B1 (en) | System for cancelling distortion in an electronic circuit | |
| JP4540493B2 (ja) | プリント配線基板 | |
| JP6226552B2 (ja) | プリント回路板及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080214 |