JPWO2004059745A1 - 磁性スイッチ素子とそれを用いた磁気メモリ - Google Patents

磁性スイッチ素子とそれを用いた磁気メモリ Download PDF

Info

Publication number
JPWO2004059745A1
JPWO2004059745A1 JP2005509743A JP2005509743A JPWO2004059745A1 JP WO2004059745 A1 JPWO2004059745 A1 JP WO2004059745A1 JP 2005509743 A JP2005509743 A JP 2005509743A JP 2005509743 A JP2005509743 A JP 2005509743A JP WO2004059745 A1 JPWO2004059745 A1 JP WO2004059745A1
Authority
JP
Japan
Prior art keywords
layer
magnetic
transition
transition layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005509743A
Other languages
English (en)
Other versions
JP4231506B2 (ja
Inventor
小田川　明弘
明弘 小田川
松川　望
望 松川
杉田　康成
康成 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004059745A1 publication Critical patent/JPWO2004059745A1/ja
Application granted granted Critical
Publication of JP4231506B2 publication Critical patent/JP4231506B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/40—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4
    • H01F1/401—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted
    • H01F1/405—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted of IV type, e.g. Ge1-xMnx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

従来とは全く異なる構成を有し、磁性体の磁化状態を変化させるためのエネルギー変換効率を向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供する。磁性層と、前記磁性層と磁気的に結合した転移層と、金属および半導体から選ばれる少なくとも１つを含むキャリア供給体とを含み、前記転移層と前記キャリア供給体とは、前記転移層と前記キャリア供給体との間に電圧が印加可能な状態で配置されており、前記転移層は、前記電圧の印加によって非強磁性−強磁性転移を起こす層であり、前記転移層の前記転移によって前記磁性層の磁化状態が変化する磁性スイッチ素子とする。

Description

本発明は、磁性スイッチ素子とそれを用いた磁気メモリに関する。
磁性体を含み、電気−磁気間のエネルギー変換を行う磁性スイッチ素子は、磁気記録装置の再生ヘッドや、力センサー、加速度センサーなどのセンサー類、磁気ランダムアクセスメモリなどの磁気固体メモリ類など、様々な磁気デバイスに用いられている。しかし、以下に示すエネルギー変換効率の低さが課題の一つであり、よりエネルギー変換効率が高い（即ち、消費電力が低減された）磁性スイッチ素子が求められている。
磁性スイッチ素子の制御方法として、例えば、磁性スイッチ素子に含まれる磁性体の磁化状態を変化させる、より具体的な例としては、上記磁性体の磁化方向を反転させることが行われている。磁性体内の磁化状態は、交換エネルギー、結晶磁気異方性エネルギー、静磁エネルギー、および、外部磁場によるゼーマンエネルギーの和によって決定されることが一般的に知られている。このうち、磁化状態を変化させるために制御可能な物理量は、静磁エネルギーとゼーマンエネルギーである。このため、磁性体の磁化状態を電気エネルギーにより制御する場合、電流が流れる際に発生する外部磁場を利用することが従来行われてきた。しかしながら、例えば、線電流による磁場発生のエネルギー変換効率は、約１％程度である。さらに、線電流の場合、発生した磁界の強度は距離に反比例する関係にある。多くの場合、線電流を流す導線と、磁性スイッチ素子中の磁性体との間には絶縁体を配置する必要があるため、エネルギー変換効率は１％よりさらに低下していると考えられる。このようなエネルギー変換効率の低さが、磁性スイッチ素子および磁性スイッチ素子を用いた磁気デバイスのさらなる普及が妨げられている一因であると考えられる。
このような状況を鑑み、本発明は、従来とは全く異なる構成を有することにより、磁性体の磁化状態を変化させるためのエネルギー変換効率が向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供することを目的とする。
本発明の磁性スイッチ素子は、磁性層と、前記磁性層と磁気的に結合した転移層と、金属および半導体から選ばれる少なくとも１つの材料を含むキャリア供給体とを含み、前記転移層と前記キャリア供給体とは、前記転移層と前記キャリア供給体との間に電圧が印加可能な状態で配置されており、前記転移層は、前記電圧の印加によって非強磁性−強磁性転移を起こす層であり、前記転移層の前記転移によって前記磁性層の磁化状態が変化する素子である。
ここで、前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記キャリア供給体から前記転移層に注入されることによって前記転移が起きる層であってもよい。
また、前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記転移層に誘起されることによって、前記転移が起きる層であってもよい。
次に、本発明の磁気メモリは、前記磁性層の磁化状態の変化を検知する検知部をさらに含む複数の上述した磁性スイッチ素子と、前記磁性スイッチ素子に情報を記録するための情報記録用導線と、前記情報を読み出すための情報読出用導線とを含んでいる。
図１は、本発明の磁性スイッチ素子の一例を示す模式図である。
図２Ａおよび図２Ｂは、本発明の磁性スイッチ素子における磁性層の磁化状態の変化の一例を示す模式図である。
図３は、本発明の磁性スイッチ素子の転移層における磁性転移の例を説明するための模式図である。
図４は、本発明の磁性スイッチ素子の別の一例を示す模式図である。
図５は、本発明の磁性スイッチ素子のまた別の一例を示す模式図である。
図６は、本発明の磁性スイッチ素子のまた別の一例を示す模式図である。
図７は、本発明の磁性スイッチ素子のまた別の一例を示す模式図である。
図８Ａ、図８Ｂおよび図８Ｃは、本発明の磁性スイッチ素子における転移層および磁性層の磁化状態の変化の一例を示す模式図である。
図９は、本発明の磁性スイッチ素子のまた別の一例を示す模式図である。
図１０は、本発明の磁性スイッチ素子を用いた回路の一例を示す模式図である。
図１１は、本発明の磁性スイッチ素子のまた別の一例を用いた模式図である。
図１２は、本発明の磁性スイッチ素子のまた別の一例を用いた模式図である。
図１３は、本発明の磁気メモリの一例を示す模式図である。
図１４は、本発明の磁気メモリに用いる磁性スイッチ素子と、情報記録用導体線および情報読出用導体線との関係の一例を示すための模式図である。
図１５は、本発明の磁気メモリの一例を示す模式図である。
図１６は、実施例で用いた、磁気メモリ回路の一例を示す模式図である。
発明の実施形態
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の実施の形態において、同一の部分に同一の符号を付して、重複する説明を省略する場合がある。
最初に、本発明の磁性スイッチ素子について説明する。
図１に示す磁性スイッチ素子１は、磁性層２と、磁性層２と磁気的に結合した転移層３と、金属および半導体から選ばれる少なくとも１つの材料を含むキャリア供給体４とを含んでいる。転移層２とキャリア供給体４とは、転移層２とキャリア供給体４との間に電圧が印加可能な状態で配置されている。例えば、図１に示す磁性スイッチ素子１では、キャリア供給体４、転移層３および磁性層２が順に積層されている。ここで、転移層３は、転移層２とキャリア供給体４との間に電圧を印加することによって非強磁性−強磁性転移を起こす層である。磁性層２と転移層３とは磁気的に結合しているため、転移層３の非強磁性−強磁性転移によって、磁性層２の磁化状態を変化させることができる。即ち、転移層３とキャリア供給体４との間に電圧を印加することによって、磁性層２の磁化状態を変化させることができる。このようにして、本発明の磁性スイッチ素子１では電気−磁気のエネルギー交換を行うことができる。
転移層３は、例えば、転移層３とキャリア供給体４との間に電圧を印加した際に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが、キャリア供給体４から転移層３に注入されることによって上記転移を起こす層であってもよい。また、転移層３は、例えば、上記電圧を印加した際に、上記いずれか一方のキャリアが転移層３に誘起されることによって上記転移を起こす層であってもよい。このような転移層３に用いることができる具体的な材料については、後述する。なお、以降の明細書において「電圧を印加する」とは、特に記載がない限り、転移層３とキャリア供給体４との間に電圧を印加することを意味するとする。
このような磁性スイッチ素子１では、従来のように線電流に生じる磁界を磁性層に導入することによって磁性層の磁化状態を変化させる場合に比べて、より少ない電力で磁性層２の磁化状態を変化させることが可能である。よって、電気−磁気のエネルギー変換効率が高い（消費電力が低減された）磁性スイッチ素子１とすることができる。
本発明の磁性スイッチ素子１では、磁性層２の磁化状態の変化は、例えば、磁性層２の磁化方向の変化であればよい。磁化方向の変化の程度は特に限定されない。磁性層２の磁化方向の変化を読み出す際の効率の観点からは、転移層３の転移によって磁性層２の磁化方向が反転することが好ましい。
磁性層２における具体的な磁化状態の変化の一例を図２Ａおよび図２Ｂを用いて示す。図２Ａおよび図２Ｂに示す磁化スイッチ素子１では、磁性層２およびキャリア供給体４に配線が接続されており、転移層３とキャリア供給体４との間に電圧Ｖｇを印加することができる。転移層３は、キャリアの注入または誘起によって常磁性から強磁性の状態へと転移する層である。図２Ａに示すようにＶｇ＝０の時、転移層３は常磁性の状態にあり、磁性層２の磁化方向は予め定められた方向（例えば、磁化容易軸方向）を向いている。ここで、図２Ｂに示すように、転移層３とキャリア供給体４との間に電圧Ｖｇ（Ｖｇ≠０）を印加すると、例えば、転移層３にキャリアが注入または誘起されることによって転移層３が常磁性から強磁性の状態へと転移し、一定の磁化方向を有する層となる。磁性層２と転移層３とは磁気的に結合しているため、転移層３の転移に伴い、磁性層２の磁化方向が転移層３の磁化方向と平行になるように変化する。このとき、磁性層２における上記予め定められた方向を、転移層３が強磁性の状態になったときに発現する磁化方向に対して反平行に定めておけば、転移層３の転移によって磁性層２の磁化方向を反転することができる。即ち、電圧Ｖｇ（Ｖｇ≠０）の印加によって磁性層２の磁化方向を反転することができる。なお、図２Ａおよび図２Ｂでは、各層の磁化方向を矢印により模式的に表現している。以降の図においても同様とする。
転移層３の非強磁性−強磁性転移について説明する。非強磁性−強磁性転移とは、強磁性以外（例えば、反強磁性、非磁性、常磁性）の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移である限り、特に限定されない。電圧を印加した際に（例えば、キャリアが注入または誘起された際に）、非強磁性から強磁性の状態へと転移しても、強磁性の状態から非強磁性の状態へと転移してもよい。いずれの場合も、例えば、強磁性の状態における転移層３の磁化方向と、転移層３が非強磁性の状態における磁性層２の磁化方向とを予め設定しておけば、電圧の印加によって磁性層２の磁化方向を反転させることができる。
なかでも、転移に要するエネルギーの観点からは、常磁性−強磁性転移（常磁性の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移）、または、非磁性−強磁性転移（非磁性の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移）が好ましい。なかでも、常磁性−強磁性転移が好ましい。このような転移を起こす転移層３を用いれば、転移に要するエネルギーを低減することができるため、よりエネルギー変換効率が高い磁性スイッチ素子とすることができる。
より具体的には、転移層３は、電圧の印加時に、常磁性の状態から強磁性の状態へと転移する層であってもよい。また、換言すれば、電圧が印加されていない状態で転移層３が常磁性または非磁性（常磁性が好ましい）の状態にあり、電圧が印加されている状態で転移層３が強磁性の状態にあってもよい。
転移層３の磁性状態の変化の一例を図３に示す。図３に示す例では、常磁性の状態（Ｖｇ＝０）から印加電圧Ｖｇを加えるに従って（例えば、キャリアが注入または誘起されるに従って）、転移層の磁性状態が常磁性から強磁性へと変化している。また、逆に、強磁性の状態（Ｖｇ＝Ｖｆｓ）から印加電圧を減少させるのに従って、転移層の磁性状態が強磁性から常磁性へと変化している。磁性状態の変化は、図３に示す直線Ａのように線形的であっても、曲線Ｂのように非線形的であってもよく、印加電圧Ｖｇが閾値を有していてもよい。また、一方の変化時には曲線Ｂに従い、他方の変化時には曲線Ｂ’に従うといったように、磁性状態の変化がヒステリシスを有していてもよい。
本発明の磁性スイッチ素子１における、磁性層２、転移層３およびキャリア供給体４の配置方法について説明する。上記各層の具体的な配置方法は、転移層３とキャリア供給体４との間に電圧が印加可能であり、かつ、転移層３と磁性層２とが磁気的に結合できる限り特に限定されない。例えば、図１に示す例のように、磁性層２とキャリア供給体４とによって転移層３を狭持するように、転移層３、磁性層２およびキャリア供給体４が配置されていてもよい。なお、上記各層の間に、必要に応じて別の層が配置されていてもよい。
キャリア供給体４と転移層３とは、電圧印加時に、例えば、キャリアが注入または誘起できる限り、その相対位置、接している場合における両者の接触状態（あるいは、接合状態）などは特に限定されない。なかでも、転移層３とキャリア供給体４とが半導体である場合、転移層３とキャリア供給体４との接合界面が、Ｐ−Ｎ接合の状態、または、Ｐ−Ｎ接合と同様の状態であることが好ましい。また、上記接合界面が２次元電子ガス状態であってもよい。電圧印加時に、キャリアの注入または誘起をより少ない消費電力で行うことができる。なかでも、キャリア供給体４から転移層３へのキャリアの注入にあたってアバランシェ的なキャリア移動が生じるように、キャリア供給体４および転移層３を選択し、接合させることが好ましい。なお、このようなＰ−Ｎ接合を有する磁性スイッチ素子１では、転移層３とキャリア供給体４との接合体に電圧を印加することによって、磁性層２の磁化状態を変化させることができる、ともいえる。
本発明の磁性スイッチ素子１の別の一例を図４に示す。図４に示す磁性スイッチ素子１では、図１に示す磁性スイッチ素子１の転移層３とキャリア供給体４との間に絶縁層（Ｉ層）５が配置されている。このとき絶縁層５に用いる材料および／または絶縁層５の構成を選択することによって、よりエネルギー変換効率が高い磁性スイッチ素子１とすることができる。なかでも、転移層３とキャリア供給体４とが、それぞれ異なる形を有するｐ形またはｎ形の半導体である場合、転移層３とキャリア供給体４との接合界面が、Ｐ−Ｉ−Ｎ接合の状態、または、Ｐ−Ｉ−Ｎ接合と同様の状態であることが好ましい。Ｉ層は、例えば、ショットキー障壁であってもよい。転移層３が半導体であり、キャリア供給体４が金属である場合、転移層３とキャリア供給体４との接合界面が、いわゆるＭ−Ｉ−Ｓ接合の状態、または、Ｍ−Ｉ−Ｓ接合と同様の状態であることが好ましい。これらの場合、電圧印加時に、キャリアの注入または誘起をより少ない消費電力で行うことができる。Ｉ層が配置されている場合においても、キャリア供給体４から転移層３へのアバランシェ的なキャリア移動が生じるように、キャリア供給体４および転移層３を選択し、接合させることが好ましい。なお、このようなＰ−Ｉ−Ｎ接合、あるいは、Ｍ−Ｉ−Ｓ接合を有する磁性スイッチ素子１では、転移層３と絶縁層５とキャリア供給体４との接合体に電圧を印加することによって、磁性層２の磁化状態を変化させることができる、ともいえる。絶縁層５に用いる具体的な材料については後述する。
転移層３に用いる材料は、電圧を印加した際に（例えば、キャリアが注入または誘起された際に）非強磁性−強磁性転移を起こす材料であれば特に限定されない。例えば、転移層３が磁性半導体を含んでいればよい。
磁性半導体のより具体的な材料について、以下に述べる。
磁性半導体の母材となる半導体には、例えば、転移層３の磁性転移を誘起する観点から化合物半導体を用いればよい。具体的には、例えば、ＧａＡｓ、ＧａＳｅ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＰ、ＡｌＳｂ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＳｂ、Ｉｎ２Ｔｅ３、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳｂ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＳｉＣ、ＧｅＳｅ、ＰｂＳ、Ｂｉ２Ｔｅ３、Ｓｂ２Ｓｅ３、Ｍｇ２Ｓｉ、Ｍｇ２Ｓｎ、Ｍｇ３Ｓｂ２、ＴｉＯ２、ＣｕＩｎＳｅ２、ＣｕＨｇＩｎ４、ＺｎＩｎ２Ｓｅ４、ＣｄＳｎＡｓ２、ＡｇＩｎＴｅ２、ＡｇＳｂＳｅ２、ＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＢＮ、ＡｌＢＮ、ＧａＩｎＮＡｓなどのＩ−Ｖ族、Ｉ−ＶＩ族、ＩＩ−ＩＶ族、ＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＩＩ−Ｖ族、ＩＩＩ−ＶＩ族、ＩＶ−ＩＶ族、Ｉ−ＩＩＩ−ＶＩ族、Ｉ−Ｖ−ＶＩ族、ＩＩ−ＩＩＩ−ＶＩ族、ＩＩ−ＩＶ−Ｖ族化合物半導体を母材として用い、これらの化合物半導体にＩＶａ族〜ＶＩＩＩ族およびＩＶｂ族から選ばれる少なくとも１種の元素を加えた磁性半導体を用いればよい。
あるいは、式Ｑ１Ｑ２Ｑ３で示される組成を有する磁性半導体を用いてもよい。ここで、Ｑ１は、Ｓｃ、Ｙ、希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、ＮｉおよびＺｎから選ばれる少なくとも１種の元素であり、Ｑ２は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｑ３は、Ｃ、Ｎ、Ｏ、ＦおよびＳから選ばれる少なくとも１種の元素である。元素Ｑ１と元素Ｑ２と元素Ｑ３との組成比は特に限定されない。
あるいは、式Ｒ１Ｒ２Ｒ３で示される組成を有する磁性半導体を用いてもよい。ここで、Ｒ１は、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の元素であり、Ｒ２は、ＮおよびＰから選ばれる少なくとも１種の元素であり、Ｒ３は、ＩＶａ族〜ＶＩＩＩ族およびＩＶｂ族から選ばれる少なくとも１種の元素である。元素Ｒ１と元素Ｒ２と元素Ｒ３との組成比は特に限定されない。
あるいは、式ＺｎＯＲ３で示される組成を有する磁性半導体を用いてもよい。ここで、Ｒ３は上述の元素Ｒ３であり、Ｚｎは亜鉛、Ｏは酸素である。ＺｎとＯと元素Ｒ３との組成比は特に限定されない。
あるいは、式ＴＯＲ３で示される組成を有する磁性半導体を用いてもよい。ここで、Ｔは、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｆｅ、Ｎｉ、Ａｌ，ＩｎおよびＳｎから選ばれる少なくとも１種の元素であり、Ｒ３は上述の元素Ｒ３であり、Ｏは酸素である。元素ＴとＯと元素Ｒ３との組成比は特に限定されない。
また、転移層３が、例えば、式ＡｘＤｙＯｚで示される組成を有する酸化物を含んでいてもよい。ここで、Ａは、アルカリ金属（Ｉａ族）、アルカリ土類金属（ＩＩａ族）、Ｓｃ、Ｙおよび希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ）から選ばれる少なくとも１種の元素である。Ｄは、Ｖａ族、ＶＩａ族、ＶＩＩａ族およびＶＩＩＩ族から選ばれる少なくとも１種の元素である。Ｏは酸素である。上記酸化物は一般に結晶構造を有しており、対応する結晶格子の単位胞における中心位置には基本的に元素Ｄが入り、中心位置にある原子の周囲を複数の酸素原子が囲んだ構造を有している。
ｘ、ｙおよびｚは、正の数であれば特に限定されない。なかでも、以下に示す組み合わせを満たす数値であることが好ましく、この組み合わせによって上記酸化物は複数のカテゴリーに分類できる。転移層３は、以下に示す各カテゴリーに属する酸化物を含んでいてもよい。各カテゴリーに属する酸化物におけるｘ、ｙおよびｚの値は、以下に示す値（例示を含む）を完全に満たしている必要は必ずしもなく、例えば、酸素が一部欠損した酸化物であってもよいし、元素Ａおよび元素Ｄ以外の元素（例えば、ＩＶａ族元素、Ｉｂ〜Ｖｂ族元素など）が少量ドープされていてもよい。なお、以下に示すカテゴリーは本発明の技術分野において技術常識として固定化されているものではなく、酸化物の説明を分かりやすくするために便宜上設定したカテゴリーである。
−カテゴリー１−
ｘ、ｙおよびｚは、ｘ＝ｎ＋２、ｙ＝ｎ＋１およびｚ＝３ｎ＋４を満たす数値である。ここで、ｎは、０、１、２または３である。
このカテゴリーに属する酸化物には、例えば、Ｓｒ２ＲｕＯ４や（Ｌａ，Ｓｒ）２ＣｏＯ４などのｘｙｚ指数が（２１４）の酸化物、Ｓｒ３Ｒｕ２Ｏ７や（Ｌａ，Ｓｒ）３Ｍｎ２Ｏ７などのｘｙｚ指数が（３２７）の酸化物が挙げられる。これらの酸化物は、いわゆるＲｕｄｄｌｅｓｄｅｎ−Ｐｏｐｐｅｒ構造を示す酸化物である。
なお、ｎ＝０のとき、本カテゴリーの酸化物には、元素Ａの位置に元素Ｄが配置された、および／または、元素Ｄの位置に元素Ａが配置された酸化物が含まれていてもよい。例えば、式ＤｘＡｙＯｚで示される組成を有する酸化物や、式ＤｘＤｙＯｚで示される組成を有する酸化物などが含まれていてもよい。より具体的には、例えば、Ｃｒ２ＭｇＯ４（ｘｙｚ指数（２１４））などのスピネル型構造を有する酸化物、Ｆｅ２ＣｏＯ４、Ｆｅ２ＦｅＯ４（即ち、Ｆｅ３Ｏ４）などの元素Ａを含まない酸化物（ｘｙｚ指数（２１４））などが含まれていてもよい。
−カテゴリー２−
ｘ、ｙおよびｚは、ｘ＝ｎ＋１、ｙ＝ｎ＋１およびｚ＝３ｎ＋５を満たす数値である。ここで、ｎは、１、２、３または４である。このカテゴリーに属する酸化物には、例えば、部分的に酸素のインターカレーションを有する酸化物が挙げられる。
−カテゴリー３−
ｘ、ｙおよびｚは、ｘ＝ｎ、ｙ＝ｎおよびｚ＝３ｎを満たす数値である。ここで、ｎは、１または２である。このカテゴリーに属する酸化物には、ｎ＝１のとき、例えば、ＳｒＭｎＯ３、ＳｒＲｕＯ３などのペロブスカイト型結晶構造を有する酸化物が挙げられる。また、ｎ＝２のとき、例えば、Ｓｒ２ＦｅＭｏＯ６、ＳｍＢａＭｎ２Ｏ６などのｘｙｚ指数が（２２６）である酸化物が挙げられる。
−カテゴリー４−
ｘ、ｙおよびｚは、ｘ＝ｎ＋１、ｙ＝ｎおよびｚ＝４ｎ＋１を満たす数値である。ここで、ｎは、１または２である。このカテゴリーに属する酸化物には、ｎ＝１のとき、例えば、Ｙ２ＭｏＯ５などのｘｙｚ指数が（２１５）の酸化物が挙げられる。また、ｎ＝２のとき、例えば、ＳｒＢｉ２Ｔａ２Ｏ９などの酸化物が挙げられる。
−その他のカテゴリー−
例えば、ｘ＝０、ｙ＝１およびｚ＝１のとき、ＮｉＯ、ＭｎＯ、ＣｏＯなどの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝ｎ＋１（ｎ＝１）のとき、ＶＯ２、ＭｎＯ２などの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝ｎ＋１（ｎ＝２）のとき、Ｖ２Ｏ３などの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝２ｎ＋１（ｎ＝２）のとき、Ｖ２Ｏ５などの酸化物が挙げられる。
転移層３は、上述した酸化物を複数の種類含んでいてもよい。例えば、同一のカテゴリーの中でｎの値が異なる酸化物の構造単位胞や小単位胞が組み合わさった超格子を有する酸化物を含んでいてもよい。具体的なカテゴリーとしては、例えば、上述のカテゴリー１（Ｒｕｄｄｌｅｓｄｅｎ−Ｐｏｐｐｅｒ型構造を示す酸化物）やカテゴリー２（酸素のインターカレーションを有する酸化物）などが挙げられる。このような超格子を有する酸化物は、例えば、単独または複数の元素Ｄの酸素八面体層が、元素Ａと酸素とを含む１つ以上のブロック層により分離した結晶格子構造を有している。
また、転移層３が、外部から与えられた電界によってメタ磁性転移する材料を含んでいてもよい。例えば、Ｌａ（Ｆｅ，Ｓｉ）やＦｅＲｈなどを用いればよい。
転移層３の形状は特に限定されない。図１に示す例のように層状である場合、転移層３の厚さは、例えば、０．３ｎｍ〜１０００ｎｍの範囲であり、１ｎｍ〜１００ｎｍの範囲が好ましい。また、転移層３は、複数の層が積層していてもよく、各層の厚さ、含まれる材料などは、転移層３として必要な特性に応じて任意に設定すればよい。
キャリア供給体４に用いる材料は、金属または半導体より選ばれる少なくとも１つの材料を含む限り、特に限定されない。また、電圧を印加した際に、転移層３にキャリアを注入または誘起できることが好ましい。具体的には、例えば、電圧が印加されていない状態で、電子またはホールから選ばれるいずれかのキャリアを１０１８／ｃｍ３以上含む材料であればよい。より具体的には、半導体である場合、例えば、ＡｌＮ：Ｓｉなどを用いればよい。また、キャリア供給体４は単なる金属などであってもよく、例えば、ＳｒＲｕＯ３、Ｐｔなどを用いればよい。
キャリア供給体４の形状は特に限定されず、磁性スイッチ素子として必要な形状などに応じて任意に設定すればよい。例えば、図１に示す例のように層状であってもよく、この場合キャリア供給体４の厚さは、例えば、１ｎｍ〜１００μｍの範囲である。
磁性層２は、転移層３と磁気的に結合が可能で、転移層３の磁性転移に伴い磁化状態が変化する磁性体であれば特に限定されない。なかでも軟磁性特性に優れる磁性体が好ましい。具体的には、例えば、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種を含む金属あるいは合金（例えば、ＦｅＣｏ合金、ＮｉＦｅ合金、ＣｏＮｉ合金、ＮｉＦｅＣｏ合金など）、
あるいは、式Ｕ１Ｕ２Ｕ３で示される組成を有する合金（ここで、Ｕ１は、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｕ２は、Ｍｇ、Ｃａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ａｌ、Ｓｉ、Ｍｇ、ＧｅおよびＧａから選ばれる少なくとも１種の元素であり、Ｕ３は、Ｎ、Ｂ、Ｏ、ＦおよびＣから選ばれる少なくとも１種の元素である。例えば、ＦｅＮ、ＦｅＴｉＮ、ＦｅＡｌＮ、ＦｅＳｉＮ、ＦｅＴａＮ、ＦｅＣｏＮ、ＦｅＣｏＴｉＮ、ＦｅＣｏ（Ａｌ，Ｓｉ）Ｎ、ＦｅＣｏＴａＮなど）、
あるいは、式（Ｃｏ，Ｆｅ）Ｘで示される組成を有する合金（ここで、Ｘは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、ＣｕおよびＢから選ばれる少なくとも１種の元素である）、
あるいは、式Ｚ１Ｚ２で示される組成を有する合金（ここで、Ｚ１は、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｚ２は、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｒｕ、Ｓｉ、Ｇｅ、Ａｌ、Ｇａ、Ｃｒ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種の元素である。例えば、ＦｅＣｒ、ＦｅＳｉＡｌ、ＦｅＳｉ、ＦｅＡｌ、ＦｅＣｏＳｉ、ＦｅＣｏＡｌ、ＦｅＣｏＳｉＡｌ、ＦｅＣｏＴｉ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｔ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｄ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｈ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｉｒ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｕ、ＦｅＰｔなど）、
あるいは、Ｆｅ３Ｏ４、式ＥＭｎＳｂで示される組成を有する合金（ここで、Ｅは、Ｎｉ、ＣｕおよびＰｔから選ばれる少なくとも１種の元素である。例えば、ＬａＳｒＭｎＯ、ＬａＣａＳｒＭｎＯ、ＣｒＯ２など）などのハーフメタル材料、
あるいは、式Ｇ１Ｇ２Ｇ３で示される組成を有する合金（ここで、Ｇ１は、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅを含む）、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、ＴａおよびＺｎから選ばれる少なくとも１種の元素であり、Ｇ２は、Ｃ、Ｎ、Ｏ、ＦおよびＳから選ばれる少なくとも１種の元素であり、Ｇ３は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素である）、
あるいは、式Ｊ１Ｊ２Ｊ３で示される組成を有する磁性半導体（ここで、Ｊ１は、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の元素であり、Ｊ２は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｊ３は、Ａｓ、Ｃ、Ｎ、Ｏ、ＰおよびＳから選ばれる少なくとも１種の元素である。例えば、ＧａＭｎＮ、ＡｌＭｎＮ、ＧａＡｌＭｎＮ、ＡｌＢＭｎＮなど）、
あるいは、その他、ペロブスカイト型酸化物磁性体、フェライトなどのスピネル型酸化物磁性体、ガーネット型酸化物磁性体などを用いればよい。
磁性層２の形状は特に限定されない。図１に示す例のように層状である場合、磁性層２の厚さは、例えば、２ｎｍ〜１００ｎｍの範囲であり、２ｎｍ〜５０ｎｍの範囲が好ましい。また、磁性層２は、複数の磁性層（磁性膜）が積層していてもよく、各磁性層（各磁性膜）の厚さ、含まれる磁性体などは、磁性層２として必要な特性に応じて任意に設定すればよい。なお、磁性層２と転移層３との間には、磁性層２と転移層３との間の磁気的な結合を阻害しない限り、必要に応じて別の層を配置してもよい。
転移層３とキャリア供給体４との間に絶縁層（Ｉ層）５が配置されている場合、絶縁層５に用いる材料は、絶縁体および半導体から選ばれる少なくとも１つの材料を含む限り特に限定されない。例えば、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＴａおよびＣｒを含むＩＩａ族〜ＶＩａ族元素、およびランタノイド（Ｌａ、Ｃｅを含む）、Ｚｎ、Ｂ、Ａｌ、ＧａおよびＳｉを含むＩＩｂ族〜ＩＶｂ族から選ばれる少なくとも１種の元素と、Ｆ、Ｏ、Ｃ、ＮおよびＢから選ばれる少なくとも１種の元素との化合物を用いればよい。なかでも、絶縁体として、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯなどを、半導体として、ＺｎＯ、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＡｌＮ、ＳｉＣなどを用いることが好ましい。
絶縁層５の厚さは、例えば、０．１ｎｍ〜１００ｎｍの範囲であり、トンネル絶縁特性の観点からは、０．１ｎｍ〜１０ｎｍの範囲が好ましい。
本発明の磁性スイッチ素子１において、転移層３とキャリア供給体４との間に電圧を印加する方法は特に限定されず、例えば、図１に示す例のように、磁性層２とキャリア供給体４とに（あるいは、転移層３とキャリア供給体４とに）電圧を印加するための配線を接続すればよい。また、図５に示すように、電圧を印加するための電極６をさらに含む磁性スイッチ素子１としてもよい。図５に示す磁性スイッチ素子１では、電圧を印加する電極６は、電極６と転移層３とによってキャリア供給体４を狭持するように配置されている。このような磁性スイッチ素子１では、より安定して電圧を印加することができる。なお、図５に示す例では、キャリア供給体側にのみ電極６が配置されているが、磁性層２側に電極６が配置されていても（例えば、電極６が磁性層２に接するように配置されていても）よい。なお、磁性層２やキャリア供給体４が金属である場合は、磁性層２、キャリア供給体４自体が電極としての役割を担うこともできる。
電極６に用いる材料は、導電性の材料である限り特に限定されない。なかでも線抵抗率が、例えば、１００μｍΩｃｍ以下の材料が好ましい。具体的には、例えば、Ａｕ、Ｃｕ、Ａｌ、Ｐｔなどを用いればよい。
図６は、本発明の磁性スイッチ素子１のまた別の一例を示す模式図である。図６に示す磁性スイッチ１では、絶縁層７が電極６とキャリア供給体４との間に配置されている。このような磁性スイッチ素子１では、転移層３を磁性転移させるための電力（即ち、例えば、転移層３にキャリアが注入または誘起されるための電力）を低減することができるため、よりエネルギー変換効率が高い磁性スイッチ素子１とすることができる。また、電極６とキャリア供給体４との間に絶縁層７を配置する場合、図７に示すように、絶縁層７の面内に各層を配置した磁性スイッチ素子１とすることもできる。
絶縁層７に用いる材料は、上述した絶縁層５に用いる材料と同様であればよい。絶縁層７の厚さは、例えば、０．１ｎｍ〜１００μｍの範囲であり、電極６とキャリア供給体４との間に配置される場合には、０．１ｎｍ〜１００ｎｍの範囲が好ましい。
本発明の磁性スイッチ素子では、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加する磁界発生部をさらに含んでいてもよい。転移層３が磁性転移により強磁性を発現する際に、転移の過程における飽和磁化が弱い段階で、転移層３の磁化状態（例えば、磁化方向）を安定させることができるため、よりエネルギー交換効率が高い磁性スイッチ素子１とすることができる。このような磁性スイッチ素子における転移層３の磁性転移の一例を図８Ａ〜図８Ｃに示す。
図８Ａ〜図８Ｃに示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子１と同様である。図８Ａのように、印加電圧Ｖｇ＝０のときには、転移層は常磁性の状態にある。印加電圧Ｖｇ（Ｖｇ≠０）をキャリア供給体４と転移層３との間に加えると、例えば、キャリア供給体４から転移層３にキャリアが注入されることによって、転移層３が磁性転移を開始する（図８Ｂ）。開始してしばらくは転移層３の飽和磁化がまだ弱く、転移層３には明確な磁化状態（例えば、磁化方向）が発現していない状態にある。このとき、転移層３の転移後の磁化状態を実現するように磁界Ｈｅｘを印加すれば（例えば、転移後に生じる磁性層３の磁化方向と同一の方向に転移層３に磁界を印加すれば）、転移の過程における早い段階で、転移層３の磁性転移および磁性層２の磁化状態の変化を完了する（図８Ｃ）ことが可能になる。即ち、磁性層２の磁化状態を変化させるために必要なエネルギーを低減することができる。
磁界発生部により加える磁界Ｈｅｘの方向は、例えば、転移層３が強磁性の状態になったときに生じる転移層３の磁化状態を補完する方向（例えば、転移層３に生じる磁化方向と同一の方向）であればよい。また、磁界Ｈｅｘの強さは特に限定されず、磁性スイッチ素子１として必要な特性に応じて任意に設定すればよい。例えば、４×１０２Ａ／ｍ〜４×１０５Ａ／ｍの範囲である。なお、磁界Ｈｅｘは、転移層３に印加することが好ましい。
磁界発生部は、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加することができる限り、その構造、構成などは特に限定されない。例えば、磁界発生部が、強磁性体、コイルおよび導線から選ばれる少なくとも１つを含んでいてもよい。コイルおよび導線から選ばれる少なくとも１つを含む場合、転移層３の磁性転移時における必要な期間のみ磁界を印加することができる。強磁性体を含む場合、磁界を印加するための電力を省略することができる。
図９に本発明の磁性スイッチ素子のまた別の一例を示す。図９に示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子１の磁性層２の上に、絶縁部９を挟んで導線からなる磁界発生部８が配置されている。換言すれば、磁界発生部８とキャリア供給体４とによって転移層３および磁性層２から選ばれる少なくとも１つの層を狭持するように配置されている。磁界発生部８を配置する位置は、図９に示す例に限定されず、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加できる位置である限り特に限定されない。絶縁部９は、絶縁性の材料である限り特に限定されず、例えば、ＳｉＯ２などの無機絶縁物、樹脂などを用いればよい。
本発明の磁性スイッチ素子では、磁性層２の磁化状態の変化を検知する検知部をさらに含んでいてもよい。検知部をさらに配置することによって、電気−磁気のエネルギー変換だけではなく、磁気−電気のエネルギー変換も可能な磁性スイッチ素子とすることができる。具体的には、例えば、電気的な信号を磁気情報として保存しておき、必要な時に電気的な信号に変換して読み出すことが可能な素子とすることもできる。このような素子を用いる場合、例えば、図１０に示すような回路１１を形成すればよい。図１０に示す回路１１では、磁性スイッチ素子１を検知部１２と、転移層３およびキャリア供給体４を含む転移部１３とに分け、転移部１３には電圧Ｖｇが印加できるように、また、検知部１２からは電圧ＶＤと電流ＩＤとを測定することによって検知部の抵抗値を測定できるように、配線がなされている。
検知部は、磁性層２の磁化状態の変化を検知できれば、その構造、構成などは特に限定されない。例えば、磁性層２の磁化状態の変化を電気的な抵抗値として検知できる検知部であればよい。このような検知部として、例えば、磁気抵抗効果素子（ＭＲ素子）を含む検知部が挙げられる。
このような検知部を含む磁性スイッチ素子１の一例を図１１に示す。図１１に示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子の磁性層２上に、自由磁性層１４、非磁性層１５、固定磁性層１６および電極６が順に積層されている。検知部１２は、自由磁性層１４と非磁性層１５と固定磁性層１６とを含むＭＲ素子１７を含んでいる。自由磁性層１４と転移部１３に含まれる磁性層２とは磁気的に結合しており、磁性層２の磁化状態の変化に伴って、自由磁性層２の磁化状態が変化することができる。磁気抵抗効果素子は、一般に、非磁性層を狭持するように一対の磁性層が積層された構造を有しており、相対的に磁化方向の変化が容易な自由磁性層の磁化方向と、相対的に磁化方向の変化が困難な固定磁性層の磁化方向との相対角度に応じて抵抗値が異なる素子である。このため、図１１に示す磁性スイッチ素子１では、磁性層２の磁化状態に応じてＭＲ素子１７の抵抗値が変化するため、検知部１２によって磁性層２の磁化状態を検知することができる。
自由磁性層１４および固定磁性層１６には磁性体を用いればよい。ただし、自由磁性層１４の方が固定磁性層１６に対して相対的に磁化方向の変化が容易である必要があるため、特性が異なる磁性体を各々の層に用いることが好ましい。
自由磁性層１４には、例えば、磁性層２に用いた材料と同様の材料を用いればよい。なかでも、軟磁気特性に優れる磁性材料を用いることが好ましい。自由磁性層１４の厚さは、例えば、２ｎｍ〜５０ｎｍの範囲である。
固定磁性層１６には、例えば、自由磁性層１４よりも保磁力が大きい磁性体を用いればよい。具体的には、例えば、高保持力磁性体、積層フェリ磁性体、あるいは、反強磁性体および／または積層フェリ磁性体と強磁性体との積層体を用いればよい。上記積層体を用いる場合、積層フェリ磁性体または強磁性体が非磁性層１５に面している必要がある。
高保持力磁性体としては、例えば、ＣｏＰｔ、ＦｅＰｔ、ＣｏＣｒＰｔ、ＣｏＴａＰｔ、ＦｅＴａＰｔ、ＦｅＣｒＰｔなどの保持力が１００Ｏｅ（１００エルステッド）以上の材料を用いればよい。反強磁性体としては、例えば、ＰｔＭｎ、ＰｔＰｄＭｎ、ＦｅＭｎ、ＩｒＭｎ、ＮｉＭｎなどのＭｎ系反強磁性体を用いればよい。積層フェリ磁性体としては、例えば、非磁性膜を狭持するように一対の磁性膜が積層された、磁性膜と非磁性膜との積層体であればよい。積層フェリ磁性体に用いる磁性膜としては、例えば、Ｃｏ、あるいは、Ｃｏを含むＦｅＣｏ、ＣｏＦｅＮｉ、ＣｏＮｉ、ＣｏＺｒＴａ、ＣｏＺｒＢ、ＣｏＺｒＮｂなどの合金を用いればよい。積層フェリ磁性体に用いる非磁性膜としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ、Ｏｓなど、あるいはこれらの金属の合金、酸化物などを用いればよい。強磁性体は特に限定されず、例えば、磁性層２と同様の材料を用いればよい。その他、ＭＲ素子に一般的に用いる磁性材料を用いてもよい。なお、固定磁性層１６の厚さは特に限定されず、例えば、２ｎｍ〜１００ｎｍの範囲である。
固定磁性層１６の磁化方向を固定するためには、例えば、一方向に磁界を印加しながら固定磁性層の成膜を行ったり、固定磁性層の成膜後に磁界を印加しながら熱処理を行ったりすればよい。固定磁性層１６を強磁性体と反強磁性体との積層体とする場合は、例えば、一方向異方性を有する反強磁性体を用いることによって、磁気交換結合により強磁性体の磁化方向が固定できる。
非磁性層１５は、絶縁性の材料からなる層であっても、導電性の材料からなる層であってもよい。即ち、ＭＲ素子１７がいわゆるＴＭＲ素子（トンネル磁気抵抗効果素子）であってもＧＭＲ素子（巨大磁気抵抗効果素子）であってもよい。検知部のエネルギー変換効率の観点からは、非磁性層１５が絶縁性の材料からなる、即ちトンネル絶縁層であることが好ましい。非磁性層１５に用いる導電性の材料は、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｒｕなどを用いればよく、この場合の非磁性層１５の厚さは、例えば、０．１ｎｍ〜１０ｎｍの範囲である。非磁性層１５に用いる絶縁性の材料は、例えば、Ａｌ、Ｍｇ、Ｚｕなどの酸化物、窒化物、酸窒化物などを用いればよく、この場合の非磁性層１５の厚さは、例えば、０．１ｎｍ〜１０ｎｍの範囲である。
なお、自由磁性層１４が上述した積層フェリ磁性体を含んでいてもよい。なかでも、素子サイズをサブミクロンサイズにする場合、自由磁性層１４が積層フェリ磁性体を含むことが好ましい。素子を微細化した場合に生じる反磁界成分を低減することができ、素子サイズを小さくした場合においても自由磁性層１４の軟磁性特性の劣化を抑制することができる。
図１２に本発明の磁性スイッチ素子のまた別の一例を示す。図１２に示す磁性スイッチ素子１は、磁性層２の磁化状態を検知する検知部１２を含んでいる。検知部１２は固定磁性層１６と非磁性層１５とを含んでおり、磁性層２とともに非磁性層１５を狭持するように、非磁性層１５および固定磁性層１６が配置されている。図１２に示す素子では、磁性層２、非磁性層１５および固定磁性層１６によって磁気抵抗素子部（ＭＲ素子部）１９が形成されており、磁性層２の磁化状態の変化をＭＲ素子部１９の抵抗値の変化によって検出することができる。即ち、図１１に示す例のようにＭＲ素子１７を磁性層２上に配置するだけではなく、磁性層２を自由磁性層として含むＭＲ素子部１９を形成することによっても、磁性層２の磁化状態を検出することができる。
また、図１２に示す磁性スイッチ素子１は、全体が基板１８上に配置されている。基板１８には、例えば、半導体素子などに一般的に用いられる基板を用いればよい。例えば、ガラス基板、ＳｉＯ２基板、サファイア基板、ＭｇＯ基板、ＳｉＴｉＯ３などを用いればよい。なお、図１２に示す磁性スイッチ素子１では、電極６と各層とのリークを防ぐための層間絶縁部１０が配置されており、層間絶縁部１０の幅（図１２に示す、ｈ１、ｈ２）を変化させることによって、キャリア供給体４と電極６との距離を制御することができる。即ち、素子の特性（例えば、転移層３が磁性転移を起こす電圧Ｖｇの閾値など）を層間絶縁部１０の幅により制御することも可能である。層間絶縁部１０の幅ｈ１、ｈ２は、印加する電圧Ｖｇにもよるが、電圧Ｖｇが５０Ｖ以上である場合、例えば、１ｎｍ〜１０００ｎｍの範囲である。電圧Ｖｇが１Ｖ〜５０Ｖ程度の範囲である場合は、エネルギー変換効率の観点から、１ｎｍ〜５００ｎｍ程度の範囲が好ましい。
層間絶縁部１０は絶縁性の材料であれば特に限定されず、例えば、Ａｌ２Ｏ３、ＳｉＯ２などの酸化物、ポリイミドなどの樹脂、ＣａＦ２などを用いればよい。層間絶縁部１０の幅が１００ｎｍ以上の場合、Ａｌ２Ｏ３のような酸化物を用いることが好ましく、５００ｎｍ以上の場合、ポリイミドなどの樹脂を用いることが製造プロセスの簡便性の観点から好ましい。
磁性スイッチ素子を構成する各層の形成には、例えば、パルスレーザデポジション（ＰＬＤ）、イオンビームデポジション（ＩＢＤ）、クラスターイオンビーム、および、ＲＦ、ＤＣ、電子サイクロトロン共鳴（ＥＣＲ）、ヘリコン、誘導結合プラズマ（ＩＣＰ）、対向ターゲットなどの各種スパッタリング法、分子線エピタキシー法（ＭＢＥ）、イオンプレーティング法などを用いればよい。また、これらＰＶＤ法の他に、ＣＶＤ法、メッキ法あるいはゾルゲル法などを用いてもよい。微細加工を行う必要がある場合、半導体プロセスや磁気ヘッド作製プロセスなどに一般的に用いられている手法を組み合わせればよい。具体的には、イオンミリング、反応性イオンエッチング（ＲＩＥ）、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）などの物理的または化学的エッチング法、微細パターン形成のためのステッパー、電子ビーム（ＥＢ）法などを用いたフォトリソグラフィー技術などを組み合わせればよい。
次に、本発明の磁気メモリについて説明する。
本発明の磁気メモリは、上述した検知部を含む、複数の磁性スイッチ素子と、磁性スイッチ素子に情報を記録するための情報記録用導体線と、素子に記録した情報を読み出すための情報読出用導体線とを含んでいる。このような磁気メモリの一例を図１３に示す。
図１３に示す磁気メモリでは、磁性スイッチ素子１は、ＣｕやＡｌなどからなる第１の記録線（ワード線）１０１と第２の記録線（ビット線）１０２との交点にマトリクス状に配置されている。同時に、磁性スイッチ素子１は、第２の記録線１０２と、ＣｕやＡｌなどからなる読出線（センス線）１０３との交点にマトリクス状に配置されている。ワード線１０１およびビット線１０２は情報記録用導体線に相当する。ビット線１０２およびセンス線１０３は、情報読出用導体線に相当する。磁性スイッチ素子１は、検知部としてＭＲ素子部を含んでいる。
図１４に示すように、ワード線１０１は、磁性スイッチ素子１に含まれるキャリア供給体４と、電極６および絶縁層７を介して接続されている。センス線１０３は、磁性スイッチ素子１に含まれる検知部内の固定磁性層１６と、電極６を介して接続されている。ビット線１０２は、磁性層２と接続されている。
図１３に示すように、ワード線１０１とビット線１０２との間に電圧Ｖｇを印加することによって、磁性スイッチ素子１の磁性層２に情報が記録される。情報は、「オン」状態のワード線１０１とビット線１０２とが交差する位置に配置された磁性スイッチ素子１（図１３では、ワード線１０１ａとビット線１０２ａとが交差する位置に配置された磁性スイッチ素子１ａ）に記録される。このとき、センス線１０３を、磁性スイッチ素子に磁界Ｈｅｘを印加する磁界発生部（アシスト線）として用いることができる。磁界発生部として用いる場合には、図１３に示すように、センス線（アシスト線）１０３ａを「オン」状態とすればよい。なお、アシスト線は、センス線とは別に配置してもよい。
磁性スイッチ素子１に記録された情報を読出す際には、図１５に示すように、情報を記録した磁性スイッチ素子１ａと交差するビット線１０２ａとセンス線１０３ａとを介して磁性スイッチ素子１ａの検知部にセンス電流を流せばよい。情報に応じて磁性スイッチ素子１に含まれるＭＲ素子部の抵抗値が異なるため、ビット線１０２ａおよびセンス線１０３ａ間に生じる電圧ＶＤを検知することによって情報を読出すことができる。
なお、ワード線１０１、ビット線１０２およびセンス線１０３における「オン」状態および「オフ」状態の切り替えには、例えば、ＦＥＴなどのスイッチ素子、バリスタ、トンネル素子などの非線形素子や整流素子などを用いればよい。
以下、実施例を用いて本発明をさらに詳細に説明する。なお、本発明は以下に示す実施例に限定されない。
ＭＢＥ（分子線エピタキシー）法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル１）を作製した。サンプル１は図１２に示す形状とした。
−サンプル１−
サファイア基板／ＡｌＮ（５００）／ＡｌＮ：Ｓｉ（１００）／ＡｌＭｎＮ：Ｓｉ（１０）／ＣｏＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ここで、括弧内の数値は膜厚を示している。単位はｎｍであり、以下、同様にして膜厚を表示する。
サファイア基板上のＡｌＮ層は絶縁層７であり、ＡｌＮ：Ｓｉ層はキャリア供給体４、ＡｌＭｎＮ：Ｓｉ層は転移層３、ＣｏＦｅ層は磁性層２である。ＡｌＯは、非磁性層１５であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層１６である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層１６上の電極６である。その他の電極６についても、同様とした。なお、サファイア基板の配向定数は（０００１）とした。
サンプル１の作製方法を示す。
最初に、サファイア基板上にＡｌＮ層を作製した。このとき、基板の温度は約５００℃〜６００℃の範囲（主に５５０℃）とした。ＡｌＮ層の作製にあたっては、予め基板上にＡｌ層を作製しておき、プラズマ窒化によってＡｌ層を窒化することによってＡｌＮ層とした。次に、ＡｌＮ層上に、ＡｌＮ：Ｓｉ／ＡｌＭｎＮ：Ｓｉ多層膜を、基板の温度を約２００℃〜３００℃の範囲（主に２５０℃）に保った状態で積層した。次に、ＡｌＭｎＮ：Ｓｉ層上に、ＣｏＦｅ層を、基板の温度を室温〜２００℃の範囲（主に室温）に保った状態で積層した。
転移層であるＡｌＭｎＮ：Ｓｉ層の組成比は、Ａｌ０．８Ｍｎ０．２Ｎ：Ｓｉとした。また、ＡｌＭｎＮのＭｎ量は０．００１原子％〜０．２５原子％程度とした。Ｍｎが上記範囲含まれる場合に、常磁性−強磁性転移の再現性が最も良好であることが別途確認できた。なお、ＡｌＭｎＮ：Ｓｉ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
キャリア供給体であるＡｌＮ：Ｓｉ層におけるＳｉドープ量は、０．１原子％とした。このとき、ＡｌＮ：Ｓｉ層に含まれるキャリア数をホール測定により確認したところ、１０１８／ｃｍ３以上であった。転移層におけるＳｉドープ量も、同じく０．１原子％とした。なお、Ｓｉのドープ量が０．００１原子％から０．３原子％程度の範囲において、キャリア供給体としての特性が最も良好であることが別途確認できた。
次に、ＡｌＮ：Ｓｉ層上に、ＡｌＯ層、ＣｏＦｅ層、ＰｔＭｎ層を積層した。ＡｌＯ層の括弧内の値は、酸化処理前のＡｌの設計膜厚の合計値であり、実際には、Ａｌを０．３ｎｍ〜０．７ｎｍの厚さで成膜した後に、酸素含有雰囲気下において酸化を繰り返して作製した。
次に、フォトリソグラフィー法を用いて、全体を図１２に示すような形状に微細加工した。なお、電圧Ｖｇを印加する領域の素子サイズは（即ち、キャリア供給体４、転移層３および磁性層２のサイズは）、素子の主面に垂直な方向から見て、約１．５μｍ×３μｍとした。以降の実施例においても、同様に、電圧Ｖｇを印加する領域のサイズを素子サイズとする。次に、Ｔａ／Ｃｕ／Ｔａ層を積層して電極とし、最後に、Ａｌ２Ｏ３からなる層間絶縁部１０を配置してサンプル１を作製した。層間絶縁部１０の幅は３００ｎｍとした。
なお、各層の成膜は、成膜する層を切り替える際にも真空中を搬送し、可能な限り大気曝露を回避して行った。また、ＰｔＭｎ層は多層膜を積層した時点で、２８０℃の温度、５ｋＯｅの磁場中において熱処理し、一方向異方性の付与を行った。以降の実施例においても同様である。なお、素子の微細加工実施後に上記磁場中熱処理を行ってもよい。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を測定した。磁気抵抗効果の確認は、素子に±５ｋＯｅの範囲で磁場を印加し、検出部の抵抗値が変化するかどうかを測定することによって行った。
その結果、少なくとも４Ｋ（ケルビン）から３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を２３Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜２００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜２００Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として３０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約２０Ｖの電圧を印加した状態で始まり、約１２０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が１２０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
なお、ＭＲ比は、以下のように求めることができる。電圧を印加した際に得られる検出部の最大抵抗値をＲＭＡＸとし、最小抵抗値をＲＭＩＮとする。このとき、ＭＲ比は以下の式（１）によって与えられる数値である。
ＭＲ比（％）＝（ＲＭＡＸ−ＲＭＩＮ）／ＲＭＩＮ×１００（％） （１）
なお、検出部が上述したＴＭＲ素子やＧＭＲ素子を構成している場合、自由磁性層と固定磁性層との磁化方向が同一（平行）であるときに抵抗値は最小（ＲＭＩＮ）となり、双方の磁化方向が同一方向からずれるに従って抵抗値は大きくなる。
なお、サンプル１では、絶縁層／キャリア供給体／転移層ともに窒化物を用いたが、このように同系統の材料（例えば、すべて窒化物、あるいは、すべて酸化物など）をキャリア供給体および転移層に用いた場合、各層間の界面の乱れが生じにくいからか、磁性スイッチ素子としての特性が良好である傾向となった。この傾向は、以降の実施例においても同様であった。
また、転移層としてサンプル１に用いたＡｌＭｎＮ：Ｓｉ層の他にも、Ｇａ１−αＭｎαＮ：Ｓｉ層、（Ｇａ０．５Ａｌ０．５）１−αＭｎαＮ：Ｓｉ層、（Ａｌ０．９Ｂ０．１）１−αＭｎαＮ：Ｓｉ層などを用いた場合においても同様の素子動作を確認することができた。αは、０．０１≦α≦０．２を満たす数値である。素子の作製条件はサンプル１と同様とした。
また、キャリア供給体としてサンプル１に用いたＡｌＮ：Ｓｉ層の他にも、ＡｌＮ：Ｇｅ層やＧａＮ：Ｓｉ層を用いた場合にも同様の素子動作を確認することができた。
なお、実施例１ではＭＢＥ法によりサンプルを作製したが、その他、パルスレーザー堆積（ＰＬＤ）法、マグネトロンスパッタリング法、電子ビーム（ＥＢ）蒸着法を用いた場合においても同様のサンプルを作製することができた。また、これらのサンプルの結果もサンプル１と同様であった。
実施例２では、実施例１で作製した磁性スイッチ素子（サンプル１）を用いて図１３および図１５に示すような磁気メモリを作製し、その特性を評価した。ただし、基板はＣＭＯＳ基板とし、素子の配列は１６×１６素子を１ブロックとし、合計８ブロックとした。
最初に、ＣＭＯＳ基板上に、実施例１と同様にしてサンプル１の膜構成を有する磁性スイッチ素子を作製した。まず、ＣＭＯＳ基板上に、スイッチ素子としてＦＥＴをマトリックス状に配置し、その上に層間絶縁部を配置してＣＭＰで表面を平坦化した後、サンプル１の磁性スイッチ素子をＦＥＴに対応してマトリックス状に配置した。磁性スイッチ素子の配置後、水素シンター処理を４００℃にて行った。なお、各ブロック中１素子は、配線抵抗や素子最低抵抗、ＦＥＴ抵抗などをキャンセルするためのダミー素子とした。また、ワード線、ビット線およびセンス線などは全てＣｕを用い、それぞれの素子サイズは０．５μｍ×０．７μｍとした。ＣＭＯＳ基板と磁性スイッチ素子とを接続するためのＴＥＯＳ層間コンタクト層には、Ｐｔ／ＳｒＲｕＯ３層を用いた。
このように作製した磁気メモリに対し、ワード線およびビット線間に電圧Ｖｇを印加することによって、各ブロックそれぞれ８素子の転移層を磁性転移させ、信号を記録させた。次に、ＦＥＴのゲートを、それぞれのブロックに付き１素子ずつＯＮし、素子にセンス電流を流した。このとき、各ブロック内におけるビット線、素子およびＦＥＴに発生する電圧と、ダミー電圧とをコンパレータにより比較し、それぞれの素子の出力を読みとったところ、素子出力を得ることができ磁気メモリとして動作可能であることが確認された。
さらに、Ｖｇを印加する際に、センス線に電流を流すことによって転移層に磁界を印加した場合においても、各素子の素子出力を得ることができ磁気メモリとして動作可能であることが確認された。
また、同様に、図１６に示すような回路を有する磁気メモリを形成したところ、本発明の磁性スイッチ素子を用いてリコンフギュアブルな磁気メモリを構成できることが確認できた。
図１６に示す回路は、メモリ機能を搭載したプログラマブルメモリやリコンフィギュアブルメモリ、あるいはプログラマブルゲートアレイ（ＦＰＧＡ）などに用いられる基本回路を応用した回路である。図１６において、ＲｃはＦＥＴ２のオン抵抗値であり、Ｒｖは磁性スイッチ素子の検知部であるＭＲ素子部の抵抗値であり、Ｒｉは配線抵抗である。ここで、電圧Ｖｏと電圧Ｖｉとの間には、一般に、
Ｖｏ＝Ｖｉ×（Ｒｖ＋Ｒｃ）／（Ｒｉ＋Ｒｖ＋Ｒｃ）
の関係がある。ＭＲ素子部の抵抗値について、磁性層２の磁化方向と固定磁性層１６の磁化方向とが互いに平行なときをＲｖｐとし、互いに反平行なときをＲｖａｐとし、反平行時の抵抗の方が大きいとする。このとき、負荷回路１０４のゲート電圧Ｖｄと、ＭＲ素子部の抵抗値との関係を
Ｖｄ＜Ｖｏ＝Ｖｉ×（Ｒｖａｐ＋Ｒｃ）／（Ｒｉ＋Ｒｖａｐ＋Ｒｃ）、かつ、
Ｖｄ＞Ｖｏ＝Ｖｉ×（Ｒｖｐ＋Ｒｃ）／（Ｒｉ＋Ｒｖｐ＋Ｒｃ）
のようにしたところ、不揮発性のリコンフィギュアブルメモリとして用いることができた。
なお、例えば、負荷回路１０４として論理回路を用いた場合には不揮発性のプログラマブル素子として、また、負荷回路１０４を表示回路装置とした場合には静止画像などの不揮発性保存素子として本発明の磁性スイッチ素子を使用することができる。また、これら複数の機能を集積したシステムＬＳＩとしての応用も可能である。
ＰＬＤ（パルスレーザー堆積）法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル２）を作製した。サンプル２は図１２に示す形状とした。
−サンプル２−
サファイア基板／ＡｌＮ（５００）／ＡｌＮ：Ｓｉ（１００）／ＡｌＣｏＮ：Ｓｉ（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
サファイア基板上のＡｌＮ層は絶縁層であり、ＡｌＮ：Ｓｉ層はキャリア供給体、ＡｌＣｏＮ：Ｓｉ層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、サファイア基板の配向定数は（０００１）とした。
サンプル２の作製方法を示す。
最初に、サファイア基板上にＡｌＮ層を作製した。このとき、基板の温度は約６００℃〜８００℃の範囲（主に６５０℃）とした。ＡｌＮ層の作製は実施例１と同様とした。次に、ＡｌＮ層上に、ＡｌＮ：Ｓｉ／ＡｌＣｏＮ：Ｓｉ多層膜を、基板の温度を約４００℃〜６００℃の範囲（主に５５０℃）に保った状態で積層した。次に、ＡｌＭｎＮ：Ｓｉ層上に、ＮｉＦｅ層を、基板の温度を室温〜２００℃の範囲（主に室温）に保った状態で積層した。
転移層であるＡｌＣｏＮ：Ｓｉ層の組成比は、Ａｌ０．８Ｃｏ０．２Ｎ：Ｓｉとした。また、ＡｌＣｏＮのＭｎ量は０．００１原子％〜０．２５原子％程度とした。Ｍｎが上記範囲含まれる場合に、常磁性−強磁性転移の再現性が最も良好であることが別途確認できた。なお、ＡｌＣｏＮ：Ｓｉ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
キャリア供給体であるＡｌＮ：Ｓｉ層におけるＳｉドープ量は、０．１原子％とした。転移層におけるＳｉドープ量も、同じく０．１原子％とした。
ＡｌＯ層、ＣｏＦｅ層、ＰｔＭｎ層の積層は、実施例１と同様に行った。素子サイズは、約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を１００Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜８０Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜８０Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約１８Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
ＰＬＤ法およびスパッタリング法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル３）を作製した。サンプル３は図１２に示す形状とした。
−サンプル３−
ガラス基板／ＩＴＯ／Ａｌ２Ｏ３（１００）／ＺｎＮｉＯ（１５）／ＺｎＣｏＯ（５）／ＭｎＺｎＯ（２０）／ＣｏＦｅ（５）／ＮｉＦｅ（２）／Ｒｕ（０．７）／ＮｉＦｅ（５）／ＡｌＯｘ（１）／ＣｏＦｅ（１５）／ＰｔＭｎ（２５）／Ｔａ（５）／Ｃｕ（１００）／Ｔａ（１０）
ガラス基板上のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層は電極であり、Ａｌ２Ｏ３層は絶縁層であり、ＺｎＮｉＯ層はキャリア供給体、ＺｎＣｏＯ／ＭｎＺｎＯ層は転移層、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ層は、積層フェリ磁性体であるＮｉＦｅ／Ｒｕ／ＮｉＦｅ層を含む磁性層である。ＡｌＯｘは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。基板とキャリア供給体との間に配置された電極（ＩＴＯ層）を除く、その他の電極についても同様とした。
サンプル３の作製方法を示す。
最初に、ＰＬＤ法を用いて、ガラス基板上にＩＴＯ／Ａｌ２Ｏ３／ＺｎＮｉＯ／ＺｎＣｏＯ／ＺｎＭｎＯの多層膜を作製した。このとき、基板の温度は約４５０℃〜６５０℃の範囲（主に６００℃）とした。ＰＬＤ法による成膜時には、酸素分圧を１×１０−１Ｔｏｒｒ以下とした。キャリア供給体であるＺｎＮｉＯ層の組成比は、Ｚｎ０．５Ｎｉ０．５Ｏとした。転移層であるＺｎＣｏＯ／ＺｎＭｎＯ層の組成比は、Ｚｎ０．７５Ｃｏ０．２５Ｏ／Ｚｎ０．７５Ｍｎ０．２５Ｏとした。なお、ＺｎＣｏＯ／ＺｎＭｎＯ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
次に、スパッタリング法を用いて、ＺｎＭｎＯ層上に、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ層などの残りの層を積層した。積層フェリ磁性体は、磁性層における磁化回転をより平滑にする目的で配置した。サンプル３では、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ／ＡｌＯｘ／ＣｏＦｅ／ＰｔＭｎ多層膜によって検知部であるＭＲ素子部が形成されている。なお、サンプル３では、ＺｎＭｎＯ層に接するＣｏＦｅ層を磁性層、ＮｉＦｅ／Ｒｕ／ＮｉＦｅ多層膜を自由磁性層と考えることもでき、このように考えた場合、ＮｉＦｅ／Ｒｕ／ＮｉＦｅ／ＡｌＯｘ／ＣｏＦｅ／ＰｔＭｎ多層膜によって検知部であるＭＲ素子が形成されているとすることができる。
ＡｌＯｘ層の積層は、実施例１と同様に行い、作製した素子のサイズは、約０．５μｍ×１．５μｍとした。なお、ＡｌＯｘ層におけるｘは、１．２≦ｘ≦１．６を満たす数値である。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を５０Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜１８０Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜１８０Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約２０Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
また、サンプル３によって、キャリア注入用の電極としてＩＴＯ電極が使用可能であることが確認できた。このため、本発明の磁性スイッチ素子は、ＴＦＴ（薄膜トランジスタ）材を用いるデバイスなどにも応用可能であると考えられる。例えば、ＴＦＴ液晶のマトリクス部に本発明の磁性スイッチ素子、あるいは、本発明の磁性スイッチ素子を用いた磁気メモリを応用することによって、マトリクス画像情報を不揮発性の磁気メモリ部に蓄えることができ、例えば、インスタントオンな画像表示体を構成することも可能となる。
ＰＬＤ法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル４）を作製した。サンプル４は図１２に示す形状とした。
−サンプル４−
ＭｇＯ基板／ＰｒＢａ２Ｃｕ３Ｏ７（３００）／（Ｓｒ，Ｃａ）ＲｕＯ３（５０）／（Ｎｄ，Ｓｒ）２ＭｎＯ４（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ＭｇＯ基板上のＰｒＢａ２Ｃｕ３Ｏ７層は絶縁層であり、（Ｓｒ，Ｃａ）ＲｕＯ３層はキャリア供給体、（Ｎｄ，Ｓｒ）２ＭｎＯ４層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、ＭｇＯ基板の配向定数は（１００）とした。
サンプル４の作製方法を示す。
最初に、ＭｇＯ基板上にＰｒＢａ２Ｃｕ３Ｏ７／（Ｓｒ，Ｃａ）ＲｕＯ３／（Ｎｄ，Ｓｒ）２ＭｎＯ４積層体を作製した。このとき、基板の温度は約６００℃〜９００℃の範囲（主に７５０℃）とした。
キャリア供給体である（Ｓｒ，Ｃａ）ＲｕＯ３層の組成比は、Ｓｒ０． ８Ｃａ０．２ＲｕＯ３とした。転移層である（Ｎｄ，Ｓｒ）２ＭｎＯ４層の組成比は、Ｎｄ０．２５Ｓｒ１．７５ＭｎＯ４とした。なお、転移層である（Ｎｄ，Ｓｒ）２ＭｎＯ４層は、キャリアとしてホールが注入または誘起されていない状態では常磁性を示し、ホールが注入または誘起されている状態では強磁性を示す。
その他の層の積層は実施例１と同様に行った。素子サイズは約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋ（ケルビン）から３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を１００Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、キャリア供給体に対して転移層の電位が高くなるように電圧（０Ｖ〜１００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、キャリア供給体に対して転移層の電位が低くなるように電圧（０Ｖ〜１００Ｖ）を印加したところホールがキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約５Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
なお実施例５では、ＰＬＤ法により磁性スイッチ素子を作製したが、ＭＢＥ法、スパッタ法、電子ビーム蒸着法などを用いて素子を作製した場合にも同様の結果を得ることができた。
ＰＬＤ法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル５）を作製した。サンプル５は図１２に示す形状とした。
−サンプル５−
ＭｇＯ基板／Ｐｒ０．７Ｃａ０．３ＭｎＯ３（３００）／（Ｌａ０．６Ｓｒ０ ．４）ＭｎＯ３（１０）／（Ｎｄ，Ｓｒ）２ＭｎＯ４（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ＭｇＯ基板上のＰｒ０．７Ｃａ０．３ＭｎＯ３層は絶縁層であり、（Ｌａ０ ．６Ｓｒ０．４）ＭｎＯ３層はキャリア供給体、（Ｎｄ，Ｓｒ）２ＭｎＯ４層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、ＭｇＯ基板の配向定数は（１００）とした。
サンプル５の作製方法を示す。
最初に、ＭｇＯ基板上にＰｒ０．７Ｃａ０．３ＭｎＯ３／（Ｌａ０．６Ｓｒ０ ．４）ＭｎＯ３／（Ｎｄ，Ｓｒ）２ＭｎＯ４積層体を作製した。このとき、基板の温度は約６００℃〜９００℃の範囲（主に８５０℃）とした。
キャリア供給体である（Ｓｒ，Ｃａ）ＲｕＯ３層の組成比は、Ｓｒ０． ８Ｃａ０．２ＲｕＯ３とした。転移層である（Ｎｄ，Ｓｒ）２ＭｎＯ４層の組成比は、Ｎｄ０．２５Ｓｒ１．７５ＭｎＯ４とした。なお、転移層である（Ｎｄ，Ｓｒ）２ＭｎＯ４層は、キャリアとしてホールが注入または誘起されていない状態では常磁性を示し、ホールが注入または誘起されている状態でが強磁性を示す。
その他の層の積層は実施例１と同様に行った。素子サイズは、約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも１００Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を室温に保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、キャリア供給体に対して転移層の電位が高くなるように電圧（０Ｖ〜１００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、キャリア供給体に対して転移層の電位が低くなるように電圧（０Ｖ〜１００Ｖ）を印加したところホールがキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約５Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
また、キャリア供給体に対して転移層の電位が低くなるような印加電圧を正として、正の電圧の印加と負の電圧の印加とを繰り返したところ、得られるＭＲ比も印加電圧の正負の変化に対応して増減を繰り返した。このことから、サンプル５における転移層の磁性転移が、キャリア供給体と転移層との間に印加する電圧によって可逆的に制御可能であることがわかった。
本発明は、その意図および本質的な特徴から逸脱しない限り、他の実施形態に適用しうる。この明細書に開示されている実施形態は、あらゆる点で説明的なものであってこれに限定されない。本発明の範囲は、上記説明ではなく添付したクレームによって示されており、クレームと均等な意味および範囲にあるすべての変更はそれに含まれる。
 産業上の利用の可能性
以上説明したように、本発明によれば、従来とは全く異なる構成を有し、磁性体の磁化状態を変化させるためのエネルギー変換効率を向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供することができる。
本発明の磁性スイッチ素子は、例えば、光磁気ディスク、ハードディスク、デジタルデータストリーマ（ＤＤＳ）、デジタルＶＴＲなどの磁気記録装置の再生ヘッドや、回転速度検出用の磁気センサー、応力変化や加速度変化などを検知する応力／加速度センサー、熱センサー、化学反応センサーなどのセンサー類、あるいは、磁気ランダムアクセスメモリ（ＭＲＡＭ）などの磁気メモリ類などに応用することができる。
本発明は、磁性スイッチ素子とそれを用いた磁気メモリに関する。
磁性体を含み、電気−磁気間のエネルギー変換を行う磁性スイッチ素子は、磁気記録装置の再生ヘッドや、力センサー、加速度センサーなどのセンサー類、磁気ランダムアクセスメモリなどの磁気固体メモリ類など、様々な磁気デバイスに用いられている。しかし、以下に示すエネルギー変換効率の低さが課題の一つであり、よりエネルギー変換効率が高い（即ち、消費電力が低減された）磁性スイッチ素子が求められている。
磁性スイッチ素子の制御方法として、例えば、磁性スイッチ素子に含まれる磁性体の磁化状態を変化させる、より具体的な例としては、上記磁性体の磁化方向を反転させることが行われている。磁性体内の磁化状態は、交換エネルギー、結晶磁気異方性エネルギー、静磁エネルギー、および、外部磁場によるゼーマンエネルギーの和によって決定されることが一般的に知られている。このうち、磁化状態を変化させるために制御可能な物理量は、静磁エネルギーとゼーマンエネルギーである。このため、磁性体の磁化状態を電気エネルギーにより制御する場合、電流が流れる際に発生する外部磁場を利用することが従来行われてきた。
しかしながら、例えば、線電流による磁場発生のエネルギー変換効率は、約１％程度である。さらに、線電流の場合、発生した磁界の強度は距離に反比例する関係にある。多くの場合、線電流を流す導線と、磁性スイッチ素子中の磁性体との間には絶縁体を配置する必要があるため、エネルギー変換効率は１％よりさらに低下していると考えられる。このようなエネルギー変換効率の低さが、磁性スイッチ素子および磁性スイッチ素子を用いた磁気デバイスのさらなる普及が妨げられている一因であると考えられる。
このような状況を鑑み、本発明は、従来とは全く異なる構成を有することにより、磁性体の磁化状態を変化させるためのエネルギー変換効率が向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供することを目的とする。
本発明の磁性スイッチ素子は、磁性層と、前記磁性層と磁気的に結合した転移層と、金属および半導体から選ばれる少なくとも１つの材料を含むキャリア供給体とを含み、前記転移層と前記キャリア供給体とは、前記転移層と前記キャリア供給体との間に電圧が印加可能な状態で配置されており、前記転移層は、前記電圧の印加によって非強磁性−強磁性転移を起こす層であり、前記転移層の前記転移によって前記磁性層の磁化状態が変化する素子である。
ここで、前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記キャリア供給体から前記転移層に注入されることによって前記転移が起きる層であってもよい。
また、前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記転移層に誘起されることによって、前記転移が起きる層であってもよい。
次に、本発明の磁気メモリは、前記磁性層の磁化状態の変化を検知する検知部をさらに含む複数の上述した磁性スイッチ素子と、前記磁性スイッチ素子に情報を記録するための情報記録用導線と、前記情報を読み出すための情報読出用導線とを含んでいる。
以上説明したように、本発明によれば、従来とは全く異なる構成を有し、磁性体の磁化状態を変化させるためのエネルギー変換効率を向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の実施の形態において、同一の部分に同一の符号を付して、重複する説明を省略する場合がある。
最初に、本発明の磁性スイッチ素子について説明する。
図１に示す磁性スイッチ素子１は、磁性層２と、磁性層２と磁気的に結合した転移層３と、金属および半導体から選ばれる少なくとも１つの材料を含むキャリア供給体４とを含んでいる。転移層２とキャリア供給体４とは、転移層２とキャリア供給体４との間に電圧が印加可能な状態で配置されている。例えば、図１に示す磁性スイッチ素子１では、キャリア供給体４、転移層３および磁性層２が順に積層されている。ここで、転移層３は、転移層２とキャリア供給体４との間に電圧を印加することによって非強磁性−強磁性転移を起こす層である。磁性層２と転移層３とは磁気的に結合しているため、転移層３の非強磁性−強磁性転移によって、磁性層２の磁化状態を変化させることができる。即ち、転移層３とキャリア供給体４との間に電圧を印加することによって、磁性層２の磁化状態を変化させることができる。このようにして、本発明の磁性スイッチ素子１では電気−磁気のエネルギー交換を行うことができる。
転移層３は、例えば、転移層３とキャリア供給体４との間に電圧を印加した際に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが、キャリア供給体４から転移層３に注入されることによって上記転移を起こす層であってもよい。また、転移層３は、例えば、上記電圧を印加した際に、上記いずれか一方のキャリアが転移層３に誘起されることによって上記転移を起こす層であってもよい。このような転移層３に用いることができる具体的な材料については、後述する。なお、以降の明細書において「電圧を印加する」とは、特に記載がない限り、転移層３とキャリア供給体４との間に電圧を印加することを意味するとする。
このような磁性スイッチ素子１では、従来のように線電流に生じる磁界を磁性層に導入することによって磁性層の磁化状態を変化させる場合に比べて、より少ない電力で磁性層２の磁化状態を変化させることが可能である。よって、電気−磁気のエネルギー変換効率が高い（消費電力が低減された）磁性スイッチ素子１とすることができる。
本発明の磁性スイッチ素子１では、磁性層２の磁化状態の変化は、例えば、磁性層２の磁化方向の変化であればよい。磁化方向の変化の程度は特に限定されない。磁性層２の磁化方向の変化を読み出す際の効率の観点からは、転移層３の転移によって磁性層２の磁化方向が反転することが好ましい。
磁性層２における具体的な磁化状態の変化の一例を図２Ａおよび図２Ｂを用いて示す。図２Ａおよび図２Ｂに示す磁化スイッチ素子１では、磁性層２およびキャリア供給体４に配線が接続されており、転移層３とキャリア供給体４との間に電圧Ｖgを印加することができる。転移層３は、キャリアの注入または誘起によって常磁性から強磁性の状態へと転移する層である。図２Ａに示すようにＶg＝０の時、転移層３は常磁性の状態にあり、磁性層２の磁化方向は予め定められた方向（例えば、磁化容易軸方向）を向いている。ここで、図２Ｂに示すように、転移層３とキャリア供給体４との間に電圧Ｖg（Ｖg≠０）を印加すると、例えば、転移層３にキャリアが注入または誘起されることによって転移層３が常磁性から強磁性の状態へと転移し、一定の磁化方向を有する層となる。磁性層２と転移層３とは磁気的に結合しているため、転移層３の転移に伴い、磁性層２の磁化方向が転移層３の磁化方向と平行になるように変化する。このとき、磁性層２における上記予め定められた方向を、転移層３が強磁性の状態になったときに発現する磁化方向に対して反平行に定めておけば、転移層３の転移によって磁性層２の磁化方向を反転することができる。即ち、電圧Ｖg（Ｖg≠０）の印加によって磁性層２の磁化方向を反転することができる。なお、図２Ａおよび図２Ｂでは、各層の磁化方向を矢印により模式的に表現している。以降の図においても同様とする。
転移層３の非強磁性−強磁性転移について説明する。非強磁性−強磁性転移とは、強磁性以外（例えば、反強磁性、非磁性、常磁性）の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移である限り、特に限定されない。電圧を印加した際に（例えば、キャリアが注入または誘起された際に）、非強磁性から強磁性の状態へと転移しても、強磁性の状態から非強磁性の状態へと転移してもよい。いずれの場合も、例えば、強磁性の状態における転移層３の磁化方向と、転移層３が非強磁性の状態における磁性層２の磁化方向とを予め設定しておけば、電圧の印加によって磁性層２の磁化方向を反転させることができる。
なかでも、転移に要するエネルギーの観点からは、常磁性−強磁性転移（常磁性の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移）、または、非磁性−強磁性転移（非磁性の状態と強磁性の状態との間を可逆的に、あるいはヒステリシスを有して変化する磁性転移）が好ましい。なかでも、常磁性−強磁性転移が好ましい。このような転移を起こす転移層３を用いれば、転移に要するエネルギーを低減することができるため、よりエネルギー変換効率が高い磁性スイッチ素子とすることができる。
より具体的には、転移層３は、電圧の印加時に、常磁性の状態から強磁性の状態へと転移する層であってもよい。また、換言すれば、電圧が印加されていない状態で転移層３が常磁性または非磁性（常磁性が好ましい）の状態にあり、電圧が印加されている状態で転移層３が強磁性の状態にあってもよい。
転移層３の磁性状態の変化の一例を図３に示す。図３に示す例では、常磁性の状態（Ｖg＝０）から印加電圧Ｖgを加えるに従って（例えば、キャリアが注入または誘起されるに従って）、転移層の磁性状態が常磁性から強磁性へと変化している。また、逆に、強磁性の状態（Ｖg＝Ｖfs）から印加電圧を減少させるのに従って、転移層の磁性状態が強磁性から常磁性へと変化している。磁性状態の変化は、図３に示す直線Ａのように線形的であっても、曲線Ｂのように非線形的であってもよく、印加電圧Ｖgが閾値を有していてもよい。また、一方の変化時には曲線Ｂに従い、他方の変化時には曲線Ｂ’に従うといったように、磁性状態の変化がヒステリシスを有していてもよい。
本発明の磁性スイッチ素子１における、磁性層２、転移層３およびキャリア供給体４の配置方法について説明する。上記各層の具体的な配置方法は、転移層３とキャリア供給体４との間に電圧が印加可能であり、かつ、転移層３と磁性層２とが磁気的に結合できる限り特に限定されない。例えば、図１に示す例のように、磁性層２とキャリア供給体４とによって転移層３を狭持するように、転移層３、磁性層２およびキャリア供給体４が配置されていてもよい。なお、上記各層の間に、必要に応じて別の層が配置されていてもよい。
キャリア供給体４と転移層３とは、電圧印加時に、例えば、キャリアが注入または誘起できる限り、その相対位置、接している場合における両者の接触状態（あるいは、接合状態）などは特に限定されない。なかでも、転移層３とキャリア供給体４とが半導体である場合、転移層３とキャリア供給体４との接合界面が、Ｐ−Ｎ接合の状態、または、Ｐ−Ｎ接合と同様の状態であることが好ましい。また、上記接合界面が２次元電子ガス状態であってもよい。電圧印加時に、キャリアの注入または誘起をより少ない消費電力で行うことができる。なかでも、キャリア供給体４から転移層３へのキャリアの注入にあたってアバランシェ的なキャリア移動が生じるように、キャリア供給体４および転移層３を選択し、接合させることが好ましい。なお、このようなＰ−Ｎ接合を有する磁性スイッチ素子１では、転移層３とキャリア供給体４との接合体に電圧を印加することによって、磁性層２の磁化状態を変化させることができる、ともいえる。
本発明の磁性スイッチ素子１の別の一例を図４に示す。図４に示す磁性スイッチ素子１では、図１に示す磁性スイッチ素子１の転移層３とキャリア供給体４との間に絶縁層（Ｉ層）５が配置されている。このとき絶縁層５に用いる材料および／または絶縁層５の構成を選択することによって、よりエネルギー変換効率が高い磁性スイッチ素子１とすることができる。なかでも、転移層３とキャリア供給体４とが、それぞれ異なる形を有するｐ形またはｎ形の半導体である場合、転移層３とキャリア供給体４との接合界面が、Ｐ−Ｉ−Ｎ接合の状態、または、Ｐ−Ｉ−Ｎ接合と同様の状態であることが好ましい。Ｉ層は、例えば、ショットキー障壁であってもよい。転移層３が半導体であり、キャリア供給体４が金属である場合、転移層３とキャリア供給体４との接合界面が、いわゆるＭ−Ｉ−Ｓ接合の状態、または、Ｍ−Ｉ−Ｓ接合と同様の状態であることが好ましい。これらの場合、電圧印加時に、キャリアの注入または誘起をより少ない消費電力で行うことができる。Ｉ層が配置されている場合においても、キャリア供給体４から転移層３へのアバランシェ的なキャリア移動が生じるように、キャリア供給体４および転移層３を選択し、接合させることが好ましい。なお、このようなＰ−Ｉ−Ｎ接合、あるいは、Ｍ−Ｉ−Ｓ接合を有する磁性スイッチ素子１では、転移層３と絶縁層５とキャリア供給体４との接合体に電圧を印加することによって、磁性層２の磁化状態を変化させることができる、ともいえる。絶縁層５に用いる具体的な材料については後述する。
転移層３に用いる材料は、電圧を印加した際に（例えば、キャリアが注入または誘起された際に）非強磁性−強磁性転移を起こす材料であれば特に限定されない。例えば、転移層３が磁性半導体を含んでいればよい。
磁性半導体のより具体的な材料について、以下に述べる。
磁性半導体の母材となる半導体には、例えば、転移層３の磁性転移を誘起する観点から化合物半導体を用いればよい。具体的には、例えば、ＧａＡｓ、ＧａＳｅ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＰ、ＡｌＳｂ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＳｂ、Ｉｎ2Ｔｅ3、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳｂ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＳｉＣ、ＧｅＳｅ、ＰｂＳ、Ｂｉ2Ｔｅ3、Ｓｂ2Ｓｅ3、Ｍｇ2Ｓｉ、Ｍｇ2Ｓｎ、Ｍｇ3Ｓｂ2、ＴｉＯ2、ＣｕＩｎＳｅ2、ＣｕＨｇＩｎ4、ＺｎＩｎ2Ｓｅ4、ＣｄＳｎＡｓ2、ＡｇＩｎＴｅ2、ＡｇＳｂＳｅ2、ＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＢＮ、ＡｌＢＮ、ＧａＩｎＮＡｓなどのＩ−Ｖ族、Ｉ−VI族、II−IV族、II−Ｖ族、II−VI族、III−Ｖ族、III−VI族、IV−IV族、Ｉ−III−VI族、Ｉ−Ｖ−VI族、II−III−VI族、II−IV−Ｖ族化合物半導体を母材として用い、これらの化合物半導体にIVａ族〜VIII族およびIVｂ族から選ばれる少なくとも１種の元素を加えた磁性半導体を用いればよい。
あるいは、式Ｑ1Ｑ2Ｑ3で示される組成を有する磁性半導体を用いてもよい。ここで、Ｑ1は、Ｓｃ、Ｙ、希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、ＮｉおよびＺｎから選ばれる少なくとも１種の元素であり、Ｑ2は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｑ3は、Ｃ、Ｎ、Ｏ、ＦおよびＳから選ばれる少なくとも１種の元素である。元素Ｑ1と元素Ｑ2と元素Ｑ3との組成比は特に限定されない。
あるいは、式Ｒ1Ｒ2Ｒ3で示される組成を有する磁性半導体を用いてもよい。ここで、Ｒ1は、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の元素であり、Ｒ2は、ＮおよびＰから選ばれる少なくとも１種の元素であり、Ｒ3は、IVａ族〜VIII族およびIVｂ族から選ばれる少なくとも１種の元素である。元素Ｒ1と元素Ｒ2と元素Ｒ3との組成比は特に限定されない。
あるいは、式ＺｎＯＲ3で示される組成を有する磁性半導体を用いてもよい。ここで、Ｒ3は上述の元素Ｒ3であり、Ｚｎは亜鉛、Ｏは酸素である。ＺｎとＯと元素Ｒ3との組成比は特に限定されない。
あるいは、式ＴＯＲ3で示される組成を有する磁性半導体を用いてもよい。ここで、Ｔは、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｆｅ、Ｎｉ、Ａｌ，ＩｎおよびＳｎから選ばれる少なくとも１種の元素であり、Ｒ3は上述の元素Ｒ3であり、Ｏは酸素である。元素ＴとＯと元素Ｒ3との組成比は特に限定されない。
また、転移層３が、例えば、式ＡxＤyＯzで示される組成を有する酸化物を含んでいてもよい。ここで、Ａは、アルカリ金属（Ｉａ族）、アルカリ土類金属（IIａ族）、Ｓｃ、Ｙおよび希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ）から選ばれる少なくとも１種の元素である。Ｄは、Ｖａ族、VIａ族、VIIａ族およびVIII族から選ばれる少なくとも１種の元素である。Ｏは酸素である。上記酸化物は一般に結晶構造を有しており、対応する結晶格子の単位胞における中心位置には基本的に元素Ｄが入り、中心位置にある原子の周囲を複数の酸素原子が囲んだ構造を有している。
ｘ、ｙおよびｚは、正の数であれば特に限定されない。なかでも、以下に示す組み合わせを満たす数値であることが好ましく、この組み合わせによって上記酸化物は複数のカテゴリーに分類できる。転移層３は、以下に示す各カテゴリーに属する酸化物を含んでいてもよい。各カテゴリーに属する酸化物におけるｘ、ｙおよびｚの値は、以下に示す値（例示を含む）を完全に満たしている必要は必ずしもなく、例えば、酸素が一部欠損した酸化物であってもよいし、元素Ａおよび元素Ｄ以外の元素（例えば、IVａ族元素、Ｉｂ〜Ｖｂ族元素など）が少量ドープされていてもよい。なお、以下に示すカテゴリーは本発明の技術分野において技術常識として固定化されているものではなく、酸化物の説明を分かりやすくするために便宜上設定したカテゴリーである。
−カテゴリー１−
ｘ、ｙおよびｚは、ｘ＝ｎ＋２、ｙ＝ｎ＋１およびｚ＝３ｎ＋４を満たす数値である。ここで、ｎは、０、１、２または３である。
このカテゴリーに属する酸化物には、例えば、Ｓｒ2ＲｕＯ4や（Ｌａ，Ｓｒ）2ＣｏＯ4などのｘｙｚ指数が（２１４）の酸化物、Ｓｒ3Ｒｕ2Ｏ7や（Ｌａ，Ｓｒ）3Ｍｎ2Ｏ7などのｘｙｚ指数が（３２７）の酸化物が挙げられる。これらの酸化物は、いわゆるRuddlesden-Popper構造を示す酸化物である。
なお、ｎ＝０のとき、本カテゴリーの酸化物には、元素Ａの位置に元素Ｄが配置された、および／または、元素Ｄの位置に元素Ａが配置された酸化物が含まれていてもよい。例えば、式ＤxＡyＯzで示される組成を有する酸化物や、式ＤxＤyＯzで示される組成を有する酸化物などが含まれていてもよい。より具体的には、例えば、Ｃｒ2ＭｇＯ4（ｘｙｚ指数（２１４））などのスピネル型構造を有する酸化物、Ｆｅ2ＣｏＯ4、Ｆｅ2ＦｅＯ4（即ち、Ｆｅ3Ｏ4）などの元素Ａを含まない酸化物（ｘｙｚ指数（２１４））などが含まれていてもよい。
−カテゴリー２−
ｘ、ｙおよびｚは、ｘ＝ｎ＋１、ｙ＝ｎ＋１およびｚ＝３ｎ＋５を満たす数値である。ここで、ｎは、１、２、３または４である。このカテゴリーに属する酸化物には、例えば、部分的に酸素のインターカレーションを有する酸化物が挙げられる。
−カテゴリー３−
ｘ、ｙおよびｚは、ｘ＝ｎ、ｙ＝ｎおよびｚ＝３ｎを満たす数値である。ここで、ｎは、１または２である。このカテゴリーに属する酸化物には、ｎ＝１のとき、例えば、ＳｒＭｎＯ3、ＳｒＲｕＯ3などのペロブスカイト型結晶構造を有する酸化物が挙げられる。また、ｎ＝２のとき、例えば、Ｓｒ2ＦｅＭｏＯ6、ＳｍＢａＭｎ2Ｏ6などのｘｙｚ指数が（２２６）である酸化物が挙げられる。
−カテゴリー４−
ｘ、ｙおよびｚは、ｘ＝ｎ＋１、ｙ＝ｎおよびｚ＝４ｎ＋１を満たす数値である。ここで、ｎは、１または２である。このカテゴリーに属する酸化物には、ｎ＝１のとき、例えば、Ｙ2ＭｏＯ5などのｘｙｚ指数が（２１５）の酸化物が挙げられる。また、ｎ＝２のとき、例えば、ＳｒＢｉ2Ｔａ2Ｏ9などの酸化物が挙げられる。
−その他のカテゴリー−
例えば、ｘ＝０、ｙ＝１およびｚ＝１のとき、ＮｉＯ、ＭｎＯ、ＣｏＯなどの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝ｎ＋１（ｎ＝１）のとき、ＶＯ2、ＭｎＯ2などの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝ｎ＋１（ｎ＝２）のとき、Ｖ2Ｏ3などの酸化物が挙げられる。ｘ＝０、ｙ＝ｎおよびｚ＝２ｎ＋１（ｎ＝２）のとき、Ｖ2Ｏ5などの酸化物が挙げられる。
転移層３は、上述した酸化物を複数の種類含んでいてもよい。例えば、同一のカテゴリーの中でｎの値が異なる酸化物の構造単位胞や小単位胞が組み合わさった超格子を有する酸化物を含んでいてもよい。具体的なカテゴリーとしては、例えば、上述のカテゴリー１（Ruddlesden-Popper型構造を示す酸化物）やカテゴリー２（酸素のインターカレーションを有する酸化物）などが挙げられる。このような超格子を有する酸化物は、例えば、単独または複数の元素Ｄの酸素八面体層が、元素Ａと酸素とを含む１つ以上のブロック層により分離した結晶格子構造を有している。
また、転移層３が、外部から与えられた電界によってメタ磁性転移する材料を含んでいてもよい。例えば、Ｌａ（Ｆｅ，Ｓｉ）やＦｅＲｈなどを用いればよい。
転移層３の形状は特に限定されない。図１に示す例のように層状である場合、転移層３の厚さは、例えば、０．３ｎｍ〜１０００ｎｍの範囲であり、１ｎｍ〜１００ｎｍの範囲が好ましい。また、転移層３は、複数の層が積層していてもよく、各層の厚さ、含まれる材料などは、転移層３として必要な特性に応じて任意に設定すればよい。
キャリア供給体４に用いる材料は、金属または半導体より選ばれる少なくとも１つの材料を含む限り、特に限定されない。また、電圧を印加した際に、転移層３にキャリアを注入または誘起できることが好ましい。具体的には、例えば、電圧が印加されていない状態で、電子またはホールから選ばれるいずれかのキャリアを１０18／ｃｍ3以上含む材料であればよい。より具体的には、半導体である場合、例えば、ＡｌＮ：Ｓｉなどを用いればよい。また、キャリア供給体４は単なる金属などであってもよく、例えば、ＳｒＲｕＯ3、Ｐｔなどを用いればよい。
キャリア供給体４の形状は特に限定されず、磁性スイッチ素子として必要な形状などに応じて任意に設定すればよい。例えば、図１に示す例のように層状であってもよく、この場合キャリア供給体４の厚さは、例えば、１ｎｍ〜１００μｍの範囲である。
磁性層２は、転移層３と磁気的に結合が可能で、転移層３の磁性転移に伴い磁化状態が変化する磁性体であれば特に限定されない。なかでも軟磁性特性に優れる磁性体が好ましい。具体的には、例えば、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種を含む金属あるいは合金（例えば、ＦｅＣｏ合金、ＮｉＦｅ合金、ＣｏＮｉ合金、ＮｉＦｅＣｏ合金など）、
あるいは、式Ｕ1Ｕ2Ｕ3で示される組成を有する合金（ここで、Ｕ1は、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｕ2は、Ｍｇ、Ｃａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ａｌ、Ｓｉ、Ｍｇ、ＧｅおよびＧａから選ばれる少なくとも１種の元素であり、Ｕ3は、Ｎ、Ｂ、Ｏ、ＦおよびＣから選ばれる少なくとも１種の元素である。例えば、ＦｅＮ、ＦｅＴｉＮ、ＦｅＡｌＮ、ＦｅＳｉＮ、ＦｅＴａＮ、ＦｅＣｏＮ、ＦｅＣｏＴｉＮ、ＦｅＣｏ（Ａｌ，Ｓｉ）Ｎ、ＦｅＣｏＴａＮなど)、
あるいは、式（Ｃｏ，Ｆｅ）Ｘで示される組成を有する合金（ここで、Ｘは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、ＣｕおよびＢから選ばれる少なくとも１種の元素である）、
あるいは、式Ｚ1Ｚ2で示される組成を有する合金（ここで、Ｚ1は、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｚ2は、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｒｕ、Ｓｉ、Ｇｅ、Ａｌ、Ｇａ、Ｃｒ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種の元素である。例えば、ＦｅＣｒ、ＦｅＳｉＡｌ、ＦｅＳｉ、ＦｅＡｌ、ＦｅＣｏＳｉ、ＦｅＣｏＡｌ、ＦｅＣｏＳｉＡｌ、ＦｅＣｏＴｉ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｔ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｄ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｈ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｉｒ、Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｕ、ＦｅＰｔなど）、
あるいは、Ｆｅ3Ｏ4、式ＥＭｎＳｂで示される組成を有する合金（ここで、Ｅは、Ｎｉ、ＣｕおよびＰｔから選ばれる少なくとも１種の元素である。例えば、ＬａＳｒＭｎＯ、ＬａＣａＳｒＭｎＯ、ＣｒＯ２など)などのハーフメタル材料、
あるいは、式Ｇ1Ｇ2Ｇ3で示される組成を有する合金（ここで、Ｇ1は、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅを含む）、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、ＴａおよびＺｎから選ばれる少なくとも１種の元素であり、Ｇ2は、Ｃ、Ｎ、Ｏ、ＦおよびＳから選ばれる少なくとも１種の元素であり、Ｇ3は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素である)、
あるいは、式Ｊ1Ｊ2Ｊ3で示される組成を有する磁性半導体（ここで、Ｊ1は、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の元素であり、Ｊ2は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、ＣｏおよびＮｉから選ばれる少なくとも１種の元素であり、Ｊ3は、Ａｓ、Ｃ、Ｎ、Ｏ、ＰおよびＳから選ばれる少なくとも１種の元素である。例えば、ＧａＭｎＮ、ＡｌＭｎＮ、ＧａＡｌＭｎＮ、ＡｌＢＭｎＮなど）、
あるいは、その他、ペロブスカイト型酸化物磁性体、フェライトなどのスピネル型酸化物磁性体、ガーネット型酸化物磁性体などを用いればよい。
磁性層２の形状は特に限定されない。図１に示す例のように層状である場合、磁性層２の厚さは、例えば、２ｎｍ〜１００ｎｍの範囲であり、２ｎｍ〜５０ｎｍの範囲が好ましい。また、磁性層２は、複数の磁性層（磁性膜）が積層していてもよく、各磁性層（各磁性膜）の厚さ、含まれる磁性体などは、磁性層２として必要な特性に応じて任意に設定すればよい。なお、磁性層２と転移層３との間には、磁性層２と転移層３との間の磁気的な結合を阻害しない限り、必要に応じて別の層を配置してもよい。
転移層３とキャリア供給体４との間に絶縁層（Ｉ層）５が配置されている場合、絶縁層５に用いる材料は、絶縁体および半導体から選ばれる少なくとも１つの材料を含む限り特に限定されない。例えば、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＴａおよびＣｒを含むIIａ族〜VIａ族元素、およびランタノイド（Ｌａ、Ｃｅを含む）、Ｚｎ、Ｂ、Ａｌ、ＧａおよびＳｉを含むIIｂ族〜IVｂ族から選ばれる少なくとも１種の元素と、Ｆ、Ｏ、Ｃ、ＮおよびＢから選ばれる少なくとも１種の元素との化合物を用いればよい。なかでも、絶縁体として、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯなどを、半導体として、ＺｎＯ、ＳｒＴｉＯ3、ＬａＡｌＯ3、ＡｌＮ、ＳｉＣなどを用いることが好ましい。
絶縁層５の厚さは、例えば、０．１ｎｍ〜１００ｎｍの範囲であり、トンネル絶縁特性の観点からは、０．１ｎｍ〜１０ｎｍの範囲が好ましい。
本発明の磁性スイッチ素子１において、転移層３とキャリア供給体４との間に電圧を印加する方法は特に限定されず、例えば、図１に示す例のように、磁性層２とキャリア供給体４とに（あるいは、転移層３とキャリア供給体４とに）電圧を印加するための配線を接続すればよい。また、図５に示すように、電圧を印加するための電極６をさらに含む磁性スイッチ素子１としてもよい。図５に示す磁性スイッチ素子１では、電圧を印加する電極６は、電極６と転移層３とによってキャリア供給体４を狭持するように配置されている。このような磁性スイッチ素子１では、より安定して電圧を印加することができる。なお、図５に示す例では、キャリア供給体側にのみ電極６が配置されているが、磁性層２側に電極６が配置されていても（例えば、電極６が磁性層２に接するように配置されていても）よい。なお、磁性層２やキャリア供給体４が金属である場合は、磁性層２、キャリア供給体４自体が電極としての役割を担うこともできる。
電極６に用いる材料は、導電性の材料である限り特に限定されない。なかでも線抵抗率が、例えば、１００μｍΩｃｍ以下の材料が好ましい。具体的には、例えば、Ａｕ、Ｃｕ、Ａｌ、Ｐｔなどを用いればよい。
図６は、本発明の磁性スイッチ素子１のまた別の一例を示す模式図である。図６に示す磁性スイッチ１では、絶縁層７が電極６とキャリア供給体４との間に配置されている。このような磁性スイッチ素子１では、転移層３を磁性転移させるための電力（即ち、例えば、転移層３にキャリアが注入または誘起されるための電力）を低減することができるため、よりエネルギー変換効率が高い磁性スイッチ素子１とすることができる。また、電極６とキャリア供給体４との間に絶縁層７を配置する場合、図７に示すように、絶縁層７の面内に各層を配置した磁性スイッチ素子１とすることもできる。
絶縁層７に用いる材料は、上述した絶縁層５に用いる材料と同様であればよい。絶縁層７の厚さは、例えば、０．１ｎｍ〜１００μｍの範囲であり、電極６とキャリア供給体４との間に配置される場合には、０．１ｎｍ〜１００ｎｍの範囲が好ましい。
本発明の磁性スイッチ素子では、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加する磁界発生部をさらに含んでいてもよい。転移層３が磁性転移により強磁性を発現する際に、転移の過程における飽和磁化が弱い段階で、転移層３の磁化状態（例えば、磁化方向）を安定させることができるため、よりエネルギー交換効率が高い磁性スイッチ素子１とすることができる。このような磁性スイッチ素子における転移層３の磁性転移の一例を図８Ａ〜図８Ｃに示す。
図８Ａ〜図８Ｃに示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子１と同様である。図８Ａのように、印加電圧Ｖg＝０のときには、転移層は常磁性の状態にある。印加電圧Ｖg（Ｖg≠０）をキャリア供給体４と転移層３との間に加えると、例えば、キャリア供給体４から転移層３にキャリアが注入されることによって、転移層３が磁性転移を開始する（図８Ｂ）。開始してしばらくは転移層３の飽和磁化がまだ弱く、転移層３には明確な磁化状態（例えば、磁化方向）が発現していない状態にある。このとき、転移層３の転移後の磁化状態を実現するように磁界Ｈexを印加すれば（例えば、転移後に生じる磁性層３の磁化方向と同一の方向に転移層３に磁界を印加すれば）、転移の過程における早い段階で、転移層３の磁性転移および磁性層２の磁化状態の変化を完了する（図８Ｃ）ことが可能になる。即ち、磁性層２の磁化状態を変化させるために必要なエネルギーを低減することができる。
磁界発生部により加える磁界Ｈexの方向は、例えば、転移層３が強磁性の状態になったときに生じる転移層３の磁化状態を補完する方向（例えば、転移層３に生じる磁化方向と同一の方向）であればよい。また、磁界Ｈexの強さは特に限定されず、磁性スイッチ素子１として必要な特性に応じて任意に設定すればよい。例えば、４×１０2Ａ／ｍ〜４×１０5Ａ／ｍの範囲である。なお、磁界Ｈexは、転移層３に印加することが好ましい。
磁界発生部は、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加することができる限り、その構造、構成などは特に限定されない。例えば、磁界発生部が、強磁性体、コイルおよび導線から選ばれる少なくとも１つを含んでいてもよい。コイルおよび導線から選ばれる少なくとも１つを含む場合、転移層３の磁性転移時における必要な期間のみ磁界を印加することができる。強磁性体を含む場合、磁界を印加するための電力を省略することができる。
図９に本発明の磁性スイッチ素子のまた別の一例を示す。図９に示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子１の磁性層２の上に、絶縁部９を挟んで導線からなる磁界発生部８が配置されている。換言すれば、磁界発生部８とキャリア供給体４とによって転移層３および磁性層２から選ばれる少なくとも１つの層を狭持するように配置されている。磁界発生部８を配置する位置は、図９に示す例に限定されず、転移層３および磁性層２から選ばれる少なくとも１つの層に磁界を印加できる位置である限り特に限定されない。絶縁部９は、絶縁性の材料である限り特に限定されず、例えば、ＳｉＯ2などの無機絶縁物、樹脂などを用いればよい。
本発明の磁性スイッチ素子では、磁性層２の磁化状態の変化を検知する検知部をさらに含んでいてもよい。検知部をさらに配置することによって、電気−磁気のエネルギー変換だけではなく、磁気−電気のエネルギー変換も可能な磁性スイッチ素子とすることができる。具体的には、例えば、電気的な信号を磁気情報として保存しておき、必要な時に電気的な信号に変換して読み出すことが可能な素子とすることもできる。このような素子を用いる場合、例えば、図１０に示すような回路１１を形成すればよい。図１０に示す回路１１では、磁性スイッチ素子１を検知部１２と、転移層３およびキャリア供給体４を含む転移部１３とに分け、転移部１３には電圧Ｖgが印加できるように、また、検知部１２からは電圧ＶDと電流ＩDとを測定することによって検知部の抵抗値を測定できるように、配線がなされている。
検知部は、磁性層２の磁化状態の変化を検知できれば、その構造、構成などは特に限定されない。例えば、磁性層２の磁化状態の変化を電気的な抵抗値として検知できる検知部であればよい。このような検知部として、例えば、磁気抵抗効果素子（ＭＲ素子）を含む検知部が挙げられる。
このような検知部を含む磁性スイッチ素子１の一例を図１１に示す。図１１に示す磁性スイッチ素子１は、図６に示す磁性スイッチ素子の磁性層２上に、自由磁性層１４、非磁性層１５、固定磁性層１６および電極６が順に積層されている。検知部１２は、自由磁性層１４と非磁性層１５と固定磁性層１６とを含むＭＲ素子１７を含んでいる。自由磁性層１４と転移部１３に含まれる磁性層２とは磁気的に結合しており、磁性層２の磁化状態の変化に伴って、自由磁性層２の磁化状態が変化することができる。磁気抵抗効果素子は、一般に、非磁性層を狭持するように一対の磁性層が積層された構造を有しており、相対的に磁化方向の変化が容易な自由磁性層の磁化方向と、相対的に磁化方向の変化が困難な固定磁性層の磁化方向との相対角度に応じて抵抗値が異なる素子である。このため、図１１に示す磁性スイッチ素子１では、磁性層２の磁化状態に応じてＭＲ素子１７の抵抗値が変化するため、検知部１２によって磁性層２の磁化状態を検知することができる。
自由磁性層１４および固定磁性層１６には磁性体を用いればよい。ただし、自由磁性層１４の方が固定磁性層１６に対して相対的に磁化方向の変化が容易である必要があるため、特性が異なる磁性体を各々の層に用いることが好ましい。
自由磁性層１４には、例えば、磁性層２に用いた材料と同様の材料を用いればよい。なかでも、軟磁気特性に優れる磁性材料を用いることが好ましい。自由磁性層１４の厚さは、例えば、２ｎｍ〜５０ｎｍの範囲である。
固定磁性層１６には、例えば、自由磁性層１４よりも保磁力が大きい磁性体を用いればよい。具体的には、例えば、高保持力磁性体、積層フェリ磁性体、あるいは、反強磁性体および／または積層フェリ磁性体と強磁性体との積層体を用いればよい。上記積層体を用いる場合、積層フェリ磁性体または強磁性体が非磁性層１５に面している必要がある。
高保持力磁性体としては、例えば、ＣｏＰｔ、ＦｅＰｔ、ＣｏＣｒＰｔ、ＣｏＴａＰｔ、ＦｅＴａＰｔ、ＦｅＣｒＰｔなどの保持力が１００Ｏｅ（１００エルステッド）以上の材料を用いればよい。反強磁性体としては、例えば、ＰｔＭｎ、ＰｔＰｄＭｎ、ＦｅＭｎ、ＩｒＭｎ、ＮｉＭｎなどのＭｎ系反強磁性体を用いればよい。積層フェリ磁性体としては、例えば、非磁性膜を狭持するように一対の磁性膜が積層された、磁性膜と非磁性膜との積層体であればよい。積層フェリ磁性体に用いる磁性膜としては、例えば、Ｃｏ、あるいは、Ｃｏを含むＦｅＣｏ、ＣｏＦｅＮｉ、ＣｏＮｉ、ＣｏＺｒＴａ、ＣｏＺｒＢ、ＣｏＺｒＮｂなどの合金を用いればよい。積層フェリ磁性体に用いる非磁性膜としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ、Ｏｓなど、あるいはこれらの金属の合金、酸化物などを用いればよい。強磁性体は特に限定されず、例えば、磁性層２と同様の材料を用いればよい。その他、ＭＲ素子に一般的に用いる磁性材料を用いてもよい。なお、固定磁性層１６の厚さは特に限定されず、例えば、２ｎｍ〜１００ｎｍの範囲である。
固定磁性層１６の磁化方向を固定するためには、例えば、一方向に磁界を印加しながら固定磁性層の成膜を行ったり、固定磁性層の成膜後に磁界を印加しながら熱処理を行ったりすればよい。固定磁性層１６を強磁性体と反強磁性体との積層体とする場合は、例えば、一方向異方性を有する反強磁性体を用いることによって、磁気交換結合により強磁性体の磁化方向が固定できる。
非磁性層１５は、絶縁性の材料からなる層であっても、導電性の材料からなる層であってもよい。即ち、ＭＲ素子１７がいわゆるＴＭＲ素子（トンネル磁気抵抗効果素子）であってもＧＭＲ素子（巨大磁気抵抗効果素子）であってもよい。検知部のエネルギー変換効率の観点からは、非磁性層１５が絶縁性の材料からなる、即ちトンネル絶縁層であることが好ましい。非磁性層１５に用いる導電性の材料は、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｒｕなどを用いればよく、この場合の非磁性層１５の厚さは、例えば、０．１ｎｍ〜１０ｎｍの範囲である。非磁性層１５に用いる絶縁性の材料は、例えば、Ａｌ、Ｍｇ、Ｚｕなどの酸化物、窒化物、酸窒化物などを用いればよく、この場合の非磁性層１５の厚さは、例えば、０．１ｎｍ〜１０ｎｍの範囲である。
なお、自由磁性層１４が上述した積層フェリ磁性体を含んでいてもよい。なかでも、素子サイズをサブミクロンサイズにする場合、自由磁性層１４が積層フェリ磁性体を含むことが好ましい。素子を微細化した場合に生じる反磁界成分を低減することができ、素子サイズを小さくした場合においても自由磁性層１４の軟磁性特性の劣化を抑制することができる。
図１２に本発明の磁性スイッチ素子のまた別の一例を示す。図１２に示す磁性スイッチ素子１は、磁性層２の磁化状態を検知する検知部１２を含んでいる。検知部１２は固定磁性層１６と非磁性層１５とを含んでおり、磁性層２とともに非磁性層１５を狭持するように、非磁性層１５および固定磁性層１６が配置されている。図１２に示す素子では、磁性層２、非磁性層１５および固定磁性層１６によって磁気抵抗素子部（ＭＲ素子部）１９が形成されており、磁性層２の磁化状態の変化をＭＲ素子部１９の抵抗値の変化によって検出することができる。即ち、図１１に示す例のようにＭＲ素子１７を磁性層２上に配置するだけではなく、磁性層２を自由磁性層として含むＭＲ素子部１９を形成することによっても、磁性層２の磁化状態を検出することができる。
また、図１２に示す磁性スイッチ素子１は、全体が基板１８上に配置されている。基板１８には、例えば、半導体素子などに一般的に用いられる基板を用いればよい。例えば、ガラス基板、ＳｉＯ2基板、サファイア基板、ＭｇＯ基板、ＳｉＴｉＯ3などを用いればよい。なお、図１２に示す磁性スイッチ素子１では、電極６と各層とのリークを防ぐための層間絶縁部１０が配置されており、層間絶縁部１０の幅（図１２に示す、ｈ1、ｈ2）を変化させることによって、キャリア供給体４と電極６との距離を制御することができる。即ち、素子の特性（例えば、転移層３が磁性転移を起こす電圧Ｖgの閾値など）を層間絶縁部１０の幅により制御することも可能である。層間絶縁部１０の幅ｈ1、ｈ2は、印加する電圧Ｖgにもよるが、電圧Ｖgが５０Ｖ以上である場合、例えば、１ｎｍ〜１０００ｎｍの範囲である。電圧Ｖgが１Ｖ〜５０Ｖ程度の範囲である場合は、エネルギー変換効率の観点から、１ｎｍ〜５００ｎｍ程度の範囲が好ましい。
層間絶縁部１０は絶縁性の材料であれば特に限定されず、例えば、Ａｌ2Ｏ3、ＳｉＯ2などの酸化物、ポリイミドなどの樹脂、ＣａＦ2などを用いればよい。層間絶縁部１０の幅が１００ｎｍ以上の場合、Ａｌ2Ｏ3のような酸化物を用いることが好ましく、５００ｎｍ以上の場合、ポリイミドなどの樹脂を用いることが製造プロセスの簡便性の観点から好ましい。
磁性スイッチ素子を構成する各層の形成には、例えば、パルスレーザデポジション（ＰＬＤ）、イオンビームデポジション（ＩＢＤ）、クラスターイオンビーム、および、ＲＦ、ＤＣ、電子サイクロトロン共鳴（ＥＣＲ）、ヘリコン、誘導結合プラズマ（ＩＣＰ）、対向ターゲットなどの各種スパッタリング法、分子線エピタキシー法（ＭＢＥ）、イオンプレーティング法などを用いればよい。また、これらＰＶＤ法の他に、ＣＶＤ法、メッキ法あるいはゾルゲル法などを用いてもよい。微細加工を行う必要がある場合、半導体プロセスや磁気ヘッド作製プロセスなどに一般的に用いられている手法を組み合わせればよい。具体的には、イオンミリング、反応性イオンエッチング（ＲＩＥ）、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）などの物理的または化学的エッチング法、微細パターン形成のためのステッパー、電子ビーム（ＥＢ）法などを用いたフォトリソグラフィー技術などを組み合わせればよい。
次に、本発明の磁気メモリについて説明する。
本発明の磁気メモリは、上述した検知部を含む、複数の磁性スイッチ素子と、磁性スイッチ素子に情報を記録するための情報記録用導体線と、素子に記録した情報を読み出すための情報読出用導体線とを含んでいる。このような磁気メモリの一例を図１３に示す。
図１３に示す磁気メモリでは、磁性スイッチ素子１は、ＣｕやＡｌなどからなる第１の記録線（ワード線）１０１と第２の記録線（ビット線）１０２との交点にマトリクス状に配置されている。同時に、磁性スイッチ素子１は、第２の記録線１０２と、ＣｕやＡｌなどからなる読出線（センス線）１０３との交点にマトリクス状に配置されている。ワード線１０１およびビット線１０２は情報記録用導体線に相当する。ビット線１０２およびセンス線１０３は、情報読出用導体線に相当する。磁性スイッチ素子１は、検知部としてＭＲ素子部を含んでいる。
図１４に示すように、ワード線１０１は、磁性スイッチ素子１に含まれるキャリア供給体４と、電極６および絶縁層７を介して接続されている。センス線１０３は、磁性スイッチ素子１に含まれる検知部内の固定磁性層１６と、電極６を介して接続されている。ビット線１０２は、磁性層２と接続されている。
図１３に示すように、ワード線１０１とビット線１０２との間に電圧Ｖgを印加することによって、磁性スイッチ素子１の磁性層２に情報が記録される。情報は、「オン」状態のワード線１０１とビット線１０２とが交差する位置に配置された磁性スイッチ素子１（図１３では、ワード線１０１ａとビット線１０２ａとが交差する位置に配置された磁性スイッチ素子１ａ）に記録される。このとき、センス線１０３を、磁性スイッチ素子に磁界Ｈexを印加する磁界発生部（アシスト線）として用いることができる。磁界発生部として用いる場合には、図１３に示すように、センス線（アシスト線）１０３ａを「オン」状態とすればよい。なお、アシスト線は、センス線とは別に配置してもよい。
磁性スイッチ素子１に記録された情報を読出す際には、図１５に示すように、情報を記録した磁性スイッチ素子１ａと交差するビット線１０２ａとセンス線１０３ａとを介して磁性スイッチ素子１ａの検知部にセンス電流を流せばよい。情報に応じて磁性スイッチ素子１に含まれるＭＲ素子部の抵抗値が異なるため、ビット線１０２ａおよびセンス線１０３ａ間に生じる電圧ＶDを検知することによって情報を読出すことができる。
なお、ワード線１０１、ビット線１０２およびセンス線１０３における「オン」状態および「オフ」状態の切り替えには、例えば、ＦＥＴなどのスイッチ素子、バリスタ、トンネル素子などの非線形素子や整流素子などを用いればよい。
（実施例）
以下、実施例を用いて本発明をさらに詳細に説明する。なお、本発明は以下に示す実施例に限定されない。
（実施例１）
ＭＢＥ（分子線エピタキシー）法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル１）を作製した。サンプル１は図１２に示す形状とした。
−サンプル１−
サファイア基板／ＡｌＮ（５００）／ＡｌＮ：Ｓｉ（１００）／ＡｌＭｎＮ：Ｓｉ（１０）／ＣｏＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ここで、括弧内の数値は膜厚を示している。単位はｎｍであり、以下、同様にして膜厚を表示する。
サファイア基板上のＡｌＮ層は絶縁層７であり、ＡｌＮ：Ｓｉ層はキャリア供給体４、ＡｌＭｎＮ：Ｓｉ層は転移層３、ＣｏＦｅ層は磁性層２である。ＡｌＯは、非磁性層１５であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層１６である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層１６上の電極６である。その他の電極６についても、同様とした。なお、サファイア基板の配向定数は（０００１）とした。
サンプル１の作製方法を示す。
最初に、サファイア基板上にＡｌＮ層を作製した。このとき、基板の温度は約５００℃〜６００℃の範囲（主に５５０℃）とした。ＡｌＮ層の作製にあたっては、予め基板上にＡｌ層を作製しておき、プラズマ窒化によってＡｌ層を窒化することによってＡｌＮ層とした。次に、ＡｌＮ層上に、ＡｌＮ：Ｓｉ／ＡｌＭｎＮ：Ｓｉ多層膜を、基板の温度を約２００℃〜３００℃の範囲（主に２５０℃）に保った状態で積層した。次に、ＡｌＭｎＮ：Ｓｉ層上に、ＣｏＦｅ層を、基板の温度を室温〜２００℃の範囲（主に室温）に保った状態で積層した。
転移層であるＡｌＭｎＮ：Ｓｉ層の組成比は、Ａｌ0.8Ｍｎ0.2Ｎ：Ｓｉとした。また、ＡｌＭｎＮのＭｎ量は０．００１原子％〜０．２５原子％程度とした。Ｍｎが上記範囲含まれる場合に、常磁性−強磁性転移の再現性が最も良好であることが別途確認できた。なお、ＡｌＭｎＮ：Ｓｉ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
キャリア供給体であるＡｌＮ：Ｓｉ層におけるＳｉドープ量は、０．１原子％とした。このとき、ＡｌＮ：Ｓｉ層に含まれるキャリア数をホール測定により確認したところ、１０18／ｃｍ3以上であった。転移層におけるＳｉドープ量も、同じく０．１原子％とした。なお、Ｓｉのドープ量が０．００１原子％から０．３原子％程度の範囲において、キャリア供給体としての特性が最も良好であることが別途確認できた。
次に、ＡｌＮ：Ｓｉ層上に、ＡｌＯ層、ＣｏＦｅ層、ＰｔＭｎ層を積層した。ＡｌＯ層の括弧内の値は、酸化処理前のＡｌの設計膜厚の合計値であり、実際には、Ａｌを０．３ｎｍ〜０．７ｎｍの厚さで成膜した後に、酸素含有雰囲気下において酸化を繰り返して作製した。
次に、フォトリソグラフィー法を用いて、全体を図１２に示すような形状に微細加工した。なお、電圧Ｖgを印加する領域の素子サイズは（即ち、キャリア供給体４、転移層３および磁性層２のサイズは）、素子の主面に垂直な方向から見て、約１．５μｍ×３μｍとした。以降の実施例においても、同様に、電圧Ｖgを印加する領域のサイズを素子サイズとする。次に、Ｔａ／Ｃｕ／Ｔａ層を積層して電極とし、最後に、Ａｌ2Ｏ3からなる層間絶縁部１０を配置してサンプル１を作製した。層間絶縁部１０の幅は３００ｎｍとした。
なお、各層の成膜は、成膜する層を切り替える際にも真空中を搬送し、可能な限り大気曝露を回避して行った。また、ＰｔＭｎ層は多層膜を積層した時点で、２８０℃の温度、５ｋＯｅの磁場中において熱処理し、一方向異方性の付与を行った。以降の実施例においても同様である。なお、素子の微細加工実施後に上記磁場中熱処理を行ってもよい。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を測定した。磁気抵抗効果の確認は、素子に±５ｋＯｅの範囲で磁場を印加し、検出部の抵抗値が変化するかどうかを測定することによって行った。
その結果、少なくとも４Ｋ（ケルビン）から３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を２３Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜２００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜２００Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として３０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約２０Ｖの電圧を印加した状態で始まり、約１２０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が１２０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
なお、ＭＲ比は、以下のように求めることができる。電圧を印加した際に得られる検出部の最大抵抗値をＲMAXとし、最小抵抗値をＲMINとする。このとき、ＭＲ比は以下の式（１）によって与えられる数値である。
ＭＲ比（％）＝（ＲMAX−ＲMIN）／ＲMIN×１００（％） （１）
なお、検出部が上述したＴＭＲ素子やＧＭＲ素子を構成している場合、自由磁性層と固定磁性層との磁化方向が同一（平行）であるときに抵抗値は最小（ＲMIN）となり、双方の磁化方向が同一方向からずれるに従って抵抗値は大きくなる。
なお、サンプル１では、絶縁層／キャリア供給体／転移層ともに窒化物を用いたが、このように同系統の材料（例えば、すべて窒化物、あるいは、すべて酸化物など）をキャリア供給体および転移層に用いた場合、各層間の界面の乱れが生じにくいからか、磁性スイッチ素子としての特性が良好である傾向となった。この傾向は、以降の実施例においても同様であった。
また、転移層としてサンプル１に用いたＡｌＭｎＮ：Ｓｉ層の他にも、Ｇａ1-αＭｎαＮ：Ｓｉ層、（Ｇａ0.5Ａｌ0.5）1-αＭｎαＮ：Ｓｉ層、（Ａｌ0.9Ｂ0.1）1-αＭｎαＮ：Ｓｉ層などを用いた場合においても同様の素子動作を確認することができた。αは、０．０１≦α≦０．２を満たす数値である。素子の作製条件はサンプル１と同様とした。
また、キャリア供給体としてサンプル１に用いたＡｌＮ：Ｓｉ層の他にも、ＡｌＮ：Ｇｅ層やＧａＮ：Ｓｉ層を用いた場合にも同様の素子動作を確認することができた。
なお、実施例１ではＭＢＥ法によりサンプルを作製したが、その他、パルスレーザー堆積（ＰＬＤ）法、マグネトロンスパッタリング法、電子ビーム（ＥＢ）蒸着法を用いた場合においても同様のサンプルを作製することができた。また、これらのサンプルの結果もサンプル１と同様であった。
（実施例２）
実施例２では、実施例１で作製した磁性スイッチ素子（サンプル１）を用いて図１３および図１５に示すような磁気メモリを作製し、その特性を評価した。ただし、基板はＣＭＯＳ基板とし、素子の配列は１６×１６素子を１ブロックとし、合計８ブロックとした。
最初に、ＣＭＯＳ基板上に、実施例１と同様にしてサンプル１の膜構成を有する磁性スイッチ素子を作製した。まず、ＣＭＯＳ基板上に、スイッチ素子としてＦＥＴをマトリックス状に配置し、その上に層間絶縁部を配置してＣＭＰで表面を平坦化した後、サンプル１の磁性スイッチ素子をＦＥＴに対応してマトリックス状に配置した。磁性スイッチ素子の配置後、水素シンター処理を４００℃にて行った。なお、各ブロック中１素子は、配線抵抗や素子最低抵抗、ＦＥＴ抵抗などをキャンセルするためのダミー素子とした。また、ワード線、ビット線およびセンス線などは全てＣｕを用い、それぞれの素子サイズは０．５μｍ×０．７μｍとした。ＣＭＯＳ基板と磁性スイッチ素子とを接続するためのＴＥＯＳ層間コンタクト層には、Ｐｔ／ＳｒＲｕＯ3層を用いた。
このように作製した磁気メモリに対し、ワード線およびビット線間に電圧Ｖgを印加することによって、各ブロックそれぞれ８素子の転移層を磁性転移させ、信号を記録させた。次に、ＦＥＴのゲートを、それぞれのブロックに付き１素子ずつＯＮし、素子にセンス電流を流した。このとき、各ブロック内におけるビット線、素子およびＦＥＴに発生する電圧と、ダミー電圧とをコンパレータにより比較し、それぞれの素子の出力を読みとったところ、素子出力を得ることができ磁気メモリとして動作可能であることが確認された。
さらに、Ｖgを印加する際に、センス線に電流を流すことによって転移層に磁界を印加した場合においても、各素子の素子出力を得ることができ磁気メモリとして動作可能であることが確認された。
また、同様に、図１６に示すような回路を有する磁気メモリを形成したところ、本発明の磁性スイッチ素子を用いてリコンフギュアブルな磁気メモリを構成できることが確認できた。
図１６に示す回路は、メモリ機能を搭載したプログラマブルメモリやリコンフィギュアブルメモリ、あるいはプログラマブルゲートアレイ（ＦＰＧＡ）などに用いられる基本回路を応用した回路である。図１６において、ＲcはＦＥＴ２のオン抵抗値であり、Ｒvは磁性スイッチ素子の検知部であるＭＲ素子部の抵抗値であり、Ｒiは配線抵抗である。ここで、電圧Ｖ0と電圧Ｖiとの間には、一般に、
Ｖo＝Ｖi×（Ｒv＋Ｒc）／（Ｒi＋Ｒv＋Ｒc）
の関係がある。ＭＲ素子部の抵抗値について、磁性層２の磁化方向と固定磁性層１６の磁化方向とが互いに平行なときをＲvpとし、互いに反平行なときをＲvapとし、反平行時の抵抗の方が大きいとする。このとき、負荷回路１０４のゲ−ト電圧Ｖdと、ＭＲ素子部の抵抗値との関係を
Ｖd＜Ｖo＝Ｖi×（Ｒvap＋Ｒc）／（Ｒi＋Ｒvap＋Ｒc）、かつ、
Ｖd＞Ｖo＝Ｖi×（Ｒvp＋Ｒc）／（Ｒi＋Ｒvp＋Ｒc）
のようにしたところ、不揮発性のリコンフィギュアブルメモリとして用いることができた。
なお、例えば、負荷回路１０４として論理回路を用いた場合には不揮発性のプログラマブル素子として、また、負荷回路１０４を表示回路装置とした場合には静止画像などの不揮発性保存素子として本発明の磁性スイッチ素子を使用することができる。また、これら複数の機能を集積したシステムＬＳＩとしての応用も可能である。
（実施例３）
ＰＬＤ（パルスレーザー堆積）法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル２）を作製した。サンプル２は図１２に示す形状とした。
−サンプル２−
サファイア基板／ＡｌＮ（５００）／ＡｌＮ：Ｓｉ（１００）／ＡｌＣｏＮ：Ｓｉ（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
サファイア基板上のＡｌＮ層は絶縁層であり、ＡｌＮ：Ｓｉ層はキャリア供給体、ＡｌＣｏＮ：Ｓｉ層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、サファイア基板の配向定数は（０００１）とした。
サンプル２の作製方法を示す。
最初に、サファイア基板上にＡｌＮ層を作製した。このとき、基板の温度は約６００℃〜８００℃の範囲（主に６５０℃）とした。ＡｌＮ層の作製は実施例１と同様とした。次に、ＡｌＮ層上に、ＡｌＮ：Ｓｉ／ＡｌＣｏＮ：Ｓｉ多層膜を、基板の温度を約４００℃〜６００℃の範囲（主に５５０℃）に保った状態で積層した。次に、ＡｌＭｎＮ：Ｓｉ層上に、ＮｉＦｅ層を、基板の温度を室温〜２００℃の範囲（主に室温）に保った状態で積層した。
転移層であるＡｌＣｏＮ：Ｓｉ層の組成比は、Ａｌ0.8Ｃｏ0.2Ｎ：Ｓｉとした。また、ＡｌＣｏＮのＭｎ量は０．００１原子％〜０．２５原子％程度とした。Ｍｎが上記範囲含まれる場合に、常磁性−強磁性転移の再現性が最も良好であることが別途確認できた。なお、ＡｌＣｏＮ：Ｓｉ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
キャリア供給体であるＡｌＮ：Ｓｉ層におけるＳｉドープ量は、０．１原子％とした。転移層におけるＳｉドープ量も、同じく０．１原子％とした。
ＡｌＯ層、ＣｏＦｅ層、ＰｔＭｎ層の積層は、実施例１と同様に行った。素子サイズは、約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を１００Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜８０Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜８０Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約１８Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
（実施例４）
ＰＬＤ法およびスパッタリング法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル３）を作製した。サンプル３は図１２に示す形状とした。
−サンプル３−
ガラス基板／ＩＴＯ／Ａｌ2Ｏ3（１００）／ＺｎＮｉＯ（１５）／ＺｎＣｏＯ（５）／ＭｎＺｎＯ（２０）／ＣｏＦｅ（５）／ＮｉＦｅ（２）／Ｒｕ（０．７）／ＮｉＦｅ（５）／ＡｌＯx（１）／ＣｏＦｅ（１５）／ＰｔＭｎ（２５）／Ｔａ（５）／Ｃｕ（１００）／Ｔａ（１０）
ガラス基板上のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層は電極であり、Ａｌ2Ｏ3層は絶縁層であり、ＺｎＮｉＯ層はキャリア供給体、ＺｎＣｏＯ／ＭｎＺｎＯ層は転移層、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ層は、積層フェリ磁性体であるＮｉＦｅ／Ｒｕ／ＮｉＦｅ層を含む磁性層である。ＡｌＯxは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。反強磁性体であるＰｔＭｎ層は、隣接するＣｏＦｅ層を磁気結合により固定磁性層としている。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。基板とキャリア供給体との間に配置された電極（ＩＴＯ層）を除く、その他の電極についても同様とした。
サンプル３の作製方法を示す。
最初に、ＰＬＤ法を用いて、ガラス基板上にＩＴＯ／Ａｌ2Ｏ3／ＺｎＮｉＯ／ＺｎＣｏＯ／ＺｎＭｎＯの多層膜を作製した。このとき、基板の温度は約４５０℃〜６５０℃の範囲（主に６００℃）とした。ＰＬＤ法による成膜時には、酸素分圧を１×１０-1Ｔｏｒｒ以下とした。キャリア供給体であるＺｎＮｉＯ層の組成比は、Ｚｎ0.5Ｎｉ0.5Ｏとした。転移層であるＺｎＣｏＯ／ＺｎＭｎＯ層の組成比は、Ｚｎ0.75Ｃｏ0.25Ｏ／Ｚｎ0.75Ｍｎ0.25Ｏとした。なお、ＺｎＣｏＯ／ＺｎＭｎＯ層はキャリアとして電子が注入または誘起されていない状態では常磁性を示し、電子が注入または誘起された状態では強磁性を示す。
次に、スパッタリング法を用いて、ＺｎＭｎＯ層上に、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ層などの残りの層を積層した。積層フェリ磁性体は、磁性層における磁化回転をより平滑にする目的で配置した。サンプル３では、ＣｏＦｅ／ＮｉＦｅ／Ｒｕ／ＮｉＦｅ／ＡｌＯx／ＣｏＦｅ／ＰｔＭｎ多層膜によって検知部であるＭＲ素子部が形成されている。なお、サンプル３では、ＺｎＭｎＯ層に接するＣｏＦｅ層を磁性層、ＮｉＦｅ／Ｒｕ／ＮｉＦｅ多層膜を自由磁性層と考えることもでき、このように考えた場合、ＮｉＦｅ／Ｒｕ／ＮｉＦｅ／ＡｌＯx／ＣｏＦｅ／ＰｔＭｎ多層膜によって検知部であるＭＲ素子が形成されているとすることができる。
ＡｌＯx層の積層は、実施例１と同様に行い、作製した素子のサイズは、約０．５μｍ×１．５μｍとした。なお、ＡｌＯx層におけるｘは、１．２≦ｘ≦１．６を満たす数値である。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を５０Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、転移層に対してキャリア供給体の電位が高くなるように電圧（０Ｖ〜１８０Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、転移層に対してキャリア供給体の電位が低くなるように電圧（０Ｖ〜１８０Ｖ）を印加したところ電子がキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約２０Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
また、サンプル３によって、キャリア注入用の電極としてＩＴＯ電極が使用可能であることが確認できた。このため、本発明の磁性スイッチ素子は、ＴＦＴ（薄膜トランジスタ）材を用いるデバイスなどにも応用可能であると考えられる。例えば、ＴＦＴ液晶のマトリクス部に本発明の磁性スイッチ素子、あるいは、本発明の磁性スイッチ素子を用いた磁気メモリを応用することによって、マトリクス画像情報を不揮発性の磁気メモリ部に蓄えることができ、例えば、インスタントオンな画像表示体を構成することも可能となる。
（実施例５）
ＰＬＤ法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル４）を作製した。サンプル４は図１２に示す形状とした。
−サンプル４−
ＭｇＯ基板／ＰｒＢａ2Ｃｕ3Ｏ7（３００）／（Ｓｒ，Ｃａ）ＲｕＯ3（５０）／（Ｎｄ，Ｓｒ）2ＭｎＯ4（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ＭｇＯ基板上のＰｒＢａ2Ｃｕ3Ｏ7層は絶縁層であり、（Ｓｒ，Ｃａ）ＲｕＯ3層はキャリア供給体、（Ｎｄ，Ｓｒ）2ＭｎＯ4層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、ＭｇＯ基板の配向定数は（１００）とした。
サンプル４の作製方法を示す。
最初に、ＭｇＯ基板上にＰｒＢａ2Ｃｕ3Ｏ7／（Ｓｒ，Ｃａ）ＲｕＯ3／（Ｎｄ，Ｓｒ）2ＭｎＯ4積層体を作製した。このとき、基板の温度は約６００℃〜９００℃の範囲（主に７５０℃）とした。
キャリア供給体である（Ｓｒ，Ｃａ）ＲｕＯ3層の組成比は、Ｓｒ0.8Ｃａ0.2ＲｕＯ3とした。転移層である（Ｎｄ，Ｓｒ）2ＭｎＯ4層の組成比は、Ｎｄ0.25Ｓｒ1.75ＭｎＯ4とした。なお、転移層である（Ｎｄ，Ｓｒ）2ＭｎＯ4層は、キャリアとしてホールが注入または誘起されていない状態では常磁性を示し、ホールが注入または誘起されている状態では強磁性を示す。
その他の層の積層は実施例１と同様に行った。素子サイズは約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも４Ｋ（ケルビン）から３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を１００Ｋに保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、キャリア供給体に対して転移層の電位が高くなるように電圧（０Ｖ〜１００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、キャリア供給体に対して転移層の電位が低くなるように電圧（０Ｖ〜１００Ｖ）を印加したところホールがキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約５Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
なお実施例５では、ＰＬＤ法により磁性スイッチ素子を作製したが、ＭＢＥ法、スパッタ法、電子ビーム蒸着法などを用いて素子を作製した場合にも同様の結果を得ることができた。
（実施例６）
ＰＬＤ法を用いて、以下に示す膜構成を有する磁性スイッチ素子（サンプル５）を作製した。サンプル５は図１２に示す形状とした。
−サンプル５−
ＭｇＯ基板／Ｐｒ0.7Ｃａ0.3ＭｎＯ3（３００）／（Ｌａ0.6Ｓｒ0.4）ＭｎＯ3（１０）／（Ｎｄ，Ｓｒ）2ＭｎＯ4（１０）／ＮｉＦｅ（１０）／ＡｌＯ（１）／ＣｏＦｅ（１０）／ＰｔＭｎ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
ＭｇＯ基板上のＰｒ0.7Ｃａ0.3ＭｎＯ3層は絶縁層であり、（Ｌａ0.6Ｓｒ0.4）ＭｎＯ3層はキャリア供給体、（Ｎｄ，Ｓｒ）2ＭｎＯ4層は転移層、ＮｉＦｅ層は磁性層である。ＡｌＯは、非磁性層であり、ＣｏＦｅ／ＰｔＭｎ層は、反強磁性体（ＰｔＭｎ）を積層した固定磁性層である。Ｔａ／Ｃｕ／Ｔａ積層体は、固定磁性層上の電極である。その他の電極についても、同様とした。なお、ＭｇＯ基板の配向定数は（１００）とした。
サンプル５の作製方法を示す。
最初に、ＭｇＯ基板上にＰｒ0.7Ｃａ0.3ＭｎＯ3／（Ｌａ0.6Ｓｒ0.4）ＭｎＯ3／（Ｎｄ，Ｓｒ）2ＭｎＯ4積層体を作製した。このとき、基板の温度は約６００℃〜９００℃の範囲（主に８５０℃）とした。
キャリア供給体である（Ｓｒ，Ｃａ）ＲｕＯ3層の組成比は、Ｓｒ0.8Ｃａ0.2ＲｕＯ3とした。転移層である（Ｎｄ，Ｓｒ）2ＭｎＯ4層の組成比は、Ｎｄ0.25Ｓｒ1.75ＭｎＯ4とした。なお、転移層である（Ｎｄ，Ｓｒ）2ＭｎＯ4層は、キャリアとしてホールが注入または誘起されていない状態では常磁性を示し、ホールが注入または誘起されている状態でが強磁性を示す。
その他の層の積層は実施例１と同様に行った。素子サイズは、約１．５μｍ×３μｍとした。
このようにして作製した磁性スイッチ素子に対して、最初に、検出部の磁気抵抗効果が検出される温度範囲を実施例１と同様にして測定した。
その結果、少なくとも１００Ｋから３７０Ｋの温度範囲にわたって磁気抵抗効果が検出できることが確認された。
次に、磁性スイッチ素子を室温に保ち、キャリア供給体と転移層との間に電圧を印加した。最初に、キャリア供給体に対して転移層の電位が高くなるように電圧（０Ｖ〜１００Ｖ）を印加した場合、検出部の抵抗値には何の変化も見られなかった。次に、キャリア供給体に対して転移層の電位が低くなるように電圧（０Ｖ〜１００Ｖ）を印加したところホールがキャリア供給体から転移層に移動し、検出部の抵抗値の変化の指標となる磁気抵抗比（ＭＲ比）として１０％程度のＭＲ比を得ることができた。検出部の抵抗値の変化は、約５Ｖの電圧を印加した状態で始まり、約５０Ｖの電圧を印加した際に最も大きいＭＲ比を得ることができた。印加電圧が５０Ｖ以上の領域では得られるＭＲ比はほぼ変化せず、飽和する傾向を示した。
また、キャリア供給体に対して転移層の電位が低くなるような印加電圧を正として、正の電圧の印加と負の電圧の印加とを繰り返したところ、得られるＭＲ比も印加電圧の正負の変化に対応して増減を繰り返した。このことから、サンプル５における転移層の磁性転移が、キャリア供給体と転移層との間に印加する電圧によって可逆的に制御可能であることがわかった。
本発明は、その意図および本質的な特徴から逸脱しない限り、他の実施形態に適用しうる。この明細書に開示されている実施形態は、あらゆる点で説明的なものであってこれに限定されない。本発明の範囲は、上記説明ではなく添付したクレームによって示されており、クレームと均等な意味および範囲にあるすべての変更はそれに含まれる。
以上説明したように、本発明によれば、従来とは全く異なる構成を有し、磁性体の磁化状態を変化させるためのエネルギー変換効率を向上できる磁性スイッチ素子と、それを用いた磁気メモリを提供することができる。
本発明の磁性スイッチ素子は、例えば、光磁気ディスク、ハードディスク、デジタルデータストリーマ（ＤＤＳ）、デジタルＶＴＲなどの磁気記録装置の再生ヘッドや、回転速度検出用の磁気センサー、応力変化や加速度変化などを検知する応力／加速度センサー、熱センサー、化学反応センサーなどのセンサー類、あるいは、磁気ランダムアクセスメモリ（ＭＲＡＭ）などの磁気メモリ類などに応用することができる。
本発明の磁性スイッチ素子の一例を示す模式図である。 本発明の磁性スイッチ素子における磁性層の磁化状態の変化の一例を示す模式図である。 本発明の磁性スイッチ素子における磁性層の磁化状態の変化の一例を示す模式図である。 本発明の磁性スイッチ素子の転移層における磁性転移の例を説明するための模式図である。 本発明の磁性スイッチ素子の別の一例を示す模式図である。 本発明の磁性スイッチ素子のまた別の一例を示す模式図である。 本発明の磁性スイッチ素子のまた別の一例を示す模式図である。 本発明の磁性スイッチ素子のまた別の一例を示す模式図である。 本発明の磁性スイッチ素子における転移層および磁性層の磁化状態の変化の一例を示す模式図である。 本発明の磁性スイッチ素子における転移層および磁性層の磁化状態の変化の一例を示す模式図である。 本発明の磁性スイッチ素子における転移層および磁性層の磁化状態の変化の一例を示す模式図である。 本発明の磁性スイッチ素子のまた別の一例を示す模式図である。 本発明の磁性スイッチ素子を用いた回路の一例を示す模式図である。 本発明の磁性スイッチ素子のまた別の一例を用いた模式図である。 本発明の磁性スイッチ素子のまた別の一例を用いた模式図である。 本発明の磁気メモリの一例を示す模式図である。 本発明の磁気メモリに用いる磁性スイッチ素子と、情報記録用導体線および情報読出用導体線との関係の一例を示すための模式図である。 本発明の磁気メモリの一例を示す模式図である。 実施例で用いた、磁気メモリ回路の一例を示す模式図である。

Claims (21)

  1. 磁性層と、前記磁性層と磁気的に結合した転移層と、金属および半導体から選ばれる少なくとも１つの材料を含むキャリア供給体とを含み、
    前記転移層と前記キャリア供給体とは、前記転移層と前記キャリア供給体との間に電圧が印加可能な状態で配置されており、
    前記転移層は、前記電圧の印加によって非強磁性−強磁性転移を起こす層であり、
    前記転移層の前記転移によって前記磁性層の磁化状態が変化する磁性スイッチ素子。
  2. 前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記キャリア供給体から前記転移層に注入されることによって前記転移が起きる層である請求項１に記載の磁性スイッチ素子。
  3. 前記転移層は、前記電圧の印加時に、電子およびホール（正孔）から選ばれるいずれか一方のキャリアが前記転移層に誘起されることによって、前記転移が起きる層である請求項１に記載の磁性スイッチ素子。
  4. 前記転移が、常磁性−強磁性転移、または、非磁性−強磁性転移である請求項１に記載の磁性スイッチ素子。
  5. 前記転移層は、前記電圧の印加時に、常磁性の状態から強磁性の状態へと転移する層である請求項４に記載の磁性スイッチ素子。
  6. 前記電圧が印加されていない状態で、前記転移層が常磁性または非磁性の状態にあり、前記電圧が印加されている状態で、前記転移層が強磁性の状態にある請求項１に記載の磁性スイッチ素子。
  7. 前記転移層が磁性半導体を含む請求項１に記載の磁性スイッチ素子。
  8. 前記磁性層における前記磁化状態の変化が、前記磁性層の磁化方向の変化である請求項１に記載の磁性スイッチ素子。
  9. 前記磁性層と前記キャリア供給体とによって前記転移層を挟持するように、前記転移層、前記磁性層および前記キャリア供給体が配置されている請求項１に記載の磁性スイッチ素子。
  10. 第１の絶縁層をさらに含み、前記第１の絶縁層が前記転移層と前記キャリア供給体との間に配置されている請求項１に記載の磁性スイッチ素子。
  11. 前記転移層および前記キャリア供給体が、それぞれ異なる形を有する、ｐ形またはｎ形の半導体であり、
    前記転移層と前記第１の絶縁層と前記キャリア供給体との間にＰ−Ｉ−Ｎ接合が形成されている請求項１０に記載の磁性スイッチ素子。
  12. 前記電圧を印加する電極をさらに含む請求項１に記載の磁性スイッチ素子。
  13. 前記電極と前記転移層とによって前記キャリア供給体を挟持するように、前記キャリア供給体、前記転移層および前記電極が配置されている請求項１２に記載の磁性スイッチ素子。
  14. 第２の絶縁層をさらに含み、前記第２の絶縁層が前記キャリア供給体と前記電極との間に配置されている請求項１３に記載の磁性スイッチ素子。
  15. 前記転移層および前記磁性層から選ばれる少なくとも１つの層に磁界を印加する磁界発生部をさらに含む請求項１に記載の磁性スイッチ素子。
  16. 前記磁界発生部が、前記磁界発生部と前記キャリア供給体とによって前記転移層および前記磁性層から選ばれる少なくとも１つの層を挟持するように配置されている請求項１５に記載の磁性スイッチ素子。
  17. 前記磁界発生部が、強磁性体、コイルおよび導線から選ばれる少なくとも１つを含む請求項１５に記載の磁性スイッチ素子。
  18. 前記磁性層の磁化状態の変化を検知する検知部をさらに含む請求項１に記載の磁性スイッチ素子。
  19. 前記検知部が、非磁性層と前記非磁性層を狭持するように配置された自由磁性層および固定磁性層とを含む磁気抵抗素子を含み、
    前記磁性層と前記自由磁性層とが磁気的に結合され、
    前記磁性層の磁化状態の変化に伴い前記自由磁性層の磁化状態が変化することによって、前記磁気抵抗素子の抵抗値が異なる請求項１８に記載の磁性スイッチ素子。
  20. 前記検知部が、固定磁性層と非磁性層とを含み、
    前記磁性層と前記固定磁性層とによって前記非磁性層を狭持するように、前記固定磁性層と前記非磁性層とが配置され、
    前記磁性層と前記非磁性層と前記固定磁性層とによって磁気抵抗素子部が形成されており、
    前記磁性層の磁化状態の変化によって、前記磁気抵抗素子部の抵抗値が異なる請求項１８に記載の磁性スイッチ素子。
  21. 複数の請求項１８に記載の磁性スイッチ素子と、前記磁性スイッチ素子に情報を記録するための情報記録用導体線と、前記情報を読み出すための情報読出用導体線とを含む磁気メモリ。
JP2005509743A 2002-12-25 2003-12-24 磁性スイッチ素子とそれを用いた磁気メモリ Expired - Fee Related JP4231506B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002374388 2002-12-25
JP2002374388 2002-12-25
JP2003324405 2003-09-17
JP2003324405 2003-09-17
PCT/JP2003/016519 WO2004059745A1 (ja) 2002-12-25 2003-12-24 磁性スイッチ素子とそれを用いた磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2004059745A1 true JPWO2004059745A1 (ja) 2006-05-11
JP4231506B2 JP4231506B2 (ja) 2009-03-04

Family

ID=32684233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005509743A Expired - Fee Related JP4231506B2 (ja) 2002-12-25 2003-12-24 磁性スイッチ素子とそれを用いた磁気メモリ

Country Status (4)

Country Link
US (1) US6839273B2 (ja)
JP (1) JP4231506B2 (ja)
AU (1) AU2003296063A1 (ja)
WO (1) WO2004059745A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー
US7372116B2 (en) * 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US20060023496A1 (en) * 2004-07-27 2006-02-02 Stephane Aouba Tunable magnetic switch
US20060262593A1 (en) * 2004-07-27 2006-11-23 Stephane Aouba Magnetic memory composition and method of manufacture
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
CA2596128A1 (en) * 2005-01-31 2006-08-03 University Of Toronto Magnetic memory composition and method of manufacture
WO2006101152A1 (ja) * 2005-03-23 2006-09-28 National Institute Of Advanced Industrial Science And Technology 不揮発性メモリ素子
US8029921B2 (en) * 2005-10-05 2011-10-04 The United States Of America As Represented By The Secretary Of The Navy Growth of high quality low-loss ferrite materials on wide bandgap semiconductor substrates
US7269061B2 (en) * 2005-10-17 2007-09-11 Northern Lights Semiconductor Corp. Magnetic memory
US7701756B2 (en) 2005-12-21 2010-04-20 Governing Council Of The University Of Toronto Magnetic memory composition and method of manufacture
US7615771B2 (en) * 2006-04-27 2009-11-10 Hitachi Global Storage Technologies Netherlands, B.V. Memory array having memory cells formed from metallic material
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
JP5611594B2 (ja) * 2007-10-11 2014-10-22 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ
JP2009228131A (ja) 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化アルミニウム薄膜およびその製造方法
US7973638B2 (en) * 2008-03-14 2011-07-05 Panasonic Corporation Voltage non-linear resistor ceramic composition and multilayer varistor using the same
US7791152B2 (en) * 2008-05-12 2010-09-07 International Business Machines Corporation Magnetic tunnel junction transistor
FR2938369B1 (fr) * 2008-11-12 2010-12-24 Commissariat Energie Atomique Procede de fabrication d'une couche d'un materiau antiferromagnetique a structures magnetiques controlees
US8355752B2 (en) * 2009-07-09 2013-01-15 Qualcomm Incorporated Using LO shifting to prevent a local transceiver from interfering with an FM radio
JPWO2011052518A1 (ja) * 2009-10-26 2013-03-21 株式会社村田製作所 抵抗素子、赤外線センサおよび電気機器
JP2013058294A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 磁気記録媒体及び磁気記録媒体の製造方法
WO2013080506A1 (ja) * 2011-11-28 2013-06-06 パナソニック株式会社 半導体素子
US9577179B2 (en) 2013-02-07 2017-02-21 International Business Machines Corporation Electrostatically controlled magnetic logic device
KR20140112628A (ko) * 2013-03-12 2014-09-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
WO2015133422A1 (ja) * 2014-03-03 2015-09-11 株式会社村田製作所 窒化アルミニウム圧電薄膜、圧電材、圧電部品及び窒化アルミニウム圧電薄膜の製造方法
US9715915B2 (en) * 2014-10-30 2017-07-25 Samsung Electronics Co., Ltd. Magneto-resistive devices including a free layer having different magnetic properties during operations
JPWO2016158910A1 (ja) 2015-03-31 2018-01-25 Tdk株式会社 磁気抵抗効果素子
WO2016158926A1 (ja) 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
WO2016158849A1 (ja) * 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
US9941463B2 (en) * 2015-08-11 2018-04-10 International Business Machines Corporation Magnetic field sensor based on topological insulator and insulating coupler materials
US11074950B2 (en) * 2018-04-26 2021-07-27 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Multistate magnetic memory element using metamagnetic materials
WO2021101582A1 (en) * 2019-11-18 2021-05-27 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US10964748B1 (en) 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092440A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ

Also Published As

Publication number Publication date
US6839273B2 (en) 2005-01-04
AU2003296063A1 (en) 2004-07-22
US20040165428A1 (en) 2004-08-26
JP4231506B2 (ja) 2009-03-04
WO2004059745A1 (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
JP4231506B2 (ja) 磁性スイッチ素子とそれを用いた磁気メモリ
US6365286B1 (en) Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
KR100663857B1 (ko) 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US6977801B2 (en) Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
JP4714918B2 (ja) スピン注入素子及びスピン注入素子を用いた磁気装置
JP3085663B2 (ja) メモリー素子に情報を書き込む方法およびメモリー素子から情報を非破壊的に読み出す方法
US8604569B2 (en) Magnetoresistive element
US9153306B2 (en) Tunnel magnetoresistive effect element and random access memory using same
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JP4076197B2 (ja) 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置
JP2004179219A (ja) 磁気デバイスおよびこれを用いた磁気メモリ
JP3693247B2 (ja) 磁気抵抗効果記憶素子およびその製造方法
JP4304688B2 (ja) スピンフィルタ効果素子及びそれを用いた磁気デバイス
JP2000156531A (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP2004014806A (ja) 磁気抵抗素子および磁気メモリ
JP2008091551A (ja) 磁気抵抗効果素子、磁気記憶装置、および磁気メモリ装置
US20050122828A1 (en) Magnetic switching device and memory using the same
JP2003092440A (ja) 磁化スイッチ素子
US20010026466A1 (en) Magnetic control device, and magnetic component and memory apparatus using the same
JP2003318462A (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリ
US7816746B2 (en) Spin-tunnel transistor and magnetic reproducing head
CN100414716C (zh) 磁性开关元件及使用该元件的磁性存储器
JP2002299725A (ja) 磁気抵抗デバイス
JP4978868B2 (ja) スピンフィルタ効果素子及びそれを用いた磁気デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081205

R150 Certificate of patent or registration of utility model

Ref document number: 4231506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees