JPS648826B2 - - Google Patents
Info
- Publication number
- JPS648826B2 JPS648826B2 JP1922181A JP1922181A JPS648826B2 JP S648826 B2 JPS648826 B2 JP S648826B2 JP 1922181 A JP1922181 A JP 1922181A JP 1922181 A JP1922181 A JP 1922181A JP S648826 B2 JPS648826 B2 JP S648826B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counter
- liquid crystal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は液晶駆動信号発生回路に関し、特に原
発振を共通とした多チツプ間の液晶駆動の交流信
号に関するものである。
発振を共通とした多チツプ間の液晶駆動の交流信
号に関するものである。
従来、多チツプで液晶を駆動する場合、各チツ
プごとに原発振をカウンタにより分周して、液晶
駆動の交流信号を発生していた。この方法による
と、多チツプ構成時原発振を共通としていても、
各チツプ間でカウンタによる動作遅れが異なるた
め、液晶駆動の交流信号にずれが生じ、このため
液晶の電極に、第１のチツプよりコモン信号を供
給し、第２のチツプよりセグメント信号を供給し
た場合、液晶への印加電圧の実効値が落ち鮮明度
が落ちるという欠点があつた。
プごとに原発振をカウンタにより分周して、液晶
駆動の交流信号を発生していた。この方法による
と、多チツプ構成時原発振を共通としていても、
各チツプ間でカウンタによる動作遅れが異なるた
め、液晶駆動の交流信号にずれが生じ、このため
液晶の電極に、第１のチツプよりコモン信号を供
給し、第２のチツプよりセグメント信号を供給し
た場合、液晶への印加電圧の実効値が落ち鮮明度
が落ちるという欠点があつた。
以上に述べたことを図面を用いて説明する。以
下に述べる説明の便宜上、カウンタは立下り反転
として説明する。
下に述べる説明の便宜上、カウンタは立下り反転
として説明する。
従来の液晶駆動交流信号発生回路を示した第１
図において、Ｃ１１，Ｃ１２，……，Ｃ１ｎはリ
セツト信号を共通としたカウンタである。液晶駆
動交流信号ＯはカウンタＣ１ｎの出力として得ら
れる。多チツプ構成時、カウンタの段数が多くな
つたならば、原発振FOSを共通としていても各
チツプ間でカウンタの動作遅れが異なり、液晶駆
動の交流信号にずれが生ずる。このため液晶の電
極に第１のチツプよりコモン信号を供給し、第２
のチツプより、セグメント信号を供給した場合、
液晶への印加電圧の実効値が落ち鮮明度が落ちる
という欠点があつた。
図において、Ｃ１１，Ｃ１２，……，Ｃ１ｎはリ
セツト信号を共通としたカウンタである。液晶駆
動交流信号ＯはカウンタＣ１ｎの出力として得ら
れる。多チツプ構成時、カウンタの段数が多くな
つたならば、原発振FOSを共通としていても各
チツプ間でカウンタの動作遅れが異なり、液晶駆
動の交流信号にずれが生ずる。このため液晶の電
極に第１のチツプよりコモン信号を供給し、第２
のチツプより、セグメント信号を供給した場合、
液晶への印加電圧の実効値が落ち鮮明度が落ちる
という欠点があつた。
本発明はこの欠点を除去し、より鮮明な液晶表
示を行うことのできる液晶駆動信号発生回路を提
供することを目的とする。
示を行うことのできる液晶駆動信号発生回路を提
供することを目的とする。
本発明による液晶駆動信号発生回路は、初段に
原発振信号が供給され直列に接続されたＮ個のカ
ウンタ回路のうち、初段から（Ｎ―１）段目まで
のカウンタ回路が互いに同一の値を取る以前の状
態を検出して検出信号を発生する検出回路と、初
段から（Ｎ―１）段目のカウンタ回路が原発振信
号の変化に応答して互いに同一の一方の値から互
いに同一の他方の値に変化すべき時点に相当する
時間上記検出信号を遅延して出力する遅延回路
と、この遅延回路の出力と原発振信号に同期して
リセツト信号を発生し初段から（Ｎ―１）段目ま
でのカウンタ回路をリセツトをリセツト回路とを
備え、Ｎ段目のカウンタ回路の出力を液晶駆動信
号とすることを特徴とする。
原発振信号が供給され直列に接続されたＮ個のカ
ウンタ回路のうち、初段から（Ｎ―１）段目まで
のカウンタ回路が互いに同一の値を取る以前の状
態を検出して検出信号を発生する検出回路と、初
段から（Ｎ―１）段目のカウンタ回路が原発振信
号の変化に応答して互いに同一の一方の値から互
いに同一の他方の値に変化すべき時点に相当する
時間上記検出信号を遅延して出力する遅延回路
と、この遅延回路の出力と原発振信号に同期して
リセツト信号を発生し初段から（Ｎ―１）段目ま
でのカウンタ回路をリセツトをリセツト回路とを
備え、Ｎ段目のカウンタ回路の出力を液晶駆動信
号とすることを特徴とする。
次に、実施例に従い、図面を用いて本発明を詳
細に説明する。
細に説明する。
第２図は、この発明の一実施例を示す回路接続
図である。
図である。
この回路は、カウンタのリセツト信号を原発振
に同期して発生する回路である。カウンタＣ２１
に原発振FOSを入力し、カウンタＣ２２にカウ
ンタＣ２１の出力を入力し、カウンタＣ２３にカ
ウンタＣ２２の出力を入力し、カウンタＣ２４に
カウンタＣ２３の出力を入力し、カウンタＣ２５
にカウンタＣ２４の出力を入力し、カウンタＣ２
５の出力を液晶駆動の交流信号Ｏとする。インバ
ータ２２にカウンタＣ２２の出力を入力し、否定
論理積ゲート（NANDゲート）２３にカウンタ
Ｃ２１，Ｃ２３，Ｃ２４およびインバータ２２の
出力を供給する。したがつて、カウンタＣ２１乃
至Ｃ２４が互いに同一の値を取る以前の状態、す
なわち“1011”、が検出され、その検出信号が
NANDゲート２３から得られる。この検出信号
は、カウンタＣ２１乃至Ｃ２４が原発振FOSの
変化に応答して互いに同一の一方の値（すなわち
“1111”）から互いに同一の他方の値（すなわち
“0000”）に変化すべき時点に相当する時間、シフ
トレジスタ２４，２５および２６で構成される遅
延回路で遅延される。シフトレジスタ２４は
NANDゲート２３の出力を原発振の“高”レベ
ルで読み込み“低”レベルで読み出す１ビツトシ
フトレジスタであり、シフトレジスタ２５はシフ
トレジスタ２４の出力を原発振の“高”レベルで
読み込み“低”レベルで読み出す１ビツトシフト
レジスタである。シフトレジスタ２６はシフトレ
ジスタ２５の出力を原発振の“高”レベルで読み
込みそして読み出す半ビツトシフトレジスタであ
る。シフトレジスタ２５の出力は、インバーター
２７にも入力される。シフトレジスタ２６の出力
とインバータ２７の出力と原発振を論理和ゲート
（ORゲート）２１の入力としORゲート２１の原
発振FOSに同期した出力と、カウンタ全体のリ
セツト信号Ｒを論理積ゲート（ANDゲート）２
８に入力し、ANDゲート２８の出力をカウンタ
Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４のリセツト信号
としている。また、カウンタ全体のリセツトＲ信
号をカウンタＣ２５のリセツト信号とする。
に同期して発生する回路である。カウンタＣ２１
に原発振FOSを入力し、カウンタＣ２２にカウ
ンタＣ２１の出力を入力し、カウンタＣ２３にカ
ウンタＣ２２の出力を入力し、カウンタＣ２４に
カウンタＣ２３の出力を入力し、カウンタＣ２５
にカウンタＣ２４の出力を入力し、カウンタＣ２
５の出力を液晶駆動の交流信号Ｏとする。インバ
ータ２２にカウンタＣ２２の出力を入力し、否定
論理積ゲート（NANDゲート）２３にカウンタ
Ｃ２１，Ｃ２３，Ｃ２４およびインバータ２２の
出力を供給する。したがつて、カウンタＣ２１乃
至Ｃ２４が互いに同一の値を取る以前の状態、す
なわち“1011”、が検出され、その検出信号が
NANDゲート２３から得られる。この検出信号
は、カウンタＣ２１乃至Ｃ２４が原発振FOSの
変化に応答して互いに同一の一方の値（すなわち
“1111”）から互いに同一の他方の値（すなわち
“0000”）に変化すべき時点に相当する時間、シフ
トレジスタ２４，２５および２６で構成される遅
延回路で遅延される。シフトレジスタ２４は
NANDゲート２３の出力を原発振の“高”レベ
ルで読み込み“低”レベルで読み出す１ビツトシ
フトレジスタであり、シフトレジスタ２５はシフ
トレジスタ２４の出力を原発振の“高”レベルで
読み込み“低”レベルで読み出す１ビツトシフト
レジスタである。シフトレジスタ２６はシフトレ
ジスタ２５の出力を原発振の“高”レベルで読み
込みそして読み出す半ビツトシフトレジスタであ
る。シフトレジスタ２５の出力は、インバーター
２７にも入力される。シフトレジスタ２６の出力
とインバータ２７の出力と原発振を論理和ゲート
（ORゲート）２１の入力としORゲート２１の原
発振FOSに同期した出力と、カウンタ全体のリ
セツト信号Ｒを論理積ゲート（ANDゲート）２
８に入力し、ANDゲート２８の出力をカウンタ
Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４のリセツト信号
としている。また、カウンタ全体のリセツトＲ信
号をカウンタＣ２５のリセツト信号とする。
第３図は、実施例第２図を説明するため、原発
振カウンタＣ２１，Ｃ２２，Ｃ２３，Ｃ２４、ゲ
ート２１，２３，２４，２５，２６，２７の波形
を示したものである。NANDゲート２３はカウ
ンタＣ２１，Ｃ２３，Ｃ２４の“高”、Ｃ２２の
“低”の区間３１で“低”となりシフトレジスタ
２４は区間３２で“低”となり、シフトレジスタ
２５は区間３３で“低”となり、シフトレジスタ
２６は区間３４で“低”となりORゲート２１、
ANDゲート２８は区間３５で“低”となり、カ
ウンタＣ２１，Ｃ２２，Ｃ２３，Ｃ２４は原発振
の立下りに同期して立下り、Ｃ２４の立下りによ
りＣ２５は反転する。
振カウンタＣ２１，Ｃ２２，Ｃ２３，Ｃ２４、ゲ
ート２１，２３，２４，２５，２６，２７の波形
を示したものである。NANDゲート２３はカウ
ンタＣ２１，Ｃ２３，Ｃ２４の“高”、Ｃ２２の
“低”の区間３１で“低”となりシフトレジスタ
２４は区間３２で“低”となり、シフトレジスタ
２５は区間３３で“低”となり、シフトレジスタ
２６は区間３４で“低”となりORゲート２１、
ANDゲート２８は区間３５で“低”となり、カ
ウンタＣ２１，Ｃ２２，Ｃ２３，Ｃ２４は原発振
の立下りに同期して立下り、Ｃ２４の立下りによ
りＣ２５は反転する。
このように、カウンタＣ２４の立下りが原発振
に同期しているため、カウンタＣ２５の出力であ
る液晶駆動信号ＯはカウンタＣ２５一段分の遅れ
となり、多チツプ構成時、各チツプ間の動作遅れ
の差を取り除くことができ、原発振を共通とし、
液晶の電極に第１のチツプよりコモン信号を供給
し、第２のチツプよりセグメント信号を供給した
場合でも、液晶駆動の交流信号が、カウンタ一段
分の動作遅れの差だけとなり、印加電圧の実効値
の低下は少なく、より鮮明な表示を与える効果が
ある。
に同期しているため、カウンタＣ２５の出力であ
る液晶駆動信号ＯはカウンタＣ２５一段分の遅れ
となり、多チツプ構成時、各チツプ間の動作遅れ
の差を取り除くことができ、原発振を共通とし、
液晶の電極に第１のチツプよりコモン信号を供給
し、第２のチツプよりセグメント信号を供給した
場合でも、液晶駆動の交流信号が、カウンタ一段
分の動作遅れの差だけとなり、印加電圧の実効値
の低下は少なく、より鮮明な表示を与える効果が
ある。
第１図は従来例の液晶駆動信号発生回路を示す
回路構成図、第２図は本発明の一実施例を示す回
路接続図、第３図は第２図の回路の動作を説明す
るための各部信号波形図である。 Ｃ１１，Ｃ１２，……，Ｃ１ｎ，Ｃ２１，Ｃ２
２，Ｃ２３，Ｃ２４，Ｃ２５……カウンタ、２
２，２７……インバータ、２３……NANDゲー
ト、２１……ORゲート、２４，２５……１ビツ
トシフトレジスタ、２６……半ビツトシフトレジ
スタ、２８……ANDゲート、FOS……原発振、
Ｏ……交流信号、Ｒ……カウンタ全体のリセツト
信号。
回路構成図、第２図は本発明の一実施例を示す回
路接続図、第３図は第２図の回路の動作を説明す
るための各部信号波形図である。 Ｃ１１，Ｃ１２，……，Ｃ１ｎ，Ｃ２１，Ｃ２
２，Ｃ２３，Ｃ２４，Ｃ２５……カウンタ、２
２，２７……インバータ、２３……NANDゲー
ト、２１……ORゲート、２４，２５……１ビツ
トシフトレジスタ、２６……半ビツトシフトレジ
スタ、２８……ANDゲート、FOS……原発振、
Ｏ……交流信号、Ｒ……カウンタ全体のリセツト
信号。
Claims (1)
- １ 直列に接続されたＮ個のカウンタ回路と、初
段のカウンタ回路に原発振信号を供給する手段
と、初段のカウンタ回路から（Ｎ―１）段目のカ
ウンタ回路が互いに同一の値を取る以前の状態を
検出し検出信号を発生する検出回路と、前記初段
のカウンタ回路から前記（Ｎ―１）段目のカウン
タ回路が前記原発振信号の変化に応答して互いに
同一の一方の値から互いに同一の他方の値に変化
すべき時点に相当する時間前記検出信号を遅延し
て出力する遅延回路と、この遅延回路の出力と前
記原発振信号とに同期してリセツト信号を発生し
このリセツト信号で前記初段のカウンタ回路から
前記（Ｎ―１）段目のカウンタ回路をリセツトす
るリセツト回路とを備え、前記Ｎ段目のカウンタ
回路の出力を液晶駆動信号とすることを特徴とす
る液晶駆動信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1922181A JPS57133718A (en) | 1981-02-12 | 1981-02-12 | Generating circuit for liquid crystal driving signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1922181A JPS57133718A (en) | 1981-02-12 | 1981-02-12 | Generating circuit for liquid crystal driving signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57133718A JPS57133718A (en) | 1982-08-18 |
| JPS648826B2 true JPS648826B2 (ja) | 1989-02-15 |
Family
ID=11993303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1922181A Granted JPS57133718A (en) | 1981-02-12 | 1981-02-12 | Generating circuit for liquid crystal driving signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57133718A (ja) |
-
1981
- 1981-02-12 JP JP1922181A patent/JPS57133718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57133718A (en) | 1982-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2777982B2 (ja) | パルス幅変調回路 | |
| JPS62245814A (ja) | パルス回路 | |
| JP2002158567A (ja) | クロック信号からのパルス信号の生成 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| JPS648826B2 (ja) | ||
| JPS63227113A (ja) | 伝播回路 | |
| JPH0133052B2 (ja) | ||
| JPS6055916B2 (ja) | タイミング回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JPS62265815A (ja) | デユ−テイ変換回路 | |
| US6683483B1 (en) | Clock pulse width control circuit | |
| JPH11144468A (ja) | アドレス遷移検出回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPS604328A (ja) | 集積回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH02308616A (ja) | エッジ検出回路 | |
| JPH04362810A (ja) | 論理信号遅延回路 | |
| JPS61164323A (ja) | タイミングパルス形成回路 | |
| JPH03265468A (ja) | 位相制御回路 | |
| JPH02170616A (ja) | 論理集積回路 | |
| JPH05327484A (ja) | 可変分周器 | |
| JPH0481123A (ja) | パルス発生回路 | |
| JPH0336812A (ja) | 同期回路 |