JPS6412404B2 - - Google Patents
Info
- Publication number
- JPS6412404B2 JPS6412404B2 JP56120328A JP12032881A JPS6412404B2 JP S6412404 B2 JPS6412404 B2 JP S6412404B2 JP 56120328 A JP56120328 A JP 56120328A JP 12032881 A JP12032881 A JP 12032881A JP S6412404 B2 JPS6412404 B2 JP S6412404B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- differential amplifier
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は入力段に差動増幅器を用いた非反転増
幅器に関し、差動増幅器を構成するトランジスタ
の共通エミツタ（またはFETの共通ソース）電
流を出力信号と逆相で変化させることによりトラ
ンジスタのベース・コレクタ間（またはFETの
ゲート・ドレイン間）の電圧を見掛け上一定とし
帰還容量を変化しないようにして歪率の悪化を防
止するようにしたものである。
幅器に関し、差動増幅器を構成するトランジスタ
の共通エミツタ（またはFETの共通ソース）電
流を出力信号と逆相で変化させることによりトラ
ンジスタのベース・コレクタ間（またはFETの
ゲート・ドレイン間）の電圧を見掛け上一定とし
帰還容量を変化しないようにして歪率の悪化を防
止するようにしたものである。
第１図は従来よりオーデイオ用プリアンプの入
力側に用いられている増幅器を示すものであり、
１は入力端子、２，３は入力段の差動増幅器４を
構成する電界効果トランジスタ、５は電界効果ト
ランジスタ２，３の共通ソースに接続された定電
流用トランジスタ、６，７，８は次段の増幅回路
９を構成するトランジスタ、１０，１１は正負の
電源端子、１２は出力端子、R1，R2は電界効果
トランジスタ２，３のゲートバイアス抵抗、R3，
R4は電界効果トランジスタ２，３のドレイン負
荷抵抗、R5はトランジスタ５のエミツタ抵抗、
R6，R7はトランジスタ６，７のコレクタ負荷抵
抗、R8はトランジスタ８のエミツタ抵抗、R9は
トランジスタ８のコレクタ抵抗、R10は帰還抵
抗、R11，R12はトランジスタ５のベースバイア
ス抵抗、Ｚは定電圧用ダイオード、C1は結合コ
ンデンサである。
力側に用いられている増幅器を示すものであり、
１は入力端子、２，３は入力段の差動増幅器４を
構成する電界効果トランジスタ、５は電界効果ト
ランジスタ２，３の共通ソースに接続された定電
流用トランジスタ、６，７，８は次段の増幅回路
９を構成するトランジスタ、１０，１１は正負の
電源端子、１２は出力端子、R1，R2は電界効果
トランジスタ２，３のゲートバイアス抵抗、R3，
R4は電界効果トランジスタ２，３のドレイン負
荷抵抗、R5はトランジスタ５のエミツタ抵抗、
R6，R7はトランジスタ６，７のコレクタ負荷抵
抗、R8はトランジスタ８のエミツタ抵抗、R9は
トランジスタ８のコレクタ抵抗、R10は帰還抵
抗、R11，R12はトランジスタ５のベースバイア
ス抵抗、Ｚは定電圧用ダイオード、C1は結合コ
ンデンサである。
上記構成において、入力端子１に印加された入
力信号は、まず差動増幅器４で増幅され、次に増
幅回路９で増幅されて出力端子１２に現われる。
そして出力の一部は抵抗R10を介して電界効果ト
ランジスタ３のゲートに帰還される。
力信号は、まず差動増幅器４で増幅され、次に増
幅回路９で増幅されて出力端子１２に現われる。
そして出力の一部は抵抗R10を介して電界効果ト
ランジスタ３のゲートに帰還される。
ところが、第１図のように構成した場合には、
電界効果トランジスタ２，３のゲート・ドレイン
間に形成される帰還容量が変化するので、このゲ
ート・ドレイン間の電圧が変動し、この帰還容量
と信号源インピーダンスで決まる周波数により利
得が減少し、歪率が悪化するという問題がある。
たとえば入力端子１に音量調整用のボリユーム等
が接続されている場合、このボリユームの設定位
置によつて信号源インピーダンスが高くなると、
特に5KHz以上の高域において上記帰還容量の影
響により歪率が悪化し、その影響が無視できなく
なるという問題がある。
電界効果トランジスタ２，３のゲート・ドレイン
間に形成される帰還容量が変化するので、このゲ
ート・ドレイン間の電圧が変動し、この帰還容量
と信号源インピーダンスで決まる周波数により利
得が減少し、歪率が悪化するという問題がある。
たとえば入力端子１に音量調整用のボリユーム等
が接続されている場合、このボリユームの設定位
置によつて信号源インピーダンスが高くなると、
特に5KHz以上の高域において上記帰還容量の影
響により歪率が悪化し、その影響が無視できなく
なるという問題がある。
本発明はこのような従来の問題を解決するよう
にした増幅器を提供するものである。
にした増幅器を提供するものである。
以下本発明の一実施例について第２図とともに
説明する。第２図において第１図と同一符号の部
分は同一機能を有しており、第１図と異なる点は
出力側のトランジスタ８のエミツタと定電流用ト
ランジスタ５のベースとをコンデンサC2を介し
て接続し、トランジスタ８のエミツタ・コレクタ
を流れる出力電流の一部で定電流トランジスタ５
を制御するようにした点である。
説明する。第２図において第１図と同一符号の部
分は同一機能を有しており、第１図と異なる点は
出力側のトランジスタ８のエミツタと定電流用ト
ランジスタ５のベースとをコンデンサC2を介し
て接続し、トランジスタ８のエミツタ・コレクタ
を流れる出力電流の一部で定電流トランジスタ５
を制御するようにした点である。
このように構成すれば、電界効果トランジスタ
２，３の共通ソース電流を出力電圧と逆相で変化
させることができ、この共通ソース電流は電界効
果トランジスタ２，３のドレイン電流となるか
ら、負荷抵抗R3，R4の両端に電圧変化となつて
現われる。そしてこのように電界効果トランジス
タ２，３の共通ソース電流を出力電圧と逆相で変
化させることにより、各電界効果トランジスタ
２，３のゲート・ドレイン間の電圧を一定とし、
ゲート・ドレイン間に形成される帰還容量を変化
しないようにすることができるから、信号源イン
ピーダンスが高くなつた場合でも従来のように帰
還容量の影響により歪率が悪化するようなことは
ない。なお、実施例では電界効果トランジスタ
２，３により差動増幅器４を構成したが、通常の
トランジスタを用いて差動増幅器４を構成し、そ
の共通エミツタ電流を制御するようにしてもよい
ことは云うまでもない。
２，３の共通ソース電流を出力電圧と逆相で変化
させることができ、この共通ソース電流は電界効
果トランジスタ２，３のドレイン電流となるか
ら、負荷抵抗R3，R4の両端に電圧変化となつて
現われる。そしてこのように電界効果トランジス
タ２，３の共通ソース電流を出力電圧と逆相で変
化させることにより、各電界効果トランジスタ
２，３のゲート・ドレイン間の電圧を一定とし、
ゲート・ドレイン間に形成される帰還容量を変化
しないようにすることができるから、信号源イン
ピーダンスが高くなつた場合でも従来のように帰
還容量の影響により歪率が悪化するようなことは
ない。なお、実施例では電界効果トランジスタ
２，３により差動増幅器４を構成したが、通常の
トランジスタを用いて差動増幅器４を構成し、そ
の共通エミツタ電流を制御するようにしてもよい
ことは云うまでもない。
以上のように、本発明は入力段の差動増幅器を
構成するトランジスタ（または電界効果トランジ
スタ）の共通エミツタ（または共通ソース）に接
続された定電流回路のバイアス入力に出力信号の
逆相信号を加えることにより、各トランジスタ
（または電界効果トランジスタ）のベース・コレ
クタ間（またはゲート・ドレイン間）の電圧を一
定とし、その間に形成される帰還容量を変化しな
いようにしたものであるから、帰還容量の影響に
よる歪率の悪化を防止することができるという優
れた効果が得られる。
構成するトランジスタ（または電界効果トランジ
スタ）の共通エミツタ（または共通ソース）に接
続された定電流回路のバイアス入力に出力信号の
逆相信号を加えることにより、各トランジスタ
（または電界効果トランジスタ）のベース・コレ
クタ間（またはゲート・ドレイン間）の電圧を一
定とし、その間に形成される帰還容量を変化しな
いようにしたものであるから、帰還容量の影響に
よる歪率の悪化を防止することができるという優
れた効果が得られる。
第１図は従来の増幅器を示す回路図、第２図は
本発明の一実施例を示す回路図である。 １……入力端子、２，３……電界効果トランジ
スタ、４……差動増幅器、５……定電流用トラン
ジスタ、６，７，８……トランジスタ、９……増
幅回路、１０，１１……正負の電源端子、１２…
…出力端子。
本発明の一実施例を示す回路図である。 １……入力端子、２，３……電界効果トランジ
スタ、４……差動増幅器、５……定電流用トラン
ジスタ、６，７，８……トランジスタ、９……増
幅回路、１０，１１……正負の電源端子、１２…
…出力端子。
Claims (1)
- １ 正負電源間に負荷抵抗と、トランジスタ（ま
たは電界効果トランジスタ）により構成される入
力段の差動増幅器と、前記トランジスタ（または
電界効果トランジスタ）の共通エミツタ（または
共通ソース）に接続された定電流回路とを接続
し、前記差動増幅器の一方の入力に出力信号を帰
還するとともに、前記定電流回路のバイアス入力
に出力信号の逆相信号を加えることにより前記共
通エミツタ（または共通ソース）電流を出力信号
と逆相で変化させて前記トランジスタのベース・
コレクタ間（または電解効果トランジスタのゲー
ト・ドレイン間）の電圧を一定にするようにした
ことを特徴とする非反転増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120328A JPS5757010A (en) | 1981-07-30 | 1981-07-30 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120328A JPS5757010A (en) | 1981-07-30 | 1981-07-30 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5757010A JPS5757010A (en) | 1982-04-06 |
| JPS6412404B2 true JPS6412404B2 (ja) | 1989-02-28 |
Family
ID=14783532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120328A Granted JPS5757010A (en) | 1981-07-30 | 1981-07-30 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5757010A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959622A (en) * | 1989-08-31 | 1990-09-25 | Delco Electronics Corporation | Operational amplifier with precise bias current control |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3304512A (en) * | 1963-10-29 | 1967-02-14 | Robert W Mcmillan | Feedback system for high speed magnetic deflection |
| US3440554A (en) * | 1966-09-14 | 1969-04-22 | Burr Brown Res Corp | Differential dc amplifier |
-
1981
- 1981-07-30 JP JP56120328A patent/JPS5757010A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5757010A (en) | 1982-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| US4256980A (en) | Electronic switchover circuit | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| US4255716A (en) | Automatic gain control circuit | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS6412404B2 (ja) | ||
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JPS6132842B2 (ja) | ||
| JPS631768B2 (ja) | ||
| JP2625730B2 (ja) | 高周波増幅装置およびその調整方法 | |
| JPH0225286B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPS6145636Y2 (ja) | ||
| JPH0241927Y2 (ja) | ||
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 | |
| JPH0145241B2 (ja) | ||
| JPH01300608A (ja) | 増幅回路 | |
| JPH0516208B2 (ja) | ||
| JPH0332244B2 (ja) | ||
| JPS6349925B2 (ja) | ||
| JPH0110005Y2 (ja) | ||
| JPH0451787B2 (ja) |