JPS6399780A - 電力変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、パワーＭＯＳＦＥＴやＩ　Ｇ　Ｂ　Ｔ（Ｉ
ｎ５ｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａ
ｎｓｉｓｔｏｒ）の如き電圧駆動形半導体素子をブリッ
ジ接続して構成される電力変換５Ａ胃に関する。

〔従来の技術〕

第２図にトランジスタを用いた電力変換装置（３相イン
バ一タ回路）の例を示す。同図において、１は直流電源
、２　ａ　ｌ〜２Ｇ’および４　ａ　１〜４０′はトラ
ンジスタ、３ａ〜３ｃＬｔ５よび５ａ〜５Ｃは帰還ダイ
オード２０ａ〜２０ｆは駆動回路、２１ａ〜２１ｄは駆
動電源、Ｔｏは出力端子である。

このような構成では、上側アーム素−Ｆ２ａ’〜２Ｃ’
の出力電極（エミッター同図の■、■、■点）の電位は
、直流回路の正側または負側の電位のいずれにもなり得
る。したがって、上側アーム各素子の駆動回路２０ａ　
、　２０ｂ　、　２０ｃは他のアームのそれと互いに絶
縁する必要があり、従来は同図に示すように、複ａ個の
絶縁された電ｆｆ１２１ａ　、　２１ｂ　、　２１ｃと
駆動回路２０ａ　、　２０ｂ　、　２０ｃが必要となり
、回路が複雑になると云う欠点があった。

半導体集子をスイッチとして使用する場合、その制御端
子（図ではトランジスタのベース）に信号が加えられて
から実際に素子がスイッチ（オンまたはオフ）づるまで
には、有限の時間遅れがある。このため、ブリッジ接続
して使用する場合には、上下アームの素子が同時にオン
状態となることを防止するために、待時間が設けられる
。同図の従来方式では素子のオン、オフを制御する信号
は大々絶縁して駆動回路へ与える必要があり、上記待時
間としてはこの信号絶縁に使用する回路部品（例えばフ
ォトカブラ）の信号伝達時間も考慮しなければならない
。待時間を高精度で管理すること１ま困難であることか
ら、電圧駆動形半導体素子を以上の如き従来と同様の駆
動方式で駆動すると、高速なスイッチングが可能である
と云う素子の特性を充分に生かせないことになる。

そこで、出願人は以下の如き方式を提案している（以下
、提案方式とも云う。）。第３図はかかる提案方式を示
す概要図である。

これは、例えば眞述のＩ　Ｇ　Ｂ　Ｔの如き電圧駆動形
半導体素子をスイッチング素子とし、これをブリッジ接
続して構成される３相インバ一タ回路の例である。同図
において、１は直流電圧源、２ａ〜２Ｃおよび４ａ〜４
Ｃは電圧駆動形半導体素ｒ１３ａ〜３Ｃおよび５ａ〜５
Ｃは帰還ダイオード、６ａは上側アーム駆動用電源、６
ｂは下側アーム駆動用電源、７はインバータ制御回路、
８はトランジスタ制御回路、９ａ〜９ＣはＰチャンネル
間Ｏ８Ｆ　Ｅ　Ｔ、　１０ａ　〜１０ｃおよび１１ａ〜
１１Ｃは抵抗、１２ａ〜１２ｃは定電圧ダイオード、Ｔ
ｏは出力’１８７である。

上側アームを構成する各電圧駆動形半導体素子２ａ、２
ｂ、２ｃの入力端子（コレクタと呼ぶ）は直流電圧源１
の正極側（駆動電源６ａの負極側）に接続され、そのコ
レクタと制ｔＩｌ端子（ゲートと呼ぶ）との間には、上
側アーム駆動用電源６ａにつながる抵抗１０ａ　、　１
０ｂ　、　１０ｃとＰチャンネル間Ｏ３ＦＥＴ９ａ、９
ｂ、９ｃがソｔＬ　ソｔ’Ｌ　接Ｆ％　サｎる。また、
各素子２ａ、２ｂ、２ｃのゲートと出力端子（エミッタ
と呼ぶ）との間には、過電圧からゲートを保護するため
の定電圧ダイオード１２ａ。

１２ｂ　、　１２ｃがそれぞれ接続されている。下側ア
ーム駆動用電源６ｂより給電される一トランジスタ制御
回路８は、インバータ制御回路７がらυＩｔＸｌ信号を
受け、素子２ａ〜２ｃおよび４ａ〜４ｃをオン。

オフさせる。

例えば、上側素子２ａのオンは、υＩｔｉ１回路８によ
り抵抗１０を介して電流を流し、ＰヂャンネルＭＯＳＦ
ＥＴ９ａをオンすることにより行ない、オフはこのＭＯ
ＳＦＥＴ９ａをオフすることにより行なう。これは、他
の上側アーム素子２ｂ。

２Ｃについても同様である。一方、下側アーム素子４ａ
〜４Ｃについては、ｉ制御回路８から直接これらの素子
に正の電圧を与えてオンとし、零または負の電圧を与え
てこれらをオフするようにしている。

このように、提案方式は電圧駆動形半導体素子では駆動
電力が小さくて済むことから、上側アーム素子とＰチャ
ンネルＩｖ１０　Ｓ　Ｆ　Ｅ　Ｔとをカスケード接続し
、このＰチャンネルＭＯ３ＦＥＴのオン。

オフ制御を下側アーム素子の駆動制御回路と共通の基準
電位にて行ない得るようにし、かつ上記カスケード接続
回路に電圧源を挿入することにより、素子のオン電圧を
低減するようにしている。なお、第３図の駆動電源６ａ
、６ｂとしては、例えば第４図の如き各種方式が採用可
能である。

同図（イ）はトランスを用いる方式、同図（ロ）は圧電
素子を用いる方式、同図（ハ）は太陽電池を用いる方式
、そして同図（ニ）は定電圧ダイオードを用いる方式で
ある。ここに、上側アーム素子用としては同図（イ）〜
（ハ）の方式が、また下側アーム素子用としては同図（
イ）〜（ニ）の全ての方式が適用可能である。なお、第
４図において３１はトランス、３２は整流各、３３はコ
ンデンサ、３４は圧電素子、３５は発光素子、３６は太
陽電池、３７はダイオード、３８は抵抗、３９は定電圧
ダイオードである。

〔発明が解決しようとする問題点〕

ところで、提案方式で用いられるスイッチング素子には
、その寄生トランジスタがターンオンすることによりタ
ーンオフ時の安全動作領域ＳＯＡが狭くなったり（ＭＯ
３ＦＥ丁のｊＱ合）、いわゆるラップアップ現蒙が生じ
ゲートでυ１＠できなくなること（Ｉ　Ｇ　Ｂ　Ｔの場
合）がある１、そして、後古はスイッチング素子をター
ンオンするときよりも、ターンオフするときに生じ易い
ことが指摘されている。また、このターンオフ時のラッ
チアップ現栄は、例えば素子のゲート・エミッタ間に抵
抗を挿入し、ターンオフを遅らせることにより抑制し得
ることもわかっている。

しかしながら、素子のコレクタ・エミッタ間に大きなｄ
ｖ／ｄｔ（電圧上背率）をもつ電圧が印加されると、こ
の新たに挿入されるラッチアップ防止用抵抗によってゲ
ート・エミッタ間電圧が１臂し、これにより素子がター
ンオンしてしまうおそれがある。つまり、インバータの
如き電力変換装置では、オフしているスイッチング素子
にはその帰還ダイオードの逆回復時の都度ｄＶ／ｄｔの
大きな電圧が印加されることになるが、これによって素
子がターンオンすると、上、下アームが短絡してしまい
重大な事故が生じると云う問題がある。前者のＭ　ＯＳ
　Ｆ　Ｅ　Ｔの場合も寄生Ｉ−ランジスタのターンオン
を防ぐには、ゲートに直列に抵抗を接続してターンオフ
を遅くする方法がとられることから、上記と同様の問題
を生じる。しかるに、提案方式ではこのことに対する対
策は未だ不充分である。

したがって、この発明は提案方式におけるかかる誤動作
を防止するとともに、ターンオフ時間を短縮することを
目的とする。

〔問題点を解決するための手段〕

提案方式の如く構成される電力変換装置に対し、各上側
アーム素子のオフ時にその各々と対応する下側アーム素
子の帰還ダイオードを介してこの上側アーム素子を逆バ
イアスするバイアス手段を設ける。

〔作用〕

ターンオフ時に素子のゲート・エミッタ間を逆バイアス
することにより、素子と逆並列接続された帰還ダイオー
ドの逆回復時におけるｄＶ／ｄｔによる誤オンを防止し
、ターンオフタイムを短縮する。

（実施例） 第１図はこの発明の実施例を示す回路図である。

これはインバータ回路の１相分を丞すもので、Ｎチャン
ネルＭＯ３ＦＥＴＩ　５．下側アーム用順、逆バイアス
電源１６．１７、下側アーム用駆動回路１８、抵抗Ｒお
よび平滑コンデンサＣを付加した点を除けば第３図と基
本的に同じである。なお、上側素子２ａの駆動回路は省
略されている。

初任について説明する。

まず、下側アーム素子４ａのオンは、トランジスタ１ｉ
ｌＪ　１１１回路８によりスイッチＳ１をオン、スイッ
チＳ２をオフとし、抵抗Ｒを介して素子４ａに順バイア
ス電源１６を供給することにより行なう。

また、下側アーム素子４ａのオフは、トランジスタ制御
回路によりスイッチＳ１をオフ、スイッチ＄２をオン〈
図示の状態）とし、抵抗Ｒを介して素子４ａに逆バイア
ス電源１７を供給することにより行なう。一方、上側ア
ーム素子２ａのオン。

オフはトランジスタ１ｉＩ１１！１回路８により図示さ
れない駆動回路を介して行なわれるが、特にオフ時には
同図のＮチャンネルＭＯ３ＦＥＴ１５がオンとされる。

このため、オフとされる素子２ａには電源１７、帰還ダ
イオード５ａ、抵抗Ｒを介して逆バイアス電源が供給さ
れる。したがって、素子２ａと逆並列接続された帰還ダ
イオード３ａの逆回復時に、大きなｄｖ／　ｄｔが素子
２ａに印加されてもそのゲート電圧が上昇することはな
いので、素子２ａがオンとなる誤動作を防止することが
でき、しかもターンオフ時間も短縮することができる。

〔発明の効果〕

この発明によれば、提案方式の如く構成される電力変換
装置に対し、各上側アーム素子のオフ時にその各々のゲ
ート（制御Ｉ端了）・エミッタ（出力端子）に逆バイア
ス電圧を印加するバイアス手段を設けるようにしたので
、素子と逆並列接続された帰還ダイオードの逆回復時の
ｄＶ／ｄｔによる誤動作が防止され、ターンオフタイム
が短縮される利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２図はトラ
ンジスタを用いた電力変換装置の一般的な例を示す構成
図、第３図ＬｔＬ捏案方式を示寸慨゛皮図、第４図は上
側、下側アーム用電源の具体例を示す概要図である。 符ｑ説明 １・・・直流電圧源、２ａ〜２ｃ、４ａ〜４Ｃ・・・電
圧駆動形半導体素子、２ａ’〜２ｃ’　、４ａ’〜４Ｇ
’−ｔ−ランジスタ、３ａ　〜３ｃ、５ａ　〜５ｃ。 ３７・・・ダイオード、６ａ・・・上側アーム用駆動電
源、６ｂ・・・下側アーム用駆動電源、７・・・インバ
ータ制御回路、８−１−ランジスタ３ｉ１１　ｔｉｔ］
回路、９ａ、９ｂ。 ９　ｃ−Ｐ　′ｆ−ＡフンネルＭ　ＯＳ　Ｆ　Ｅ　丁、
１０ａ　〜１０ｃ　。 Ｈａ　〜１１ｃ　、　３８　、　Ｒ＝［；抗、１２ａ　
〜１２ｃ　、　３９・・・定電圧ダイオード、１５・・
・ＮヂャンネルＭＯＳＦＥＴ、１６．１７・・・下側ア
ーム用順、逆バイアス電源、２０ａ〜２Ｏｆ・・・駆動
回路、２１ａ〜２１ｄ・・・駆動電源、３１・・・トラ
ンス、３２・・・整流器、３３゜Ｃ・・・コンデンサ、
３４・・・圧電素子、３５・・・発光素子、３６・・・
太陽電池。 代理人　　弁理士　　並　木　昭　夫 代叩人　　弁理士　　松　崎　　　清 第４図 （イ）　　　　　　　　　　　　　　　　　（ロ）（ニ
）

Claims (1)

1. 【特許請求の範囲】 電源にブリッジ接続された電圧駆動形半導体素子の上側
   アームを構成する各素子の入力端子に上側アーム駆動用
   電源の負側端子を接続し、その正側端子と前記各上側ア
   ーム素子の制御端子との間にそれぞれＰチャンネルＭＯ
   ＳＦＥＴを接続し、これら各ＰチャンネルＭＯＳＦＥＴ
   のオン、オフ制御を下側アーム素子をオン、オフ駆動す
   る駆動制御回路と共通の電位を基準にして行なう電力変
   換装置であつて、 前記上側アーム素子のオフ時にその各々と対応する下側
   アーム素子の帰還ダイオードを介して該上側アーム素子
   を逆バイアスするバイアス手段を備えてなることを特徴
   とする電力変換装置。