JPS6399579A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS6399579A JPS6399579A JP24421986A JP24421986A JPS6399579A JP S6399579 A JPS6399579 A JP S6399579A JP 24421986 A JP24421986 A JP 24421986A JP 24421986 A JP24421986 A JP 24421986A JP S6399579 A JPS6399579 A JP S6399579A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- field effect
- effect transistor
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000005275 alloying Methods 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000004411 aluminium Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタの製造方法に係り、特に
、高周波動作に適するショットキーバリアゲート型電界
効果トランジスタの製造方法に関する。
、高周波動作に適するショットキーバリアゲート型電界
効果トランジスタの製造方法に関する。
従来、高速低消費電力の論理素子や高周波素子用のショ
ットキーバリアゲート型電界効果トランジスタの製造方
法としては、特開昭６０−３８８８４に記載のようにセ
ルフアラインメント（自己整合）方式が採用されていた
。この方式による電界効果トランジスタの製造方法を第
２図を用いて説明する。まず、半絶縁性基板１上にエピ
タキシャル成長等によってｎ型導電性の能動層３を形成
し、ついでこの能動層３上にゲート電極５としての耐熱
性金属２例えばＴｉ−Ｗ等、を形成し〔第２図（ａ））
、このゲート電極５をマスクとしてドナーイオンのイオ
ン注入を行い、さらにアニールを行って高不純物濃度の
ソース領域６およびドレイン領域７を形成する〔第２図
（ｂ）〕。次に、第２図（ｃ）に示すように、ソース領
域６およびドレイン領域７にそれぞれオーミック接触す
るソース電極８およびドレイン電極９を形成する。
ットキーバリアゲート型電界効果トランジスタの製造方
法としては、特開昭６０−３８８８４に記載のようにセ
ルフアラインメント（自己整合）方式が採用されていた
。この方式による電界効果トランジスタの製造方法を第
２図を用いて説明する。まず、半絶縁性基板１上にエピ
タキシャル成長等によってｎ型導電性の能動層３を形成
し、ついでこの能動層３上にゲート電極５としての耐熱
性金属２例えばＴｉ−Ｗ等、を形成し〔第２図（ａ））
、このゲート電極５をマスクとしてドナーイオンのイオ
ン注入を行い、さらにアニールを行って高不純物濃度の
ソース領域６およびドレイン領域７を形成する〔第２図
（ｂ）〕。次に、第２図（ｃ）に示すように、ソース領
域６およびドレイン領域７にそれぞれオーミック接触す
るソース電極８およびドレイン電極９を形成する。
上記従来方法では、能動層３の不純物濃度を高くすると
、ゲート耐圧が下がるために、能動層３の不純物濃度を
高くできない。このため、相互コンダクタンスｇ１１１
を大きくできず、高性能な電界効果トランジスタを得る
ことができないという問題があった。
、ゲート耐圧が下がるために、能動層３の不純物濃度を
高くできない。このため、相互コンダクタンスｇ１１１
を大きくできず、高性能な電界効果トランジスタを得る
ことができないという問題があった。
本発明の目的は、従来技術での上記した問題点を解決し
、相互コンダクタンスｇ、が大きく、かつ、良好なゲー
ト耐圧を有する電界効果トランジスタの製造方法を提供
することにある。
、相互コンダクタンスｇ、が大きく、かつ、良好なゲー
ト耐圧を有する電界効果トランジスタの製造方法を提供
することにある。
上記目的は、電界効果トランジスタの製造方法において
、高比抵抗半導体基板の主面に高不純物濃度の能動層を
形成する工程と、この能動層上に低不純物濃度の表面層
を形成する工程と、この表面層」―にゲート電極を形成
する工程とを含む製造方法とすることにより、達成され
る。
、高比抵抗半導体基板の主面に高不純物濃度の能動層を
形成する工程と、この能動層上に低不純物濃度の表面層
を形成する工程と、この表面層」―にゲート電極を形成
する工程とを含む製造方法とすることにより、達成され
る。
高不純物濃度能動層の採用により相互コンダクタンスｇ
、を改善でき、また、低不純物濃度表面層上にゲート電
極を形成することにより、ゲート耐圧を向上できる。
、を改善でき、また、低不純物濃度表面層上にゲート電
極を形成することにより、ゲート耐圧を向上できる。
以下、第１図により本発明の一実施例を製造工程順に説
明する。
明する。
まず、半絶縁性Ｇ ａ Ａ ｓ基板１の上に高抵抗バッ
ファ層２と、能動層３となるｎ型のＧａＡｓ層と。
ファ層２と、能動層３となるｎ型のＧａＡｓ層と。
表面層４となる同じくｎ型のＧａＡｓ層とを順次エピタ
キシャル形成する。能動層３および表面層４のキャリア
濃度は、それぞれ８ Ｘ １０１１０ｌ７’ 。
キシャル形成する。能動層３および表面層４のキャリア
濃度は、それぞれ８ Ｘ １０１１０ｌ７’ 。
Ｉ Ｘ １０１１０１６ａとした。次に、上記のエピタ
キシャル層上にゲート電極５となる金属２例えばｒｊ。
キシャル層上にゲート電極５となる金属２例えばｒｊ。
Ｗ、Ａｌ１等、を被着した〔第１図（ａ）〕。
その後、ソース領域６およびドレイン領域７を。
通常の合金法にて形成し、さらにこれらのソース領域６
およびドレイン領域７にそれぞれオーミック接触するソ
ース電極８およびドレイン電極９をＡＥＩで形成して、
電界効果トランジスタを作成した〔第１図（ｂ）〕。
およびドレイン領域７にそれぞれオーミック接触するソ
ース電極８およびドレイン電極９をＡＥＩで形成して、
電界効果トランジスタを作成した〔第１図（ｂ）〕。
なお、ソース領域６およびドレイン領域７の形成は２例
えばＡｕ Ｇｅ合金（２０００人） −Ｎｉ（１００
人）−Ａｕ−Ｇｅ合金（３０００人）を所定部分に積層
し。
えばＡｕ Ｇｅ合金（２０００人） −Ｎｉ（１００
人）−Ａｕ−Ｇｅ合金（３０００人）を所定部分に積層
し。
Ｈ２中、４００℃、約５分加熱することによって形成さ
れる。これにより、能動層３との良好なオーミックコン
タクトが形成され、ソース抵抗を充分に低く抑えること
ができる。
れる。これにより、能動層３との良好なオーミックコン
タクトが形成され、ソース抵抗を充分に低く抑えること
ができる。
このようにして作成した電界効果トランジスタは、従来
作成していた能動層のキャリア濃度が３ Ｘ １０”ｃ
ｍ−’のトランジスタに比べて、相互コンダクタンスで
約１．５倍、ゲート耐圧で２倍の改善効果が得られた。
作成していた能動層のキャリア濃度が３ Ｘ １０”ｃ
ｍ−’のトランジスタに比べて、相互コンダクタンスで
約１．５倍、ゲート耐圧で２倍の改善効果が得られた。
なお２本実施例では、ソース領域６およびドレイン領域
７を形成するのに直接合金法を採用したが、これはまた
、まず、ソース領域６およびドレイン領域７にドナー不
純物となる例えばＳｉをイオン注入し、アニールにより
イオンを活性化させて高濃度不純物濃度領域を形成し、
その後、前述の合金法を採用することも可能である。
７を形成するのに直接合金法を採用したが、これはまた
、まず、ソース領域６およびドレイン領域７にドナー不
純物となる例えばＳｉをイオン注入し、アニールにより
イオンを活性化させて高濃度不純物濃度領域を形成し、
その後、前述の合金法を採用することも可能である。
本発明［こよれば、高不純物濃度の能動層としたことに
より相互コンダクタンスを、従来法による場合に比べて
約１．５倍と、大きくすることができ。
より相互コンダクタンスを、従来法による場合に比べて
約１．５倍と、大きくすることができ。
しかも、ゲート電極を低不純物濃度の表面層上に形成し
たことにより、ゲート耐圧を約２倍と大きくすることが
でき、高周波使用に適する高性能の電界効果トランジス
タを提供することができる。
たことにより、ゲート耐圧を約２倍と大きくすることが
でき、高周波使用に適する高性能の電界効果トランジス
タを提供することができる。
第１図（ａ）、（ｂ）は本発明方法の一実施例を工程順
に説明する断面図、第２図（ａ）〜（Ｃ）は従来のショ
ットキー障壁形電界効果トランジスタの製法例を工程順
に示す断面図である。 符号の説明 １・・・半絶縁性基板 ２・・・高抵抗バッファ層
３・・・能動層 ４・・・表面層５・・・ゲ
ート電極 ６・・・ソース領域７・・・ドレイン
領域 ８・・・ソース電極９・・・ドレイン電極 代理人弁理士 中 村 純之助 ？１ 図 （Ｑ） （ｂ） ２−−−ｐ１ｔｉシー、オ丸ハ′−、ファ層１−−−千
Ｊ１【昆幕粗 ６−−−ｖ−ス碩丁ぺ ７−−−ドレイ〉ｋａ剣べ ８−−−シー７鴬ｑす ９−−− Ｐ’ｃ４ ＞電極
に説明する断面図、第２図（ａ）〜（Ｃ）は従来のショ
ットキー障壁形電界効果トランジスタの製法例を工程順
に示す断面図である。 符号の説明 １・・・半絶縁性基板 ２・・・高抵抗バッファ層
３・・・能動層 ４・・・表面層５・・・ゲ
ート電極 ６・・・ソース領域７・・・ドレイン
領域 ８・・・ソース電極９・・・ドレイン電極 代理人弁理士 中 村 純之助 ？１ 図 （Ｑ） （ｂ） ２−−−ｐ１ｔｉシー、オ丸ハ′−、ファ層１−−−千
Ｊ１【昆幕粗 ６−−−ｖ−ス碩丁ぺ ７−−−ドレイ〉ｋａ剣べ ８−−−シー７鴬ｑす ９−−− Ｐ’ｃ４ ＞電極
Claims (1)
- １、高比抵抗半導体基板の主面に高不純物濃度の能動層
を形成する工程と、この能動層上に低不純物濃度の表面
層を形成する工程と、この表面層上にゲート電極を形成
する工程とを含むことを特徴とする電界効果トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244219A JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244219A JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399579A true JPS6399579A (ja) | 1988-04-30 |
| JPH0831484B2 JPH0831484B2 (ja) | 1996-03-27 |
Family
ID=17115516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244219A Expired - Lifetime JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831484B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03248436A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | ショットキー障壁接合ゲート型電界効果トランジスタ |
| JPH04225533A (ja) * | 1990-12-27 | 1992-08-14 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119580A (ja) * | 1974-03-02 | 1975-09-19 | ||
| JPS551122A (en) * | 1978-06-16 | 1980-01-07 | Mitsubishi Electric Corp | Field-effect transistor |
| JPS61161771A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | シヨツトキ−ゲ−ト電界効果トランジスタ |
-
1986
- 1986-10-16 JP JP61244219A patent/JPH0831484B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119580A (ja) * | 1974-03-02 | 1975-09-19 | ||
| JPS551122A (en) * | 1978-06-16 | 1980-01-07 | Mitsubishi Electric Corp | Field-effect transistor |
| JPS61161771A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | シヨツトキ−ゲ−ト電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03248436A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | ショットキー障壁接合ゲート型電界効果トランジスタ |
| JPH04225533A (ja) * | 1990-12-27 | 1992-08-14 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831484B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0371776B2 (ja) | ||
| JP2643859B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH0697463A (ja) | 静電誘導型半導体装置 | |
| JPS6399579A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| JP2661569B2 (ja) | へテロ接合型電界効果トランジスタおよびその製造方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS61102069A (ja) | 電界効果トランジスタ | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH01302771A (ja) | 電界効果トランジスタ | |
| JPH01268070A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6074684A (ja) | 電界効果トランジスタの製法 | |
| JPS6365677A (ja) | 電界効果トランジスタ | |
| JPS60176275A (ja) | 集積型半導体装置 | |
| JPH05102192A (ja) | 電界効果トランジスタ | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JPH07106525A (ja) | 電界効果トランジスタおよび化合物半導体集積回路 |