JPS639919Y2 - - Google Patents
Info
- Publication number
- JPS639919Y2 JPS639919Y2 JP1982081153U JP8115382U JPS639919Y2 JP S639919 Y2 JPS639919 Y2 JP S639919Y2 JP 1982081153 U JP1982081153 U JP 1982081153U JP 8115382 U JP8115382 U JP 8115382U JP S639919 Y2 JPS639919 Y2 JP S639919Y2
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- memory cassette
- cassette
- connector
- holder unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 description 3
- 208000000044 Amnesia Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 231100000863 loss of memory Toxicity 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 1
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案はバブルメモリ装置に係り、特にバブル
メモリカセツト装置に関する。
メモリカセツト装置に関する。
(2) 技術の背景
バブルメモリは不揮発性で、かつ機械的な可動
部を必要としない等の特徴がある。
部を必要としない等の特徴がある。
またバブルメモリ装置にはバブルメモリチツプ
を内蔵したバブルカセツトと、このバブルカセツ
ト制御回路を含むホルダーユニツトとの間をコネ
クタを介して着脱可能にしたバブルメモリカセツ
ト装置がある。
を内蔵したバブルカセツトと、このバブルカセツ
ト制御回路を含むホルダーユニツトとの間をコネ
クタを介して着脱可能にしたバブルメモリカセツ
ト装置がある。
一般にこのバブルメモリカセツト内にはバブル
メモリチツプと、回転磁界発生用の駆動コイル
と、バイアス磁界印加用のマグネツト、ケース等
から構成されており、コネクタによつホルダーユ
ニツトと接続されるようになつている。
メモリチツプと、回転磁界発生用の駆動コイル
と、バイアス磁界印加用のマグネツト、ケース等
から構成されており、コネクタによつホルダーユ
ニツトと接続されるようになつている。
(3) 従来技術と問題点
バブルメモリカセツト装置においてはホルダー
ユニツトの電源が投入されている状態でバブルメ
モリカセツトの着脱が可能であることが望ましい
が、このような状態ではホルダーユニツトのコネ
クタのピンには電圧が印加された状態であり、こ
のままで着脱するとバブルメモリカセツトの誤動
作、記憶の消失、および、ホルダーユニツト側の
ピンとバブルメモリカセツト側のピンとの間で生
ずる微小な放電により両ピンの表面を荒し、接触
不良の原因となる。しかしながら従来このような
問題に対する対策は取られていなかつた。
ユニツトの電源が投入されている状態でバブルメ
モリカセツトの着脱が可能であることが望ましい
が、このような状態ではホルダーユニツトのコネ
クタのピンには電圧が印加された状態であり、こ
のままで着脱するとバブルメモリカセツトの誤動
作、記憶の消失、および、ホルダーユニツト側の
ピンとバブルメモリカセツト側のピンとの間で生
ずる微小な放電により両ピンの表面を荒し、接触
不良の原因となる。しかしながら従来このような
問題に対する対策は取られていなかつた。
(4) 考案の目的
本考案は前記のようなバブルメモリカセツトの
誤動作、記憶の消失、およびコネクタのピンの表
命荒れを防ぎ、ホルダーユニツトの電源が投入状
態のままでバブルメモリカセツトを着脱出来るよ
うにするものである。
誤動作、記憶の消失、およびコネクタのピンの表
命荒れを防ぎ、ホルダーユニツトの電源が投入状
態のままでバブルメモリカセツトを着脱出来るよ
うにするものである。
(5) 考案の構成
本考案はホルダーユニツト内に少なくともバブ
ルメモリカセツトの挿入状態を検出するスイツチ
と、バブルメモリカセツトに電源電圧を印加する
リレーまたは半導体スイツチング素子を設け、バ
ブルメモリカセツトがホルダーユニツト内の規定
挿入位置に挿入されてコネクタ接続された際に、
前記スイツチが動作し、且つ該スイツチ動作によ
る電気信号によつて前記リレーまたは半導体スイ
ツチング素子が作動して、コネクタ接続状態のバ
ブルメモリカセツトに電源電圧を印加するバブル
メモリカセツトのホルダーユニツトを特徴として
いる。
ルメモリカセツトの挿入状態を検出するスイツチ
と、バブルメモリカセツトに電源電圧を印加する
リレーまたは半導体スイツチング素子を設け、バ
ブルメモリカセツトがホルダーユニツト内の規定
挿入位置に挿入されてコネクタ接続された際に、
前記スイツチが動作し、且つ該スイツチ動作によ
る電気信号によつて前記リレーまたは半導体スイ
ツチング素子が作動して、コネクタ接続状態のバ
ブルメモリカセツトに電源電圧を印加するバブル
メモリカセツトのホルダーユニツトを特徴として
いる。
(6) 考案の実施例
第１図は本考案の一実施例を示す図で、ホルダ
ーユニツト１に取り付けられたコネクタ２にバブ
ルメモリカセツト３のコネクタを挿入し、両コネ
クタのピン同士が完全に接続された規定挿入位置
でマイクロスイツチ４の接点が閉じ、リレー５が
リレー電源VRによつて作動し、バブルメモリカ
セツト用の電源V1，V2，V3をバブルメモリカセ
ツト３に印加する。
ーユニツト１に取り付けられたコネクタ２にバブ
ルメモリカセツト３のコネクタを挿入し、両コネ
クタのピン同士が完全に接続された規定挿入位置
でマイクロスイツチ４の接点が閉じ、リレー５が
リレー電源VRによつて作動し、バブルメモリカ
セツト用の電源V1，V2，V3をバブルメモリカセ
ツト３に印加する。
なお、前記実施例ではリレーを用いているが、
これの代りに半導体スイツチング素子を用いても
よい。
これの代りに半導体スイツチング素子を用いても
よい。
(7) 考案の効果
本考案によればバブルメモリカセツトの電源用
コネクターピンが完全な接続状態になつて初めて
電源電圧が印加されるのでバブルメモリカセツト
の誤動作、記憶の消失、および、コネクターピン
の表面荒れを防ぐことが出来る。バブルメモリカ
セツトを引き抜くときも前記の挿入の場合と同じ
効果持ち、ホルダーユニツトが動作状態のままで
バブルメモリカセツトの着脱が可能となる。
コネクターピンが完全な接続状態になつて初めて
電源電圧が印加されるのでバブルメモリカセツト
の誤動作、記憶の消失、および、コネクターピン
の表面荒れを防ぐことが出来る。バブルメモリカ
セツトを引き抜くときも前記の挿入の場合と同じ
効果持ち、ホルダーユニツトが動作状態のままで
バブルメモリカセツトの着脱が可能となる。
第１図は本考案の実施例を示す図で、１はホル
ダーユニツト、２はコネクタ、３はバブルメモリ
カセツト、４はマイクロスイツチ、５はリレーで
ある。また、V1，V2，V3はバブルメモリカセツ
ト用の電源、VRはリレー用の電源である。
ダーユニツト、２はコネクタ、３はバブルメモリ
カセツト、４はマイクロスイツチ、５はリレーで
ある。また、V1，V2，V3はバブルメモリカセツ
ト用の電源、VRはリレー用の電源である。
Claims (1)
- 【実用新案登録請求の範囲】 バブルメモリチツプを内蔵するバブルメモリカ
セツトと、コネクタを介して接続され、該バブル
メモリカセツトを制御する回路を含むホルダーユ
ニツトから成るバブルメモリカセツト装置におい
て、 前記ホルダーユニツト内に少なくとも前記バブ
ルメモリカセツトの挿入状態を検出するスイツチ
と、前記バブルメモリカセツトに電源電圧を印加
するリレーまたは半導体スイツチング素子を設
け、 前記バブルメモリカセツトが前記ホルダーユニ
ツト内の規定挿入位置に挿入されてコネクタ接続
された際に前記スイツチが動作し、且つ該スイツ
チ動作による電気信号によつて前記リレーまたは
半導体スイツチング素子が作動して、コネクタ接
続状態の前記バブルメモリカセツトに前記電源電
圧を印加することを特徴としたバブルメモリカセ
ツトのホルダーユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115382U JPS58183700U (ja) | 1982-06-01 | 1982-06-01 | バブルメモリカセツトのホルダ−ユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115382U JPS58183700U (ja) | 1982-06-01 | 1982-06-01 | バブルメモリカセツトのホルダ−ユニツト |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58183700U JPS58183700U (ja) | 1983-12-07 |
| JPS639919Y2 true JPS639919Y2 (ja) | 1988-03-24 |
Family
ID=30090274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115382U Granted JPS58183700U (ja) | 1982-06-01 | 1982-06-01 | バブルメモリカセツトのホルダ−ユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58183700U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216193A (ja) * | 1985-02-14 | 1986-09-25 | Fujitsu Ltd | カセツト式磁気バブルメモリ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128264A (ja) * | 1973-04-12 | 1974-12-09 | ||
| JPS5027692A (ja) * | 1973-05-31 | 1975-03-20 | ||
| JPS5880178A (ja) * | 1981-11-02 | 1983-05-14 | Fujitsu Ltd | 磁気バブルメモリ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264516U (ja) * | 1975-11-07 | 1977-05-12 | ||
| JPS6013115Y2 (ja) * | 1977-05-13 | 1985-04-26 | 富士通株式会社 | 磁気バブルを使用したカセツト型記憶装置 |
-
1982
- 1982-06-01 JP JP8115382U patent/JPS58183700U/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128264A (ja) * | 1973-04-12 | 1974-12-09 | ||
| JPS5027692A (ja) * | 1973-05-31 | 1975-03-20 | ||
| JPS5880178A (ja) * | 1981-11-02 | 1983-05-14 | Fujitsu Ltd | 磁気バブルメモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58183700U (ja) | 1983-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083215A3 (en) | Signal and power applying circuitry for memory cassettes | |
| JPS639919Y2 (ja) | ||
| JPS6245633B2 (ja) | ||
| JPS6087001U (ja) | 制御回路のバツクアツプ電源回路 | |
| JPS6235200Y2 (ja) | ||
| JPS58176253U (ja) | 磁気記録再生装置 | |
| JPS5932044Y2 (ja) | 磁気記録再生装置 | |
| JPS6352367A (ja) | デイスク装置の記録媒体保護装置 | |
| JPS6025341U (ja) | 電子ユニットのラツシュ電流防止回路 | |
| JPH0690661B2 (ja) | 電子記憶処理装置 | |
| JPS603936U (ja) | テ−プレコ−ダ−の一時停止装置 | |
| JPS5814261U (ja) | 磁気テ−プ走行装置 | |
| JPS60243813A (ja) | 永久磁石消去ヘツド | |
| JPS58190900U (ja) | バブルメモリカセツト装置 | |
| JPS61452U (ja) | 偏平型電動機 | |
| JPS6031736U (ja) | 磁気テ−プの記録／再生装置 | |
| JPS60195713A (ja) | 消磁器 | |
| JPS6042285U (ja) | 交直電源切換装置 | |
| JPS5941095U (ja) | 直流モ−タの駆動回路 | |
| JPS5878992U (ja) | 織機の停止装置 | |
| JPH0559649U (ja) | 記録再生装置 | |
| JPS5830934U (ja) | ヘッドシフト機構 | |
| JPS60183864U (ja) | 回転検出装置の導通不良除去回路 | |
| JPS58180685U (ja) | 電気機器の可動部分固定装置 | |
| JPS58145034U (ja) | 電動機器における停電検知装置 |