JPS63969B2 - - Google Patents

Info

Publication number
JPS63969B2
JPS63969B2 JP18223883A JP18223883A JPS63969B2 JP S63969 B2 JPS63969 B2 JP S63969B2 JP 18223883 A JP18223883 A JP 18223883A JP 18223883 A JP18223883 A JP 18223883A JP S63969 B2 JPS63969 B2 JP S63969B2
Authority
JP
Japan
Prior art keywords
connection
data
connection data
address
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18223883A
Other languages
English (en)
Other versions
JPS6074829A (ja
Inventor
Tsuneji Yano
Noryuki Ando
Yoshuki Ogiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18223883A priority Critical patent/JPS6074829A/ja
Publication of JPS6074829A publication Critical patent/JPS6074829A/ja
Publication of JPS63969B2 publication Critical patent/JPS63969B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/24Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は、接続データ参照方式、特に電話中継
局の同期端局装置等における通信回線の回線設定
において、伝送路を構成する複数のチヤネルの接
続データを参照する方式に関するものである。
(B) 従来技術とその問題点 電話中継局における同期端局装置において、伝
送路を構成する複数のチヤネルの1対1接続を制
御するためには、第1図に示すように、キーボー
ド・デイスプレイ1により人間が回線設定の接続
データを制御装置2の接続データメモリ3に送つ
ておき、制御装置2はメモリ3の接続データを参
照して同期端局装置4におけるチヤネル間の接続
を指示している。制御装置2は接続データメモリ
3の接続データを参照しながら回線設定を行う
が、従来の接続データ参照方式には、(i)無条件に
接続データメモリの全データを参照する方式と、
(ii)参照済みの回線に関するチヤネルに対して参照
済みであるという状態を接続データメモリに記憶
しておき、この状態を参照することにより、参照
済みのチヤネルについては接続データを参照する
ことなく、未参照のチヤネルのみについて接続デ
ータを参照する方式とがある。前者は、同一チヤ
ネルについて2回参照即ち2重参照を行うため動
作時間が増加する欠点があり、後者は、未参照/
参照済みを記憶するメモリ・エリアが必要となり
装置規模がチヤネル数に比例して増大するという
欠点がある。この後者の接続データ参照方式を、
第2図に基づいてさらに詳しく説明する。この従
来方式では、接続データメモリ3は、キーボー
ド・デイスプレイ1によつて入力された接続デー
タを記憶する接続先データ・フアイル5とチヤネ
ルの未参照/参照済みを記憶するステータス・フ
アイル6とを有しており、各アドレス毎に1つの
接続先データと1つの未参照/参照済みデータ
(以下、ステータス・データという)を格納して
いる。
第1図の同期端局装置4において、N個のチヤ
ネルが接続されるものとし、これらチヤネルに図
示のように一連の通し番号1,2,3……Nがそ
れぞれ割付けられているものとする。また、同期
端局装置において、チヤネル1とチヤネル2、チ
ヤネル3とチヤネル6、チヤネル5とチヤネル
4、チヤネル7とチヤネルN,……を接続するも
のとすれば、接続データメモリ3の接続先デー
タ・フアイル5の内容は、アドレス1から順に
2,1,6,5,4,3,N……7となる。即
ち、接続データメモリ3においては、アドレスを
接続元のチヤネルに割付けられた通し番号に対応
させ、アドレスとこのアドレスの接続先データと
によつて1対1の接続状態を示す接続データを構
成している。
第2図図示のこの従来の接続データ参照方式
は、さらに制御回路7を具えており、この制御回
路は、接続データメモリ3の読取り/書込みおよ
び接続データの出力を制御する。
この従来の接続データ参照方式の動作を、以下
に説明する。
(1) まず、制御回路7は、ステータスデータ・ラ
イン8を経て、全アドレスのステータス・フア
イルへ未参照状態を示すデータ“0”を書込
む。
(2) 次に、制御回路7はアドレス・ライン9にア
ドレス1を出力して、接続データメモリ3のア
ドレス1のステータス・データを読取る。制御
回路7は、その内容が“0”であれば、アドレ
ス1のステータス・フアイル6に参照済み状態
を示すデータ“1”を書込み、また内容が
“1”であればアドレス・ライン9に次のアド
レスこの場合アドレス2を出力させる。上記設
定から、アドレス1のステータス・フアイル6
の内容は“0”であり、制御回路7はアドレス
1のステータス・フアイルの内容を未参照デー
タ“0”から参照済みデータ“1”に書換える
こととなる。
(3) 次に、制御回路7は、当該接続先データ・ラ
イン10を経て送られているアドレス1の接続
先データ“2”を読取り、アドレス“1”と接
続先データ“2”とを接続データとして接続デ
ータ・ライン11から出力する。この接続デー
タはチヤネル1をチヤネル2に接続することを
示しており、第1図の同期端局装置4に送られ
る。
(4) 次に、制御回路7はアドレス1の接続先デー
タ“2”をアドレス・ライン9に出力し、アド
レス2のステータス・テーブルに参照済みデー
タ“1”を書込む。
以上の処理は、接続データメモリ3から、チ
ヤネル1(接続元)からチヤネル2(接続先)
への接続データを参照してこれを出力すると共
に、ステータス・フアイル6に参照済みである
ことを書込み、逆方向接続であるチヤネル2
(接続元)からチヤネル1(接続元)への接続
データをも参照済みであるとして、ステータ
ス・フアイル6に参照済みを書込むステツプで
ある。その後、接続データメモリ3のアドレス
2のデータの処理に移る。
(5) 制御回路7はアドレス・ライン9にアドレス
2を出力して、接続データメモリ3のアドレス
2のステータス・データを読取る。このデータ
は既に“1”であるから、制御回路7はチヤネ
ル1とチヤネル2との間の接続は参照済みであ
ると判断して、接続データを出力せず、上述の
如く次のアドレス3の処理に移る。
制御回路7は、接続データメモリ3の全アド
レスに対し、上述の動作を繰返し行い、接続デ
ータ、即ちチヤネル1と2、チヤネル3と6、
チヤネル5と4、チヤネル7とN……がそれぞ
れ接続されることを示すN/2個のデータを発
生する。
しかし、この従来の接続データ参照方式は、
前述したように、未参照/参照済みのデータを
記憶するメモリ・エリアが必要となり、装置規
模がチヤネル数に比例して増大するという欠点
がある。
(C) 発明の目的と構成 本発明の目的は、同一チヤネルの2重参照を防
止することにより接続データを高速で参照するこ
とができ、しかも未参照/参照済み状態を記憶す
るメモリ・フアイルを必要とすることのない接続
データ参照方式を提供することにある。
本発明は、一連の通し番号に置換できる識別番
号を割付けたN個のチヤネル間の1対1の接続状
態を示すN個の接続データを記憶する接続データ
メモリ部と、このメモリ部の前記接続データのう
ちN/2個を参照してこれら接続データを出力す
る出力回路部とを具える接続データ参照方式にお
いて、前記出力回路部が1個の接続データを構成
する接続元のチヤネルに対応する通し番号とこの
チヤネルに接続される接続先のチヤネルに対応す
る通し番号との大きさを順次比較する比較部と、
この比較部の比較結果に基づいて前記接続データ
を参照するか否かを決定する回路部とを具えるこ
とを特徴とするものである。
(D) 発明の実施例 第3図は、本発明接続データ参照方式の一実施
例を示す図である。この方式によれば、第2図に
示す従来方式と同様に複数個例えばN個のチヤネ
ルに一連の通し番号を割付ける。本実施例では、
第1図に示すと同様に一連の通し番号を1,2,
3……Nとする。
この接続データ参照方式は、接続先データ・フ
アイル12のみを有する接続データメモリ13を
具えており、各アドレス毎に1つの接続先データ
を格納している。N個のチヤネルにおいて、チヤ
ネル1と2、チヤネル3と6、チヤネル5と4、
チヤネル7とN……が接続されるものとすれば、
接続先データ・フアイル12の内容は、アドレス
1から順に2,1,6,5,4,3,N……7と
なる。即ち、接続データメモリ13においては、
アドレスの番号を接続元のチヤネルに割付けられ
た通し番号に対応させ、アドレスとこのアドレス
の接続元データとによつて1対1の接続状態を示
す接続データを構成している。本実施例では、接
続データメモリ13へのアドレツシングは、アド
レス・ライン14を経てカウンタ15により行
う。
このデータ参照方式は、さらに接続元のチヤネ
ルに対応する通し番号とこのチヤネルに接続され
る接続先のチヤネルに対応する通し番号との大き
さを比較するコンパレータ16と、このコンパレ
ータにおける比較結果に基づいて接続データを出
力するか否かを決定するバツフア17とを具えて
いる。
以上の構成のデータ参照方式の動作を以下に説
明する。
(1) まず、カウンタ15が、アドレス・ライン1
4を経て、アドレス1を接続データメモリ13
に供給してアクセスすると共に、コンパレータ
16およびバツフア17に供給する。接続デー
タメモリ13は、アドレス1における接続先デ
ータ・フアイル12のデータ“2”を、接続デ
ータ・ライン18を経て、コンパレータ16お
よびバツフア17に供給する。
(2) コンパレータ16では、カウンタ15から供
給されるアドレス“1”、即ち接続元のチヤネ
ル1に割付けられた通し番号“1”と、接続デ
ータメモリ13から供給されたデータ“2”、
即ち接続先のチヤネル2に割付けられた通し番
号“2”とを比較する。比較結果は、制御ライ
ン19を経て、バツフア17に送られる。
(3) バツフア17は、コンパレータ16における
比較において、接続データメモリ13から供給
されたデータがカウンタ15から供給されたア
ドレスよりも大きいときに接続データを接続デ
ータ出力ライン20へ出力し、逆の場合には接
続データを出力しないことを決定する。この場
合、接続データメモリ13から供給されたデー
タ“2”はカウンタ15より供給されたアドレ
ス“1”よりも大きいから、バツフア17は接
続データを出力する。
(4) バツフア17は、アドレス“1”と接続先デ
ータ“2”とを接続データとして参照し、接続
データ出力ライン20から出力させる。この接
続データは、チヤネル1をチヤネル2に接続す
ることを示している。
(5) 次に、カウンタ15が次のアドレス2を接続
データメモリ13に供給してアクセスすると共
に、コンパレータ16およびバツフア17に供
給する。接続データメモリ13は、アドレス2
における接続先データ・フアイル12のデータ
“1”をコンパレータ16およびバツフア17
に供給する。
(6) コンパレータ16では、カウンタ15から供
給されるアドレス“2”と接続データメモリ1
3から供給されるデータ“1”とを比較して、
データ“1”がアドレス“2”より小さいと判
断し、比較結果をバツフア17に送る。
(7) バツフア17は、アドレス“2”とデータ
“1”とから構成される接続データを出力しな
い。その理由は、この接続データは、チヤネル
2をチヤネル1に接続することを示すものであ
り、即ち、チヤネル1をチヤネル2に接続する
データは参照済みであり、逆方向の接続データ
を必要としないからである。
以上の処理動作を、順次、アドレス3、アドレ
ス4……アドレスNと行つて、バツフア17から
N/2個の接続データを出力することとなる。こ
れは、1対1の接続状態を示すN個の接続データ
のうち半分の接続データは、逆方向の接続状態を
示すものであり、参照する必要がないからであ
る。
以上の実施例では、アドレス自体を、接続デー
タの一部を構成するものとして用いたが、1対1
の接続状態を示す接続データそのものを接続デー
タメモリに記憶させることもできることは明らか
である。
また、前記実施例では複数のチヤネルに一連の
通し番号を直接割付けているが、一連の通し番号
に置換できる識別番号を割付けて、これら識別番
号を一連の通し番号に置換した後に、これら通し
番号をチヤネルに対応させて処理することも可能
である。そして、一連の通し番号を直接割付ける
ことは、一連の通し番号に置換できる識別番号を
割付けるという概念の中に含まれることは明らか
である。
(E) 発明の効果 上述したところから明らかなように、本発明に
よれば、各チヤネルに対応する通し番号を比較す
ることにより接続データの2重参照を防止するこ
とができるので動作時間を短くすることができ、
したがつて接続データを高速で参照することがで
きる。さらには、ステータス・データ用のメモ
リ・エリアを必要としないので装置規模を小さく
することが可能となる。
【図面の簡単な説明】
第1図は同期端局装置システムを示すブロツク
図、第2図は従来の接続データ参照方式を示すブ
ロツク図、第3図は本発明接続データ参照方式を
示すブロツク図である。 図中、12は接続先データ・フアイル、13は
接続データメモリ、14はアドレス・ライン、1
5はカウンタ、16はコンパレータ、17はバツ
フア、18は接続データ・ライン、19は制御ラ
イン、20は接続データ出力ラインをそれぞれ示
す。

Claims (1)

    【特許請求の範囲】
  1. 1 一連の通し番号に置換できる識別番号を割付
    けたN個のチヤネル間の1対1の接続状態を示す
    N個の接続データを記憶する接続データメモリ部
    と、このメモリ部の前記接続データのうちN/2
    個を参照してこれら接続データを出力する出力回
    路部とを具える接続データ参照方式において、前
    記出力回路部が1個の接続データを構成する接続
    元のチヤネルに対応する通し番号とこのチヤネル
    に接続される接続先のチヤネルに対応する通し番
    号との大きさを順次比較する比較部と、この比較
    部の比較結果に基づいて前記接続データを参照す
    るか否かを決定する回路部とを具えることを特徴
    とする接続データ参照方式。
JP18223883A 1983-09-30 1983-09-30 接続デ−タ参照方式 Granted JPS6074829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18223883A JPS6074829A (ja) 1983-09-30 1983-09-30 接続デ−タ参照方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18223883A JPS6074829A (ja) 1983-09-30 1983-09-30 接続デ−タ参照方式

Publications (2)

Publication Number Publication Date
JPS6074829A JPS6074829A (ja) 1985-04-27
JPS63969B2 true JPS63969B2 (ja) 1988-01-09

Family

ID=16114755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18223883A Granted JPS6074829A (ja) 1983-09-30 1983-09-30 接続デ−タ参照方式

Country Status (1)

Country Link
JP (1) JPS6074829A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4253749A1 (en) 2022-03-31 2023-10-04 Suzuki Motor Corporation Egr device for internal combustion engine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4253749A1 (en) 2022-03-31 2023-10-04 Suzuki Motor Corporation Egr device for internal combustion engine

Also Published As

Publication number Publication date
JPS6074829A (ja) 1985-04-27

Similar Documents

Publication Publication Date Title
US6148305A (en) Data processing method for use with a coupling facility
JPS63969B2 (ja)
GB2221066A (en) Address translation for I/O controller
JPH0225579B2 (ja)
JPH0715670B2 (ja) デ−タ処理装置
JPH06224918A (ja) Lan間接続装置
JPH0323026B2 (ja)
JPS5985561A (ja) フアイル制御装置
JPS61216002A (ja) プロセス制御装置
JP2758768B2 (ja) 二重化記憶装置
JP3265026B2 (ja) 入出力データ交換方式
JPH0668044A (ja) 分散システムのネットワーク利用ファイル共有方法
HUT58173A (en) Packet switch and quick packet switch to voice and data signals
JP2894395B2 (ja) 映像信号切替装置
JP3537576B2 (ja) スイッチングハブ
JPH0460740A (ja) ネットワークシステム
JPS6186859A (ja) バス選択装置
JPH11219492A (ja) 制御信号発生器を有する移動無線機
JPS60193064A (ja) アドレス情報発生回路
JPH05268269A (ja) ブロック化装置
JPH03231539A (ja) 共有メモリ型パケツトスイツチ
JPH04269037A (ja) パケット情報カウンタ
JPH05225007A (ja) 大容量データ入出力装置
JPS62292043A (ja) パケツト・マルチキヤスト通信方式
JPS63153655A (ja) メモリアクセス制御方式