JPS63960B2 - - Google Patents

Info

Publication number
JPS63960B2
JPS63960B2 JP54165930A JP16593079A JPS63960B2 JP S63960 B2 JPS63960 B2 JP S63960B2 JP 54165930 A JP54165930 A JP 54165930A JP 16593079 A JP16593079 A JP 16593079A JP S63960 B2 JPS63960 B2 JP S63960B2
Authority
JP
Japan
Prior art keywords
circuit
wiring pattern
board
semiconductor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54165930A
Other languages
English (en)
Other versions
JPS5688398A (en
Inventor
Mitsuo Oosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16593079A priority Critical patent/JPS5688398A/ja
Publication of JPS5688398A publication Critical patent/JPS5688398A/ja
Publication of JPS63960B2 publication Critical patent/JPS63960B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 本発明は回路基板に回路部品をマウントするよ
うにした混成集積回路の製造方法に関する。
電子機器において使用する回路を得るために、
所定の配線パターンが形成された回路基板にチツ
プ状の部品をマウントすることが従来より行なわ
れている。このような回路は一般に混成集積回路
と呼ばれており、各種のチツプ状をなす部品を接
着用樹脂によつて基板上に仮止めし、次いでこの
部品の電極と基板の配線パターンとを電気的に接
続するようにしている。
ところがこのような方法によつてトランジスタ
をマウントする場合には、回路基板が例えばフエ
ノール樹脂やエポキシ樹脂のような熱放散係数の
低い材料から構成されているために、出力の大き
なトランジスタを用いることができない。またト
ランジスタと回路基板との接着が十分でなく、ト
ランジスタが半田デイツプの際に脱落する事故が
発生し易い。また接着用樹脂の硬化に時間を要
し、しかも硬化に熱を利用するために、この熱に
よつて配線パターンを構成する銅はくの酸化が促
されるとともに、上記熱によつて一たん接着用樹
脂が流動化してトランジスタが回路基板上で移動
し易い。またトランジスタは電極が3つ以上あ
り、形状も他の回路部品と異るために、自動マウ
ントが難しく、しかもマウント位置の精度を高め
難いという欠陥がある。またチツプ状のトランジ
スタの電極を構成するリードは前もつてフオーミ
ングしておかないと、配線パターンと密着せず、
半田付け性が悪い。また半田ごてがマウントした
トランジスタの下に入り難いために交換や修理が
困難である。
本発明はこのような問題点に鑑みてなされたも
のであつて、回路部品あるいは半導体装置の上下
の端面のうちの一方の端面から複数のリードを略
水平に導出し、回路基板に前記回路部品あるいは
半導体装置の外周囲部分と略同一形状の内周囲部
分を有する開口を設けると共にこの回路基板の上
下両面のうちの少なくとも一方の面に配線パター
ンを設け、前記開口に前記回路部品あるいは半導
体装置を嵌め込んで前記リードを前記配線パター
ンに対向させかつ前記回路部品あるいは半導体装
置の前記一方の端面と前記回路基板の配線パター
ンが設けられた前記面とをほぼ面一になし、他の
回路部品を仮止めするための接着用樹脂を前記回
路基板に印刷により塗布する際に、この接着用樹
脂を前記回路部品あるいは半導体装置の前記一方
の端面と前記回路基板の配線パターンが設けられ
た前記面とにまたがるように塗布して前記回路部
品あるいは半導体装置を前記回路基板に固定し、
次いで前記他の回路部品を前記配線パターンに半
田付けにより電気的に接続すると共に、前記リー
ドを前記配線パターンに半田付けにより電気的に
接続するように構成したことを特徴とする混成集
積回路の製造方法に係るものである。
以下本発明の一実施例を図面につき説明する。
第1図はこの実施例に係る工程の全体の概略を
示すものであつて、主基板1は安価であつて、し
かも加工性に優れたフエノール樹脂あるいはエポ
キシ樹脂等の材料によつて作られる。この主基板
1の表面には銅はく2が接着される。この銅はく
2は次の工程で化学エツチング処理されて、従来
公知の如く基板1上に配線パターン3が形成され
る。次いでこの基板1の表面には印刷によつてソ
ルダマスク層4が形成され、あるいはプリフラツ
クス処理が行なわれる。なおソルダマスク層4の
形成およびプリフラツクス処理は後述の副基板を
主基板1に複合する工程の後に行つてもよい。次
にこの基板1には外形加工および穴加工がプレス
の方法によつて行なわれ、チツプ状トランジスタ
を複合するための小さな開口5および副基板を複
合するための大きな開口6がそれぞれ形成され、
これによつて主基板1が得られる。
主基板1の小さな開口5にはチツプ状トランジ
スタ7が直接嵌め込まれ、また大きな開口6に
は、ヒートシンクを兼ねるアルミニウム製の副基
板8が嵌め込まれるようになつている。このアル
ミニウム製の副基板8は導電性であるために、第
1図に示すように、まず絶縁材、例えば高分子フ
イルム9がその表面に接着層を介して接着され、
次いでこの高分子フイルムの表面9にはさらに別
の接着層を介して銅はく10が接着される。そし
てこの銅はく10を化学エツチングして配線パタ
ーン11を形成する。この後に主基板1の製造の
場合と同様に、副基板8についてもソルダレジス
ト層12を形成し、あるいはプリフラツクス処理
を行い、次いで外形加工および抜穴加工を同時に
行う。これによつて副基板8は上記主基板1の大
きな開口6と同じ形状にその外形が加工されると
ともに、小さな開口13が形成される。この開口
13には発熱する出力の大きなトランジスタ14
が嵌め込まれるようになつている。なお上記副基
板8は、主基板1の大きな開口6に無理に嵌め込
まれて開口6内に保持されるように、その外形の
大きさは開口6の大きさと同じかこれよりやや大
きめになされている。そしてこの副基板8はこの
開口6への無理な嵌め込みに堪えうるように上記
のようにアルミニウム製とされ、主基板1よりも
機械的強度を強くされている。また上記副基板8
は主基板1と同じく、例えば1.6mmの厚さになつ
ている。
上記トランジスタ7および14の外周囲部分は
それぞれ第2図に示すように、ほぼ円板状に構成
されており、しかもこの円板の厚さは上記主基板
1および副基板8の厚さと同じく、例えば1.6mm
の厚さにトランスフアモールド成形されたもので
ある。さらにこれらのチツプ状トランジスタ7,
14の4本のリード15は、トランジスタ7,1
4の上端面から略水平に導出されている。そして
上記主基板1の開口5および副基板8の開口13
の内周囲部分は上記トランジスタ7,14の外周
囲部分の形状に対応して円形とされ、しかもそれ
ぞれ上記トランジスタ7および14の直径と等し
い直径を有している。従つてこのチツプ状のトラ
ンジスタ7および14はそれぞれ主基板1の開口
5および副基板8の開口13に嵌め込まれて、こ
れらの基板1または8と複合されることになる。
この際、上記リード15はトランジスタ7,14
の上端面から水平に導出されているので、トラン
ジスタ7,14が開口5,13に嵌め込まれてリ
ード15が配線パターン3,11に対接される
と、トランジスタ7,14の上端面と基板1,8
の上面とは第3図に示すようにほぼ面一となる。
なおトランジスタ7,14の外周面に緩やかな
傾斜を設けて円錐台状にするとともに、対応する
基板1,8の開口5,13にもその内周面に傾斜
を形成し、トランジスタ7,14の開口5,13
への嵌め込みを容易にしてもよい。あるいはトラ
ンジスタ7,14の開口5,13への挿入方向側
の先端のエツジの部分を面取りし、あるいは所定
の曲率を有する曲面にして、嵌め込みを容易にし
てもよい。あるいはまたトランジスタ7,14の
開口5,13に対する円周方向の位置規制を行う
ために、このトランジスタ7,14の外周面に凹
部または凸部を形成するとともに、開口5,13
の内周面にこれと対応する凸部または凹部を形成
するようにしてもよい。
以上のようにしてトランジスタ7が直接嵌め込
まれ、あるいはトランジスタ14を保持している
副基板8が嵌め込まれて主基板1に複合された複
合基板16には第1図に示すように、その表面に
接着用樹脂17の印刷が行なわれる。この樹脂1
7の印刷は、複合基板16の表面にチツプ状の部
品を接着するために行なうものであつて、例えば
シルクスクリーン印刷の手法によつて行なわれ、
複合基板16の表面の所定位置には300μm〜
400μmの樹脂層17が形成される。
そしてこの印刷の際に、第3図に示すように、
トランジスタ7と主基板1との接合部に両者にま
たがるように樹脂17が上記印刷によつて同時に
塗布される。同様にトランジスタ14と副基板8
との接合部にも樹脂17が塗布される。これらの
樹脂17は上述の如く300μm〜400μmの厚さを有
し、これによつてトランジスタ7,14はそれぞ
れ基板1,8に強固に結合されることになる。さ
らに上記樹脂17の印刷の際に、特に第4図に示
すように、主基板1と副基板8との接合部にも、
両者にまたがるように樹脂17が塗布される。従
つてこの樹脂17によつて副基板8は主基板1に
強固に結合されることになる。
スクリーン印刷によつて樹脂層17が形成され
た複合基板16上には、この後にチツプ状部品1
8がマウントされる。このチツプ状部品18のマ
ウントは、例えばチツプ状部品配列装置によつて
チツプ状部品18をテンプレート上の所定の位置
に配置しておき、この上に接着用樹脂17が塗布
された複合基板16をテンプレートと重ね合せ、
両者を互に加圧するとともに上下を反転させ、テ
ンプレートを静かに取去ることによつて行なわれ
る。これによつてチツプ状部品18は第1図に示
すように複合基板16上に、樹脂17の粘着力に
よつて保持される。
しかしこの段階ではまだ接着用樹脂17は硬化
していないので、チツプ状部品18が保持されて
いる複合基板16をまず光硬化炉に導き、樹脂1
7の表面を硬化させ、次いで熱硬化炉に導いて樹
脂17を内部まで硬化させる。これによつてチツ
プ状部品品18は複合基板16上に完全に仮止め
されることになる。さらに光硬化炉および熱硬化
炉における樹脂17の硬化によつて、同時にトラ
ンジスタ7,14と基板1,8との接合部に塗布
された樹脂17(第3図参照)および主基板1と
副基板8との接合部に塗布された樹脂17(第4
図参照)も硬化され、トランジスタ7,14およ
び副基板8は強固に結合されることになる。従つ
てトランジスタ7,14あるいは副基板8を結合
するために特別な工程を設けることなく、チツプ
状部品18を仮止めするための工程を利用してこ
れらの固定を行うことができ、工程の数が増える
ことはない。
またトランジスタ7,14および副基板8を固
定するための樹脂層17は複合基板16の表面に
露出して形成されているために、まず紫外線によ
つてその外表面が硬化され、次いで熱によつて内
部が硬化される。従つていきなり熱を加えるとき
における樹脂17の流動化が効果的に防止でき、
また全体の硬化時間を短縮できるために、配線パ
ターン3,11を構成する銅はくが酸化すること
もない。
この後に必要があれば、第1図に示すように、
複合基板16のチツプ状部品18がマウントされ
ている面とは反対側の面に、リードを有する部品
19がマウントされる。なおこのリード付き部品
19のマウントは必ずしも必要ではなく、チツプ
状部品18のみによつても、混成集積回路を構成
することが可態である。
この後に複合基板16は自動半田デイツプ槽2
1に導かれ、チツプ状部品18がマウントされて
いる面を半田浴に対向させながら、半田付けを行
う。これによつてチツプ状部品18の電極は複合
基板16の配線パターン3,11と半田20によ
つて結合されることになる。またリード付き部品
19のリードも半田20によつて配線パターン3
と電気的、機械的に結合されることになる。
さらにこの半田デイツプの工程において、上記
トランジスタ7および14のリード15は第5図
および第6図に示すように、主基板1の配線パタ
ーン3および副基板8の配線パターン11と半田
20によつてそれぞれ電気的に接続されることに
なる。また第7図に示すように主基板1の配線パ
ターン3と副基板8の配線パターン11とも、上
記半田デイツプの工程において半田20によつて
電気的に接続されることになる。従つてこの工程
によると、主基板1あるいは副基板8に嵌め込ま
れたトランジスタ7,14を対応する配線パター
ン3,11と電気的に接続するために、特別な工
程を追加することなく、チツプ状部品18の半田
デイツプ工程を利用することができ、工程の数が
増えることはない。そして以上の工程によつて、
第1図に示すように混成集積回路が得られる。
なお複合基板16に嵌め込まれて固定されてい
るトランジスタ7,14の内、ヒートシンクを兼
ねているアルミニウム製の副基板8に嵌め込まれ
ているトランジスタ14は出力の大きなパワート
ランジスタであつて、第7図に示すように、銅ま
たはアルミナセラミツクから成るヘツダ22を具
備しており、リード15とは反対側の端面に固着
されている。しかもこのトランジスタ14は副基
板8の開口13に精度良く嵌合されているので、
ヘツダ22の外周面はアルミニウム基板8の開口
13の内周面と接触している。従つてこのトラン
ジスタ14で発生した熱はヘツダ22を経てアル
ミニウム製の副基板8に伝導され、さらにアルミ
ニウム製の副基板8から空気中に放散されること
になる。従つて出力の大きなトランジスタを使用
することができ、しかもヒートシンクを設ける必
要がない。従つてこの混成集積回路上にパワーア
ンプ等の出力の大きな回路を形成することも可能
となる。なおトランジスタ14と副基板8の開口
13との間に隙間が生じてヘツダ22から副基板
8への熱の伝導が妨げられるような場合には、こ
の隙間にシリコンパウンド等の熱伝導率の良い充
填剤を満すとよい。
以上本発明を実施例につき述べたが、本発明は
上記実施例によつて限定されることなく、本発明
の技術思想に基いて各種変更が可能である。
例えば上記実施例においては、主基板1および
副基板8にトランジスタ7,14を嵌め込んで複
合するようにしているが、トランジスタの代り
に、例えばLSIのような半導体装置のチツプを嵌
め込むようにしてもよい。また複合されるトラン
ジスタあるいは半導体の形状も、円板状のものに
限られることなく、長方形の板状体その他各種の
形状に変更可能である。
以上に述べたように本発明は、回路部品あるい
は半導体装置を回路基板に形成された開口に嵌め
込んで複合するようにしたものであるから、複合
された回路基板も平坦な形状を維持しており、こ
の上にチツプ状の回路部品をマウントすることが
できる。すなわち本発明は混成集積回路の製造プ
ロセスに組込まれ得るものである。
また本発明によると、他の回路部品を仮止めす
るための接着用樹脂を回路基板に印刷により塗布
する際に、その接着用樹脂により回路部品あるい
は半導体装置の回路基板への固定が同時に行われ
る。従つて回路基板に複合される回路部品あるい
は半導体装置の固定のための工程が他の回路部品
の仮止め工程と兼用される。そして回路部品ある
いは半導体装置のリードの配線パターンへの電気
的接続も他の回路部品の配線パターンへの半田付
け工程で同時に行うことができるので、回路基板
に複合される回路部品あるいは半導体装置の固定
および配線パターンへの電気的接続のための新た
な工程が追加されることはなく、混成集積回路の
製造工程が複雑になることはない。
さらに、回路部品あるいは半導体装置のリード
は回路部品あるいは半導体装置の上下の端面のう
ちの一方の端面から略水平に導出されているの
で、回路部品あるいは半導体装置が回路基板の開
口に嵌め込まれてそのリードが回路基板の配線パ
ターンに対接されると、回路基板あるいは半導体
装置の上記一方の端面と回路基板の上記配線パタ
ーン配設面とがほぼ面一となる。従つて、印刷に
より接着用樹脂をこれらの両面にまたがるように
塗布することを可能にするために上記両面を面一
になす位置合わせ作業が不要となる。
【図面の簡単な説明】
図面は本発明の一実施例を示すものであつて、
第1図はこの実施例に係る混成集積回路の製造工
程を示す流れ図、第2図は回路基板にトランジス
タを嵌め込む動作を示す要部斜視図、第3図トラ
ンジスタと回路基板との接合部に固定用の樹脂を
塗布した状態を示す要部斜視図、第4図は主基板
と副基板との接合部に固定用樹脂を塗布した状態
を示す要部斜視図、第5図は半田デイツプによつ
てトランジスタのリードと回路基板の配線パター
ンとが接続された状態を示す要部拡大平面図、第
6図は第5図における―線断面図、第7図は
複合された回路基板の別の部分を示す要部断面図
である。 なお図面に用いた符号において、1……主基
板、3,11……配線パターン、5……小さな開
口、7,14……トランジスタ、8……副基板、
13……開口、15……リード、16……複合基
板、17……接着用樹脂、18……チツプ状部
品、20……半田、21……半田デイツプ槽であ
る。

Claims (1)

  1. 【特許請求の範囲】 1 回路部品あるいは半導体装置の上下の端面の
    うちの一方の端面から複数のリードを略水平に導
    出し、 回路基板に前記回路部品あるいは半導体装置の
    外周囲部分と略同一形状の内周囲部分を有する開
    口を設けると共にこの回路基板の上下両面のうち
    の少なくとも一方の面に配線パターンを設け、前
    記開口に前記回路部品あるいは半導体装置を嵌め
    込んで前記リードを前記配線パターンに対向させ
    かつ前記回路部品あるいは半導体装置の前記一方
    の端面と前記回路基板の配線パターンが設けられ
    た前記面とをほぼ面一になし、 他の回路部品を仮止めするための接着用樹脂を
    前記回路基板に印刷により塗布する際に、この接
    着用樹脂を前記回路部品あるいは半導体装置の前
    記一方の端面と前記回路基板の配線パターンが設
    けられた前記面とにまたがるように塗布して前記
    回路部品あるいは半導体装置を前記回路基板に固
    定し、 次いで前記他の回路部品を前記配線パターンに
    半田付けにより電気的に接続すると共に、前記リ
    ードを前記配線パターンに半田付けにより電気的
    に接続するように構成したことを特徴とする混成
    集積回路の製造方法。
JP16593079A 1979-12-20 1979-12-20 Method of manufacturing hybrid integrated circuit Granted JPS5688398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16593079A JPS5688398A (en) 1979-12-20 1979-12-20 Method of manufacturing hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16593079A JPS5688398A (en) 1979-12-20 1979-12-20 Method of manufacturing hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPS5688398A JPS5688398A (en) 1981-07-17
JPS63960B2 true JPS63960B2 (ja) 1988-01-09

Family

ID=15821705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16593079A Granted JPS5688398A (en) 1979-12-20 1979-12-20 Method of manufacturing hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPS5688398A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932191A (ja) * 1982-08-18 1984-02-21 イビデン株式会社 プリント配線基板とその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118692A (en) * 1979-03-08 1980-09-11 Tokyo Shibaura Electric Co Device for mounting electric part on printed circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118692A (en) * 1979-03-08 1980-09-11 Tokyo Shibaura Electric Co Device for mounting electric part on printed circuit board

Also Published As

Publication number Publication date
JPS5688398A (en) 1981-07-17

Similar Documents

Publication Publication Date Title
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
KR20080056016A (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US20070114674A1 (en) Hybrid solder pad
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
JPS63960B2 (ja)
JP2004079666A (ja) プリント基板、プリント基板の製造方法および電子部品の実装方法
JPH08228066A (ja) 電子部品搭載基板およびその製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP3668686B2 (ja) チップ部品の実装構造
JP5067107B2 (ja) 回路基板および半導体装置
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2682499B2 (ja) 半導体装置
US7827679B1 (en) Thermal management circuit board and methods of producing the same
JP3868557B2 (ja) Ic搭載用多層プリント配線板の製造方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
JP2005191157A (ja) 半導体装置およびその製造方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
EP0343379A2 (en) Thin film package for mixed bonding of a chip
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치
JP2005223366A (ja) 半導体装置及びその製造方法
TWI242268B (en) Ball grid array package substrate structure for improving efficiency of heat sink layer and the manufacturing method
JP2552514Y2 (ja) 混成集積回路