JPS6395852A - 多出力スイツチングレギユレ−タ - Google Patents
多出力スイツチングレギユレ−タInfo
- Publication number
- JPS6395852A JPS6395852A JP61240196A JP24019686A JPS6395852A JP S6395852 A JPS6395852 A JP S6395852A JP 61240196 A JP61240196 A JP 61240196A JP 24019686 A JP24019686 A JP 24019686A JP S6395852 A JPS6395852 A JP S6395852A
- Authority
- JP
- Japan
- Prior art keywords
- output
- load
- outputs
- input
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000009499 grossing Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は複数の2次巻線を有するトランスの1次巻線に
流れる電流をスイッチング素子でオン。
流れる電流をスイッチング素子でオン。
オフして各2次巻線に誘起される電圧を整流平滑し、複
数の直流出力を得ると共に、複数の直流出力の内の1つ
を基準値と比較し、前記スイッチング素子のオン、オフ
比を制御する事により複数の安定した出力を得る多出力
スイッチングレギュレータに関する。
数の直流出力を得ると共に、複数の直流出力の内の1つ
を基準値と比較し、前記スイッチング素子のオン、オフ
比を制御する事により複数の安定した出力を得る多出力
スイッチングレギュレータに関する。
(従来技術)
まず第2図に従い、従来例の多出力スイッチングレギュ
レータを説明する。
レータを説明する。
交流人力1をダイオードブリッジDB、 、コンデンサ
CIで整流平滑した直流出力が、コンバータ用トランス
T、の1次巻線n1の一端に接続されている。同、1次
巻線n、の他端はスイッチングトランジスタQlを介し
て、前記直流出力の他端に接続されている。そしてこの
スイッチングトランジスタQ、を、後述する制御部2が
らの信号によりパルストランスT3を介して適宜なオン
。
CIで整流平滑した直流出力が、コンバータ用トランス
T、の1次巻線n1の一端に接続されている。同、1次
巻線n、の他端はスイッチングトランジスタQlを介し
て、前記直流出力の他端に接続されている。そしてこの
スイッチングトランジスタQ、を、後述する制御部2が
らの信号によりパルストランスT3を介して適宜なオン
。
オフ比でUr統する事により、トランスT1の各2次巻
線に誘起電圧を発生させる。この誘起電圧を整流平滑す
る事により複数の直流出力を得ている。
線に誘起電圧を発生させる。この誘起電圧を整流平滑す
る事により複数の直流出力を得ている。
この例では独立した2つの出力(出力1.出力2)を得
る為に、2個の2次巻線n t * ’l 1を有し
ており、各2次巻線には各々整流用ダイオード、Dt
、v、 、転流用ダイオードDx 、 Ds−平滑用
チョークコイルLr 、 Lx 、平滑用コンデンサ
C,,c2、軽食荷時電圧制御用抵抗Ra、Rsが設け
られている。
る為に、2個の2次巻線n t * ’l 1を有し
ており、各2次巻線には各々整流用ダイオード、Dt
、v、 、転流用ダイオードDx 、 Ds−平滑用
チョークコイルLr 、 Lx 、平滑用コンデンサ
C,,c2、軽食荷時電圧制御用抵抗Ra、Rsが設け
られている。
また、出力2の出力電圧および電圧は制御部2へ帰還さ
れる。制御部2は、誤差増幅器、発振回路、基準電圧発
生回路、出力論理回路、出力回路等を備えており、出力
2の出力を基準値と比較し、その差によりオン、オフ比
が異なり、発振回路で決定される一定の周波数のパルス
を出力する。このパルスは制御部2内で増幅され、パル
ストランスT3を介し、スイッチングトランジスタQ、
を駆動する。出力2の出力が、入力電圧、負荷変動等に
より低下しようとすると制御部2よりオン。
れる。制御部2は、誤差増幅器、発振回路、基準電圧発
生回路、出力論理回路、出力回路等を備えており、出力
2の出力を基準値と比較し、その差によりオン、オフ比
が異なり、発振回路で決定される一定の周波数のパルス
を出力する。このパルスは制御部2内で増幅され、パル
ストランスT3を介し、スイッチングトランジスタQ、
を駆動する。出力2の出力が、入力電圧、負荷変動等に
より低下しようとすると制御部2よりオン。
オフ比の大なる駆動信号が発生され、この結果、スイッ
チングトランジスタQ、のオン、オフ比も大となり出力
の低下を防止し、また逆の場合も同様に動作し、出力2
の出力電圧は高精度に安定化される。
チングトランジスタQ、のオン、オフ比も大となり出力
の低下を防止し、また逆の場合も同様に動作し、出力2
の出力電圧は高精度に安定化される。
一方、出力1には帰還による安定化動作は無いが、トラ
ンスTIのクロスレギユレーション効果により略安定化
された出力電圧が得られる。
ンスTIのクロスレギユレーション効果により略安定化
された出力電圧が得られる。
第2図の例では略安定化された出力を1つとしたが、2
次巻線、整流平滑回路等を増設する事により3出力、4
出力も容品に実現可能である。
次巻線、整流平滑回路等を増設する事により3出力、4
出力も容品に実現可能である。
この様に構成された電源は従来の商用電源をトランスで
降圧し、整流、平滑、安定化を行うドロッパ一方式の電
源に比較し、浅かに小型、低コスト化が可能であるので
、使用の頻度が高まっている。特にシーケンス、プロセ
ス制御に高精度の電源を要し、また、モータ、クラッチ
、ソレノイド、カウンタ、高圧電源等比較的精度は要し
ないが、高容量を必要とする複写機等OA機器の電源に
適しており、その傾向は著しい、複写機の例ではマイク
ロコンピュータ等LSi IC,)ランジスタ頚でな
る制御部へ電源を供給する出力2、感光体、光学系等を
駆動するモータ類およびクラッチ、ソレノイド、高圧発
生装置等に電源を供給する出力1により、複写機用電源
が構成される。
降圧し、整流、平滑、安定化を行うドロッパ一方式の電
源に比較し、浅かに小型、低コスト化が可能であるので
、使用の頻度が高まっている。特にシーケンス、プロセ
ス制御に高精度の電源を要し、また、モータ、クラッチ
、ソレノイド、カウンタ、高圧電源等比較的精度は要し
ないが、高容量を必要とする複写機等OA機器の電源に
適しており、その傾向は著しい、複写機の例ではマイク
ロコンピュータ等LSi IC,)ランジスタ頚でな
る制御部へ電源を供給する出力2、感光体、光学系等を
駆動するモータ類およびクラッチ、ソレノイド、高圧発
生装置等に電源を供給する出力1により、複写機用電源
が構成される。
制御部用電源の出力2は複写機がどの様な状態にあって
も、その負荷はほぼ一定であるので、主として電源の制
御部2は入力端子変動により出力が変動するのを防止す
る様、スイッチングトランジスタQ1のオン、オフ比を
変化させ、出力の安定化を図る。
も、その負荷はほぼ一定であるので、主として電源の制
御部2は入力端子変動により出力が変動するのを防止す
る様、スイッチングトランジスタQ1のオン、オフ比を
変化させ、出力の安定化を図る。
一方、出力1の駆動用を源は、前述の様に入力変動に対
しては出力2と同様に安定化が図られ、更にトランスT
1の1次巻線以前はトランスのクロスレギユレーション
効果により安定化が図られるので、2次巻線以降の負荷
変動のみを受けるだけである。従って出力2に比較して
は劣るが、駆動用としては充分な安定化が得られるので
、従来のドロッパ一方式に比べ、温かに小型、低コスト
化が可能となる。
しては出力2と同様に安定化が図られ、更にトランスT
1の1次巻線以前はトランスのクロスレギユレーション
効果により安定化が図られるので、2次巻線以降の負荷
変動のみを受けるだけである。従って出力2に比較して
は劣るが、駆動用としては充分な安定化が得られるので
、従来のドロッパ一方式に比べ、温かに小型、低コスト
化が可能となる。
しかしながらこの様な多出力スイッチングレギュレータ
においても、次の様な欠点を存している。
においても、次の様な欠点を存している。
今、出力1に負荷電流が流れてなく、出力2にはほぼ定
格負荷状態で電源スィッチS、がオフされた場合を考え
る。
格負荷状態で電源スィッチS、がオフされた場合を考え
る。
複写機の場合ではコピー動作中でなく、待機中の状態が
これに当たり、良くあるケースである。
これに当たり、良くあるケースである。
入力電圧がオフされ、C0の両端電圧が一定値以下にな
ると制御部2の制御が不能となり、出力l、出力2の出
力は低下し始める。出力2は一定負荷が接続されている
ので出力lに比べ急激に出力が低下し始める。出力1は
殆ど無負荷状態であるので、出力2より遥かに緩やかに
低下する。そのため出力2の出力電圧がこれに接続され
ている。
ると制御部2の制御が不能となり、出力l、出力2の出
力は低下し始める。出力2は一定負荷が接続されている
ので出力lに比べ急激に出力が低下し始める。出力1は
殆ど無負荷状態であるので、出力2より遥かに緩やかに
低下する。そのため出力2の出力電圧がこれに接続され
ている。
回路の動作可能電圧以下に低下しても、出力1は充分に
負荷を駆動できる値を保持している場合が多々ある。こ
の様子を第3図(blに示す。
負荷を駆動できる値を保持している場合が多々ある。こ
の様子を第3図(blに示す。
出力2が回路正常動作困難な時に、出力1に負荷駆動に
充分な電圧が残っている事は、誤った信号が発生されそ
れによる誤動作が発生する可能性を示している。即ち、
複写機等の1i源スイツチをオフした時、コピーカウン
タが誤進したり、コピーシートが一部給送されるトラブ
ルが発生する恐れが有る。これを防止するため、出力2
の平滑用コンデンサC6,C7を必要以上に大きくする
とか、ダミー抵抗R4の値を必要以上に小さくする必要
があり、小型化、低コトス化の妨げとなっていた。
充分な電圧が残っている事は、誤った信号が発生されそ
れによる誤動作が発生する可能性を示している。即ち、
複写機等の1i源スイツチをオフした時、コピーカウン
タが誤進したり、コピーシートが一部給送されるトラブ
ルが発生する恐れが有る。これを防止するため、出力2
の平滑用コンデンサC6,C7を必要以上に大きくする
とか、ダミー抵抗R4の値を必要以上に小さくする必要
があり、小型化、低コトス化の妨げとなっていた。
(目的)
本発明の目的はこの様な欠点を解決し、it源スイッチ
オフ時、不必要とされる出力の立ち下がりを急峻とし、
この電源を使用する装置の誤動作を防止する事にある。
オフ時、不必要とされる出力の立ち下がりを急峻とし、
この電源を使用する装置の誤動作を防止する事にある。
(構成)
そのため本発明では、入力電源が遮断された事を検知し
、この信号により複数の出力の内生なくとも1つの出力
に設けた電力供給スイッチ素子をオフし、負荷に電力を
供給する事を遮断する事により目的を達成する。
、この信号により複数の出力の内生なくとも1つの出力
に設けた電力供給スイッチ素子をオフし、負荷に電力を
供給する事を遮断する事により目的を達成する。
以下、本発明の一実施例を第1図に基づき説明する。尚
、従来例と同一個所は同一符号とする。
、従来例と同一個所は同一符号とする。
本実施例においては、入力交流電源の遮断を検知する交
流入力遮断検知回路3、出力l用の巻線よりの出力と負
荷の間に設けたスイッチ回路4が従来例に付加されてい
る。
流入力遮断検知回路3、出力l用の巻線よりの出力と負
荷の間に設けたスイッチ回路4が従来例に付加されてい
る。
入力電源遮断検知回路3は、入力交流電源を分圧する抵
抗RII+ R+tsこれを整流平滑するダイオード
DI+、コンデンサーCI 1およびフォトカプラPC
のLEDおよび保護用ダイオードDI2より構成されて
いる。電源スィッチS、がオンされている時、入力交流
電源はRII+ RI2で分割され、Dllで整流さ
れた後、CI+で僅かに平滑され、R13を介してPC
のLEDを点灯する。Slがオフされると、C1)の電
荷はR1□、PC用LEDににより直ちに放電される。
抗RII+ R+tsこれを整流平滑するダイオード
DI+、コンデンサーCI 1およびフォトカプラPC
のLEDおよび保護用ダイオードDI2より構成されて
いる。電源スィッチS、がオンされている時、入力交流
電源はRII+ RI2で分割され、Dllで整流さ
れた後、CI+で僅かに平滑され、R13を介してPC
のLEDを点灯する。Slがオフされると、C1)の電
荷はR1□、PC用LEDににより直ちに放電される。
従いPCのLFDは電源スィッチS、に同期してオン、
オフするので、入力電源遮断検知信号を発生する事にな
る。
オフするので、入力電源遮断検知信号を発生する事にな
る。
は先に説明したPCのフォトトランジスタのコレクタが
、抵抗R1を介して出力1の■側に、また同エミッタは
抵抗R6を介してe側に接続されると共に、制御用トラ
ンジスタQ、のベースに接続されている。C3のエミッ
タは出力1のe側に、コレクターは抵抗R1を介して電
力供給遮断スイッチ素子であるトランジスターQ2のベ
ースに接続されている。C2のエミッタは出力1用の整
流平滑回路出力の■側に、またコレクターは出力1の■
側に接続されている。
、抵抗R1を介して出力1の■側に、また同エミッタは
抵抗R6を介してe側に接続されると共に、制御用トラ
ンジスタQ、のベースに接続されている。C3のエミッ
タは出力1のe側に、コレクターは抵抗R1を介して電
力供給遮断スイッチ素子であるトランジスターQ2のベ
ースに接続されている。C2のエミッタは出力1用の整
流平滑回路出力の■側に、またコレクターは出力1の■
側に接続されている。
以上の様に構成されているので、PCのLEDが点灯し
、フォトランジスタがオンしていると、Q、はオンとな
るので、Q!もオンとなり、出力1より負荷への電力供
給可能となる。また逆に同、LEDが不点灯時はQx
、Qtがオフとなり、負荷への電力供給は不可能となる
。
、フォトランジスタがオンしていると、Q、はオンとな
るので、Q!もオンとなり、出力1より負荷への電力供
給可能となる。また逆に同、LEDが不点灯時はQx
、Qtがオフとなり、負荷への電力供給は不可能となる
。
従い、電源スィッチS、をオフすると速やかにPCのL
EDは消灯し、上に述べた様Q2もオフ状態となるので
、出力1の出力電圧は直ちに低下する。一方、出力2は
入力交流電源を整流平滑するコンデンサCIの両端電圧
が所定値までは、一定出力を出力する。従い、SIオフ
時、出力2が一定出力中に出力1の出力を立ち下げる事
が可能となり、従来例で述べた様な不都合は発生しない
。
EDは消灯し、上に述べた様Q2もオフ状態となるので
、出力1の出力電圧は直ちに低下する。一方、出力2は
入力交流電源を整流平滑するコンデンサCIの両端電圧
が所定値までは、一定出力を出力する。従い、SIオフ
時、出力2が一定出力中に出力1の出力を立ち下げる事
が可能となり、従来例で述べた様な不都合は発生しない
。
この様子を第3図に示す。第3図(a)は本実施例の場
合、回出)が従来例を示す。
合、回出)が従来例を示す。
従来例(blの場合、Slがオフされ(t + ) 7
&CIの両端が所定値まで(t2)は、出力1,2は定
格出力を出力するがt2以降は制御不能となり、低下し
始めるが、出力1がほぼ無負荷時は、出力1の減衰は遅
く第3図すの様になる。
&CIの両端が所定値まで(t2)は、出力1,2は定
格出力を出力するがt2以降は制御不能となり、低下し
始めるが、出力1がほぼ無負荷時は、出力1の減衰は遅
く第3図すの様になる。
一方、実施例(a)の場合、スイッチS1がオフされる
と直ちにQzがオフするので、出力2はOとなり、図に
示す様になる。
と直ちにQzがオフするので、出力2はOとなり、図に
示す様になる。
(効果)
本発明は以上述べた通りのものであり、本発明に係る多
出力スイッチングレギュレータによれば、入力電源の遮
断を検知し、その出力により複数の出力の内、少なくと
も1つの出力より負荷への電力供給を遮断するので、電
源スイツチオフ時、この電源を用いた装置の誤動作が防
止可能となる。
出力スイッチングレギュレータによれば、入力電源の遮
断を検知し、その出力により複数の出力の内、少なくと
も1つの出力より負荷への電力供給を遮断するので、電
源スイツチオフ時、この電源を用いた装置の誤動作が防
止可能となる。
第1図は本発明の一実施例に係る多出力スイッチングレ
ギュレータの回路図、第2図は従来例に係る多出力スイ
ッチングレギュレータの回路図、第3図(al、 fb
)は本発明および従来例に係る出力1、出力2の特性図
である。 3・・・交流入力遮断検知回路。
ギュレータの回路図、第2図は従来例に係る多出力スイ
ッチングレギュレータの回路図、第3図(al、 fb
)は本発明および従来例に係る出力1、出力2の特性図
である。 3・・・交流入力遮断検知回路。
Claims (2)
- (1)交流入力電源を整流平滑し、直流とし、該直流出
力を複数の2次巻線を有するトランスの1次巻線とスイ
ッチング素子の直列回路に接続し、前記スイッチング素
子をオン、オフする事により、各2次巻線に誘起される
電圧を整流平滑し、複数の直流出力を得、その内の1つ
を基準値と比較し、前記スイッチング素子のオン、オフ
比を制御する事により、複数の安定した出力を得る多出
力スイッチングレギュレータにおいて、交流入力遮断検
知回路を設けるとともに、前記複数の直流出力の少なく
とも1つにスイッチ素子を設け、前記遮断検知回路出力
により前記スイッチ素子を動作させ、前記出力より負荷
への電力供給を遮断する事を特徴とする多出力スイッチ
ングレギュレータ。 - (2)交流入力遮断検知回路出力をフォトカプラを介し
て、負荷への電力供給を遮断するスイッチ素子へ伝達す
る事を特徴とする特許請求の範囲第(1)項記載の多出
力スイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61240196A JPS6395852A (ja) | 1986-10-11 | 1986-10-11 | 多出力スイツチングレギユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61240196A JPS6395852A (ja) | 1986-10-11 | 1986-10-11 | 多出力スイツチングレギユレ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6395852A true JPS6395852A (ja) | 1988-04-26 |
Family
ID=17055888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61240196A Pending JPS6395852A (ja) | 1986-10-11 | 1986-10-11 | 多出力スイツチングレギユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6395852A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504928A (ja) * | 2008-10-01 | 2012-02-23 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電源装置 |
-
1986
- 1986-10-11 JP JP61240196A patent/JPS6395852A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504928A (ja) * | 2008-10-01 | 2012-02-23 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101030920B1 (ko) | 스위칭 전원 장치 | |
JP3333170B2 (ja) | バーストモードスイッチングモードパワーサプライ | |
KR100296635B1 (ko) | 저전압보호회로를갖는스위칭모드전원공급장치 | |
KR970007578A (ko) | 전원 공급 장치 | |
JP2003153529A (ja) | スイッチング電源回路 | |
JPH10304658A (ja) | スイッチング電源装置 | |
JPH11235037A (ja) | 自励発振型スイッチング電源装置 | |
JPS6395852A (ja) | 多出力スイツチングレギユレ−タ | |
JP2002258687A (ja) | 画像形成装置 | |
JPS6395853A (ja) | 多出力スイツチングレギユレ−タ | |
US7064943B2 (en) | Boost-type switching power device | |
JPH08223909A (ja) | 多出力スイッチングレギュレータ | |
JPS6399768A (ja) | 多出力スイツチングレギユレ−タ | |
JPS5897717A (ja) | 電源装置 | |
JPH11187168A (ja) | 複合機 | |
JPH01107652A (ja) | 外出力スイツチングレギユレータの冷却用フアンモータ制御方法 | |
KR0122729B1 (ko) | 전원공급장치의 과부하 검출회로 | |
JPH0828967B2 (ja) | スイッチングレギュレータ | |
JP2569493Y2 (ja) | Dc−dcコンバータ | |
JPH07337010A (ja) | スイッチング電源回路 | |
JPH0595672A (ja) | 多出力電源起動回路 | |
JPH0564443A (ja) | スイツチング電源装置 | |
JPH077870A (ja) | 電源回路装置 | |
KR0162382B1 (ko) | 하프 브릿지 인버터의 전력 제어회로 | |
JPS6392261A (ja) | 多出力スイツチングレギユレ−タ |